Home
last modified time | relevance | path

Searched refs:TMU0 (Results 1 – 16 of 16) sorted by relevance

/arch/sh/kernel/cpu/sh4/
Dsetup-sh4-202.c88 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator
93 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
103 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7750.c184 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
192 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
205 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c35 TMU0, TMU1, TMU2, enumerator
71 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
103 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/arch/sh/kernel/cpu/sh3/
Dsetup-sh7705.c28 TMU0, TMU1, TMU2, enumerator
46 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
55 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c26 TMU0, TMU1, TMU2, enumerator
48 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
57 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c30 TMU0, TMU1, TMU2, enumerator
35 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
67 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7720.c222 TMU0, TMU1, TMU2, RTC, enumerator
237 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
266 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c265 TMU0, TMU1, TMU2, enumerator
299 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
324 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
345 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c323 TMU0, TMU1, TMU2, enumerator
361 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
387 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
408 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-shx3.c169 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
196 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
268 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
291 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7763.c239 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
255 INTC_VECT(WDT, 0x560), INTC_VECT(TMU0, 0x580),
296 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
314 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
Dsetup-sh7780.c303 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
317 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
350 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
363 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
Dsetup-sh7722.c539 TMU0, TMU1, TMU2, enumerator
574 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
601 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
622 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7785.c376 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
393 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
433 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
461 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
Dsetup-sh7770.c335 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
358 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
406 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
428 { 0xffe00000, 0, 32, 8, /* INT2PRI0 */ { GPIO, TMU0, 0, HAC } },
Dsetup-sh7757.c792 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
846 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
945 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1060 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },