Lines Matching refs:r0

21 #define k0	r0
34 	stc	vbr, r0
35 	mov.l	r0, @(SH_SLEEP_VBR, r5)
41 	sts	pr, r0
42 	mov.l	r0, @(SH_SLEEP_SPC, r5)
45 	stc	sr, r0
46 	mov.l	r0, @(SH_SLEEP_SR, r5)
49 	mov.l	@(SH_SLEEP_MODE, r5), r0
50 	tst	#SUSP_SH_REGS, r0
93 	 mov    #SH_SLEEP_REG_STBCR, r0
96 	mov.l	@(SH_SLEEP_MODE, r5), r0
97 	tst	#SUSP_SH_MMU, r0
102 	 mov	#SH_SLEEP_REG_PTEH, r0
105 	 mov	#SH_SLEEP_REG_PTEL, r0
108 	 mov	#SH_SLEEP_REG_TTB, r0
111 	 mov	#SH_SLEEP_REG_TEA, r0
114 	 mov	#SH_SLEEP_REG_MMUCR, r0
117 	 mov	#SH_SLEEP_REG_PTEA, r0
120 	 mov	#SH_SLEEP_REG_PASCR, r0
123 	 mov	#SH_SLEEP_REG_IRMCR, r0
127 	 mov	#SH_SLEEP_REG_MMUCR, r0
129 	mov.l	r1, @r0
130 	icbi	@r0
134 	 mov	#SH_SLEEP_REG_CCR, r0
137 	 mov	#SH_SLEEP_REG_RAMCR, r0
140 	 mov	#SH_SLEEP_REG_CCR, r0
142 	mov.l	r1, @r0
143 	icbi	@r0
147 	mov.l	@(SH_SLEEP_MODE, r5), r0
148 	tst	#SUSP_SH_SF, r0
151 	mov.l	@(SH_SLEEP_SF_PRE, r5), r0
152 	jsr	@r0
156 	mov.l	@(SH_SLEEP_MODE, r5), r0
157 	tst	#SUSP_SH_STANDBY, r0
165 	tst	#SUSP_SH_RSTANDBY, r0
170 	 mov	#SH_SLEEP_REG_BAR, r0
172 	mov.l	r1, @r0
179 	tst	#SUSP_SH_USTANDBY, r0
194 	 mov    #SH_SLEEP_REG_STBCR, r0
195 	mov.l	r1, @r0
202 	add	#SH_SLEEP_BASE_ADDR, r0
203 	mov.l	@(r0, r5), r1
204 	add	#-SH_SLEEP_BASE_ADDR, r0
206 	add	#SH_SLEEP_BASE_DATA, r0
207 	mov.l	r1, @(r0, r5)
208 	add	#-SH_SLEEP_BASE_DATA, r0
213 	add	#SH_SLEEP_BASE_ADDR, r0
214 	mov.l	@(r0, r5), r0
235 	 mov.l	r0, @-r15
264 	mov.l	@(SH_SLEEP_SPC, r5), r0
265 	ldc	r0, spc
268 	mov.l	@(SH_SLEEP_VBR, r5), r0
269 	ldc	r0, vbr
272 	mov.l	@(SH_SLEEP_SR, r5), r0
273 	ldc	r0, ssr
280 	 mov    #SH_SLEEP_REG_STBCR, r0
283 	mov.l	@(SH_SLEEP_MODE, r5), r0
284 	tst	#SUSP_SH_SF, r0
287 	mov.l	@(SH_SLEEP_SF_POST, r5), r0
288 	jsr	@r0
293 	mov.l	@(SH_SLEEP_MODE, r5), r0
294 	tst	#SUSP_SH_MMU, r0
299 	 mov	#SH_SLEEP_REG_PTEH, r0
302 	 mov	#SH_SLEEP_REG_PTEL, r0
305 	 mov	#SH_SLEEP_REG_TTB, r0
308 	 mov	#SH_SLEEP_REG_TEA, r0
311 	 mov	#SH_SLEEP_REG_PTEA, r0
314 	 mov	#SH_SLEEP_REG_PASCR, r0
317 	 mov	#SH_SLEEP_REG_IRMCR, r0
320 	 mov	#SH_SLEEP_REG_MMUCR, r0
321 	icbi	@r0
325 	 mov	#SH_SLEEP_REG_RAMCR, r0
326 	icbi	@r0
329 	 mov	#SH_SLEEP_REG_CCR, r0
330 	icbi	@r0
335 	mov.l	@(SH_SLEEP_MODE, r5), r0
336 	tst	#SUSP_SH_REGS, r0
371 	add	#SH_SLEEP_BASE_DATA, r0
372 	mov.l	@(r0, r5), r1
373 	add	#-SH_SLEEP_BASE_DATA, r0
374 	add	#SH_SLEEP_BASE_ADDR, r0
375 	mov.l	@(r0, r5), r0
376 	mov.l	r1, @r0
389 	mov.l	@r15+, r0