371 	const struct tegra_pcie_soc *soc;  member
506 	const struct tegra_pcie_soc *soc = port->pcie->soc;  in tegra_pcie_port_get_pex_ctrl()  local
519 		ret = soc->afi_pex2_ctrl;  in tegra_pcie_port_get_pex_ctrl()
553 	const struct tegra_pcie_soc *soc = port->pcie->soc;  in tegra_pcie_enable_rp_features()  local
579 	if (soc->update_clamp_threshold) {  in tegra_pcie_enable_rp_features()
591 	const struct tegra_pcie_soc *soc = port->pcie->soc;  in tegra_pcie_program_ectl_settings()  local
596 	value |= soc->ectl.regs.rp_ectl_2_r1;  in tegra_pcie_program_ectl_settings()
601 	value |= soc->ectl.regs.rp_ectl_4_r1 <<  in tegra_pcie_program_ectl_settings()
607 	value |= soc->ectl.regs.rp_ectl_5_r1;  in tegra_pcie_program_ectl_settings()
612 	value |= soc->ectl.regs.rp_ectl_6_r1;  in tegra_pcie_program_ectl_settings()
617 	value |= soc->ectl.regs.rp_ectl_2_r2;  in tegra_pcie_program_ectl_settings()
622 	value |= soc->ectl.regs.rp_ectl_4_r2 <<  in tegra_pcie_program_ectl_settings()
628 	value |= soc->ectl.regs.rp_ectl_5_r2;  in tegra_pcie_program_ectl_settings()
633 	value |= soc->ectl.regs.rp_ectl_6_r2;  in tegra_pcie_program_ectl_settings()
639 	const struct tegra_pcie_soc *soc = port->pcie->soc;  in tegra_pcie_apply_sw_fixup()  local
647 	if (soc->program_deskew_time) {  in tegra_pcie_apply_sw_fixup()
654 	if (soc->update_fc_timer) {  in tegra_pcie_apply_sw_fixup()
657 		value |= soc->update_fc_threshold;  in tegra_pcie_apply_sw_fixup()
676 	const struct tegra_pcie_soc *soc = port->pcie->soc;  in tegra_pcie_port_enable()  local
683 	if (soc->has_pex_clkreq_en)  in tegra_pcie_port_enable()
692 	if (soc->force_pca_enable) {  in tegra_pcie_port_enable()
700 	if (soc->ectl.enable)  in tegra_pcie_port_enable()
709 	const struct tegra_pcie_soc *soc = port->pcie->soc;  in tegra_pcie_port_disable()  local
720 	if (soc->has_pex_clkreq_en)  in tegra_pcie_port_disable()
898 	if (pcie->soc->has_cache_bars) {  in tegra_pcie_setup_translations()
915 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_pll_wait()  local
921 		value = pads_readl(pcie, soc->pads_pll_ctl);  in tegra_pcie_pll_wait()
932 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_phy_enable()  local
948 	value = pads_readl(pcie, soc->pads_pll_ctl);  in tegra_pcie_phy_enable()
950 	value |= PADS_PLL_CTL_REFCLK_INTERNAL_CML | soc->tx_ref_sel;  in tegra_pcie_phy_enable()
951 	pads_writel(pcie, value, soc->pads_pll_ctl);  in tegra_pcie_phy_enable()
954 	value = pads_readl(pcie, soc->pads_pll_ctl);  in tegra_pcie_phy_enable()
956 	pads_writel(pcie, value, soc->pads_pll_ctl);  in tegra_pcie_phy_enable()
961 	value = pads_readl(pcie, soc->pads_pll_ctl);  in tegra_pcie_phy_enable()
963 	pads_writel(pcie, value, soc->pads_pll_ctl);  in tegra_pcie_phy_enable()
987 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_phy_disable()  local
1001 	value = pads_readl(pcie, soc->pads_pll_ctl);  in tegra_pcie_phy_disable()
1003 	pads_writel(pcie, value, soc->pads_pll_ctl);  in tegra_pcie_phy_disable()
1109 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_enable_controller()  local
1122 	if (soc->has_pex_bias_ctrl)  in tegra_pcie_enable_controller()
1138 	if (soc->has_gen2) {  in tegra_pcie_enable_controller()
1158 	if (soc->has_intr_prsnt_sense)  in tegra_pcie_enable_controller()
1174 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_power_off()  local
1180 	if (soc->has_cml_clk)  in tegra_pcie_power_off()
1195 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_power_on()  local
1229 	if (soc->has_cml_clk) {  in tegra_pcie_power_on()
1248 	if (soc->has_cml_clk)  in tegra_pcie_power_on()
1263 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_apply_pad_settings()  local
1266 	pads_writel(pcie, soc->pads_refclk_cfg0, PADS_REFCLK_CFG0);  in tegra_pcie_apply_pad_settings()
1268 	if (soc->num_ports > 2)  in tegra_pcie_apply_pad_settings()
1269 		pads_writel(pcie, soc->pads_refclk_cfg1, PADS_REFCLK_CFG1);  in tegra_pcie_apply_pad_settings()
1275 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_clocks_get()  local
1289 	if (soc->has_cml_clk) {  in tegra_pcie_clocks_get()
1395 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_phys_get()  local
1400 	if (!soc->has_gen2 || of_find_property(np, "phys", NULL) != NULL)  in tegra_pcie_phys_get()
1441 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_get_resources()  local
1456 	if (soc->program_uphy) {  in tegra_pcie_get_resources()
1510 	if (soc->program_uphy)  in tegra_pcie_get_resources()
1517 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_put_resources()  local
1522 	if (soc->program_uphy)  in tegra_pcie_put_resources()
1531 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_pme_turnoff()  local
1537 	val |= (0x1 << soc->ports[port->index].pme.turnoff_bit);  in tegra_pcie_pme_turnoff()
1540 	ack_bit = soc->ports[port->index].pme.ack_bit;  in tegra_pcie_pme_turnoff()
1550 	val &= ~(0x1 << soc->ports[port->index].pme.turnoff_bit);  in tegra_pcie_pme_turnoff()
1756 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_enable_msi()  local
1760 	afi_writel(pcie, msi->phys >> soc->msi_base_shift, AFI_MSI_FPCI_BAR_ST);  in tegra_pcie_enable_msi()
2093 	const struct tegra_pcie_soc *soc = pcie->soc;  in tegra_pcie_parse_dt()  local
2113 		if (index < 1 || index > soc->num_ports) {  in tegra_pcie_parse_dt()
2350 	if (pcie->soc->has_gen2)  in tegra_pcie_enable_ports()
2609 	pcie->soc = of_device_get_match_data(dev);  in tegra_pcie_probe()
2701 	if (pcie->soc->program_uphy) {  in tegra_pcie_pm_suspend()
2750 	if (pcie->soc->program_uphy) {  in tegra_pcie_pm_resume()