| /drivers/gpu/drm/amd/display/dc/dce80/ |
| D | dce80_resource.c | 350 #define clk_src_regs(id)\ macro
356 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
357 clk_src_regs(0),
358 clk_src_regs(1),
359 clk_src_regs(2)
988 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce80_construct()
990 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce80_construct()
992 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce80_construct()
997 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce80_construct()
1000 dce80_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce80_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dce60/ |
| D | dce60_resource.c | 345 #define clk_src_regs(id)\ macro
351 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
352 clk_src_regs(0),
353 clk_src_regs(1),
354 clk_src_regs(2)
983 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce60_construct()
985 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce60_construct()
990 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce60_construct()
993 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce60_construct()
1177 dce60_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce61_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dce120/ |
| D | dce120_resource.c | 412 #define clk_src_regs(index, id)\ macro
417 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
418 clk_src_regs(0, A),
419 clk_src_regs(1, B),
420 clk_src_regs(2, C),
421 clk_src_regs(3, D),
422 clk_src_regs(4, E),
423 clk_src_regs(5, F)
1097 &clk_src_regs[0], false); in dce120_resource_construct()
1101 &clk_src_regs[1], false); in dce120_resource_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dce112/ |
| D | dce112_resource.c | 365 #define clk_src_regs(index, id)\ macro
370 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
371 clk_src_regs(0, A),
372 clk_src_regs(1, B),
373 clk_src_regs(2, C),
374 clk_src_regs(3, D),
375 clk_src_regs(4, E),
376 clk_src_regs(5, F)
1255 &clk_src_regs[0], false); in dce112_resource_construct()
1260 &clk_src_regs[1], false); in dce112_resource_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dce100/ |
| D | dce100_resource.c | 324 #define clk_src_regs(id)\ macro
329 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
330 clk_src_regs(0),
331 clk_src_regs(1),
332 clk_src_regs(2)
1006 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], false); in dce100_resource_construct()
1008 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce100_resource_construct()
1010 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL2, &clk_src_regs[2], false); in dce100_resource_construct()
1015 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL0, &clk_src_regs[0], true); in dce100_resource_construct()
1018 dce100_clock_source_create(ctx, bp, CLOCK_SOURCE_ID_PLL1, &clk_src_regs[1], false); in dce100_resource_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dcn10/ |
| D | dcn10_resource.c | 529 #define clk_src_regs(index, pllid)\ macro
534 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
535 clk_src_regs(0, A),
536 clk_src_regs(1, B),
537 clk_src_regs(2, C),
538 clk_src_regs(3, D)
1433 &clk_src_regs[0], false); in dcn10_resource_construct()
1437 &clk_src_regs[1], false); in dcn10_resource_construct()
1441 &clk_src_regs[2], false); in dcn10_resource_construct()
1447 &clk_src_regs[3], false); in dcn10_resource_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dcn21/ |
| D | dcn21_resource.c | 370 #define clk_src_regs(index, pllid)\ macro
375 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
376 clk_src_regs(0, A),
377 clk_src_regs(1, B),
378 clk_src_regs(2, C),
379 clk_src_regs(3, D),
380 clk_src_regs(4, E),
1889 &clk_src_regs[0], false); in dcn21_resource_construct()
1893 &clk_src_regs[1], false); in dcn21_resource_construct()
1897 &clk_src_regs[2], false); in dcn21_resource_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dce110/ |
| D | dce110_resource.c | 362 #define clk_src_regs(id)\ macro
367 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
368 clk_src_regs(0),
369 clk_src_regs(1),
370 clk_src_regs(2)
1392 &clk_src_regs[0], false); in dce110_resource_construct()
1395 &clk_src_regs[1], false); in dce110_resource_construct()
|
| /drivers/gpu/drm/amd/display/dc/dcn30/ |
| D | dcn30_resource.c | 320 #define clk_src_regs(index, pllid)\ macro
325 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
326 clk_src_regs(0, A),
327 clk_src_regs(1, B),
328 clk_src_regs(2, C),
329 clk_src_regs(3, D),
330 clk_src_regs(4, E),
331 clk_src_regs(5, F)
2679 &clk_src_regs[0], false); in dcn30_resource_construct()
2683 &clk_src_regs[1], false); in dcn30_resource_construct()
[all …]
|
| /drivers/gpu/drm/amd/display/dc/dcn20/ |
| D | dcn20_resource.c | 542 #define clk_src_regs(index, pllid)\ macro
547 static const struct dce110_clk_src_regs clk_src_regs[] = { variable
548 clk_src_regs(0, A),
549 clk_src_regs(1, B),
550 clk_src_regs(2, C),
551 clk_src_regs(3, D),
552 clk_src_regs(4, E),
553 clk_src_regs(5, F)
3878 &clk_src_regs[0], false);
3882 &clk_src_regs[1], false);
[all …]
|