Home
last modified time | relevance | path

Searched refs:UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT (Results 1 – 10 of 10) sorted by relevance

/drivers/gpu/drm/amd/include/asic_reg/uvd/
Duvd_7_0_sh_mask.h736 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT … macro
Duvd_4_0_sh_mask.h595 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x00000008 macro
Duvd_4_2_sh_mask.h618 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8 macro
Duvd_3_1_sh_mask.h612 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8 macro
Duvd_5_0_sh_mask.h680 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8 macro
Duvd_6_0_sh_mask.h682 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT 0x8 macro
/drivers/gpu/drm/amd/include/asic_reg/vcn/
Dvcn_1_0_sh_mask.h1263 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT … macro
Dvcn_2_5_sh_mask.h2910 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT … macro
Dvcn_2_0_0_sh_mask.h2881 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT … macro
Dvcn_3_0_0_sh_mask.h3989 #define UVD_RBC_RB_CNTL__RB_BLKSZ__SHIFT … macro