Home
last modified time | relevance | path

Searched refs:fui (Results 1 – 6 of 6) sorted by relevance

/drivers/gpu/drm/msm/adreno/
Da2xx.xml.h1821 return ((fui(val)) << A2XX_PA_CL_VPORT_XSCALE__SHIFT) & A2XX_PA_CL_VPORT_XSCALE__MASK; in A2XX_PA_CL_VPORT_XSCALE()
1829 return ((fui(val)) << A2XX_PA_CL_VPORT_XOFFSET__SHIFT) & A2XX_PA_CL_VPORT_XOFFSET__MASK; in A2XX_PA_CL_VPORT_XOFFSET()
1837 return ((fui(val)) << A2XX_PA_CL_VPORT_YSCALE__SHIFT) & A2XX_PA_CL_VPORT_YSCALE__MASK; in A2XX_PA_CL_VPORT_YSCALE()
1845 return ((fui(val)) << A2XX_PA_CL_VPORT_YOFFSET__SHIFT) & A2XX_PA_CL_VPORT_YOFFSET__MASK; in A2XX_PA_CL_VPORT_YOFFSET()
1853 return ((fui(val)) << A2XX_PA_CL_VPORT_ZSCALE__SHIFT) & A2XX_PA_CL_VPORT_ZSCALE__MASK; in A2XX_PA_CL_VPORT_ZSCALE()
1861 return ((fui(val)) << A2XX_PA_CL_VPORT_ZOFFSET__SHIFT) & A2XX_PA_CL_VPORT_ZOFFSET__MASK; in A2XX_PA_CL_VPORT_ZOFFSET()
2528 return ((fui(val)) << A2XX_PA_CL_GB_VERT_CLIP_ADJ__SHIFT) & A2XX_PA_CL_GB_VERT_CLIP_ADJ__MASK; in A2XX_PA_CL_GB_VERT_CLIP_ADJ()
2536 return ((fui(val)) << A2XX_PA_CL_GB_VERT_DISC_ADJ__SHIFT) & A2XX_PA_CL_GB_VERT_DISC_ADJ__MASK; in A2XX_PA_CL_GB_VERT_DISC_ADJ()
2544 return ((fui(val)) << A2XX_PA_CL_GB_HORZ_CLIP_ADJ__SHIFT) & A2XX_PA_CL_GB_HORZ_CLIP_ADJ__MASK; in A2XX_PA_CL_GB_HORZ_CLIP_ADJ()
2552 return ((fui(val)) << A2XX_PA_CL_GB_HORZ_DISC_ADJ__SHIFT) & A2XX_PA_CL_GB_HORZ_DISC_ADJ__MASK; in A2XX_PA_CL_GB_HORZ_DISC_ADJ()
Da4xx.xml.h1096 return ((fui(val)) << A4XX_RB_BLEND_RED_F32__SHIFT) & A4XX_RB_BLEND_RED_F32__MASK; in A4XX_RB_BLEND_RED_F32()
1124 return ((fui(val)) << A4XX_RB_BLEND_GREEN_F32__SHIFT) & A4XX_RB_BLEND_GREEN_F32__MASK; in A4XX_RB_BLEND_GREEN_F32()
1152 return ((fui(val)) << A4XX_RB_BLEND_BLUE_F32__SHIFT) & A4XX_RB_BLEND_BLUE_F32__MASK; in A4XX_RB_BLEND_BLUE_F32()
1180 return ((fui(val)) << A4XX_RB_BLEND_ALPHA_F32__SHIFT) & A4XX_RB_BLEND_ALPHA_F32__MASK; in A4XX_RB_BLEND_ALPHA_F32()
3183 return ((fui(val)) << A4XX_GRAS_CL_VPORT_XOFFSET_0__SHIFT) & A4XX_GRAS_CL_VPORT_XOFFSET_0__MASK; in A4XX_GRAS_CL_VPORT_XOFFSET_0()
3191 return ((fui(val)) << A4XX_GRAS_CL_VPORT_XSCALE_0__SHIFT) & A4XX_GRAS_CL_VPORT_XSCALE_0__MASK; in A4XX_GRAS_CL_VPORT_XSCALE_0()
3199 return ((fui(val)) << A4XX_GRAS_CL_VPORT_YOFFSET_0__SHIFT) & A4XX_GRAS_CL_VPORT_YOFFSET_0__MASK; in A4XX_GRAS_CL_VPORT_YOFFSET_0()
3207 return ((fui(val)) << A4XX_GRAS_CL_VPORT_YSCALE_0__SHIFT) & A4XX_GRAS_CL_VPORT_YSCALE_0__MASK; in A4XX_GRAS_CL_VPORT_YSCALE_0()
3215 return ((fui(val)) << A4XX_GRAS_CL_VPORT_ZOFFSET_0__SHIFT) & A4XX_GRAS_CL_VPORT_ZOFFSET_0__MASK; in A4XX_GRAS_CL_VPORT_ZOFFSET_0()
3223 return ((fui(val)) << A4XX_GRAS_CL_VPORT_ZSCALE_0__SHIFT) & A4XX_GRAS_CL_VPORT_ZSCALE_0__MASK; in A4XX_GRAS_CL_VPORT_ZSCALE_0()
[all …]
Da5xx.xml.h2844 return ((fui(val)) << A5XX_GRAS_CL_VPORT_XOFFSET_0__SHIFT) & A5XX_GRAS_CL_VPORT_XOFFSET_0__MASK; in A5XX_GRAS_CL_VPORT_XOFFSET_0()
2852 return ((fui(val)) << A5XX_GRAS_CL_VPORT_XSCALE_0__SHIFT) & A5XX_GRAS_CL_VPORT_XSCALE_0__MASK; in A5XX_GRAS_CL_VPORT_XSCALE_0()
2860 return ((fui(val)) << A5XX_GRAS_CL_VPORT_YOFFSET_0__SHIFT) & A5XX_GRAS_CL_VPORT_YOFFSET_0__MASK; in A5XX_GRAS_CL_VPORT_YOFFSET_0()
2868 return ((fui(val)) << A5XX_GRAS_CL_VPORT_YSCALE_0__SHIFT) & A5XX_GRAS_CL_VPORT_YSCALE_0__MASK; in A5XX_GRAS_CL_VPORT_YSCALE_0()
2876 return ((fui(val)) << A5XX_GRAS_CL_VPORT_ZOFFSET_0__SHIFT) & A5XX_GRAS_CL_VPORT_ZOFFSET_0__MASK; in A5XX_GRAS_CL_VPORT_ZOFFSET_0()
2884 return ((fui(val)) << A5XX_GRAS_CL_VPORT_ZSCALE_0__SHIFT) & A5XX_GRAS_CL_VPORT_ZSCALE_0__MASK; in A5XX_GRAS_CL_VPORT_ZSCALE_0()
2933 …return ((fui(val)) << A5XX_GRAS_SU_POLY_OFFSET_SCALE__SHIFT) & A5XX_GRAS_SU_POLY_OFFSET_SCALE__MAS… in A5XX_GRAS_SU_POLY_OFFSET_SCALE()
2941 …return ((fui(val)) << A5XX_GRAS_SU_POLY_OFFSET_OFFSET__SHIFT) & A5XX_GRAS_SU_POLY_OFFSET_OFFSET__M… in A5XX_GRAS_SU_POLY_OFFSET_OFFSET()
2949 …return ((fui(val)) << A5XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP__SHIFT) & A5XX_GRAS_SU_POLY_OFFSET_OFF… in A5XX_GRAS_SU_POLY_OFFSET_OFFSET_CLAMP()
3354 return ((fui(val)) << A5XX_RB_BLEND_RED_F32__SHIFT) & A5XX_RB_BLEND_RED_F32__MASK; in A5XX_RB_BLEND_RED_F32()
[all …]
Da6xx.xml.h2773 return ((fui(val)) << A6XX_GRAS_CL_VPORT_XOFFSET__SHIFT) & A6XX_GRAS_CL_VPORT_XOFFSET__MASK; in A6XX_GRAS_CL_VPORT_XOFFSET()
2781 return ((fui(val)) << A6XX_GRAS_CL_VPORT_XSCALE__SHIFT) & A6XX_GRAS_CL_VPORT_XSCALE__MASK; in A6XX_GRAS_CL_VPORT_XSCALE()
2789 return ((fui(val)) << A6XX_GRAS_CL_VPORT_YOFFSET__SHIFT) & A6XX_GRAS_CL_VPORT_YOFFSET__MASK; in A6XX_GRAS_CL_VPORT_YOFFSET()
2797 return ((fui(val)) << A6XX_GRAS_CL_VPORT_YSCALE__SHIFT) & A6XX_GRAS_CL_VPORT_YSCALE__MASK; in A6XX_GRAS_CL_VPORT_YSCALE()
2805 return ((fui(val)) << A6XX_GRAS_CL_VPORT_ZOFFSET__SHIFT) & A6XX_GRAS_CL_VPORT_ZOFFSET__MASK; in A6XX_GRAS_CL_VPORT_ZOFFSET()
2813 return ((fui(val)) << A6XX_GRAS_CL_VPORT_ZSCALE__SHIFT) & A6XX_GRAS_CL_VPORT_ZSCALE__MASK; in A6XX_GRAS_CL_VPORT_ZSCALE()
2823 return ((fui(val)) << A6XX_GRAS_CL_Z_CLAMP_MIN__SHIFT) & A6XX_GRAS_CL_Z_CLAMP_MIN__MASK; in A6XX_GRAS_CL_Z_CLAMP_MIN()
2831 return ((fui(val)) << A6XX_GRAS_CL_Z_CLAMP_MAX__SHIFT) & A6XX_GRAS_CL_Z_CLAMP_MAX__MASK; in A6XX_GRAS_CL_Z_CLAMP_MAX()
2894 …return ((fui(val)) << A6XX_GRAS_SU_POLY_OFFSET_SCALE__SHIFT) & A6XX_GRAS_SU_POLY_OFFSET_SCALE__MAS… in A6XX_GRAS_SU_POLY_OFFSET_SCALE()
2902 …return ((fui(val)) << A6XX_GRAS_SU_POLY_OFFSET_OFFSET__SHIFT) & A6XX_GRAS_SU_POLY_OFFSET_OFFSET__M… in A6XX_GRAS_SU_POLY_OFFSET_OFFSET()
[all …]
Da3xx.xml.h971 return ((fui(val)) << A3XX_GRAS_CL_VPORT_XOFFSET__SHIFT) & A3XX_GRAS_CL_VPORT_XOFFSET__MASK; in A3XX_GRAS_CL_VPORT_XOFFSET()
979 return ((fui(val)) << A3XX_GRAS_CL_VPORT_XSCALE__SHIFT) & A3XX_GRAS_CL_VPORT_XSCALE__MASK; in A3XX_GRAS_CL_VPORT_XSCALE()
987 return ((fui(val)) << A3XX_GRAS_CL_VPORT_YOFFSET__SHIFT) & A3XX_GRAS_CL_VPORT_YOFFSET__MASK; in A3XX_GRAS_CL_VPORT_YOFFSET()
995 return ((fui(val)) << A3XX_GRAS_CL_VPORT_YSCALE__SHIFT) & A3XX_GRAS_CL_VPORT_YSCALE__MASK; in A3XX_GRAS_CL_VPORT_YSCALE()
1003 return ((fui(val)) << A3XX_GRAS_CL_VPORT_ZOFFSET__SHIFT) & A3XX_GRAS_CL_VPORT_ZOFFSET__MASK; in A3XX_GRAS_CL_VPORT_ZOFFSET()
1011 return ((fui(val)) << A3XX_GRAS_CL_VPORT_ZSCALE__SHIFT) & A3XX_GRAS_CL_VPORT_ZSCALE__MASK; in A3XX_GRAS_CL_VPORT_ZSCALE()
/drivers/gpu/drm/msm/
Dmsm_drv.h535 #define fui(x) ({BUG(); 0;}) macro