Lines Matching refs:clkctrl_offs

178 			.clkctrl_offs = DM814X_CM_ALWON_MPU_CLKCTRL,
205 			.clkctrl_offs = DM816X_CM_ALWON_MPU_CLKCTRL,
247 			.clkctrl_offs = DM81XX_CM_ALWON_RTC_CLKCTRL,
284 			.clkctrl_offs = DM81XX_CM_ALWON_UART_0_CLKCTRL,
305 			.clkctrl_offs = DM81XX_CM_ALWON_UART_1_CLKCTRL,
326 			.clkctrl_offs = DM81XX_CM_ALWON_UART_2_CLKCTRL,
364 			.clkctrl_offs = DM81XX_CM_ALWON_WDTIMER_CLKCTRL,
401 			.clkctrl_offs = DM81XX_CM_ALWON_I2C_0_CLKCTRL,
421 			.clkctrl_offs = DM81XX_CM_ALWON_I2C_1_CLKCTRL,
493 			.clkctrl_offs = DM81XX_CM_ALWON_GPIO_0_CLKCTRL,
519 			.clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
545 			.clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
571 			.clkctrl_offs = DM81XX_CM_ALWON_GPIO_1_CLKCTRL,
610 			.clkctrl_offs = DM81XX_CM_ALWON_GPMC_CLKCTRL,
644 			.clkctrl_offs = DM81XX_CM_DEFAULT_USB_CLKCTRL,
664 			.clkctrl_offs = DM81XX_CM_DEFAULT_USB_CLKCTRL,
699 			.clkctrl_offs = DM816X_CM_ALWON_TIMER_3_CLKCTRL,
719 			.clkctrl_offs = DM816X_CM_ALWON_TIMER_4_CLKCTRL,
739 			.clkctrl_offs = DM816X_CM_ALWON_TIMER_5_CLKCTRL,
759 			.clkctrl_offs = DM816X_CM_ALWON_TIMER_6_CLKCTRL,
779 			.clkctrl_offs = DM816X_CM_ALWON_TIMER_7_CLKCTRL,
841 			.clkctrl_offs = DM81XX_CM_ALWON_ETHERNET_0_CLKCTRL,
860 			.clkctrl_offs = DM816X_CM_ALWON_ETHERNET_1_CLKCTRL,
893 			.clkctrl_offs = DM81XX_CM_DEFAULT_SATA_CLKCTRL,
938 			.clkctrl_offs = DM814X_CM_ALWON_MMCHS_0_CLKCTRL,
962 			.clkctrl_offs = DM814X_CM_ALWON_MMCHS_1_CLKCTRL,
986 			.clkctrl_offs = DM814X_CM_ALWON_MMCHS_2_CLKCTRL,
1009 			.clkctrl_offs = DM816X_CM_ALWON_SDIO_CLKCTRL,
1047 			.clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1060 			.clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1073 			.clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1086 			.clkctrl_offs = DM81XX_CM_ALWON_SPI_CLKCTRL,
1143 			.clkctrl_offs = DM81XX_CM_ALWON_MAILBOX_CLKCTRL,
1178 			.clkctrl_offs = DM81XX_CM_ALWON_SPINBOX_CLKCTRL,