Lines Matching refs:CTRL
52 #define CTRL 0x030 macro
1737 val = xudc_readl(xudc, CTRL); in __tegra_xudc_ep_disable()
1739 xudc_writel(xudc, val, CTRL); in __tegra_xudc_ep_disable()
1823 val = xudc_readl(xudc, CTRL); in __tegra_xudc_ep_enable()
1825 xudc_writel(xudc, val, CTRL); in __tegra_xudc_ep_enable()
2043 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_pullup()
2048 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_pullup()
2090 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_start()
2092 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_start()
2099 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_start()
2101 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_start()
2133 val = xudc_readl(xudc, CTRL); in tegra_xudc_gadget_stop()
2135 xudc_writel(xudc, val, CTRL); in tegra_xudc_gadget_stop()
2509 val = xudc_readl(xudc, CTRL); in tegra_xudc_ep0_set_address()
2512 xudc_writel(xudc, val, CTRL); in tegra_xudc_ep0_set_address()
3915 xudc->saved_regs.ctrl = xudc_readl(xudc, CTRL); in tegra_xudc_powergate()
3917 xudc_writel(xudc, 0, CTRL); in tegra_xudc_powergate()
3954 xudc_writel(xudc, xudc->saved_regs.ctrl, CTRL); in tegra_xudc_unpowergate()