Lines Matching refs:V4L2_DV_HSYNC_POS_POL

87 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
96 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
105 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
115 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
124 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
134 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
144 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
153 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
163 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
173 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
182 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
193 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
203 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
214 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
224 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
235 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
244 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
254 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
265 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
274 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
284 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
293 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
305 	V4L2_INIT_BT_TIMINGS(640, 350, 0, V4L2_DV_HSYNC_POS_POL, \
352 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
360 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
368 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
376 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
384 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
391 	V4L2_INIT_BT_TIMINGS(800, 600, 0, V4L2_DV_HSYNC_POS_POL, \
400 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
408 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
431 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
439 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
446 	V4L2_INIT_BT_TIMINGS(1024, 768, 0, V4L2_DV_HSYNC_POS_POL, \
456 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
466 	V4L2_INIT_BT_TIMINGS(1280, 768, 0, V4L2_DV_HSYNC_POS_POL, \
495 	V4L2_INIT_BT_TIMINGS(1280, 768, 0, V4L2_DV_HSYNC_POS_POL, \
503 	V4L2_INIT_BT_TIMINGS(1280, 800, 0, V4L2_DV_HSYNC_POS_POL, \
532 	V4L2_INIT_BT_TIMINGS(1280, 800, 0, V4L2_DV_HSYNC_POS_POL, \
541 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
549 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
556 	V4L2_INIT_BT_TIMINGS(1280, 960, 0, V4L2_DV_HSYNC_POS_POL, \
566 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
574 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
582 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
589 	V4L2_INIT_BT_TIMINGS(1280, 1024, 0, V4L2_DV_HSYNC_POS_POL, \
598 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
605 	V4L2_INIT_BT_TIMINGS(1360, 768, 0, V4L2_DV_HSYNC_POS_POL, \
614 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
622 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
630 	V4L2_INIT_BT_TIMINGS(1400, 1050, 0, V4L2_DV_HSYNC_POS_POL, \
659 	V4L2_INIT_BT_TIMINGS(1400, 1050, 0, V4L2_DV_HSYNC_POS_POL, \
668 	V4L2_INIT_BT_TIMINGS(1440, 900, 0, V4L2_DV_HSYNC_POS_POL, \
697 	V4L2_INIT_BT_TIMINGS(1440, 900, 0, V4L2_DV_HSYNC_POS_POL, \
706 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
715 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
723 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
731 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
739 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
747 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
754 	V4L2_INIT_BT_TIMINGS(1600, 1200, 0, V4L2_DV_HSYNC_POS_POL, \
763 	V4L2_INIT_BT_TIMINGS(1680, 1050, 0, V4L2_DV_HSYNC_POS_POL, \
792 	V4L2_INIT_BT_TIMINGS(1680, 1050, 0, V4L2_DV_HSYNC_POS_POL, \
814 	V4L2_INIT_BT_TIMINGS(1792, 1344, 0, V4L2_DV_HSYNC_POS_POL, \
836 	V4L2_INIT_BT_TIMINGS(1856, 1392, 0, V4L2_DV_HSYNC_POS_POL, \
847 	V4L2_INIT_BT_TIMINGS(1920, 1200, 0, V4L2_DV_HSYNC_POS_POL, \
876 	V4L2_INIT_BT_TIMINGS(1920, 1200, 0, V4L2_DV_HSYNC_POS_POL, \
898 	V4L2_INIT_BT_TIMINGS(1920, 1440, 0, V4L2_DV_HSYNC_POS_POL, \
907 		V4L2_DV_HSYNC_POS_POL | V4L2_DV_VSYNC_POS_POL, \
915 	V4L2_INIT_BT_TIMINGS(2560, 1600, 0, V4L2_DV_HSYNC_POS_POL, \
944 	V4L2_INIT_BT_TIMINGS(2560, 1600, 0, V4L2_DV_HSYNC_POS_POL, \
953 	V4L2_INIT_BT_TIMINGS(4096, 2160, 0, V4L2_DV_HSYNC_POS_POL, \
961 	V4L2_INIT_BT_TIMINGS(4096, 2160, 0, V4L2_DV_HSYNC_POS_POL, \
973 		V4L2_DV_HSYNC_POS_POL, \