1 #ifndef _dpcs_3_0_0_OFFSET_HEADER 2 #define _dpcs_3_0_0_OFFSET_HEADER 3 4 5 6 // addressBlock: dpcssys_dpcs0_dpcstx0_dispdec 7 // base address: 0x0 8 #define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL 0x2928 9 #define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 10 #define mmDPCSTX0_DPCSTX_TX_CNTL 0x2929 11 #define mmDPCSTX0_DPCSTX_TX_CNTL_BASE_IDX 2 12 #define mmDPCSTX0_DPCSTX_CBUS_CNTL 0x292a 13 #define mmDPCSTX0_DPCSTX_CBUS_CNTL_BASE_IDX 2 14 #define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL 0x292b 15 #define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 16 #define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR 0x292c 17 #define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 18 #define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA 0x292d 19 #define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 20 21 22 // addressBlock: dpcssys_dpcs0_rdpcstx0_dispdec 23 // base address: 0x0 24 #define mmRDPCSTX0_RDPCSTX_CNTL 0x2930 25 #define mmRDPCSTX0_RDPCSTX_CNTL_BASE_IDX 2 26 #define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL 0x2931 27 #define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 28 #define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL 0x2932 29 #define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 30 #define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA 0x2933 31 #define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 32 #define mmRDPCSTX0_RDPCS_TX_CR_ADDR 0x2934 33 #define mmRDPCSTX0_RDPCS_TX_CR_ADDR_BASE_IDX 2 34 #define mmRDPCSTX0_RDPCS_TX_CR_DATA 0x2935 35 #define mmRDPCSTX0_RDPCS_TX_CR_DATA_BASE_IDX 2 36 #define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL 0x2936 37 #define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 38 #define mmRDPCSTX0_RDPCSTX_SCRATCH 0x2937 39 #define mmRDPCSTX0_RDPCSTX_SCRATCH_BASE_IDX 2 40 #define mmRDPCSTX0_RDPCSTX_SPARE 0x2938 41 #define mmRDPCSTX0_RDPCSTX_SPARE_BASE_IDX 2 42 #define mmRDPCSTX0_RDPCSTX_CNTL2 0x2939 43 #define mmRDPCSTX0_RDPCSTX_CNTL2_BASE_IDX 2 44 #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x293c 45 #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 46 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL0 0x2940 47 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL0_BASE_IDX 2 48 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL1 0x2941 49 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL1_BASE_IDX 2 50 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL2 0x2942 51 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL2_BASE_IDX 2 52 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL3 0x2943 53 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL3_BASE_IDX 2 54 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL4 0x2944 55 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL4_BASE_IDX 2 56 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL5 0x2945 57 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL5_BASE_IDX 2 58 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL6 0x2946 59 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL6_BASE_IDX 2 60 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL7 0x2947 61 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL7_BASE_IDX 2 62 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL8 0x2948 63 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL8_BASE_IDX 2 64 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL9 0x2949 65 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL9_BASE_IDX 2 66 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL10 0x294a 67 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL10_BASE_IDX 2 68 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL11 0x294b 69 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL11_BASE_IDX 2 70 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL12 0x294c 71 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL12_BASE_IDX 2 72 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL13 0x294d 73 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL13_BASE_IDX 2 74 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL14 0x294e 75 #define mmRDPCSTX0_RDPCSTX_PHY_CNTL14_BASE_IDX 2 76 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE0 0x294f 77 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE0_BASE_IDX 2 78 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE1 0x2950 79 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE1_BASE_IDX 2 80 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE2 0x2951 81 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE2_BASE_IDX 2 82 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE3 0x2952 83 #define mmRDPCSTX0_RDPCSTX_PHY_FUSE3_BASE_IDX 2 84 #define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL 0x2953 85 #define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 86 #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2954 87 #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 88 #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2955 89 #define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 90 #define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG 0x2956 91 #define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 92 93 94 // addressBlock: dpcssys_dpcssys_cr0_dispdec 95 // base address: 0x0 96 #define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR 0x2934 97 #define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX 2 98 #define mmDPCSSYS_CR0_DPCSSYS_CR_DATA 0x2935 99 #define mmDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX 2 100 101 102 // addressBlock: dpcssys_dpcs0_dpcstx1_dispdec 103 // base address: 0x360 104 #define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL 0x2a00 105 #define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 106 #define mmDPCSTX1_DPCSTX_TX_CNTL 0x2a01 107 #define mmDPCSTX1_DPCSTX_TX_CNTL_BASE_IDX 2 108 #define mmDPCSTX1_DPCSTX_CBUS_CNTL 0x2a02 109 #define mmDPCSTX1_DPCSTX_CBUS_CNTL_BASE_IDX 2 110 #define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL 0x2a03 111 #define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 112 #define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR 0x2a04 113 #define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 114 #define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA 0x2a05 115 #define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 116 117 118 // addressBlock: dpcssys_dpcs0_rdpcstx1_dispdec 119 // base address: 0x360 120 #define mmRDPCSTX1_RDPCSTX_CNTL 0x2a08 121 #define mmRDPCSTX1_RDPCSTX_CNTL_BASE_IDX 2 122 #define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL 0x2a09 123 #define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 124 #define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL 0x2a0a 125 #define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 126 #define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA 0x2a0b 127 #define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 128 #define mmRDPCSTX1_RDPCS_TX_CR_ADDR 0x2a0c 129 #define mmRDPCSTX1_RDPCS_TX_CR_ADDR_BASE_IDX 2 130 #define mmRDPCSTX1_RDPCS_TX_CR_DATA 0x2a0d 131 #define mmRDPCSTX1_RDPCS_TX_CR_DATA_BASE_IDX 2 132 #define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL 0x2a0e 133 #define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 134 #define mmRDPCSTX1_RDPCSTX_SCRATCH 0x2a0f 135 #define mmRDPCSTX1_RDPCSTX_SCRATCH_BASE_IDX 2 136 #define mmRDPCSTX1_RDPCSTX_SPARE 0x2a10 137 #define mmRDPCSTX1_RDPCSTX_SPARE_BASE_IDX 2 138 #define mmRDPCSTX1_RDPCSTX_CNTL2 0x2a11 139 #define mmRDPCSTX1_RDPCSTX_CNTL2_BASE_IDX 2 140 #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2a14 141 #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 142 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL0 0x2a18 143 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL0_BASE_IDX 2 144 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL1 0x2a19 145 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL1_BASE_IDX 2 146 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL2 0x2a1a 147 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL2_BASE_IDX 2 148 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL3 0x2a1b 149 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL3_BASE_IDX 2 150 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL4 0x2a1c 151 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL4_BASE_IDX 2 152 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL5 0x2a1d 153 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL5_BASE_IDX 2 154 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL6 0x2a1e 155 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL6_BASE_IDX 2 156 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL7 0x2a1f 157 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL7_BASE_IDX 2 158 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL8 0x2a20 159 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL8_BASE_IDX 2 160 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL9 0x2a21 161 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL9_BASE_IDX 2 162 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL10 0x2a22 163 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL10_BASE_IDX 2 164 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL11 0x2a23 165 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL11_BASE_IDX 2 166 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL12 0x2a24 167 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL12_BASE_IDX 2 168 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL13 0x2a25 169 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL13_BASE_IDX 2 170 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL14 0x2a26 171 #define mmRDPCSTX1_RDPCSTX_PHY_CNTL14_BASE_IDX 2 172 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE0 0x2a27 173 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE0_BASE_IDX 2 174 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE1 0x2a28 175 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE1_BASE_IDX 2 176 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE2 0x2a29 177 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE2_BASE_IDX 2 178 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE3 0x2a2a 179 #define mmRDPCSTX1_RDPCSTX_PHY_FUSE3_BASE_IDX 2 180 #define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL 0x2a2b 181 #define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 182 #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2a2c 183 #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 184 #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2a2d 185 #define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 186 #define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG 0x2a2e 187 #define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 188 189 190 // addressBlock: dpcssys_dpcssys_cr1_dispdec 191 // base address: 0x360 192 #define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR 0x2a0c 193 #define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX 2 194 #define mmDPCSSYS_CR1_DPCSSYS_CR_DATA 0x2a0d 195 #define mmDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX 2 196 197 198 // addressBlock: dpcssys_dpcs0_dpcstx2_dispdec 199 // base address: 0x6c0 200 #define mmDPCSTX2_DPCSTX_TX_CLOCK_CNTL 0x2ad8 201 #define mmDPCSTX2_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 202 #define mmDPCSTX2_DPCSTX_TX_CNTL 0x2ad9 203 #define mmDPCSTX2_DPCSTX_TX_CNTL_BASE_IDX 2 204 #define mmDPCSTX2_DPCSTX_CBUS_CNTL 0x2ada 205 #define mmDPCSTX2_DPCSTX_CBUS_CNTL_BASE_IDX 2 206 #define mmDPCSTX2_DPCSTX_INTERRUPT_CNTL 0x2adb 207 #define mmDPCSTX2_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 208 #define mmDPCSTX2_DPCSTX_PLL_UPDATE_ADDR 0x2adc 209 #define mmDPCSTX2_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 210 #define mmDPCSTX2_DPCSTX_PLL_UPDATE_DATA 0x2add 211 #define mmDPCSTX2_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 212 213 214 // addressBlock: dpcssys_dpcs0_rdpcstx2_dispdec 215 // base address: 0x6c0 216 #define mmRDPCSTX2_RDPCSTX_CNTL 0x2ae0 217 #define mmRDPCSTX2_RDPCSTX_CNTL_BASE_IDX 2 218 #define mmRDPCSTX2_RDPCSTX_CLOCK_CNTL 0x2ae1 219 #define mmRDPCSTX2_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 220 #define mmRDPCSTX2_RDPCSTX_INTERRUPT_CONTROL 0x2ae2 221 #define mmRDPCSTX2_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 222 #define mmRDPCSTX2_RDPCSTX_PLL_UPDATE_DATA 0x2ae3 223 #define mmRDPCSTX2_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 224 #define mmRDPCSTX2_RDPCS_TX_CR_ADDR 0x2ae4 225 #define mmRDPCSTX2_RDPCS_TX_CR_ADDR_BASE_IDX 2 226 #define mmRDPCSTX2_RDPCS_TX_CR_DATA 0x2ae5 227 #define mmRDPCSTX2_RDPCS_TX_CR_DATA_BASE_IDX 2 228 #define mmRDPCSTX2_RDPCS_TX_SRAM_CNTL 0x2ae6 229 #define mmRDPCSTX2_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 230 #define mmRDPCSTX2_RDPCSTX_SCRATCH 0x2ae7 231 #define mmRDPCSTX2_RDPCSTX_SCRATCH_BASE_IDX 2 232 #define mmRDPCSTX2_RDPCSTX_SPARE 0x2ae8 233 #define mmRDPCSTX2_RDPCSTX_SPARE_BASE_IDX 2 234 #define mmRDPCSTX2_RDPCSTX_CNTL2 0x2ae9 235 #define mmRDPCSTX2_RDPCSTX_CNTL2_BASE_IDX 2 236 #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2aec 237 #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 238 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL0 0x2af0 239 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL0_BASE_IDX 2 240 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL1 0x2af1 241 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL1_BASE_IDX 2 242 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL2 0x2af2 243 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL2_BASE_IDX 2 244 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL3 0x2af3 245 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL3_BASE_IDX 2 246 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL4 0x2af4 247 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL4_BASE_IDX 2 248 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL5 0x2af5 249 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL5_BASE_IDX 2 250 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL6 0x2af6 251 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL6_BASE_IDX 2 252 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL7 0x2af7 253 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL7_BASE_IDX 2 254 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL8 0x2af8 255 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL8_BASE_IDX 2 256 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL9 0x2af9 257 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL9_BASE_IDX 2 258 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL10 0x2afa 259 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL10_BASE_IDX 2 260 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL11 0x2afb 261 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL11_BASE_IDX 2 262 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL12 0x2afc 263 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL12_BASE_IDX 2 264 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL13 0x2afd 265 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL13_BASE_IDX 2 266 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL14 0x2afe 267 #define mmRDPCSTX2_RDPCSTX_PHY_CNTL14_BASE_IDX 2 268 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE0 0x2aff 269 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE0_BASE_IDX 2 270 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE1 0x2b00 271 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE1_BASE_IDX 2 272 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE2 0x2b01 273 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE2_BASE_IDX 2 274 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE3 0x2b02 275 #define mmRDPCSTX2_RDPCSTX_PHY_FUSE3_BASE_IDX 2 276 #define mmRDPCSTX2_RDPCSTX_PHY_RX_LD_VAL 0x2b03 277 #define mmRDPCSTX2_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 278 #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2b04 279 #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 280 #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2b05 281 #define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 282 #define mmRDPCSTX2_RDPCSTX_DPALT_CONTROL_REG 0x2b06 283 #define mmRDPCSTX2_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 284 285 286 // addressBlock: dpcssys_dpcssys_cr2_dispdec 287 // base address: 0x6c0 288 #define mmDPCSSYS_CR2_DPCSSYS_CR_ADDR 0x2ae4 289 #define mmDPCSSYS_CR2_DPCSSYS_CR_ADDR_BASE_IDX 2 290 #define mmDPCSSYS_CR2_DPCSSYS_CR_DATA 0x2ae5 291 #define mmDPCSSYS_CR2_DPCSSYS_CR_DATA_BASE_IDX 2 292 293 294 // addressBlock: dpcssys_dpcs0_dpcstx3_dispdec 295 // base address: 0xa20 296 #define mmDPCSTX3_DPCSTX_TX_CLOCK_CNTL 0x2bb0 297 #define mmDPCSTX3_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 298 #define mmDPCSTX3_DPCSTX_TX_CNTL 0x2bb1 299 #define mmDPCSTX3_DPCSTX_TX_CNTL_BASE_IDX 2 300 #define mmDPCSTX3_DPCSTX_CBUS_CNTL 0x2bb2 301 #define mmDPCSTX3_DPCSTX_CBUS_CNTL_BASE_IDX 2 302 #define mmDPCSTX3_DPCSTX_INTERRUPT_CNTL 0x2bb3 303 #define mmDPCSTX3_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 304 #define mmDPCSTX3_DPCSTX_PLL_UPDATE_ADDR 0x2bb4 305 #define mmDPCSTX3_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 306 #define mmDPCSTX3_DPCSTX_PLL_UPDATE_DATA 0x2bb5 307 #define mmDPCSTX3_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 308 309 310 // addressBlock: dpcssys_dpcs0_rdpcstx3_dispdec 311 // base address: 0xa20 312 #define mmRDPCSTX3_RDPCSTX_CNTL 0x2bb8 313 #define mmRDPCSTX3_RDPCSTX_CNTL_BASE_IDX 2 314 #define mmRDPCSTX3_RDPCSTX_CLOCK_CNTL 0x2bb9 315 #define mmRDPCSTX3_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 316 #define mmRDPCSTX3_RDPCSTX_INTERRUPT_CONTROL 0x2bba 317 #define mmRDPCSTX3_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 318 #define mmRDPCSTX3_RDPCSTX_PLL_UPDATE_DATA 0x2bbb 319 #define mmRDPCSTX3_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 320 #define mmRDPCSTX3_RDPCS_TX_CR_ADDR 0x2bbc 321 #define mmRDPCSTX3_RDPCS_TX_CR_ADDR_BASE_IDX 2 322 #define mmRDPCSTX3_RDPCS_TX_CR_DATA 0x2bbd 323 #define mmRDPCSTX3_RDPCS_TX_CR_DATA_BASE_IDX 2 324 #define mmRDPCSTX3_RDPCS_TX_SRAM_CNTL 0x2bbe 325 #define mmRDPCSTX3_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 326 #define mmRDPCSTX3_RDPCSTX_SCRATCH 0x2bbf 327 #define mmRDPCSTX3_RDPCSTX_SCRATCH_BASE_IDX 2 328 #define mmRDPCSTX3_RDPCSTX_SPARE 0x2bc0 329 #define mmRDPCSTX3_RDPCSTX_SPARE_BASE_IDX 2 330 #define mmRDPCSTX3_RDPCSTX_CNTL2 0x2bc1 331 #define mmRDPCSTX3_RDPCSTX_CNTL2_BASE_IDX 2 332 #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2bc4 333 #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 334 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL0 0x2bc8 335 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL0_BASE_IDX 2 336 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL1 0x2bc9 337 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL1_BASE_IDX 2 338 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL2 0x2bca 339 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL2_BASE_IDX 2 340 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL3 0x2bcb 341 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL3_BASE_IDX 2 342 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL4 0x2bcc 343 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL4_BASE_IDX 2 344 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL5 0x2bcd 345 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL5_BASE_IDX 2 346 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL6 0x2bce 347 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL6_BASE_IDX 2 348 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL7 0x2bcf 349 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL7_BASE_IDX 2 350 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL8 0x2bd0 351 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL8_BASE_IDX 2 352 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL9 0x2bd1 353 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL9_BASE_IDX 2 354 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL10 0x2bd2 355 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL10_BASE_IDX 2 356 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL11 0x2bd3 357 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL11_BASE_IDX 2 358 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL12 0x2bd4 359 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL12_BASE_IDX 2 360 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL13 0x2bd5 361 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL13_BASE_IDX 2 362 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL14 0x2bd6 363 #define mmRDPCSTX3_RDPCSTX_PHY_CNTL14_BASE_IDX 2 364 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE0 0x2bd7 365 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE0_BASE_IDX 2 366 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE1 0x2bd8 367 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE1_BASE_IDX 2 368 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE2 0x2bd9 369 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE2_BASE_IDX 2 370 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE3 0x2bda 371 #define mmRDPCSTX3_RDPCSTX_PHY_FUSE3_BASE_IDX 2 372 #define mmRDPCSTX3_RDPCSTX_PHY_RX_LD_VAL 0x2bdb 373 #define mmRDPCSTX3_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 374 #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2bdc 375 #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 376 #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2bdd 377 #define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 378 #define mmRDPCSTX3_RDPCSTX_DPALT_CONTROL_REG 0x2bde 379 #define mmRDPCSTX3_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 380 381 382 // addressBlock: dpcssys_dpcssys_cr3_dispdec 383 // base address: 0xa20 384 #define mmDPCSSYS_CR3_DPCSSYS_CR_ADDR 0x2bbc 385 #define mmDPCSSYS_CR3_DPCSSYS_CR_ADDR_BASE_IDX 2 386 #define mmDPCSSYS_CR3_DPCSSYS_CR_DATA 0x2bbd 387 #define mmDPCSSYS_CR3_DPCSSYS_CR_DATA_BASE_IDX 2 388 389 390 // addressBlock: dpcssys_dpcs0_dpcstx4_dispdec 391 // base address: 0xd80 392 #define mmDPCSTX4_DPCSTX_TX_CLOCK_CNTL 0x2c88 393 #define mmDPCSTX4_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 394 #define mmDPCSTX4_DPCSTX_TX_CNTL 0x2c89 395 #define mmDPCSTX4_DPCSTX_TX_CNTL_BASE_IDX 2 396 #define mmDPCSTX4_DPCSTX_CBUS_CNTL 0x2c8a 397 #define mmDPCSTX4_DPCSTX_CBUS_CNTL_BASE_IDX 2 398 #define mmDPCSTX4_DPCSTX_INTERRUPT_CNTL 0x2c8b 399 #define mmDPCSTX4_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 400 #define mmDPCSTX4_DPCSTX_PLL_UPDATE_ADDR 0x2c8c 401 #define mmDPCSTX4_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 402 #define mmDPCSTX4_DPCSTX_PLL_UPDATE_DATA 0x2c8d 403 #define mmDPCSTX4_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 404 405 406 // addressBlock: dpcssys_dpcs0_rdpcstx4_dispdec 407 // base address: 0xd80 408 #define mmRDPCSTX4_RDPCSTX_CNTL 0x2c90 409 #define mmRDPCSTX4_RDPCSTX_CNTL_BASE_IDX 2 410 #define mmRDPCSTX4_RDPCSTX_CLOCK_CNTL 0x2c91 411 #define mmRDPCSTX4_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 412 #define mmRDPCSTX4_RDPCSTX_INTERRUPT_CONTROL 0x2c92 413 #define mmRDPCSTX4_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 414 #define mmRDPCSTX4_RDPCSTX_PLL_UPDATE_DATA 0x2c93 415 #define mmRDPCSTX4_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 416 #define mmRDPCSTX4_RDPCS_TX_CR_ADDR 0x2c94 417 #define mmRDPCSTX4_RDPCS_TX_CR_ADDR_BASE_IDX 2 418 #define mmRDPCSTX4_RDPCS_TX_CR_DATA 0x2c95 419 #define mmRDPCSTX4_RDPCS_TX_CR_DATA_BASE_IDX 2 420 #define mmRDPCSTX4_RDPCS_TX_SRAM_CNTL 0x2c96 421 #define mmRDPCSTX4_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 422 #define mmRDPCSTX4_RDPCSTX_SCRATCH 0x2c97 423 #define mmRDPCSTX4_RDPCSTX_SCRATCH_BASE_IDX 2 424 #define mmRDPCSTX4_RDPCSTX_SPARE 0x2c98 425 #define mmRDPCSTX4_RDPCSTX_SPARE_BASE_IDX 2 426 #define mmRDPCSTX4_RDPCSTX_CNTL2 0x2c99 427 #define mmRDPCSTX4_RDPCSTX_CNTL2_BASE_IDX 2 428 #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2c9c 429 #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 430 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL0 0x2ca0 431 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL0_BASE_IDX 2 432 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL1 0x2ca1 433 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL1_BASE_IDX 2 434 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL2 0x2ca2 435 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL2_BASE_IDX 2 436 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL3 0x2ca3 437 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL3_BASE_IDX 2 438 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL4 0x2ca4 439 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL4_BASE_IDX 2 440 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL5 0x2ca5 441 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL5_BASE_IDX 2 442 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL6 0x2ca6 443 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL6_BASE_IDX 2 444 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL7 0x2ca7 445 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL7_BASE_IDX 2 446 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL8 0x2ca8 447 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL8_BASE_IDX 2 448 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL9 0x2ca9 449 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL9_BASE_IDX 2 450 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL10 0x2caa 451 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL10_BASE_IDX 2 452 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL11 0x2cab 453 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL11_BASE_IDX 2 454 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL12 0x2cac 455 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL12_BASE_IDX 2 456 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL13 0x2cad 457 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL13_BASE_IDX 2 458 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL14 0x2cae 459 #define mmRDPCSTX4_RDPCSTX_PHY_CNTL14_BASE_IDX 2 460 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE0 0x2caf 461 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE0_BASE_IDX 2 462 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE1 0x2cb0 463 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE1_BASE_IDX 2 464 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE2 0x2cb1 465 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE2_BASE_IDX 2 466 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE3 0x2cb2 467 #define mmRDPCSTX4_RDPCSTX_PHY_FUSE3_BASE_IDX 2 468 #define mmRDPCSTX4_RDPCSTX_PHY_RX_LD_VAL 0x2cb3 469 #define mmRDPCSTX4_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 470 #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2cb4 471 #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 472 #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2cb5 473 #define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 474 #define mmRDPCSTX4_RDPCSTX_DPALT_CONTROL_REG 0x2cb6 475 #define mmRDPCSTX4_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 476 477 478 // addressBlock: dpcssys_dpcssys_cr4_dispdec 479 // base address: 0xd80 480 #define mmDPCSSYS_CR4_DPCSSYS_CR_ADDR 0x2c94 481 #define mmDPCSSYS_CR4_DPCSSYS_CR_ADDR_BASE_IDX 2 482 #define mmDPCSSYS_CR4_DPCSSYS_CR_DATA 0x2c95 483 #define mmDPCSSYS_CR4_DPCSSYS_CR_DATA_BASE_IDX 2 484 485 486 // addressBlock: dpcssys_dpcs0_dpcstx5_dispdec 487 // base address: 0x10e0 488 #define mmDPCSTX5_DPCSTX_TX_CLOCK_CNTL 0x2d60 489 #define mmDPCSTX5_DPCSTX_TX_CLOCK_CNTL_BASE_IDX 2 490 #define mmDPCSTX5_DPCSTX_TX_CNTL 0x2d61 491 #define mmDPCSTX5_DPCSTX_TX_CNTL_BASE_IDX 2 492 #define mmDPCSTX5_DPCSTX_CBUS_CNTL 0x2d62 493 #define mmDPCSTX5_DPCSTX_CBUS_CNTL_BASE_IDX 2 494 #define mmDPCSTX5_DPCSTX_INTERRUPT_CNTL 0x2d63 495 #define mmDPCSTX5_DPCSTX_INTERRUPT_CNTL_BASE_IDX 2 496 #define mmDPCSTX5_DPCSTX_PLL_UPDATE_ADDR 0x2d64 497 #define mmDPCSTX5_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX 2 498 #define mmDPCSTX5_DPCSTX_PLL_UPDATE_DATA 0x2d65 499 #define mmDPCSTX5_DPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 500 501 502 // addressBlock: dpcssys_dpcs0_rdpcstx5_dispdec 503 // base address: 0x10e0 504 #define mmRDPCSTX5_RDPCSTX_CNTL 0x2d68 505 #define mmRDPCSTX5_RDPCSTX_CNTL_BASE_IDX 2 506 #define mmRDPCSTX5_RDPCSTX_CLOCK_CNTL 0x2d69 507 #define mmRDPCSTX5_RDPCSTX_CLOCK_CNTL_BASE_IDX 2 508 #define mmRDPCSTX5_RDPCSTX_INTERRUPT_CONTROL 0x2d6a 509 #define mmRDPCSTX5_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX 2 510 #define mmRDPCSTX5_RDPCSTX_PLL_UPDATE_DATA 0x2d6b 511 #define mmRDPCSTX5_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX 2 512 #define mmRDPCSTX5_RDPCS_TX_CR_ADDR 0x2d6c 513 #define mmRDPCSTX5_RDPCS_TX_CR_ADDR_BASE_IDX 2 514 #define mmRDPCSTX5_RDPCS_TX_CR_DATA 0x2d6d 515 #define mmRDPCSTX5_RDPCS_TX_CR_DATA_BASE_IDX 2 516 #define mmRDPCSTX5_RDPCS_TX_SRAM_CNTL 0x2d6e 517 #define mmRDPCSTX5_RDPCS_TX_SRAM_CNTL_BASE_IDX 2 518 #define mmRDPCSTX5_RDPCSTX_SCRATCH 0x2d6f 519 #define mmRDPCSTX5_RDPCSTX_SCRATCH_BASE_IDX 2 520 #define mmRDPCSTX5_RDPCSTX_SPARE 0x2d70 521 #define mmRDPCSTX5_RDPCSTX_SPARE_BASE_IDX 2 522 #define mmRDPCSTX5_RDPCSTX_CNTL2 0x2d71 523 #define mmRDPCSTX5_RDPCSTX_CNTL2_BASE_IDX 2 524 #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG 0x2d74 525 #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX 2 526 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL0 0x2d78 527 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL0_BASE_IDX 2 528 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL1 0x2d79 529 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL1_BASE_IDX 2 530 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL2 0x2d7a 531 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL2_BASE_IDX 2 532 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL3 0x2d7b 533 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL3_BASE_IDX 2 534 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL4 0x2d7c 535 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL4_BASE_IDX 2 536 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL5 0x2d7d 537 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL5_BASE_IDX 2 538 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL6 0x2d7e 539 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL6_BASE_IDX 2 540 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL7 0x2d7f 541 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL7_BASE_IDX 2 542 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL8 0x2d80 543 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL8_BASE_IDX 2 544 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL9 0x2d81 545 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL9_BASE_IDX 2 546 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL10 0x2d82 547 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL10_BASE_IDX 2 548 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL11 0x2d83 549 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL11_BASE_IDX 2 550 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL12 0x2d84 551 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL12_BASE_IDX 2 552 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL13 0x2d85 553 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL13_BASE_IDX 2 554 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL14 0x2d86 555 #define mmRDPCSTX5_RDPCSTX_PHY_CNTL14_BASE_IDX 2 556 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE0 0x2d87 557 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE0_BASE_IDX 2 558 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE1 0x2d88 559 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE1_BASE_IDX 2 560 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE2 0x2d89 561 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE2_BASE_IDX 2 562 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE3 0x2d8a 563 #define mmRDPCSTX5_RDPCSTX_PHY_FUSE3_BASE_IDX 2 564 #define mmRDPCSTX5_RDPCSTX_PHY_RX_LD_VAL 0x2d8b 565 #define mmRDPCSTX5_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX 2 566 #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL3 0x2d8c 567 #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX 2 568 #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL6 0x2d8d 569 #define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX 2 570 #define mmRDPCSTX5_RDPCSTX_DPALT_CONTROL_REG 0x2d8e 571 #define mmRDPCSTX5_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX 2 572 573 #endif 574