Home
last modified time | relevance | path

Searched refs:dw_pcie_writel_dbi (Results 1 – 13 of 13) sorted by relevance

/drivers/pci/controller/dwc/
Dpcie-designware.c339 dw_pcie_writel_dbi(pci, PCIE_ATU_VIEWPORT, in __dw_pcie_prog_outbound_atu()
341 dw_pcie_writel_dbi(pci, PCIE_ATU_LOWER_BASE, in __dw_pcie_prog_outbound_atu()
343 dw_pcie_writel_dbi(pci, PCIE_ATU_UPPER_BASE, in __dw_pcie_prog_outbound_atu()
345 dw_pcie_writel_dbi(pci, PCIE_ATU_LIMIT, in __dw_pcie_prog_outbound_atu()
348 dw_pcie_writel_dbi(pci, PCIE_ATU_UPPER_LIMIT, in __dw_pcie_prog_outbound_atu()
350 dw_pcie_writel_dbi(pci, PCIE_ATU_LOWER_TARGET, in __dw_pcie_prog_outbound_atu()
352 dw_pcie_writel_dbi(pci, PCIE_ATU_UPPER_TARGET, in __dw_pcie_prog_outbound_atu()
360 dw_pcie_writel_dbi(pci, PCIE_ATU_CR1, val); in __dw_pcie_prog_outbound_atu()
361 dw_pcie_writel_dbi(pci, PCIE_ATU_CR2, PCIE_ATU_ENABLE); in __dw_pcie_prog_outbound_atu()
465 dw_pcie_writel_dbi(pci, PCIE_ATU_VIEWPORT, PCIE_ATU_REGION_INBOUND | in dw_pcie_prog_inbound_atu()
[all …]
Dpcie-armada8k.c164 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_start_link()
178 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_host_init()
185 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_CONTROL_REG, reg); in armada8k_pcie_host_init()
188 dw_pcie_writel_dbi(pci, PCIE_ARCACHE_TRC_REG, ARCACHE_DEFAULT_VALUE); in armada8k_pcie_host_init()
189 dw_pcie_writel_dbi(pci, PCIE_AWCACHE_TRC_REG, AWCACHE_DEFAULT_VALUE); in armada8k_pcie_host_init()
195 dw_pcie_writel_dbi(pci, PCIE_ARUSER_REG, reg); in armada8k_pcie_host_init()
200 dw_pcie_writel_dbi(pci, PCIE_AWUSER_REG, reg); in armada8k_pcie_host_init()
206 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG, reg); in armada8k_pcie_host_init()
223 dw_pcie_writel_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG, val); in armada8k_pcie_irq_handler()
Dpcie-designware-host.c139 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK + res, pp->irq_mask[ctrl]); in dw_pci_bottom_mask()
158 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK + res, pp->irq_mask[ctrl]); in dw_pci_bottom_unmask()
173 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_STATUS + res, BIT(bit)); in dw_pci_bottom_ack()
277 dw_pcie_writel_dbi(pci, PCIE_MSI_ADDR_LO, lower_32_bits(msi_target)); in dw_pcie_msi_init()
278 dw_pcie_writel_dbi(pci, PCIE_MSI_ADDR_HI, upper_32_bits(msi_target)); in dw_pcie_msi_init()
560 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_MASK + in dw_pcie_setup_rc()
563 dw_pcie_writel_dbi(pci, PCIE_MSI_INTR0_ENABLE + in dw_pcie_setup_rc()
572 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0x00000004); in dw_pcie_setup_rc()
573 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0x00000000); in dw_pcie_setup_rc()
579 dw_pcie_writel_dbi(pci, PCI_INTERRUPT_LINE, val); in dw_pcie_setup_rc()
[all …]
Dpcie-tegra194.c375 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, val); in tegra_pcie_rp_irq_handler()
414 dw_pcie_writel_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS, val); in tegra_pcie_rp_irq_handler()
606 dw_pcie_writel_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub, val); in disable_aspm_l11()
615 dw_pcie_writel_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub, val); in disable_aspm_l12()
627 dw_pcie_writel_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid], val); in event_counter_prog()
655 dw_pcie_writel_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid], in aspm_state_cnt()
661 dw_pcie_writel_dbi(&pcie->pci, event_cntr_ctrl_offset[pcie->cid], val); in aspm_state_cnt()
677 dw_pcie_writel_dbi(pci, event_cntr_ctrl_offset[pcie->cid], val); in init_host_aspm()
684 dw_pcie_writel_dbi(pci, pcie->cfg_link_cap_l1sub, val); in init_host_aspm()
691 dw_pcie_writel_dbi(pci, PCIE_PORT_AFR, val); in init_host_aspm()
[all …]
Dpci-imx6.c174 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
177 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
184 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, val); in pcie_phy_wait_ack()
202 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, phy_ctl); in pcie_phy_read()
211 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, 0x00); in pcie_phy_read()
229 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
233 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
241 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
250 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
259 dw_pcie_writel_dbi(pci, PCIE_PHY_CTRL, var); in pcie_phy_write()
[all …]
Dpcie-designware-ep.c70 dw_pcie_writel_dbi(pci, reg, 0x0); in __dw_pcie_ep_reset_bar()
73 dw_pcie_writel_dbi(pci, reg + 4, 0x0); in __dw_pcie_ep_reset_bar()
252 dw_pcie_writel_dbi(pci, reg, flags); in dw_pcie_ep_set_bar()
256 dw_pcie_writel_dbi(pci, reg + 4, 0); in dw_pcie_ep_set_bar()
412 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
416 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
552 dw_pcie_writel_dbi(pci, PCIE_MSIX_DOORBELL, msg_data); in dw_pcie_ep_raise_msix_irq_doorbell()
663 dw_pcie_writel_dbi(pci, offset + PCI_REBAR_CAP, 0x0); in dw_pcie_ep_init_complete()
Dpci-meson.c269 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_payload()
273 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_payload()
285 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_rd_req_size()
289 dw_pcie_writel_dbi(pci, offset + PCI_EXP_DEVCTL, val); in meson_set_max_rd_req_size()
Dpcie-fu740.c202 dw_pcie_writel_dbi(pci, cap_exp + PCI_EXP_LNKCAP, tmp); in fu740_pcie_start_link()
219 dw_pcie_writel_dbi(pci, cap_exp + PCI_EXP_LNKCAP, tmp); in fu740_pcie_start_link()
223 dw_pcie_writel_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL, tmp); in fu740_pcie_start_link()
Dpcie-designware.h311 static inline void dw_pcie_writel_dbi(struct dw_pcie *pci, u32 reg, u32 val) in dw_pcie_writel_dbi() function
354 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_dbi_ro_wr_en()
365 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_dbi_ro_wr_dis()
Dpci-keystone.c404 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 0); in ks_pcie_setup_rc_app_regs()
405 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_1, 0); in ks_pcie_setup_rc_app_regs()
470 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, 1); in ks_pcie_v3_65_add_bus()
471 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, SZ_4K - 1); in ks_pcie_v3_65_add_bus()
479 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, ks_pcie->app.start); in ks_pcie_v3_65_add_bus()
875 dw_pcie_writel_dbi(pci, PCI_BASE_ADDRESS_0, flags); in ks_pcie_am654_ep_init()
Dpci-layerscape-ep.c96 dw_pcie_writel_dbi(pci, offset + PCI_EXP_LNKCAP, pcie->lnkcap); in ls_pcie_ep_event_handler()
Dpci-dra7xx.c868 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dra7xx_pcie_suspend()
885 dw_pcie_writel_dbi(pci, PCI_COMMAND, val); in dra7xx_pcie_resume()
Dpcie-intel-gw.c104 dw_pcie_writel_dbi(&lpp->pci, ofs, val); in pcie_rc_cfg_wr()