Home
last modified time | relevance | path

Searched refs:IP7_31_28 (Results 1 – 9 of 9) sorted by relevance

/drivers/pinctrl/renesas/
Dpfc-r8a77970.c76 #define GPSR1_20 F_(AVB0_AVTP_CAPTURE, IP7_31_28)
226 #define IP7_31_28 FM(AVB0_AVTP_CAPTURE) F_(0, 0) F_(0, 0) F_(0, 0) FM(FSCLKST2_N_B) F_(0, 0) F_(0… macro
284 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
690 PINMUX_IPSR_GPSR(IP7_31_28, AVB0_AVTP_CAPTURE),
691 PINMUX_IPSR_GPSR(IP7_31_28, FSCLKST2_N_B),
2302 IP7_31_28
Dpfc-r8a77995.c95 #define GPSR2_26 F_(VI4_HSYNC_N, IP7_31_28)
274 #define IP7_31_28 FM(VI4_HSYNC_N) FM(RX1_B) F_(0, 0) F_(0, 0) FM(NFDATA9) F_(0, 0) F_(0, 0) F_(… macro
375 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
772 PINMUX_IPSR_GPSR(IP7_31_28, VI4_HSYNC_N),
773 PINMUX_IPSR_MSEL(IP7_31_28, RX1_B, SEL_SCIF1_1),
774 PINMUX_IPSR_GPSR(IP7_31_28, NFDATA9),
2743 IP7_31_28
Dpfc-r8a77980.c78 #define GPSR1_19 F_(AVB_AVTP_MATCH, IP7_31_28)
259 #define IP7_31_28 FM(AVB_AVTP_MATCH) FM(TPU0TO0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_(0, 0) F_… macro
333 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
751 PINMUX_IPSR_GPSR(IP7_31_28, AVB_AVTP_MATCH),
752 PINMUX_IPSR_GPSR(IP7_31_28, TPU0TO0),
2755 IP7_31_28
Dpfc-r8a77990.c155 #define GPSR3_0 F_(SD0_CLK, IP7_31_28)
278 #define IP7_31_28 FM(SD0_CLK) FM(NFDATA8) FM(SCL1_C) FM(HSCK1_B) FM(SDA2_E) FM(FMCLK_B) F_(0, … macro
401 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
967 PINMUX_IPSR_GPSR(IP7_31_28, SD0_CLK),
968 PINMUX_IPSR_GPSR(IP7_31_28, NFDATA8),
969 PINMUX_IPSR_MSEL(IP7_31_28, SCL1_C, SEL_I2C1_2),
970 PINMUX_IPSR_MSEL(IP7_31_28, HSCK1_B, SEL_HSCIF1_1),
971 PINMUX_IPSR_MSEL(IP7_31_28, SDA2_E, SEL_I2C2_4),
972 PINMUX_IPSR_MSEL(IP7_31_28, FMCLK_B, SEL_FM_1),
4857 IP7_31_28
Dpfc-r8a77950.c158 #define GPSR3_3 F_(SD0_DAT1, IP7_31_28)
320 #define IP7_31_28 FM(SD0_DAT1) F_(0, 0) FM(MSIOF1_TXD_E) F_(0, 0) F_(0, 0) FM(TS_SPSYNC0_B)FM(ST… macro
451 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
1037 PINMUX_IPSR_GPSR(IP7_31_28, SD0_DAT1),
1038 PINMUX_IPSR_MSEL(IP7_31_28, MSIOF1_TXD_E, SEL_MSIOF1_4),
1039 PINMUX_IPSR_MSEL(IP7_31_28, TS_SPSYNC0_B, SEL_TSIF0_1),
1040 PINMUX_IPSR_MSEL(IP7_31_28, STP_ISSYNC_0_B, SEL_SSP1_0_1),
4980 IP7_31_28
Dpfc-r8a77965.c164 #define GPSR3_3 F_(SD0_DAT1, IP7_31_28)
325 #define IP7_31_28 FM(SD0_DAT1) F_(0, 0) FM(MSIOF1_TXD_E) F_(0, 0) F_(0, 0) FM(TS_SPSYNC0_B)FM(ST… macro
466 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
1048 PINMUX_IPSR_GPSR(IP7_31_28, SD0_DAT1),
1049 PINMUX_IPSR_MSEL(IP7_31_28, MSIOF1_TXD_E, SEL_MSIOF1_4),
1050 PINMUX_IPSR_MSEL(IP7_31_28, TS_SPSYNC0_B, SEL_TSIF0_1),
1051 PINMUX_IPSR_MSEL(IP7_31_28, STP_ISSYNC_0_B, SEL_SSP1_0_1),
5616 IP7_31_28
Dpfc-r8a7796.c164 #define GPSR3_3 F_(SD0_DAT1, IP7_31_28)
325 #define IP7_31_28 FM(SD0_DAT1) F_(0, 0) FM(MSIOF1_TXD_E) F_(0, 0) F_(0, 0) FM(TS_SPSYNC0_B)FM(ST… macro
466 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
1046 PINMUX_IPSR_GPSR(IP7_31_28, SD0_DAT1),
1047 PINMUX_IPSR_MSEL(IP7_31_28, MSIOF1_TXD_E, SEL_MSIOF1_4),
1048 PINMUX_IPSR_MSEL(IP7_31_28, TS_SPSYNC0_B, SEL_TSIF0_1),
1049 PINMUX_IPSR_MSEL(IP7_31_28, STP_ISSYNC_0_B, SEL_SSP1_0_1),
5375 IP7_31_28
Dpfc-r8a77951.c159 #define GPSR3_3 F_(SD0_DAT1, IP7_31_28)
320 #define IP7_31_28 FM(SD0_DAT1) F_(0, 0) FM(MSIOF1_TXD_E) F_(0, 0) F_(0, 0) FM(TS_SPSYNC0_B)FM(ST… macro
461 FM(IP4_31_28) IP4_31_28 FM(IP5_31_28) IP5_31_28 FM(IP6_31_28) IP6_31_28 FM(IP7_31_28) IP7_31_28 \
1042 PINMUX_IPSR_GPSR(IP7_31_28, SD0_DAT1),
1043 PINMUX_IPSR_MSEL(IP7_31_28, MSIOF1_TXD_E, SEL_MSIOF1_4),
1044 PINMUX_IPSR_MSEL(IP7_31_28, TS_SPSYNC0_B, SEL_TSIF0_1),
1045 PINMUX_IPSR_MSEL(IP7_31_28, STP_ISSYNC_0_B, SEL_SSP1_0_1),
5420 IP7_31_28
Dpfc-r8a77470.c783 PINMUX_IPSR_GPSR(IP7_31_28, DU0_DISP),
784 PINMUX_IPSR_MSEL(IP7_31_28, CAN1_RX_C, SEL_CAN1_2),