Home
last modified time | relevance | path

Searched refs:dw_pcie_readl_dbi (Results 1 – 13 of 13) sorted by relevance

/drivers/pci/controller/dwc/
Dpcie-designware.c27 ver = dw_pcie_readl_dbi(pci, PCIE_VERSION_NUMBER); in dw_pcie_version_detect()
37 ver = dw_pcie_readl_dbi(pci, PCIE_VERSION_TYPE); in dw_pcie_version_detect()
98 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
114 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_find_next_ext_capability()
473 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1); in dw_pcie_link_up()
483 val = dw_pcie_readl_dbi(pci, PCIE_PORT_MULTI_LANE_CTRL); in dw_pcie_upconfig_setup()
494 cap = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in dw_pcie_link_set_max_speed()
495 ctrl2 = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCTL2); in dw_pcie_link_set_max_speed()
529 val = dw_pcie_readl_dbi(pci, PCIE_ATU_VIEWPORT); in dw_pcie_iatu_unroll_enabled()
546 max_region = dw_pcie_readl_dbi(pci, PCIE_ATU_VIEWPORT) + 1; in dw_pcie_iatu_detect_regions()
[all …]
Dpcie-armada8k.c148 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_STATUS_REG); in armada8k_pcie_link_up()
162 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_start_link()
176 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_host_init()
182 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_CONTROL_REG); in armada8k_pcie_host_init()
192 reg = dw_pcie_readl_dbi(pci, PCIE_ARUSER_REG); in armada8k_pcie_host_init()
197 reg = dw_pcie_readl_dbi(pci, PCIE_AWUSER_REG); in armada8k_pcie_host_init()
203 reg = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_MASK1_REG); in armada8k_pcie_host_init()
222 val = dw_pcie_readl_dbi(pci, PCIE_GLOBAL_INT_CAUSE1_REG); in armada8k_pcie_irq_handler()
Dpcie-tegra194.c370 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in tegra_pcie_rp_irq_handler()
404 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_CONTROL_STATUS); in tegra_pcie_rp_irq_handler()
418 val = dw_pcie_readl_dbi(pci, PCIE_PL_CHK_REG_ERR_ADDR); in tegra_pcie_rp_irq_handler()
469 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in tegra_pcie_ep_irq_thread()
474 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in tegra_pcie_ep_irq_thread()
602 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l11()
611 val = dw_pcie_readl_dbi(&pcie->pci, pcie->cfg_link_cap_l1sub); in disable_aspm_l12()
620 val = dw_pcie_readl_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
628 val = dw_pcie_readl_dbi(&pcie->pci, pcie->ras_des_cap + in event_counter_prog()
687 val = dw_pcie_readl_dbi(pci, pcie->cfg_link_cap_l1sub); in init_host_aspm()
[all …]
Dpci-meson.c267 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
271 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_payload()
283 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
287 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_DEVCTL); in meson_set_max_rd_req_size()
Dpci-imx6.c186 val = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT) & in pcie_phy_poll_ack()
240 *data = dw_pcie_readl_dbi(pci, PCIE_PHY_STAT); in pcie_phy_read()
778 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_wait_for_speed_change()
844 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx6_pcie_start_link()
860 tmp = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in imx6_pcie_start_link()
869 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in imx6_pcie_start_link()
908 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0), in imx6_pcie_start_link()
909 dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG1)); in imx6_pcie_start_link()
Dpcie-fu740.c196 tmp = dw_pcie_readl_dbi(pci, cap_exp + PCI_EXP_LNKCAP); in fu740_pcie_start_link()
211 tmp = dw_pcie_readl_dbi(pci, cap_exp + PCI_EXP_LNKCAP); in fu740_pcie_start_link()
219 tmp = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in fu740_pcie_start_link()
Dpcie-designware-host.c67 status = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dw_handle_msi_irq()
747 val = dw_pcie_readl_dbi(pci, PCI_INTERRUPT_LINE); in dw_pcie_setup_rc()
753 val = dw_pcie_readl_dbi(pci, PCI_PRIMARY_BUS); in dw_pcie_setup_rc()
759 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dw_pcie_setup_rc()
781 val = dw_pcie_readl_dbi(pci, PCIE_LINK_WIDTH_SPEED_CONTROL); in dw_pcie_setup_rc()
Dpcie-designware.h360 static inline u32 dw_pcie_readl_dbi(struct dw_pcie *pci, u32 reg) in dw_pcie_readl_dbi() function
396 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_en()
407 val = dw_pcie_readl_dbi(pci, reg); in dw_pcie_dbi_ro_wr_dis()
Dpcie-designware-ep.c521 msg_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
524 msg_addr_upper = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
589 tbl_offset = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
633 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_ep_find_ext_capability()
668 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_complete()
Dpcie-qcom-ep.c392 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
399 val = dw_pcie_readl_dbi(pci, offset + PCI_EXP_LNKCAP); in qcom_pcie_perst_deassert()
593 dstate = dw_pcie_readl_dbi(pci, DBI_CON_STATUS) & in qcom_pcie_ep_global_irq_thread()
Dpci-dra7xx.c211 val = dw_pcie_readl_dbi(pci, PCIE_MSI_INTR0_STATUS + in dra7xx_pcie_handle_msi()
875 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_suspend()
892 val = dw_pcie_readl_dbi(pci, PCI_COMMAND); in dra7xx_pcie_resume()
Dpcie-intel-gw.c95 return dw_pcie_readl_dbi(&pcie->pci, ofs); in pcie_rc_cfg_rd()
Dpci-keystone.c500 val = dw_pcie_readl_dbi(pci, PCIE_PORT_DEBUG0); in ks_pcie_link_up()