Home
last modified time | relevance | path

Searched refs:UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT (Results 1 – 12 of 12) sorted by relevance

/drivers/gpu/drm/amd/include/asic_reg/uvd/
Duvd_7_0_sh_mask.h735 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro
Duvd_4_2_sh_mask.h616 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0 macro
Duvd_3_1_sh_mask.h610 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0 macro
Duvd_4_0_sh_mask.h597 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x00000000 macro
Duvd_5_0_sh_mask.h678 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0 macro
Duvd_6_0_sh_mask.h680 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT 0x0 macro
/drivers/gpu/drm/amd/include/asic_reg/vcn/
Dvcn_1_0_sh_mask.h1262 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro
Dvcn_2_5_sh_mask.h2909 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro
Dvcn_2_0_0_sh_mask.h2880 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro
Dvcn_2_6_0_sh_mask.h3232 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro
Dvcn_3_0_0_sh_mask.h3988 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro
Dvcn_4_0_0_sh_mask.h4238 #define UVD_RBC_RB_CNTL__RB_BUFSZ__SHIFT … macro