Lines Matching defs:cx18_scb
75 struct cx18_scb { struct
81 u32 ipc_offset;
82 u32 reserved01[7];
84 u32 cpu_code_offset;
85 u32 reserved02[3];
87 u32 apu_code_offset;
88 u32 reserved03[3];
90 u32 hpu_code_offset;
91 u32 reserved04[3];
93 u32 ppu_code_offset;
94 u32 reserved05[3];
103 u32 cpu_state;
104 u32 reserved1[7];
106 u32 apu2cpu_mb_offset;
109 u32 apu2cpu_irq;
112 u32 cpu2apu_irq_ack;
113 u32 reserved2[13];
115 u32 hpu2cpu_mb_offset;
116 u32 hpu2cpu_irq;
117 u32 cpu2hpu_irq_ack;
118 u32 reserved3[13];
120 u32 ppu2cpu_mb_offset;
121 u32 ppu2cpu_irq;
122 u32 cpu2ppu_irq_ack;
123 u32 reserved4[13];
125 u32 epu2cpu_mb_offset;
126 u32 epu2cpu_irq;
127 u32 cpu2epu_irq_ack;
128 u32 reserved5[13];
129 u32 reserved6[8];
133 u32 apu_state;
134 u32 reserved11[7];
135 u32 cpu2apu_mb_offset;
136 u32 cpu2apu_irq;
137 u32 apu2cpu_irq_ack;
138 u32 reserved12[13];
140 u32 hpu2apu_mb_offset;
141 u32 hpu2apu_irq;
142 u32 apu2hpu_irq_ack;
143 u32 reserved13[13];
145 u32 ppu2apu_mb_offset;
146 u32 ppu2apu_irq;
147 u32 apu2ppu_irq_ack;
148 u32 reserved14[13];
150 u32 epu2apu_mb_offset;
151 u32 epu2apu_irq;
152 u32 apu2epu_irq_ack;
153 u32 reserved15[13];
154 u32 reserved16[8];
158 u32 hpu_state;
159 u32 reserved21[7];
160 u32 cpu2hpu_mb_offset;
161 u32 cpu2hpu_irq;
162 u32 hpu2cpu_irq_ack;
163 u32 reserved22[13];
165 u32 apu2hpu_mb_offset;
166 u32 apu2hpu_irq;
167 u32 hpu2apu_irq_ack;
168 u32 reserved23[13];
170 u32 ppu2hpu_mb_offset;
171 u32 ppu2hpu_irq;
172 u32 hpu2ppu_irq_ack;
173 u32 reserved24[13];
175 u32 epu2hpu_mb_offset;
176 u32 epu2hpu_irq;
177 u32 hpu2epu_irq_ack;
178 u32 reserved25[13];
179 u32 reserved26[8];
183 u32 ppu_state;
184 u32 reserved31[7];
185 u32 cpu2ppu_mb_offset;
186 u32 cpu2ppu_irq;
187 u32 ppu2cpu_irq_ack;
188 u32 reserved32[13];
190 u32 apu2ppu_mb_offset;
191 u32 apu2ppu_irq;
192 u32 ppu2apu_irq_ack;
193 u32 reserved33[13];
195 u32 hpu2ppu_mb_offset;
196 u32 hpu2ppu_irq;
197 u32 ppu2hpu_irq_ack;
198 u32 reserved34[13];
200 u32 epu2ppu_mb_offset;
201 u32 epu2ppu_irq;
202 u32 ppu2epu_irq_ack;
203 u32 reserved35[13];
204 u32 reserved36[8];
208 u32 epu_state;
209 u32 reserved41[7];
210 u32 cpu2epu_mb_offset;
211 u32 cpu2epu_irq;
212 u32 epu2cpu_irq_ack;
213 u32 reserved42[13];
215 u32 apu2epu_mb_offset;
216 u32 apu2epu_irq;
217 u32 epu2apu_irq_ack;
218 u32 reserved43[13];
220 u32 hpu2epu_mb_offset;
221 u32 hpu2epu_irq;
222 u32 epu2hpu_irq_ack;
223 u32 reserved44[13];
225 u32 ppu2epu_mb_offset;
226 u32 ppu2epu_irq;
227 u32 epu2ppu_irq_ack;
228 u32 reserved45[13];
229 u32 reserved46[8];
231 u32 semaphores[8]; /* Semaphores */
233 u32 reserved50[32]; /* Reserved for future use */
235 struct cx18_mailbox apu2cpu_mb;
236 struct cx18_mailbox hpu2cpu_mb;
237 struct cx18_mailbox ppu2cpu_mb;
238 struct cx18_mailbox epu2cpu_mb;
240 struct cx18_mailbox cpu2apu_mb;
241 struct cx18_mailbox hpu2apu_mb;
242 struct cx18_mailbox ppu2apu_mb;
243 struct cx18_mailbox epu2apu_mb;
245 struct cx18_mailbox cpu2hpu_mb;
246 struct cx18_mailbox apu2hpu_mb;
247 struct cx18_mailbox ppu2hpu_mb;
248 struct cx18_mailbox epu2hpu_mb;
250 struct cx18_mailbox cpu2ppu_mb;
251 struct cx18_mailbox apu2ppu_mb;
252 struct cx18_mailbox hpu2ppu_mb;
253 struct cx18_mailbox epu2ppu_mb;
255 struct cx18_mailbox cpu2epu_mb;
256 struct cx18_mailbox apu2epu_mb;
257 struct cx18_mailbox hpu2epu_mb;
258 struct cx18_mailbox ppu2epu_mb;
260 struct cx18_mdl_ack cpu_mdl_ack[CX18_MAX_STREAMS][CX18_MAX_MDL_ACKS];
261 struct cx18_mdl_ent cpu_mdl[1];