1 /* 2 * Copyright (c) 2021 Chipsea Technologies (Shenzhen) Corp., Ltd. All rights reserved. 3 * Licensed under the Apache License, Version 2.0 (the "License"); 4 * you may not use this file except in compliance with the License. 5 * You may obtain a copy of the License at 6 * 7 * http://www.apache.org/licenses/LICENSE-2.0 8 * 9 * Unless required by applicable law or agreed to in writing, software 10 * distributed under the License is distributed on an "AS IS" BASIS, 11 * WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied. 12 * See the License for the specific language governing permissions and 13 * limitations under the License. 14 */ 15 #ifndef _CS1000LITE_ANALOG_REG_H_ 16 #define _CS1000LITE_ANALOG_REG_H_ 17 18 #include "chip.h" 19 20 // ============================================================================= 21 // MACROS 22 // ============================================================================= 23 24 // ============================================================================= 25 // TYPES 26 // ============================================================================= 27 28 // ============================================================================ 29 // CS1000LITE_ANALOG_REG_T 30 // ----------------------------------------------------------------------------- 31 /// 32 // ============================================================================= 33 #define REG_CS1000LITE_ANALOG_REG_BASE 0x50019000 34 35 typedef volatile struct 36 { 37 __IO uint32_t cfg_usb_ctrl; //0x00000000 38 __IO uint32_t cfg_usb_pll_ctrl; //0x00000004 39 __IO uint32_t cfg_usb_pll_freq; //0x00000008 40 __IO uint32_t cfg_usb_pll_ss_ctrl; //0x0000000C 41 __IO uint32_t cfg_ana_usb_ctrl0; //0x00000010 42 __IO uint32_t cfg_ana_usb_ctrl1; //0x00000014 43 __IO uint32_t cfg_ana_usb_pll_ctrl; //0x00000018 44 __IO uint32_t Reserved_0000001C; //0x0000001C 45 __IO uint32_t cfg_ana_touch_ctrl; //0x00000020 46 __IO uint32_t Reserved_00000024[55]; //0x00000024 47 __IO uint32_t dcdc_rf_cfg2; //0x00000100 48 __IO uint32_t dcdc_core_cfg1; //0x00000104 49 __IO uint32_t dcdc_core_cfg2; //0x00000108 50 __IO uint32_t dcdc_pa_cfg1; //0x0000010C 51 __IO uint32_t dcdc_pa_cfg2; //0x00000110 52 __IO uint32_t ldo_cfg; //0x00000114 53 __IO uint32_t pwr_pd_crtl; //0x00000118 54 __IO uint32_t sw_rst_ctrl; //0x0000011C 55 __IO uint32_t clk_ctrl1; //0x00000120 56 __IO uint32_t clk_ctrl2; //0x00000124 57 __IO uint32_t clk_ctrl3; //0x00000128 58 __IO uint32_t por_ctrl; //0x0000012C 59 __IO uint32_t div128k_cfg; //0x00000130 60 __IO uint32_t pwr_key_cfg; //0x00000134 61 __IO uint32_t pwr_lp_ctrl; //0x00000138 62 __IO uint32_t dcdc_rf_dvfs_ctrl; //0x0000013C 63 __IO uint32_t dcdc_vcore_dvfs_ctrl; //0x00000140 64 __IO uint32_t ldo_vrtc_dvfs_ctrl; //0x00000144 65 __IO uint32_t status_flag; //0x00000148 66 __IO uint32_t Reserved_0000014C; //0x0000014C 67 __IO uint32_t other_ctrl_cfg3; //0x00000150 68 __IO uint32_t gpio_ctrl0; //0x00000154 69 __IO uint32_t gpio_ctrl1; //0x00000158 70 __IO uint32_t gpio_ctrl2; //0x0000015C 71 __IO uint32_t gpio_ctrl3; //0x00000160 72 __IO uint32_t gpio_ctrl4; //0x00000164 73 __IO uint32_t mgpio_ctrl; //0x00000168 74 __IO uint32_t agpio_ctrl; //0x0000016C 75 __IO uint32_t asdio_ctrl; //0x00000170 76 __IO uint32_t ldo_vcore09_cfg; //0x00000174 77 } HWP_CS1000LITE_ANALOG_REG_T; 78 79 static HWP_CS1000LITE_ANALOG_REG_T * const cs1000liteAnalogReg = ((HWP_CS1000LITE_ANALOG_REG_T *)REG_CS1000LITE_ANALOG_REG_BASE); 80 81 82 //cfg_usb_ctrl 83 #define CS1000LITE_ANALOG_REG_CFG_USB_CTRL(n) (((n)&0x7FFFFFFF)<<0) 84 #define CS1000LITE_ANALOG_REG_RO_UTMI_IDDIG (1<<31) 85 86 //cfg_usb_pll_ctrl 87 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_RESETN_REG (1<<0) 88 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_RESETN_DR (1<<1) 89 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_CLK_SEL(n) (((n)&3)<<2) 90 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_RESETN_DELAY(n) (((n)&0xFF)<<4) 91 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_INTDEC_SEL(n) (((n)&7)<<20) 92 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_DITHER_BYPASS (1<<23) 93 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_PWRCTRL_CG_BYPASS (1<<24) 94 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_CLK_EN (1<<25) 95 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_CLK480_EN (1<<26) 96 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_HS_CG_BYPASS (1<<27) 97 #define CS1000LITE_ANALOG_REG_CFG_PU_USBPLL_REG (1<<28) 98 #define CS1000LITE_ANALOG_REG_CFG_PU_USBPLL_DR (1<<29) 99 #define CS1000LITE_ANALOG_REG_RO_USBPLL_LOCK (1<<31) 100 101 //cfg_usb_pll_freq 102 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_FREQ(n) (((n)&0xFFFFFFF)<<0) 103 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_FREQ_UPDATE (1<<28) 104 105 //cfg_usb_pll_ss_ctrl 106 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_SS_EN (1<<0) 107 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_AMP_CT(n) (((n)&7)<<1) 108 #define CS1000LITE_ANALOG_REG_CFG_USBPLL_SDM_CYC_CT(n) (((n)&3)<<4) 109 110 //cfg_ana_usb_ctrl0 111 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_JC_MODE (1<<0) 112 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_ZPS_MODE (1<<1) 113 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_RST_INTP_MODE (1<<2) 114 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_HOLD_LAST_MODE (1<<3) 115 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_LOOP_BACK (1<<4) 116 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_SEL_TERR (1<<5) 117 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_SEL_HS_GAIN (1<<6) 118 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_SQUACH_DET_MODE (1<<7) 119 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_EN_IDCHECK_SEL (1<<8) 120 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_EN_IDCHECK_REG (1<<9) 121 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_HS_CLK_SEL(n) (((n)&3)<<10) 122 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_ISET_SEQ(n) (((n)&7)<<12) 123 #define CS1000LITE_ANALOG_REG_CFG_PU_USB_REG (1<<15) 124 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_ISET_OTG(n) (((n)&7)<<16) 125 #define CS1000LITE_ANALOG_REG_CFG_PU_USB_DR (1<<19) 126 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_ISET_HS_DISCONNECT(n) (((n)&7)<<20) 127 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_CDR_GN_(n) (((n)&3)<<24) 128 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_HS_IDAC_MODE(n) (((n)&3)<<26) 129 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_HS_IDAC_BIT(n) (((n)&15)<<28) 130 131 //cfg_ana_usb_ctrl1 132 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_RTERM_HS(n) (((n)&15)<<0) 133 #define CS1000LITE_ANALOG_REG_CFG_ANA_TEST_BIT(n) (((n)&15)<<4) 134 #define CS1000LITE_ANALOG_REG_CFG_ANA_TEST_EN_USB (1<<8) 135 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_EN_OTG(n) (((n)&0x3F)<<12) 136 #define CS1000LITE_ANALOG_REG_CFG_ANA_USB_FSLS_DRV_BIT(n) (((n)&3)<<20) 137 138 //cfg_ana_usb_pll_ctrl 139 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_REF_MULTI2_EN (1<<0) 140 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_NOTCH_EN (1<<1) 141 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_BAND_SEL (1<<2) 142 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_REG_VBIT(n) (((n)&15)<<4) 143 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_CP_IBIT(n) (((n)&7)<<8) 144 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_PFD_RST_DLY_BIT(n) (((n)&7)<<12) 145 #define CS1000LITE_ANALOG_REG_CFG_ANA_USBPLL_PU_BIT(n) (((n)&3)<<16) 146 147 //cfg_ana_touch_ctrl 148 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_PRBS_MODE (1<<0) 149 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_LP_MODE (1<<1) 150 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_AZ_MODE (1<<2) 151 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_CLK_EDGE_SEL (1<<3) 152 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_CBASE_BIT(n) (((n)&7)<<4) 153 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_REFV1_BIT(n) (((n)&3)<<8) 154 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_PU_BIT(n) (((n)&3)<<10) 155 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_REFV_BIT(n) (((n)&7)<<12) 156 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_REFC_BIT(n) (((n)&3)<<16) 157 #define CS1000LITE_ANALOG_REG_CFG_ANA_TOUCH_IBIT(n) (((n)&7)<<20) 158 159 //dcdc_rf_cfg2 160 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_VBIT_OFFSET(n) (((n)&15)<<0) 161 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_FBIT(n) (((n)&3)<<4) 162 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_SLOPEXHALF (1<<6) 163 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_EN_AUTOZERO (1<<7) 164 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_COUNTER_DISABLE (1<<8) 165 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_PGATE_DELAY (1<<9) 166 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_NGATE_DELAY (1<<10) 167 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_DISABLE_COMP (1<<12) 168 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_ADD_REDUCE_VOS (1<<13) 169 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_EN_BUFFER (1<<14) 170 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_BIT_SLOPE(n) (((n)&3)<<15) 171 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_EN_SOFTSTART (1<<17) 172 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_HEAVY_LOAD(n) (((n)&3)<<18) 173 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_CLK_AMP (1<<20) 174 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_SLOPE_EN (1<<21) 175 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_CLK_DIASBLE (1<<22) 176 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_EN_PFM_MAX (1<<23) 177 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_RF_EN_ANTIRING (1<<24) 178 179 //dcdc_core_cfg1 180 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_BIT_SLOPE(n) (((n)&3)<<0) 181 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_DISCHARGE_ENB (1<<2) 182 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_DISABLE_COMP (1<<3) 183 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_PGATE_DELAY (1<<5) 184 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_EN_SOFTSTART (1<<6) 185 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_CLK_DIASBLE (1<<7) 186 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_LOW_SENSE(n) (((n)&7)<<8) 187 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_MORE_P (1<<11) 188 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_EN_BUFFER (1<<12) 189 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_SLOPE_EN (1<<13) 190 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_EN_ANTIRING (1<<14) 191 #define CS1000LITE_ANALOG_REG_CFG_ANA_PU_DCDC_CORE_AVDDRF (1<<15) 192 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_VREF_SOURCE_INT (1<<16) 193 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_RDY (1<<17) 194 195 //dcdc_core_cfg2 196 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_VBIT_OFFSET(n) (((n)&15)<<5) 197 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_PFM_THRESHOLD(n) (((n)&3)<<9) 198 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_VBIT_DET_VO(n) (((n)&7)<<11) 199 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_VBIT_AVDD12(n) (((n)&3)<<14) 200 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_FBIT(n) (((n)&3)<<16) 201 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_SLOPEXHALF (1<<19) 202 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_NGATE_DELAY (1<<20) 203 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_PFM_MODE_SEL (1<<21) 204 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_LESS_SOFTTIME(n) (((n)&3)<<22) 205 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_ENB_DET_VO (1<<24) 206 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_ADD_REDUCE_VOS (1<<25) 207 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_HEAVY_LOAD(n) (((n)&3)<<26) 208 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_CLK_AMP (1<<28) 209 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_MORE_N (1<<29) 210 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_COUNTER_DISABLE (1<<30) 211 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_CORE_EN_PFM_MAX (1<<31) 212 213 //dcdc_pa_cfg1 214 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_NGATE_DELAY (1<<1) 215 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_DISCHARGE_ENB (1<<2) 216 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_DISABLE_COMP (1<<3) 217 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_ADD_REDUCE_VOS (1<<4) 218 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_EN_BUFFER (1<<5) 219 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_BIT_SLOPE(n) (((n)&3)<<6) 220 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_EN_SOFTSTART (1<<8) 221 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_PFM_MODE_SEL (1<<9) 222 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_HEAVY_LOAD(n) (((n)&3)<<10) 223 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_CLK_AMP (1<<12) 224 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_SLP_DROP_EN (1<<13) 225 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_SLOPE_EN (1<<14) 226 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_CLK_DIASBLE (1<<15) 227 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_EN_PFM_MAX (1<<16) 228 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_EN_ANTIRING (1<<17) 229 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_REDUCE_I_LIMIT (1<<18) 230 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_MORE_NPM (1<<19) 231 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_ENB_DETVO (1<<20) 232 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_MORE_PPM (1<<21) 233 #define CS1000LITE_ANALOG_REG_CFG_ANA_PU_DCDC_PA_AVDDRF (1<<22) 234 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_RDY (1<<23) 235 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_PFM_MODE_SLP_EN (1<<24) 236 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_COUNTER_DISABLE (1<<25) 237 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_IBIT_LDO_LIMIT (1<<26) 238 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_PGATE_DELAY (1<<27) 239 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_LOW_SENSE(n) (((n)&7)<<28) 240 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_EN_CURRENT_LIMIT (1<<31) 241 242 //dcdc_pa_cfg2 243 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_VBIT_OFFSET(n) (((n)&15)<<0) 244 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_PFM_THRESHOLD(n) (((n)&3)<<4) 245 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_VBIT_DETVO(n) (((n)&7)<<6) 246 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_VBIT_NOR_TUNE(n) (((n)&0x3F)<<9) 247 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_VBIT_AVDD12(n) (((n)&3)<<15) 248 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_FBIT(n) (((n)&3)<<17) 249 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_SLOPEXHALF (1<<19) 250 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_VREF_SOURCE_INT (1<<21) 251 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_ADD_I_LIMIT (1<<22) 252 #define CS1000LITE_ANALOG_REG_CFG_ANA_DCDC_PA_LESS_SOFTTIME(n) (((n)&3)<<23) 253 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_VBIT_DS_SW(n) (((n)&0x3F)<<25) 254 255 //ldo_cfg 256 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_AVDD18_VBIT_DS_SW(n) (((n)&15)<<3) 257 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_AVDD18_VBIT_NOR_TUNE(n) (((n)&15)<<7) 258 #define CS1000LITE_ANALOG_REG_CFG_ANA_AVDD_SENSE_SEL(n) (((n)&3)<<11) 259 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_AVDD18_SLP_DROP_EN (1<<18) 260 #define CS1000LITE_ANALOG_REG_CFG_ANA_PU_LED1_IREF (1<<19) 261 #define CS1000LITE_ANALOG_REG_CFG_ANA_LED1_MODE (1<<20) 262 #define CS1000LITE_ANALOG_REG_CFG_ANA_LED1_IBIT(n) (((n)&7)<<21) 263 #define CS1000LITE_ANALOG_REG_CFG_ANA_PU_LED0_IREF (1<<24) 264 #define CS1000LITE_ANALOG_REG_CFG_ANA_LED0_MODE (1<<25) 265 #define CS1000LITE_ANALOG_REG_CFG_ANA_LED0_IBIT(n) (((n)&7)<<26) 266 267 //pwr_pd_crtl 268 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_BG (1<<0) 269 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_DCDC_RF (1<<1) 270 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_LDO_AVDD18 (1<<2) 271 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_DCDC_VCORE09 (1<<3) 272 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_LDO_VCORE09 (1<<4) 273 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_DCDC_PA (1<<5) 274 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_LDO_VRTC09 (1<<6) 275 #define CS1000LITE_ANALOG_REG_CFG_RTC_PD_CHGR (1<<7) 276 #define CS1000LITE_ANALOG_REG_CFG_RTC_AON_GPIO_VIO_ULP_SEL (1<<8) 277 #define CS1000LITE_ANALOG_REG_CFG_RTC_AON_GPIO_VIO_SEL (1<<9) 278 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_BG (1<<16) 279 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_DCDC_RF (1<<17) 280 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_LDO_AVDD18 (1<<18) 281 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_DCDC_VCORE09 (1<<19) 282 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_DCDC_PA (1<<20) 283 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_LDO_VRTC09 (1<<21) 284 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_FORCE_LDO_VCORE09 (1<<22) 285 286 //sw_rst_ctrl 287 #define CS1000LITE_ANALOG_REG_CFG_RTC_SOFT_RST (1<<0) 288 #define CS1000LITE_ANALOG_REG_CFG_RTC_REG_RST_PD_EN (1<<1) 289 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_PD_THRESHOLD_(n) (((n)&15)<<2) 290 #define CS1000LITE_ANALOG_REG_CFG_RTC_WDG_RST_PD_EN (1<<8) 291 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_RST_PD_EN (1<<9) 292 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_XEN_PD_EN (1<<10) 293 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_LDO_VRTC09_PD_EN (1<<11) 294 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_LDO_AVDD18_PD_EN (1<<12) 295 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_DCDC_RF_PD_EN (1<<13) 296 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_DCDC_VCORE09_PD_EN (1<<14) 297 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_RST_DCDC_PA_PD_EN (1<<15) 298 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_OFF_SEQ_EN (1<<31) 299 300 //clk_ctrl1 301 #define CS1000LITE_ANALOG_REG_CFG_RTC_PU_LPO512K (1<<0) 302 #define CS1000LITE_ANALOG_REG_CFG_RTC_RC_512K_EN (1<<1) 303 #define CS1000LITE_ANALOG_REG_CFG_RTC_PU_XTAL (1<<2) 304 #define CS1000LITE_ANALOG_REG_CFG_RTC_PU_OSC13M (1<<3) 305 #define CS1000LITE_ANALOG_REG_CFG_ANA_OSC13M_FBIT(n) (((n)&7)<<4) 306 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_13M_EN (1<<7) 307 #define CS1000LITE_ANALOG_REG_CFG_RTC_XTAL_CLK_6P5M_EN (1<<8) 308 #define CS1000LITE_ANALOG_REG_CFG_RTC_XTAL_CLK_52M_EN (1<<9) 309 #define CS1000LITE_ANALOG_REG_CFG_RTC_XTAL_CLK_26M_EN (1<<10) 310 #define CS1000LITE_ANALOG_REG_CFG_RTC_XTAL_COMP_EN (1<<11) 311 #define CS1000LITE_ANALOG_REG_CFG_RTC_RC_128K_SEL (1<<12) 312 #define CS1000LITE_ANALOG_REG_CFG_RTC_CORE_SW_FAST_CLK_SEL_SET (1<<13) 313 #define CS1000LITE_ANALOG_REG_CFG_RTC_XEN_SW_SET (1<<14) 314 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_26M_EN_SW_MODE(n) (((n)&0x3F)<<16) 315 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_26M_EN_SW_SET(n) (((n)&0x3F)<<22) 316 317 //clk_ctrl2 318 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_IREF_BIT(n) (((n)&7)<<6) 319 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_COMP_IBIT(n) (((n)&7)<<10) 320 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_REG_VBIT(n) (((n)&15)<<13) 321 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_PU_BIT(n) (((n)&3)<<17) 322 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_IBIAS_LP_BIT(n) (((n)&15)<<19) 323 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_CAP_AVDD_SEL (1<<28) 324 325 //clk_ctrl3 326 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_CAP_FINE_BIT(n) (((n)&0x3F)<<0) 327 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_VBCG_EN (1<<6) 328 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_IREF_LP_BIT(n) (((n)&7)<<12) 329 #define CS1000LITE_ANALOG_REG_CFG_ANA_XTAL_FB_RBIT(n) (((n)&7)<<16) 330 331 //por_ctrl 332 #define CS1000LITE_ANALOG_REG_CFG_RTC_USB_PLL_PU (1<<0) 333 #define CS1000LITE_ANALOG_REG_CFG_RTC_USB_PU (1<<1) 334 #define CS1000LITE_ANALOG_REG_CFG_RTC_USBPLL_CLK_EN (1<<2) 335 #define CS1000LITE_ANALOG_REG_CFG_RTC_USBPLL_SLP_CLK_DIS (1<<3) 336 #define CS1000LITE_ANALOG_REG_CFG_RTC_USB_SLP_PD (1<<4) 337 #define CS1000LITE_ANALOG_REG_CFG_RTC_USBPLL_SLP_PD (1<<5) 338 #define CS1000LITE_ANALOG_REG_CFG_RTC_MS_VIO_EN (1<<8) 339 #define CS1000LITE_ANALOG_REG_CFG_ANA_MS_VIO_VBIT(n) (((n)&15)<<9) 340 #define CS1000LITE_ANALOG_REG_CFG_RTC_VIO_VIOULP_SHORT (1<<13) 341 342 //div128k_cfg 343 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_DIV_128K_STEP_OFFSET_NORMAL(n) (((n)&0xFF)<<0) 344 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_DIV_128K_STEP_OFFSET_LP(n) (((n)&0xFF)<<8) 345 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_DIV_128K_STEP_OFFSET_UPDATE (1<<16) 346 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_DIV_128K_LP_MODE_H_REG (1<<17) 347 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_DIV_128K_LP_MODE_H_DR (1<<18) 348 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_6P5M_DIV_128K_EN (1<<20) 349 350 //pwr_key_cfg 351 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_RST_THRESHOLD(n) (((n)&15)<<0) 352 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_AUTO_ON_EN (1<<4) 353 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_RST_MODE (1<<5) 354 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_SW_RST_MODE (1<<6) 355 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_RST_DISABLE (1<<7) 356 357 //pwr_lp_ctrl 358 #define CS1000LITE_ANALOG_REG_CFG_RTC_BG_SLP_PD_EN (1<<0) 359 #define CS1000LITE_ANALOG_REG_CFG_RTC_SLP_LDO_PD_EN (1<<1) 360 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_PD_EN (1<<2) 361 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_SLP_PD_EN (1<<3) 362 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_VCORE09_SLP_PD_EN (1<<4) 363 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_SLP_PD_EN (1<<5) 364 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_AVDD18_SLP_PD_EN (1<<6) 365 #define CS1000LITE_ANALOG_REG_CFG_RTC_XTAL_SLP_PD_EN (1<<7) 366 #define CS1000LITE_ANALOG_REG_CFG_RTC_OSC13M_SLP_PD_EN (1<<8) 367 #define CS1000LITE_ANALOG_REG_CFG_RTC_OSC13M_SLP_DIS_EN (1<<9) 368 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_COMP_SLP_DIS_EN (1<<10) 369 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_6P5M_SLP_DIS_EN (1<<11) 370 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_52M_SLP_DIS_EN (1<<12) 371 #define CS1000LITE_ANALOG_REG_CFG_RTC_CLK_26M_SLP_DIS_EN (1<<13) 372 #define CS1000LITE_ANALOG_REG_CFG_RTC_GATE_TO_DBB_SLP_EN (1<<14) 373 #define CS1000LITE_ANALOG_REG_CFG_RTC_CORE_ISO_SLP_EN (1<<15) 374 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_LP_EN (1<<16) 375 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_PA_SLP_LP_EN (1<<17) 376 #define CS1000LITE_ANALOG_REG_CFG_RTC_SLP_RTC_PCLK_SW_EN (1<<18) 377 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_AVDD18_SLP_LP_EN (1<<19) 378 #define CS1000LITE_ANALOG_REG_CFG_RTC_XEN_SLP_PD_EN (1<<21) 379 #define CS1000LITE_ANALOG_REG_CFG_RTC_XTAL_SLP_LP_EN (1<<22) 380 #define CS1000LITE_ANALOG_REG_CFG_RTC_RESET_B_SLP_EN (1<<23) 381 #define CS1000LITE_ANALOG_REG_CFG_RTC_SLP_CORE_CLK_FAST_SEL_EN (1<<24) 382 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_IN_MSADC_SEL (1<<25) 383 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VCORE09_SLP_PD_EN (1<<26) 384 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_VCORE09_PFM_MODE_SLP_EN (1<<27) 385 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_PFM_MODE_SLP_EN (1<<28) 386 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_HYS_PFM_MODE_SLP_EN (1<<29) 387 #define CS1000LITE_ANALOG_REG_CFG_RTC_MS_VIO_SLP_PD_EN (1<<30) 388 #define CS1000LITE_ANALOG_REG_CFG_RTC_AON_GPIO_VIO_SEL_SLP_EN (1<<31) 389 390 //dcdc_rf_dvfs_ctrl 391 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_DROP_EN (1<<0) 392 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_STEP_EN (1<<1) 393 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_STEP_VOL(n) (((n)&15)<<2) 394 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_STEP_NUM(n) (((n)&15)<<6) 395 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_RF_SLP_STEP_DELAY(n) (((n)&3)<<10) 396 397 //dcdc_vcore_dvfs_ctrl 398 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_SLP_DROP_EN (1<<0) 399 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_SLP_STEP_EN (1<<1) 400 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_SLP_STEP_VOL(n) (((n)&31)<<2) 401 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_SLP_STEP_NUM(n) (((n)&15)<<7) 402 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_SLP_STEP_DELAY(n) (((n)&3)<<11) 403 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_VOSEL_DS_SW(n) (((n)&31)<<13) 404 #define CS1000LITE_ANALOG_REG_CFG_RTC_DCDC_CORE_VOSEL_NOR_TUNE(n) (((n)&31)<<18) 405 406 //ldo_vrtc_dvfs_ctrl 407 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_SLP_DROP_EN (1<<0) 408 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_SLP_STEP_EN (1<<1) 409 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_SLP_STEP_VOL(n) (((n)&31)<<2) 410 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_SLP_STEP_NUM(n) (((n)&15)<<7) 411 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_SLP_STEP_DELAY(n) (((n)&3)<<11) 412 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_VOSEL_DS_SW(n) (((n)&31)<<13) 413 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VRTC09_VOSEL_NOR_TUNE(n) (((n)&31)<<18) 414 415 //status_flag 416 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_FLAG (1<<0) 417 #define CS1000LITE_ANALOG_REG_CFG_RTC_SOFT_RST_FLAG (1<<1) 418 #define CS1000LITE_ANALOG_REG_CFG_RTC_POR_CHIP_PD_FLAG (1<<2) 419 #define CS1000LITE_ANALOG_REG_CFG_RTC_UVLO_CHIP_PD_FLAG (1<<3) 420 #define CS1000LITE_ANALOG_REG_CFG_RTC_HW_PWR_KEY_CHIP_PD_FLAG (1<<4) 421 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_CHIP_PD_FLAG (1<<5) 422 #define CS1000LITE_ANALOG_REG_CFG_RTC_HW_CHIP_PD_FLAG (1<<6) 423 #define CS1000LITE_ANALOG_REG_CFG_RTC_LP_MODE_H_FLAG (1<<7) 424 #define CS1000LITE_ANALOG_REG_CFG_RTC_RTC_BATTERY_FLAG (1<<8) 425 #define CS1000LITE_ANALOG_REG_CFG_RTC_WDG_RST_FLAG (1<<9) 426 #define CS1000LITE_ANALOG_REG_CFG_RTC_PWR_KEY_LONG_FLAG_CLR (1<<16) 427 #define CS1000LITE_ANALOG_REG_CFG_RTC_SOFT_RST_FLAG_CLR (1<<17) 428 #define CS1000LITE_ANALOG_REG_CFG_RTC_POR_CHIP_PD_FLAG_CLR (1<<18) 429 #define CS1000LITE_ANALOG_REG_CFG_RTC_UVLO_CHIP_PD_FLAG_CLR (1<<19) 430 #define CS1000LITE_ANALOG_REG_CFG_RTC_HW_PWR_KEY_CHIP_PD_FLAG_CLR (1<<20) 431 #define CS1000LITE_ANALOG_REG_CFG_RTC_SW_CHIP_PD_FLAG_CLR (1<<21) 432 #define CS1000LITE_ANALOG_REG_CFG_RTC_HW_CHIP_PD_FLAG_CLR (1<<22) 433 #define CS1000LITE_ANALOG_REG_CFG_RTC_WDG_RST_FLAG_CLR (1<<23) 434 #define CS1000LITE_ANALOG_REG_CFG_RTC_POR_SRC_STS(n) (((n)&0xFF)<<24) 435 436 //gpio_ctrl0 437 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_SLEW_RATE_A(n) (((n)&15)<<0) 438 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_SLEW_RATE_B(n) (((n)&15)<<4) 439 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_SLEW_RATE_C(n) (((n)&15)<<8) 440 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_SLEW_RATE_E(n) (((n)&15)<<16) 441 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_IBIT_A (1<<20) 442 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_IBIT_B (1<<21) 443 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_IBIT_C (1<<22) 444 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO_IBIT_E (1<<24) 445 446 //gpio_ctrl1 447 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO01_MUX0_EN(n) (((n)&3)<<0) 448 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO8D_MUX0_EN(n) (((n)&0x3F)<<8) 449 450 //gpio_ctrl2 451 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO01_MUX1_EN(n) (((n)&3)<<0) 452 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO8D_MUX1_EN(n) (((n)&0x3F)<<8) 453 454 //gpio_ctrl3 455 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO01_MUX2_EN(n) (((n)&3)<<0) 456 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO8D_MUX2_EN(n) (((n)&0x3F)<<8) 457 458 //gpio_ctrl4 459 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO01_IE(n) (((n)&3)<<0) 460 #define CS1000LITE_ANALOG_REG_CFG_ANA_GPIO8D_IE(n) (((n)&0x3F)<<8) 461 462 //mgpio_ctrl 463 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO_SLEW_RATE(n) (((n)&15)<<0) 464 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO_IBIT (1<<4) 465 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO12_IE (1<<8) 466 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO12_PULL_UP (1<<9) 467 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO12_PULL_DN (1<<10) 468 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO13_IE (1<<12) 469 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO13_PULL_UP (1<<13) 470 #define CS1000LITE_ANALOG_REG_CFG_ANA_MGPIO13_PULL_DN (1<<14) 471 472 //agpio_ctrl 473 #define CS1000LITE_ANALOG_REG_CFG_ANA_AGPIO_SLEW_RATE(n) (((n)&3)<<0) 474 #define CS1000LITE_ANALOG_REG_CFG_ANA_AGPIO_OEN_DLY(n) (((n)&3)<<2) 475 #define CS1000LITE_ANALOG_REG_CFG_ANA_AGPIO_IBIT (1<<4) 476 #define CS1000LITE_ANALOG_REG_CFG_ANA_AGPIO_HOLD (1<<5) 477 478 //asdio_ctrl 479 #define CS1000LITE_ANALOG_REG_CFG_ANA_ASDIO_SLEW_RATE(n) (((n)&3)<<0) 480 #define CS1000LITE_ANALOG_REG_CFG_ANA_ASDIO_PULL_UP(n) (((n)&3)<<2) 481 #define CS1000LITE_ANALOG_REG_CFG_ANA_ASDIO_IBIT (1<<4) 482 #define CS1000LITE_ANALOG_REG_CFG_ANA_ASDIO_HOLD (1<<5) 483 484 //ldo_vcore09_cfg 485 #define CS1000LITE_ANALOG_REG_CFG_ANA_LDO_VCORE09_LESS_SOFTTIME(n) (((n)&3)<<0) 486 #define CS1000LITE_ANALOG_REG_CFG_ANA_LDO_VCORE09_SOFT_ICLAMP (1<<2) 487 #define CS1000LITE_ANALOG_REG_CFG_ANA_LDO_VCORE09_EN_DISCHARGE (1<<3) 488 #define CS1000LITE_ANALOG_REG_CFG_ANA_LDO_VCORE09_IBIT_LIMIT(n) (((n)&7)<<4) 489 #define CS1000LITE_ANALOG_REG_CFG_ANA_LDO_VCORE09_EN_ILIMIT (1<<7) 490 #define CS1000LITE_ANALOG_REG_CFG_ANA_LDO_VCORE09_SOFTSTART (1<<8) 491 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VCORE09_VOSEL_DS_SW(n) (((n)&31)<<9) 492 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VCORE09_VOSEL_NOR_TUNE(n) (((n)&31)<<14) 493 #define CS1000LITE_ANALOG_REG_CFG_RTC_LDO_VCORE09_SLP_DROP_EN (1<<19) 494 495 496 #endif 497