Lines Matching +full:pci +full:- +full:ep
1 // SPDX-License-Identifier: GPL-2.0
11 #include "pcie-designware.h"
12 #include <linux/pci-epc.h>
13 #include <linux/pci-epf.h>
15 #include "../../pci.h"
17 void dw_pcie_ep_linkup(struct dw_pcie_ep *ep) in dw_pcie_ep_linkup() argument
19 struct pci_epc *epc = ep->epc; in dw_pcie_ep_linkup()
25 void dw_pcie_ep_init_notify(struct dw_pcie_ep *ep) in dw_pcie_ep_init_notify() argument
27 struct pci_epc *epc = ep->epc; in dw_pcie_ep_init_notify()
34 dw_pcie_ep_get_func_from_ep(struct dw_pcie_ep *ep, u8 func_no) in dw_pcie_ep_get_func_from_ep() argument
38 list_for_each_entry(ep_func, &ep->func_list, list) { in dw_pcie_ep_get_func_from_ep()
39 if (ep_func->func_no == func_no) in dw_pcie_ep_get_func_from_ep()
46 static unsigned int dw_pcie_ep_func_select(struct dw_pcie_ep *ep, u8 func_no) in dw_pcie_ep_func_select() argument
50 if (ep->ops->func_conf_select) in dw_pcie_ep_func_select()
51 func_offset = ep->ops->func_conf_select(ep, func_no); in dw_pcie_ep_func_select()
56 static void __dw_pcie_ep_reset_bar(struct dw_pcie *pci, u8 func_no, in __dw_pcie_ep_reset_bar() argument
61 struct dw_pcie_ep *ep = &pci->ep; in __dw_pcie_ep_reset_bar() local
63 func_offset = dw_pcie_ep_func_select(ep, func_no); in __dw_pcie_ep_reset_bar()
66 dw_pcie_dbi_ro_wr_en(pci); in __dw_pcie_ep_reset_bar()
67 dw_pcie_writel_dbi2(pci, reg, 0x0); in __dw_pcie_ep_reset_bar()
68 dw_pcie_writel_dbi(pci, reg, 0x0); in __dw_pcie_ep_reset_bar()
70 dw_pcie_writel_dbi2(pci, reg + 4, 0x0); in __dw_pcie_ep_reset_bar()
71 dw_pcie_writel_dbi(pci, reg + 4, 0x0); in __dw_pcie_ep_reset_bar()
73 dw_pcie_dbi_ro_wr_dis(pci); in __dw_pcie_ep_reset_bar()
76 void dw_pcie_ep_reset_bar(struct dw_pcie *pci, enum pci_barno bar) in dw_pcie_ep_reset_bar() argument
80 funcs = pci->ep.epc->max_functions; in dw_pcie_ep_reset_bar()
83 __dw_pcie_ep_reset_bar(pci, func_no, bar, 0); in dw_pcie_ep_reset_bar()
86 static u8 __dw_pcie_ep_find_next_cap(struct dw_pcie_ep *ep, u8 func_no, in __dw_pcie_ep_find_next_cap() argument
89 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in __dw_pcie_ep_find_next_cap() local
97 func_offset = dw_pcie_ep_func_select(ep, func_no); in __dw_pcie_ep_find_next_cap()
99 reg = dw_pcie_readw_dbi(pci, func_offset + cap_ptr); in __dw_pcie_ep_find_next_cap()
109 return __dw_pcie_ep_find_next_cap(ep, func_no, next_cap_ptr, cap); in __dw_pcie_ep_find_next_cap()
112 static u8 dw_pcie_ep_find_capability(struct dw_pcie_ep *ep, u8 func_no, u8 cap) in dw_pcie_ep_find_capability() argument
114 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_find_capability() local
119 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_find_capability()
121 reg = dw_pcie_readw_dbi(pci, func_offset + PCI_CAPABILITY_LIST); in dw_pcie_ep_find_capability()
124 return __dw_pcie_ep_find_next_cap(ep, func_no, next_cap_ptr, cap); in dw_pcie_ep_find_capability()
130 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_write_header() local
131 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_write_header() local
134 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_write_header()
136 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_write_header()
137 dw_pcie_writew_dbi(pci, func_offset + PCI_VENDOR_ID, hdr->vendorid); in dw_pcie_ep_write_header()
138 dw_pcie_writew_dbi(pci, func_offset + PCI_DEVICE_ID, hdr->deviceid); in dw_pcie_ep_write_header()
139 dw_pcie_writeb_dbi(pci, func_offset + PCI_REVISION_ID, hdr->revid); in dw_pcie_ep_write_header()
140 dw_pcie_writeb_dbi(pci, func_offset + PCI_CLASS_PROG, hdr->progif_code); in dw_pcie_ep_write_header()
141 dw_pcie_writew_dbi(pci, func_offset + PCI_CLASS_DEVICE, in dw_pcie_ep_write_header()
142 hdr->subclass_code | hdr->baseclass_code << 8); in dw_pcie_ep_write_header()
143 dw_pcie_writeb_dbi(pci, func_offset + PCI_CACHE_LINE_SIZE, in dw_pcie_ep_write_header()
144 hdr->cache_line_size); in dw_pcie_ep_write_header()
145 dw_pcie_writew_dbi(pci, func_offset + PCI_SUBSYSTEM_VENDOR_ID, in dw_pcie_ep_write_header()
146 hdr->subsys_vendor_id); in dw_pcie_ep_write_header()
147 dw_pcie_writew_dbi(pci, func_offset + PCI_SUBSYSTEM_ID, hdr->subsys_id); in dw_pcie_ep_write_header()
148 dw_pcie_writeb_dbi(pci, func_offset + PCI_INTERRUPT_PIN, in dw_pcie_ep_write_header()
149 hdr->interrupt_pin); in dw_pcie_ep_write_header()
150 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_write_header()
155 static int dw_pcie_ep_inbound_atu(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_inbound_atu() argument
161 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_inbound_atu() local
163 free_win = find_first_zero_bit(ep->ib_window_map, ep->num_ib_windows); in dw_pcie_ep_inbound_atu()
164 if (free_win >= ep->num_ib_windows) { in dw_pcie_ep_inbound_atu()
165 dev_err(pci->dev, "No free inbound window\n"); in dw_pcie_ep_inbound_atu()
166 return -EINVAL; in dw_pcie_ep_inbound_atu()
169 ret = dw_pcie_prog_inbound_atu(pci, func_no, free_win, bar, cpu_addr, in dw_pcie_ep_inbound_atu()
172 dev_err(pci->dev, "Failed to program IB window\n"); in dw_pcie_ep_inbound_atu()
176 ep->bar_to_atu[bar] = free_win; in dw_pcie_ep_inbound_atu()
177 set_bit(free_win, ep->ib_window_map); in dw_pcie_ep_inbound_atu()
182 static int dw_pcie_ep_outbound_atu(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_outbound_atu() argument
187 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_outbound_atu() local
189 free_win = find_first_zero_bit(ep->ob_window_map, ep->num_ob_windows); in dw_pcie_ep_outbound_atu()
190 if (free_win >= ep->num_ob_windows) { in dw_pcie_ep_outbound_atu()
191 dev_err(pci->dev, "No free outbound window\n"); in dw_pcie_ep_outbound_atu()
192 return -EINVAL; in dw_pcie_ep_outbound_atu()
195 dw_pcie_prog_ep_outbound_atu(pci, func_no, free_win, PCIE_ATU_TYPE_MEM, in dw_pcie_ep_outbound_atu()
198 set_bit(free_win, ep->ob_window_map); in dw_pcie_ep_outbound_atu()
199 ep->outbound_addr[free_win] = phys_addr; in dw_pcie_ep_outbound_atu()
207 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_clear_bar() local
208 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_clear_bar() local
209 enum pci_barno bar = epf_bar->barno; in dw_pcie_ep_clear_bar()
210 u32 atu_index = ep->bar_to_atu[bar]; in dw_pcie_ep_clear_bar()
212 __dw_pcie_ep_reset_bar(pci, func_no, bar, epf_bar->flags); in dw_pcie_ep_clear_bar()
214 dw_pcie_disable_atu(pci, atu_index, DW_PCIE_REGION_INBOUND); in dw_pcie_ep_clear_bar()
215 clear_bit(atu_index, ep->ib_window_map); in dw_pcie_ep_clear_bar()
216 ep->epf_bar[bar] = NULL; in dw_pcie_ep_clear_bar()
223 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_set_bar() local
224 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_set_bar() local
225 enum pci_barno bar = epf_bar->barno; in dw_pcie_ep_set_bar()
226 size_t size = epf_bar->size; in dw_pcie_ep_set_bar()
227 int flags = epf_bar->flags; in dw_pcie_ep_set_bar()
232 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_set_bar()
241 ret = dw_pcie_ep_inbound_atu(ep, func_no, bar, in dw_pcie_ep_set_bar()
242 epf_bar->phys_addr, as_type); in dw_pcie_ep_set_bar()
246 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_set_bar()
248 dw_pcie_writel_dbi2(pci, reg, lower_32_bits(size - 1)); in dw_pcie_ep_set_bar()
249 dw_pcie_writel_dbi(pci, reg, flags); in dw_pcie_ep_set_bar()
252 dw_pcie_writel_dbi2(pci, reg + 4, upper_32_bits(size - 1)); in dw_pcie_ep_set_bar()
253 dw_pcie_writel_dbi(pci, reg + 4, 0); in dw_pcie_ep_set_bar()
256 ep->epf_bar[bar] = epf_bar; in dw_pcie_ep_set_bar()
257 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_set_bar()
262 static int dw_pcie_find_index(struct dw_pcie_ep *ep, phys_addr_t addr, in dw_pcie_find_index() argument
267 for (index = 0; index < ep->num_ob_windows; index++) { in dw_pcie_find_index()
268 if (ep->outbound_addr[index] != addr) in dw_pcie_find_index()
274 return -EINVAL; in dw_pcie_find_index()
282 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_unmap_addr() local
283 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_unmap_addr() local
285 ret = dw_pcie_find_index(ep, addr, &atu_index); in dw_pcie_ep_unmap_addr()
289 dw_pcie_disable_atu(pci, atu_index, DW_PCIE_REGION_OUTBOUND); in dw_pcie_ep_unmap_addr()
290 clear_bit(atu_index, ep->ob_window_map); in dw_pcie_ep_unmap_addr()
298 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_map_addr() local
299 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_map_addr() local
301 ret = dw_pcie_ep_outbound_atu(ep, func_no, addr, pci_addr, size); in dw_pcie_ep_map_addr()
303 dev_err(pci->dev, "Failed to enable address\n"); in dw_pcie_ep_map_addr()
312 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_get_msi() local
313 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_get_msi() local
318 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_get_msi()
319 if (!ep_func || !ep_func->msi_cap) in dw_pcie_ep_get_msi()
320 return -EINVAL; in dw_pcie_ep_get_msi()
322 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_get_msi()
324 reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS; in dw_pcie_ep_get_msi()
325 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_get_msi()
327 return -EINVAL; in dw_pcie_ep_get_msi()
336 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_set_msi() local
337 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_set_msi() local
342 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_set_msi()
343 if (!ep_func || !ep_func->msi_cap) in dw_pcie_ep_set_msi()
344 return -EINVAL; in dw_pcie_ep_set_msi()
346 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_set_msi()
348 reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS; in dw_pcie_ep_set_msi()
349 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_set_msi()
352 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_set_msi()
353 dw_pcie_writew_dbi(pci, reg, val); in dw_pcie_ep_set_msi()
354 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_set_msi()
361 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_get_msix() local
362 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_get_msix() local
367 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_get_msix()
368 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_get_msix()
369 return -EINVAL; in dw_pcie_ep_get_msix()
371 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_get_msix()
373 reg = ep_func->msix_cap + func_offset + PCI_MSIX_FLAGS; in dw_pcie_ep_get_msix()
374 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_get_msix()
376 return -EINVAL; in dw_pcie_ep_get_msix()
386 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_set_msix() local
387 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_set_msix() local
392 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_set_msix()
393 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_set_msix()
394 return -EINVAL; in dw_pcie_ep_set_msix()
396 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_set_msix()
398 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_set_msix()
400 reg = ep_func->msix_cap + func_offset + PCI_MSIX_FLAGS; in dw_pcie_ep_set_msix()
401 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_set_msix()
404 dw_pcie_writew_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
406 reg = ep_func->msix_cap + func_offset + PCI_MSIX_TABLE; in dw_pcie_ep_set_msix()
408 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
410 reg = ep_func->msix_cap + func_offset + PCI_MSIX_PBA; in dw_pcie_ep_set_msix()
412 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
414 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_set_msix()
422 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_raise_irq() local
424 if (!ep->ops->raise_irq) in dw_pcie_ep_raise_irq()
425 return -EINVAL; in dw_pcie_ep_raise_irq()
427 return ep->ops->raise_irq(ep, func_no, type, interrupt_num); in dw_pcie_ep_raise_irq()
432 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_stop() local
433 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_stop() local
435 if (!pci->ops->stop_link) in dw_pcie_ep_stop()
438 pci->ops->stop_link(pci); in dw_pcie_ep_stop()
443 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_start() local
444 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_start() local
446 if (!pci->ops->start_link) in dw_pcie_ep_start()
447 return -EINVAL; in dw_pcie_ep_start()
449 return pci->ops->start_link(pci); in dw_pcie_ep_start()
455 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_get_features() local
457 if (!ep->ops->get_features) in dw_pcie_ep_get_features()
460 return ep->ops->get_features(ep); in dw_pcie_ep_get_features()
479 int dw_pcie_ep_raise_legacy_irq(struct dw_pcie_ep *ep, u8 func_no) in dw_pcie_ep_raise_legacy_irq() argument
481 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_legacy_irq() local
482 struct device *dev = pci->dev; in dw_pcie_ep_raise_legacy_irq()
484 dev_err(dev, "EP cannot trigger legacy IRQs\n"); in dw_pcie_ep_raise_legacy_irq()
486 return -EINVAL; in dw_pcie_ep_raise_legacy_irq()
489 int dw_pcie_ep_raise_msi_irq(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_raise_msi_irq() argument
492 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_msi_irq() local
494 struct pci_epc *epc = ep->epc; in dw_pcie_ep_raise_msi_irq()
503 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_raise_msi_irq()
504 if (!ep_func || !ep_func->msi_cap) in dw_pcie_ep_raise_msi_irq()
505 return -EINVAL; in dw_pcie_ep_raise_msi_irq()
507 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_raise_msi_irq()
509 /* Raise MSI per the PCI Local Bus Specification Revision 3.0, 6.8.1. */ in dw_pcie_ep_raise_msi_irq()
510 reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS; in dw_pcie_ep_raise_msi_irq()
511 msg_ctrl = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
513 reg = ep_func->msi_cap + func_offset + PCI_MSI_ADDRESS_LO; in dw_pcie_ep_raise_msi_irq()
514 msg_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
516 reg = ep_func->msi_cap + func_offset + PCI_MSI_ADDRESS_HI; in dw_pcie_ep_raise_msi_irq()
517 msg_addr_upper = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
518 reg = ep_func->msi_cap + func_offset + PCI_MSI_DATA_64; in dw_pcie_ep_raise_msi_irq()
519 msg_data = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
522 reg = ep_func->msi_cap + func_offset + PCI_MSI_DATA_32; in dw_pcie_ep_raise_msi_irq()
523 msg_data = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
525 aligned_offset = msg_addr_lower & (epc->mem->window.page_size - 1); in dw_pcie_ep_raise_msi_irq()
528 ret = dw_pcie_ep_map_addr(epc, func_no, ep->msi_mem_phys, msg_addr, in dw_pcie_ep_raise_msi_irq()
529 epc->mem->window.page_size); in dw_pcie_ep_raise_msi_irq()
533 writel(msg_data | (interrupt_num - 1), ep->msi_mem + aligned_offset); in dw_pcie_ep_raise_msi_irq()
535 dw_pcie_ep_unmap_addr(epc, func_no, ep->msi_mem_phys); in dw_pcie_ep_raise_msi_irq()
540 int dw_pcie_ep_raise_msix_irq_doorbell(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_raise_msix_irq_doorbell() argument
543 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_msix_irq_doorbell() local
547 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_raise_msix_irq_doorbell()
548 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_raise_msix_irq_doorbell()
549 return -EINVAL; in dw_pcie_ep_raise_msix_irq_doorbell()
552 (interrupt_num - 1); in dw_pcie_ep_raise_msix_irq_doorbell()
554 dw_pcie_writel_dbi(pci, PCIE_MSIX_DOORBELL, msg_data); in dw_pcie_ep_raise_msix_irq_doorbell()
559 int dw_pcie_ep_raise_msix_irq(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_raise_msix_irq() argument
562 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_msix_irq() local
565 struct pci_epc *epc = ep->epc; in dw_pcie_ep_raise_msix_irq()
574 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_raise_msix_irq()
575 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_raise_msix_irq()
576 return -EINVAL; in dw_pcie_ep_raise_msix_irq()
578 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_raise_msix_irq()
580 reg = ep_func->msix_cap + func_offset + PCI_MSIX_TABLE; in dw_pcie_ep_raise_msix_irq()
581 tbl_offset = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
585 msix_tbl = ep->epf_bar[bir]->addr + tbl_offset; in dw_pcie_ep_raise_msix_irq()
586 msg_addr = msix_tbl[(interrupt_num - 1)].msg_addr; in dw_pcie_ep_raise_msix_irq()
587 msg_data = msix_tbl[(interrupt_num - 1)].msg_data; in dw_pcie_ep_raise_msix_irq()
588 vec_ctrl = msix_tbl[(interrupt_num - 1)].vector_ctrl; in dw_pcie_ep_raise_msix_irq()
591 dev_dbg(pci->dev, "MSI-X entry ctrl set\n"); in dw_pcie_ep_raise_msix_irq()
592 return -EPERM; in dw_pcie_ep_raise_msix_irq()
595 aligned_offset = msg_addr & (epc->mem->window.page_size - 1); in dw_pcie_ep_raise_msix_irq()
596 ret = dw_pcie_ep_map_addr(epc, func_no, ep->msi_mem_phys, msg_addr, in dw_pcie_ep_raise_msix_irq()
597 epc->mem->window.page_size); in dw_pcie_ep_raise_msix_irq()
601 writel(msg_data, ep->msi_mem + aligned_offset); in dw_pcie_ep_raise_msix_irq()
603 dw_pcie_ep_unmap_addr(epc, func_no, ep->msi_mem_phys); in dw_pcie_ep_raise_msix_irq()
608 void dw_pcie_ep_exit(struct dw_pcie_ep *ep) in dw_pcie_ep_exit() argument
610 struct pci_epc *epc = ep->epc; in dw_pcie_ep_exit()
612 pci_epc_mem_free_addr(epc, ep->msi_mem_phys, ep->msi_mem, in dw_pcie_ep_exit()
613 epc->mem->window.page_size); in dw_pcie_ep_exit()
618 static unsigned int dw_pcie_ep_find_ext_capability(struct dw_pcie *pci, int cap) in dw_pcie_ep_find_ext_capability() argument
624 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_ep_find_ext_capability()
636 int dw_pcie_ep_init_complete(struct dw_pcie_ep *ep) in dw_pcie_ep_init_complete() argument
638 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_init_complete() local
645 hdr_type = dw_pcie_readb_dbi(pci, PCI_HEADER_TYPE) & in dw_pcie_ep_init_complete()
648 dev_err(pci->dev, in dw_pcie_ep_init_complete()
649 "PCIe controller is not set to EP mode (hdr_type:0x%x)!\n", in dw_pcie_ep_init_complete()
651 return -EIO; in dw_pcie_ep_init_complete()
654 offset = dw_pcie_ep_find_ext_capability(pci, PCI_EXT_CAP_ID_REBAR); in dw_pcie_ep_init_complete()
656 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_init_complete()
659 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_complete()
664 dw_pcie_writel_dbi(pci, offset + PCI_REBAR_CAP, 0x0); in dw_pcie_ep_init_complete()
667 dw_pcie_setup(pci); in dw_pcie_ep_init_complete()
668 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_init_complete()
674 int dw_pcie_ep_init(struct dw_pcie_ep *ep) in dw_pcie_ep_init() argument
680 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_init() local
681 struct device *dev = pci->dev; in dw_pcie_ep_init()
682 struct device_node *np = dev->of_node; in dw_pcie_ep_init()
686 INIT_LIST_HEAD(&ep->func_list); in dw_pcie_ep_init()
688 if (!pci->dbi_base || !pci->dbi_base2) { in dw_pcie_ep_init()
690 return -EINVAL; in dw_pcie_ep_init()
693 ret = of_property_read_u32(np, "num-ib-windows", &ep->num_ib_windows); in dw_pcie_ep_init()
695 dev_err(dev, "Unable to read *num-ib-windows* property\n"); in dw_pcie_ep_init()
698 if (ep->num_ib_windows > MAX_IATU_IN) { in dw_pcie_ep_init()
699 dev_err(dev, "Invalid *num-ib-windows*\n"); in dw_pcie_ep_init()
700 return -EINVAL; in dw_pcie_ep_init()
703 ret = of_property_read_u32(np, "num-ob-windows", &ep->num_ob_windows); in dw_pcie_ep_init()
705 dev_err(dev, "Unable to read *num-ob-windows* property\n"); in dw_pcie_ep_init()
708 if (ep->num_ob_windows > MAX_IATU_OUT) { in dw_pcie_ep_init()
709 dev_err(dev, "Invalid *num-ob-windows*\n"); in dw_pcie_ep_init()
710 return -EINVAL; in dw_pcie_ep_init()
713 ep->ib_window_map = devm_kcalloc(dev, in dw_pcie_ep_init()
714 BITS_TO_LONGS(ep->num_ib_windows), in dw_pcie_ep_init()
717 if (!ep->ib_window_map) in dw_pcie_ep_init()
718 return -ENOMEM; in dw_pcie_ep_init()
720 ep->ob_window_map = devm_kcalloc(dev, in dw_pcie_ep_init()
721 BITS_TO_LONGS(ep->num_ob_windows), in dw_pcie_ep_init()
724 if (!ep->ob_window_map) in dw_pcie_ep_init()
725 return -ENOMEM; in dw_pcie_ep_init()
727 addr = devm_kcalloc(dev, ep->num_ob_windows, sizeof(phys_addr_t), in dw_pcie_ep_init()
730 return -ENOMEM; in dw_pcie_ep_init()
731 ep->outbound_addr = addr; in dw_pcie_ep_init()
733 if (pci->link_gen < 1) in dw_pcie_ep_init()
734 pci->link_gen = of_pci_get_max_link_speed(np); in dw_pcie_ep_init()
742 ep->epc = epc; in dw_pcie_ep_init()
743 epc_set_drvdata(epc, ep); in dw_pcie_ep_init()
745 ret = of_property_read_u8(np, "max-functions", &epc->max_functions); in dw_pcie_ep_init()
747 epc->max_functions = 1; in dw_pcie_ep_init()
749 for (func_no = 0; func_no < epc->max_functions; func_no++) { in dw_pcie_ep_init()
752 return -ENOMEM; in dw_pcie_ep_init()
754 ep_func->func_no = func_no; in dw_pcie_ep_init()
755 ep_func->msi_cap = dw_pcie_ep_find_capability(ep, func_no, in dw_pcie_ep_init()
757 ep_func->msix_cap = dw_pcie_ep_find_capability(ep, func_no, in dw_pcie_ep_init()
760 list_add_tail(&ep_func->list, &ep->func_list); in dw_pcie_ep_init()
763 if (ep->ops->ep_init) in dw_pcie_ep_init()
764 ep->ops->ep_init(ep); in dw_pcie_ep_init()
766 ret = pci_epc_mem_init(epc, ep->phys_base, ep->addr_size, in dw_pcie_ep_init()
767 ep->page_size); in dw_pcie_ep_init()
773 ep->msi_mem = pci_epc_mem_alloc_addr(epc, &ep->msi_mem_phys, in dw_pcie_ep_init()
774 epc->mem->window.page_size); in dw_pcie_ep_init()
775 if (!ep->msi_mem) { in dw_pcie_ep_init()
776 ret = -ENOMEM; in dw_pcie_ep_init()
777 dev_err(dev, "Failed to reserve memory for MSI/MSI-X\n"); in dw_pcie_ep_init()
781 if (ep->ops->get_features) { in dw_pcie_ep_init()
782 epc_features = ep->ops->get_features(ep); in dw_pcie_ep_init()
783 if (epc_features->core_init_notifier) in dw_pcie_ep_init()
787 ret = dw_pcie_ep_init_complete(ep); in dw_pcie_ep_init()
794 pci_epc_mem_free_addr(epc, ep->msi_mem_phys, ep->msi_mem, in dw_pcie_ep_init()
795 epc->mem->window.page_size); in dw_pcie_ep_init()