Lines Matching +full:1 +full:f
9 * 2002/12/09 Fix rotating register handling (off-by-1 error, missing fr-rotation). Fix
75 * 4 | 1 | 6 | = 11 bits
173 unsigned long x:1; /* [27:27] */
177 unsigned long m:1; /* [36:36] */
193 * The offset is simply shifted by 1 bit.
203 #define RPT(x) (RPO(x) << 1)
204 #define RSW(x) (1| RSO(x)<<1)
206 #define GR_OFFS(x) (gr_info[x]>>1)
209 #define FR_OFFS(x) (fr_info[x]>>1)
248 # define F(reg) case reg: ia64_invala_gr(reg); break in invala_gr() macro
251 F( 0); F( 1); F( 2); F( 3); F( 4); F( 5); F( 6); F( 7); in invala_gr()
252 F( 8); F( 9); F( 10); F( 11); F( 12); F( 13); F( 14); F( 15); in invala_gr()
253 F( 16); F( 17); F( 18); F( 19); F( 20); F( 21); F( 22); F( 23); in invala_gr()
254 F( 24); F( 25); F( 26); F( 27); F( 28); F( 29); F( 30); F( 31); in invala_gr()
255 F( 32); F( 33); F( 34); F( 35); F( 36); F( 37); F( 38); F( 39); in invala_gr()
256 F( 40); F( 41); F( 42); F( 43); F( 44); F( 45); F( 46); F( 47); in invala_gr()
257 F( 48); F( 49); F( 50); F( 51); F( 52); F( 53); F( 54); F( 55); in invala_gr()
258 F( 56); F( 57); F( 58); F( 59); F( 60); F( 61); F( 62); F( 63); in invala_gr()
259 F( 64); F( 65); F( 66); F( 67); F( 68); F( 69); F( 70); F( 71); in invala_gr()
260 F( 72); F( 73); F( 74); F( 75); F( 76); F( 77); F( 78); F( 79); in invala_gr()
261 F( 80); F( 81); F( 82); F( 83); F( 84); F( 85); F( 86); F( 87); in invala_gr()
262 F( 88); F( 89); F( 90); F( 91); F( 92); F( 93); F( 94); F( 95); in invala_gr()
263 F( 96); F( 97); F( 98); F( 99); F(100); F(101); F(102); F(103); in invala_gr()
264 F(104); F(105); F(106); F(107); F(108); F(109); F(110); F(111); in invala_gr()
265 F(112); F(113); F(114); F(115); F(116); F(117); F(118); F(119); in invala_gr()
266 F(120); F(121); F(122); F(123); F(124); F(125); F(126); F(127); in invala_gr()
268 # undef F in invala_gr()
275 # define F(reg) case reg: ia64_invala_fr(reg); break in invala_fr() macro
278 F( 0); F( 1); F( 2); F( 3); F( 4); F( 5); F( 6); F( 7); in invala_fr()
279 F( 8); F( 9); F( 10); F( 11); F( 12); F( 13); F( 14); F( 15); in invala_fr()
280 F( 16); F( 17); F( 18); F( 19); F( 20); F( 21); F( 22); F( 23); in invala_fr()
281 F( 24); F( 25); F( 26); F( 27); F( 28); F( 29); F( 30); F( 31); in invala_fr()
282 F( 32); F( 33); F( 34); F( 35); F( 36); F( 37); F( 38); F( 39); in invala_fr()
283 F( 40); F( 41); F( 42); F( 43); F( 44); F( 45); F( 46); F( 47); in invala_fr()
284 F( 48); F( 49); F( 50); F( 51); F( 52); F( 53); F( 54); F( 55); in invala_fr()
285 F( 56); F( 57); F( 58); F( 59); F( 60); F( 61); F( 62); F( 63); in invala_fr()
286 F( 64); F( 65); F( 66); F( 67); F( 68); F( 69); F( 70); F( 71); in invala_fr()
287 F( 72); F( 73); F( 74); F( 75); F( 76); F( 77); F( 78); F( 79); in invala_fr()
288 F( 80); F( 81); F( 82); F( 83); F( 84); F( 85); F( 86); F( 87); in invala_fr()
289 F( 88); F( 89); F( 90); F( 91); F( 92); F( 93); F( 94); F( 95); in invala_fr()
290 F( 96); F( 97); F( 98); F( 99); F(100); F(101); F(102); F(103); in invala_fr()
291 F(104); F(105); F(106); F(107); F(108); F(109); F(110); F(111); in invala_fr()
292 F(112); F(113); F(114); F(115); F(116); F(117); F(118); F(119); in invala_fr()
293 F(120); F(121); F(122); F(123); F(124); F(125); F(126); F(127); in invala_fr()
295 # undef F in invala_fr()
310 struct switch_stack *sw = (struct switch_stack *) regs - 1; in set_rse_reg()
339 nat_mask = 1UL << ia64_rse_slot_num(addr); in set_rse_reg()
367 (void *) rnat_addr, rnats, nat, (rnats >> ia64_rse_slot_num(addr)) & 1); in set_rse_reg()
369 nat_mask = 1UL << ia64_rse_slot_num(addr); in set_rse_reg()
383 struct switch_stack *sw = (struct switch_stack *) regs - 1; in get_rse_reg()
414 nat_mask = 1UL << ia64_rse_slot_num(addr); in get_rse_reg()
436 nat_mask = 1UL << ia64_rse_slot_num(addr); in get_rse_reg()
456 struct switch_stack *sw = (struct switch_stack *) regs - 1; in setreg()
498 bitmask = 1UL << (addr >> 3 & 0x3f); in setreg()
522 struct switch_stack *sw = (struct switch_stack *)regs - 1; in setfpreg()
530 * (1) save f32-f127 to thread.fph and update the values there in setfpreg()
534 * For now, we are using approach (1). in setfpreg()
577 ia64_stf_spill(final, 1); in float_spill_f1()
583 struct switch_stack *sw = (struct switch_stack *) regs - 1; in getfpreg()
607 case 1: in getfpreg()
630 struct switch_stack *sw = (struct switch_stack *) regs - 1; in getreg()
681 if (ld.x6_op == 1 || ld.x6_op == 3) { in emulate_load_updates()
705 * sign extend (1+8bits) if m set in emulate_load_updates()
772 unsigned int len = 1 << ld.x6_sz; in emulate_load_int()
790 return -1; in emulate_load_int()
794 return -1; in emulate_load_int()
838 * ld1.a r1=[r3],1 in emulate_load_int()
840 * ld1.a r1=[r3],1 in emulate_load_int()
842 * ld1.a r1=[r3],1 in emulate_load_int()
895 unsigned int len = 1 << ld.x6_sz; in emulate_store_int()
917 return -1; in emulate_store_int()
922 return -1; in emulate_store_int()
1071 || emulate_load(&fpr_init[1], (ifa + len), len, kernel_mode)) in emulate_load_floatpair()
1072 return -1; in emulate_load_floatpair()
1083 mem2float_extended(&fpr_init[1], &fpr_final[1]); in emulate_load_floatpair()
1085 case 1: in emulate_load_floatpair()
1087 mem2float_integer(&fpr_init[1], &fpr_final[1]); in emulate_load_floatpair()
1091 mem2float_single(&fpr_init[1], &fpr_final[1]); in emulate_load_floatpair()
1095 mem2float_double(&fpr_init[1], &fpr_final[1]); in emulate_load_floatpair()
1107 setfpreg(ld.imm, &fpr_final[1], regs); in emulate_load_floatpair()
1119 ifa += len<<1; in emulate_load_floatpair()
1127 if (ld.x6_op == 1 || ld.x6_op == 3) in emulate_load_floatpair()
1174 return -1; in emulate_load_float()
1185 case 1: in emulate_load_float()
1252 case 1: in emulate_store_float()
1267 return -1; in emulate_store_float()
1324 int ret = -1; in ia64_handle_unaligned()
1365 buf[len-1] = '\0'; /* drop '\r' */ in ia64_handle_unaligned()
1404 case 1: u.l = (bundle[0] >> 46) | (bundle[1] << 18); break; in ia64_handle_unaligned()
1405 case 2: u.l = (bundle[1] >> 23); break; in ia64_handle_unaligned()
1539 ipsr->ri = (ipsr->ri + 1) & 0x3; in ia64_handle_unaligned()