Lines Matching +full:pci +full:- +full:ep
1 // SPDX-License-Identifier: GPL-2.0
13 #include "pcie-designware.h"
14 #include <linux/pci-epc.h>
15 #include <linux/pci-epf.h>
17 void dw_pcie_ep_linkup(struct dw_pcie_ep *ep) in dw_pcie_ep_linkup() argument
19 struct pci_epc *epc = ep->epc; in dw_pcie_ep_linkup()
25 void dw_pcie_ep_init_notify(struct dw_pcie_ep *ep) in dw_pcie_ep_init_notify() argument
27 struct pci_epc *epc = ep->epc; in dw_pcie_ep_init_notify()
34 dw_pcie_ep_get_func_from_ep(struct dw_pcie_ep *ep, u8 func_no) in dw_pcie_ep_get_func_from_ep() argument
38 list_for_each_entry(ep_func, &ep->func_list, list) { in dw_pcie_ep_get_func_from_ep()
39 if (ep_func->func_no == func_no) in dw_pcie_ep_get_func_from_ep()
46 static unsigned int dw_pcie_ep_func_select(struct dw_pcie_ep *ep, u8 func_no) in dw_pcie_ep_func_select() argument
50 if (ep->ops->func_conf_select) in dw_pcie_ep_func_select()
51 func_offset = ep->ops->func_conf_select(ep, func_no); in dw_pcie_ep_func_select()
56 static void __dw_pcie_ep_reset_bar(struct dw_pcie *pci, u8 func_no, in __dw_pcie_ep_reset_bar() argument
61 struct dw_pcie_ep *ep = &pci->ep; in __dw_pcie_ep_reset_bar() local
63 func_offset = dw_pcie_ep_func_select(ep, func_no); in __dw_pcie_ep_reset_bar()
66 dw_pcie_dbi_ro_wr_en(pci); in __dw_pcie_ep_reset_bar()
67 dw_pcie_writel_dbi2(pci, reg, 0x0); in __dw_pcie_ep_reset_bar()
68 dw_pcie_writel_dbi(pci, reg, 0x0); in __dw_pcie_ep_reset_bar()
70 dw_pcie_writel_dbi2(pci, reg + 4, 0x0); in __dw_pcie_ep_reset_bar()
71 dw_pcie_writel_dbi(pci, reg + 4, 0x0); in __dw_pcie_ep_reset_bar()
73 dw_pcie_dbi_ro_wr_dis(pci); in __dw_pcie_ep_reset_bar()
76 void dw_pcie_ep_reset_bar(struct dw_pcie *pci, enum pci_barno bar) in dw_pcie_ep_reset_bar() argument
80 funcs = pci->ep.epc->max_functions; in dw_pcie_ep_reset_bar()
83 __dw_pcie_ep_reset_bar(pci, func_no, bar, 0); in dw_pcie_ep_reset_bar()
87 static u8 __dw_pcie_ep_find_next_cap(struct dw_pcie_ep *ep, u8 func_no, in __dw_pcie_ep_find_next_cap() argument
90 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in __dw_pcie_ep_find_next_cap() local
98 func_offset = dw_pcie_ep_func_select(ep, func_no); in __dw_pcie_ep_find_next_cap()
100 reg = dw_pcie_readw_dbi(pci, func_offset + cap_ptr); in __dw_pcie_ep_find_next_cap()
110 return __dw_pcie_ep_find_next_cap(ep, func_no, next_cap_ptr, cap); in __dw_pcie_ep_find_next_cap()
113 static u8 dw_pcie_ep_find_capability(struct dw_pcie_ep *ep, u8 func_no, u8 cap) in dw_pcie_ep_find_capability() argument
115 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_find_capability() local
120 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_find_capability()
122 reg = dw_pcie_readw_dbi(pci, func_offset + PCI_CAPABILITY_LIST); in dw_pcie_ep_find_capability()
125 return __dw_pcie_ep_find_next_cap(ep, func_no, next_cap_ptr, cap); in dw_pcie_ep_find_capability()
131 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_write_header() local
132 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_write_header() local
135 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_write_header()
137 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_write_header()
138 dw_pcie_writew_dbi(pci, func_offset + PCI_VENDOR_ID, hdr->vendorid); in dw_pcie_ep_write_header()
139 dw_pcie_writew_dbi(pci, func_offset + PCI_DEVICE_ID, hdr->deviceid); in dw_pcie_ep_write_header()
140 dw_pcie_writeb_dbi(pci, func_offset + PCI_REVISION_ID, hdr->revid); in dw_pcie_ep_write_header()
141 dw_pcie_writeb_dbi(pci, func_offset + PCI_CLASS_PROG, hdr->progif_code); in dw_pcie_ep_write_header()
142 dw_pcie_writew_dbi(pci, func_offset + PCI_CLASS_DEVICE, in dw_pcie_ep_write_header()
143 hdr->subclass_code | hdr->baseclass_code << 8); in dw_pcie_ep_write_header()
144 dw_pcie_writeb_dbi(pci, func_offset + PCI_CACHE_LINE_SIZE, in dw_pcie_ep_write_header()
145 hdr->cache_line_size); in dw_pcie_ep_write_header()
146 dw_pcie_writew_dbi(pci, func_offset + PCI_SUBSYSTEM_VENDOR_ID, in dw_pcie_ep_write_header()
147 hdr->subsys_vendor_id); in dw_pcie_ep_write_header()
148 dw_pcie_writew_dbi(pci, func_offset + PCI_SUBSYSTEM_ID, hdr->subsys_id); in dw_pcie_ep_write_header()
149 dw_pcie_writeb_dbi(pci, func_offset + PCI_INTERRUPT_PIN, in dw_pcie_ep_write_header()
150 hdr->interrupt_pin); in dw_pcie_ep_write_header()
151 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_write_header()
156 static int dw_pcie_ep_inbound_atu(struct dw_pcie_ep *ep, u8 func_no, int type, in dw_pcie_ep_inbound_atu() argument
161 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_inbound_atu() local
163 if (!ep->bar_to_atu[bar]) in dw_pcie_ep_inbound_atu()
164 free_win = find_first_zero_bit(ep->ib_window_map, pci->num_ib_windows); in dw_pcie_ep_inbound_atu()
166 free_win = ep->bar_to_atu[bar]; in dw_pcie_ep_inbound_atu()
168 if (free_win >= pci->num_ib_windows) { in dw_pcie_ep_inbound_atu()
169 dev_err(pci->dev, "No free inbound window\n"); in dw_pcie_ep_inbound_atu()
170 return -EINVAL; in dw_pcie_ep_inbound_atu()
173 ret = dw_pcie_prog_ep_inbound_atu(pci, func_no, free_win, type, in dw_pcie_ep_inbound_atu()
176 dev_err(pci->dev, "Failed to program IB window\n"); in dw_pcie_ep_inbound_atu()
180 ep->bar_to_atu[bar] = free_win; in dw_pcie_ep_inbound_atu()
181 set_bit(free_win, ep->ib_window_map); in dw_pcie_ep_inbound_atu()
186 static int dw_pcie_ep_outbound_atu(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_outbound_atu() argument
190 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_outbound_atu() local
194 free_win = find_first_zero_bit(ep->ob_window_map, pci->num_ob_windows); in dw_pcie_ep_outbound_atu()
195 if (free_win >= pci->num_ob_windows) { in dw_pcie_ep_outbound_atu()
196 dev_err(pci->dev, "No free outbound window\n"); in dw_pcie_ep_outbound_atu()
197 return -EINVAL; in dw_pcie_ep_outbound_atu()
200 ret = dw_pcie_prog_ep_outbound_atu(pci, func_no, free_win, PCIE_ATU_TYPE_MEM, in dw_pcie_ep_outbound_atu()
205 set_bit(free_win, ep->ob_window_map); in dw_pcie_ep_outbound_atu()
206 ep->outbound_addr[free_win] = phys_addr; in dw_pcie_ep_outbound_atu()
214 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_clear_bar() local
215 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_clear_bar() local
216 enum pci_barno bar = epf_bar->barno; in dw_pcie_ep_clear_bar()
217 u32 atu_index = ep->bar_to_atu[bar]; in dw_pcie_ep_clear_bar()
219 __dw_pcie_ep_reset_bar(pci, func_no, bar, epf_bar->flags); in dw_pcie_ep_clear_bar()
221 dw_pcie_disable_atu(pci, PCIE_ATU_REGION_DIR_IB, atu_index); in dw_pcie_ep_clear_bar()
222 clear_bit(atu_index, ep->ib_window_map); in dw_pcie_ep_clear_bar()
223 ep->epf_bar[bar] = NULL; in dw_pcie_ep_clear_bar()
224 ep->bar_to_atu[bar] = 0; in dw_pcie_ep_clear_bar()
230 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_set_bar() local
231 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_set_bar() local
232 enum pci_barno bar = epf_bar->barno; in dw_pcie_ep_set_bar()
233 size_t size = epf_bar->size; in dw_pcie_ep_set_bar()
234 int flags = epf_bar->flags; in dw_pcie_ep_set_bar()
239 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_set_bar()
248 ret = dw_pcie_ep_inbound_atu(ep, func_no, type, epf_bar->phys_addr, bar); in dw_pcie_ep_set_bar()
252 if (ep->epf_bar[bar]) in dw_pcie_ep_set_bar()
255 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_set_bar()
257 dw_pcie_writel_dbi2(pci, reg, lower_32_bits(size - 1)); in dw_pcie_ep_set_bar()
258 dw_pcie_writel_dbi(pci, reg, flags); in dw_pcie_ep_set_bar()
261 dw_pcie_writel_dbi2(pci, reg + 4, upper_32_bits(size - 1)); in dw_pcie_ep_set_bar()
262 dw_pcie_writel_dbi(pci, reg + 4, 0); in dw_pcie_ep_set_bar()
265 ep->epf_bar[bar] = epf_bar; in dw_pcie_ep_set_bar()
266 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_set_bar()
271 static int dw_pcie_find_index(struct dw_pcie_ep *ep, phys_addr_t addr, in dw_pcie_find_index() argument
275 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_find_index() local
277 for (index = 0; index < pci->num_ob_windows; index++) { in dw_pcie_find_index()
278 if (ep->outbound_addr[index] != addr) in dw_pcie_find_index()
284 return -EINVAL; in dw_pcie_find_index()
292 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_unmap_addr() local
293 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_unmap_addr() local
295 ret = dw_pcie_find_index(ep, addr, &atu_index); in dw_pcie_ep_unmap_addr()
299 dw_pcie_disable_atu(pci, PCIE_ATU_REGION_DIR_OB, atu_index); in dw_pcie_ep_unmap_addr()
300 clear_bit(atu_index, ep->ob_window_map); in dw_pcie_ep_unmap_addr()
307 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_map_addr() local
308 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_map_addr() local
310 ret = dw_pcie_ep_outbound_atu(ep, func_no, addr, pci_addr, size); in dw_pcie_ep_map_addr()
312 dev_err(pci->dev, "Failed to enable address\n"); in dw_pcie_ep_map_addr()
321 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_get_msi() local
322 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_get_msi() local
327 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_get_msi()
328 if (!ep_func || !ep_func->msi_cap) in dw_pcie_ep_get_msi()
329 return -EINVAL; in dw_pcie_ep_get_msi()
331 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_get_msi()
333 reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS; in dw_pcie_ep_get_msi()
334 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_get_msi()
336 return -EINVAL; in dw_pcie_ep_get_msi()
346 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_set_msi() local
347 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_set_msi() local
352 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_set_msi()
353 if (!ep_func || !ep_func->msi_cap) in dw_pcie_ep_set_msi()
354 return -EINVAL; in dw_pcie_ep_set_msi()
356 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_set_msi()
358 reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS; in dw_pcie_ep_set_msi()
359 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_set_msi()
362 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_set_msi()
363 dw_pcie_writew_dbi(pci, reg, val); in dw_pcie_ep_set_msi()
364 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_set_msi()
371 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_get_msix() local
372 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_get_msix() local
377 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_get_msix()
378 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_get_msix()
379 return -EINVAL; in dw_pcie_ep_get_msix()
381 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_get_msix()
383 reg = ep_func->msix_cap + func_offset + PCI_MSIX_FLAGS; in dw_pcie_ep_get_msix()
384 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_get_msix()
386 return -EINVAL; in dw_pcie_ep_get_msix()
396 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_set_msix() local
397 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_set_msix() local
402 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_set_msix()
403 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_set_msix()
404 return -EINVAL; in dw_pcie_ep_set_msix()
406 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_set_msix()
408 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_set_msix()
410 reg = ep_func->msix_cap + func_offset + PCI_MSIX_FLAGS; in dw_pcie_ep_set_msix()
411 val = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_set_msix()
414 dw_pcie_writew_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
416 reg = ep_func->msix_cap + func_offset + PCI_MSIX_TABLE; in dw_pcie_ep_set_msix()
418 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
420 reg = ep_func->msix_cap + func_offset + PCI_MSIX_PBA; in dw_pcie_ep_set_msix()
422 dw_pcie_writel_dbi(pci, reg, val); in dw_pcie_ep_set_msix()
424 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_set_msix()
432 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_raise_irq() local
434 if (!ep->ops->raise_irq) in dw_pcie_ep_raise_irq()
435 return -EINVAL; in dw_pcie_ep_raise_irq()
437 return ep->ops->raise_irq(ep, func_no, type, interrupt_num); in dw_pcie_ep_raise_irq()
442 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_stop() local
443 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_stop() local
445 dw_pcie_stop_link(pci); in dw_pcie_ep_stop()
450 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_start() local
451 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_start() local
453 return dw_pcie_start_link(pci); in dw_pcie_ep_start()
459 struct dw_pcie_ep *ep = epc_get_drvdata(epc); in dw_pcie_ep_get_features() local
461 if (!ep->ops->get_features) in dw_pcie_ep_get_features()
464 return ep->ops->get_features(ep); in dw_pcie_ep_get_features()
483 int dw_pcie_ep_raise_legacy_irq(struct dw_pcie_ep *ep, u8 func_no) in dw_pcie_ep_raise_legacy_irq() argument
485 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_legacy_irq() local
486 struct device *dev = pci->dev; in dw_pcie_ep_raise_legacy_irq()
488 dev_err(dev, "EP cannot trigger legacy IRQs\n"); in dw_pcie_ep_raise_legacy_irq()
490 return -EINVAL; in dw_pcie_ep_raise_legacy_irq()
494 int dw_pcie_ep_raise_msi_irq(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_raise_msi_irq() argument
497 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_msi_irq() local
499 struct pci_epc *epc = ep->epc; in dw_pcie_ep_raise_msi_irq()
508 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_raise_msi_irq()
509 if (!ep_func || !ep_func->msi_cap) in dw_pcie_ep_raise_msi_irq()
510 return -EINVAL; in dw_pcie_ep_raise_msi_irq()
512 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_raise_msi_irq()
514 /* Raise MSI per the PCI Local Bus Specification Revision 3.0, 6.8.1. */ in dw_pcie_ep_raise_msi_irq()
515 reg = ep_func->msi_cap + func_offset + PCI_MSI_FLAGS; in dw_pcie_ep_raise_msi_irq()
516 msg_ctrl = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
518 reg = ep_func->msi_cap + func_offset + PCI_MSI_ADDRESS_LO; in dw_pcie_ep_raise_msi_irq()
519 msg_addr_lower = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
521 reg = ep_func->msi_cap + func_offset + PCI_MSI_ADDRESS_HI; in dw_pcie_ep_raise_msi_irq()
522 msg_addr_upper = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
523 reg = ep_func->msi_cap + func_offset + PCI_MSI_DATA_64; in dw_pcie_ep_raise_msi_irq()
524 msg_data = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
527 reg = ep_func->msi_cap + func_offset + PCI_MSI_DATA_32; in dw_pcie_ep_raise_msi_irq()
528 msg_data = dw_pcie_readw_dbi(pci, reg); in dw_pcie_ep_raise_msi_irq()
530 aligned_offset = msg_addr_lower & (epc->mem->window.page_size - 1); in dw_pcie_ep_raise_msi_irq()
533 ret = dw_pcie_ep_map_addr(epc, func_no, 0, ep->msi_mem_phys, msg_addr, in dw_pcie_ep_raise_msi_irq()
534 epc->mem->window.page_size); in dw_pcie_ep_raise_msi_irq()
538 writel(msg_data | (interrupt_num - 1), ep->msi_mem + aligned_offset); in dw_pcie_ep_raise_msi_irq()
540 dw_pcie_ep_unmap_addr(epc, func_no, 0, ep->msi_mem_phys); in dw_pcie_ep_raise_msi_irq()
546 int dw_pcie_ep_raise_msix_irq_doorbell(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_raise_msix_irq_doorbell() argument
549 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_msix_irq_doorbell() local
553 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_raise_msix_irq_doorbell()
554 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_raise_msix_irq_doorbell()
555 return -EINVAL; in dw_pcie_ep_raise_msix_irq_doorbell()
558 (interrupt_num - 1); in dw_pcie_ep_raise_msix_irq_doorbell()
560 dw_pcie_writel_dbi(pci, PCIE_MSIX_DOORBELL, msg_data); in dw_pcie_ep_raise_msix_irq_doorbell()
565 int dw_pcie_ep_raise_msix_irq(struct dw_pcie_ep *ep, u8 func_no, in dw_pcie_ep_raise_msix_irq() argument
568 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_raise_msix_irq() local
571 struct pci_epc *epc = ep->epc; in dw_pcie_ep_raise_msix_irq()
580 ep_func = dw_pcie_ep_get_func_from_ep(ep, func_no); in dw_pcie_ep_raise_msix_irq()
581 if (!ep_func || !ep_func->msix_cap) in dw_pcie_ep_raise_msix_irq()
582 return -EINVAL; in dw_pcie_ep_raise_msix_irq()
584 func_offset = dw_pcie_ep_func_select(ep, func_no); in dw_pcie_ep_raise_msix_irq()
586 reg = ep_func->msix_cap + func_offset + PCI_MSIX_TABLE; in dw_pcie_ep_raise_msix_irq()
587 tbl_offset = dw_pcie_readl_dbi(pci, reg); in dw_pcie_ep_raise_msix_irq()
591 msix_tbl = ep->epf_bar[bir]->addr + tbl_offset; in dw_pcie_ep_raise_msix_irq()
592 msg_addr = msix_tbl[(interrupt_num - 1)].msg_addr; in dw_pcie_ep_raise_msix_irq()
593 msg_data = msix_tbl[(interrupt_num - 1)].msg_data; in dw_pcie_ep_raise_msix_irq()
594 vec_ctrl = msix_tbl[(interrupt_num - 1)].vector_ctrl; in dw_pcie_ep_raise_msix_irq()
597 dev_dbg(pci->dev, "MSI-X entry ctrl set\n"); in dw_pcie_ep_raise_msix_irq()
598 return -EPERM; in dw_pcie_ep_raise_msix_irq()
601 aligned_offset = msg_addr & (epc->mem->window.page_size - 1); in dw_pcie_ep_raise_msix_irq()
602 msg_addr = ALIGN_DOWN(msg_addr, epc->mem->window.page_size); in dw_pcie_ep_raise_msix_irq()
603 ret = dw_pcie_ep_map_addr(epc, func_no, 0, ep->msi_mem_phys, msg_addr, in dw_pcie_ep_raise_msix_irq()
604 epc->mem->window.page_size); in dw_pcie_ep_raise_msix_irq()
608 writel(msg_data, ep->msi_mem + aligned_offset); in dw_pcie_ep_raise_msix_irq()
610 dw_pcie_ep_unmap_addr(epc, func_no, 0, ep->msi_mem_phys); in dw_pcie_ep_raise_msix_irq()
615 void dw_pcie_ep_exit(struct dw_pcie_ep *ep) in dw_pcie_ep_exit() argument
617 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_exit() local
618 struct pci_epc *epc = ep->epc; in dw_pcie_ep_exit()
620 dw_pcie_edma_remove(pci); in dw_pcie_ep_exit()
622 pci_epc_mem_free_addr(epc, ep->msi_mem_phys, ep->msi_mem, in dw_pcie_ep_exit()
623 epc->mem->window.page_size); in dw_pcie_ep_exit()
628 static unsigned int dw_pcie_ep_find_ext_capability(struct dw_pcie *pci, int cap) in dw_pcie_ep_find_ext_capability() argument
634 header = dw_pcie_readl_dbi(pci, pos); in dw_pcie_ep_find_ext_capability()
646 int dw_pcie_ep_init_complete(struct dw_pcie_ep *ep) in dw_pcie_ep_init_complete() argument
648 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_init_complete() local
655 hdr_type = dw_pcie_readb_dbi(pci, PCI_HEADER_TYPE) & in dw_pcie_ep_init_complete()
658 dev_err(pci->dev, in dw_pcie_ep_init_complete()
659 "PCIe controller is not set to EP mode (hdr_type:0x%x)!\n", in dw_pcie_ep_init_complete()
661 return -EIO; in dw_pcie_ep_init_complete()
664 offset = dw_pcie_ep_find_ext_capability(pci, PCI_EXT_CAP_ID_REBAR); in dw_pcie_ep_init_complete()
665 ptm_cap_base = dw_pcie_ep_find_ext_capability(pci, PCI_EXT_CAP_ID_PTM); in dw_pcie_ep_init_complete()
667 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_init_complete()
670 reg = dw_pcie_readl_dbi(pci, offset + PCI_REBAR_CTRL); in dw_pcie_ep_init_complete()
675 dw_pcie_writel_dbi(pci, offset + PCI_REBAR_CAP, 0x0); in dw_pcie_ep_init_complete()
683 dw_pcie_dbi_ro_wr_en(pci); in dw_pcie_ep_init_complete()
684 reg = dw_pcie_readl_dbi(pci, ptm_cap_base + PCI_PTM_CAP); in dw_pcie_ep_init_complete()
686 dw_pcie_writel_dbi(pci, ptm_cap_base + PCI_PTM_CAP, reg); in dw_pcie_ep_init_complete()
688 reg = dw_pcie_readl_dbi(pci, ptm_cap_base + PCI_PTM_CAP); in dw_pcie_ep_init_complete()
690 dw_pcie_writel_dbi(pci, ptm_cap_base + PCI_PTM_CAP, reg); in dw_pcie_ep_init_complete()
691 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_init_complete()
694 dw_pcie_setup(pci); in dw_pcie_ep_init_complete()
695 dw_pcie_dbi_ro_wr_dis(pci); in dw_pcie_ep_init_complete()
701 int dw_pcie_ep_init(struct dw_pcie_ep *ep) in dw_pcie_ep_init() argument
708 struct dw_pcie *pci = to_dw_pcie_from_ep(ep); in dw_pcie_ep_init() local
709 struct device *dev = pci->dev; in dw_pcie_ep_init()
711 struct device_node *np = dev->of_node; in dw_pcie_ep_init()
715 INIT_LIST_HEAD(&ep->func_list); in dw_pcie_ep_init()
717 ret = dw_pcie_get_resources(pci); in dw_pcie_ep_init()
723 return -EINVAL; in dw_pcie_ep_init()
725 ep->phys_base = res->start; in dw_pcie_ep_init()
726 ep->addr_size = resource_size(res); in dw_pcie_ep_init()
728 dw_pcie_version_detect(pci); in dw_pcie_ep_init()
730 dw_pcie_iatu_detect(pci); in dw_pcie_ep_init()
732 ep->ib_window_map = devm_bitmap_zalloc(dev, pci->num_ib_windows, in dw_pcie_ep_init()
734 if (!ep->ib_window_map) in dw_pcie_ep_init()
735 return -ENOMEM; in dw_pcie_ep_init()
737 ep->ob_window_map = devm_bitmap_zalloc(dev, pci->num_ob_windows, in dw_pcie_ep_init()
739 if (!ep->ob_window_map) in dw_pcie_ep_init()
740 return -ENOMEM; in dw_pcie_ep_init()
742 addr = devm_kcalloc(dev, pci->num_ob_windows, sizeof(phys_addr_t), in dw_pcie_ep_init()
745 return -ENOMEM; in dw_pcie_ep_init()
746 ep->outbound_addr = addr; in dw_pcie_ep_init()
754 ep->epc = epc; in dw_pcie_ep_init()
755 epc_set_drvdata(epc, ep); in dw_pcie_ep_init()
757 ret = of_property_read_u8(np, "max-functions", &epc->max_functions); in dw_pcie_ep_init()
759 epc->max_functions = 1; in dw_pcie_ep_init()
761 for (func_no = 0; func_no < epc->max_functions; func_no++) { in dw_pcie_ep_init()
764 return -ENOMEM; in dw_pcie_ep_init()
766 ep_func->func_no = func_no; in dw_pcie_ep_init()
767 ep_func->msi_cap = dw_pcie_ep_find_capability(ep, func_no, in dw_pcie_ep_init()
769 ep_func->msix_cap = dw_pcie_ep_find_capability(ep, func_no, in dw_pcie_ep_init()
772 list_add_tail(&ep_func->list, &ep->func_list); in dw_pcie_ep_init()
775 if (ep->ops->ep_init) in dw_pcie_ep_init()
776 ep->ops->ep_init(ep); in dw_pcie_ep_init()
778 ret = pci_epc_mem_init(epc, ep->phys_base, ep->addr_size, in dw_pcie_ep_init()
779 ep->page_size); in dw_pcie_ep_init()
785 ep->msi_mem = pci_epc_mem_alloc_addr(epc, &ep->msi_mem_phys, in dw_pcie_ep_init()
786 epc->mem->window.page_size); in dw_pcie_ep_init()
787 if (!ep->msi_mem) { in dw_pcie_ep_init()
788 ret = -ENOMEM; in dw_pcie_ep_init()
789 dev_err(dev, "Failed to reserve memory for MSI/MSI-X\n"); in dw_pcie_ep_init()
793 ret = dw_pcie_edma_detect(pci); in dw_pcie_ep_init()
797 if (ep->ops->get_features) { in dw_pcie_ep_init()
798 epc_features = ep->ops->get_features(ep); in dw_pcie_ep_init()
799 if (epc_features->core_init_notifier) in dw_pcie_ep_init()
803 ret = dw_pcie_ep_init_complete(ep); in dw_pcie_ep_init()
810 dw_pcie_edma_remove(pci); in dw_pcie_ep_init()
813 pci_epc_mem_free_addr(epc, ep->msi_mem_phys, ep->msi_mem, in dw_pcie_ep_init()
814 epc->mem->window.page_size); in dw_pcie_ep_init()