| /third_party/openh264/codec/encoder/core/arm/ |
| D | pixel_neon.S | 56 vadd.s16 q0, q8, q9
64 vadd.s16 q2, q12, q13
67 vadd.s16 q8, q10, q11
70 vadd.s16 q10, q14, q15
73 vadd.s16 q12, q0, q2
76 vadd.s16 q13, q8, q10
80 vadd.s16 q2, q1, q3
83 vadd.s16 q3, q9, q11
88 vadd.s16 q8, q12, q14
91 vadd.s16 q9, q13, q15
[all …]
|
| D | intra_pred_sad_3_opt_neon.S | 55 vadd.s16 q2, q0, q1 //{0,1,2,3,4,5,6,7}
60 vadd.s16 q0, q2, q1
64 vadd.s16 q2, q0, q1
77 vadd.u16 \arg5, d3
84 vadd.u16 d2, d3
85 vadd.u16 d2, d5
86 vadd.u16 \arg6, d2
90 vadd.u16 \arg7, d2
110 vadd.u16 q0, q1
111 vadd.u16 d0, d1
[all …]
|
| /third_party/ffmpeg/libavcodec/arm/ |
| D | fft_vfp.S | 60 vadd.f s12, s0, s8 @ i0
61 vadd.f s13, s1, s9 @ i1
62 vadd.f s14, s2, s10 @ i2
63 vadd.f s15, s3, s11 @ i3
70 vadd.f s0, s12, s14 @ z[0].re
72 vadd.f s1, s13, s15 @ z[0].im
74 vadd.f s7, s9, s10 @ z[3].im
76 vadd.f s2, s8, s11 @ z[1].re
98 vadd.f s16, s8, s12 @ vector op
103 vadd.f s0, s16, s18
[all …]
|
| D | fft_neon.S | 38 vadd.f32 d4, d0, d1 @ r0+r1,i0+i1
39 vadd.f32 d5, d2, d3 @ i2+i3,r2+r3
40 vadd.f32 d1, d6, d7
42 vadd.f32 d0, d4, d5
61 vadd.f32 d4, d16, d17 @ r4+r5,i4+i5
63 vadd.f32 d5, d18, d19 @ r6+r7,i6+i7
67 vadd.f32 d20, d0, d1 @ r0+r1,i0+i1
68 vadd.f32 d21, d2, d3 @ r2+r3,i2+i3
76 vadd.f32 d0, d20, d21
78 vadd.f32 d1, d22, d23
[all …]
|
| D | hevcdsp_sao_neon.S | 44 vadd.u16 q11, q9, q15 // highIndex = (2*index+1) << 8
46 vadd.u16 q10, q9 // combine high and low index;
70 vadd.u16 q11, q9, q15 // highIndex = (2*index+1) << 8
72 vadd.u16 q10, q9 // combine high and low index;
121 vadd.u8 d8, d9 // diff0
125 vadd.u8 d10, d11 // diff1
126 vadd.s8 d8, d10
127 vadd.s8 d8, d1
130 vadd.u16 q7, q6, q2
132 vadd.u16 q10, q6 // combine lowIndex and highIndex, offset_val
[all …]
|
| D | hevcdsp_deblock_neon.S | 38 vadd.i16 q11, q3
73 vadd.i16 q7, q9, q11
74 vadd.i16 q6, q14, q12
99 vadd.i16 q5, q7, q6
105 vadd.i16 q4, q3
157 vadd.i16 q2, q11, q12
158 vadd.i16 q4, q9, q8
159 vadd.i16 q1, q2, q10
161 vadd.i16 q0, q1, q9
164 vadd.i16 q1, q0
[all …]
|
| D | vp3dsp_neon.S | 38 vadd.i16 q1, q3, q3
39 vadd.i16 q2, q2, q3
40 vadd.i16 q0, q1, q2
121 vadd.s16 q1, q8, q12
139 vadd.s16 q12, q1, q3 // E = (ip[0] + ip[4]) * C4
140 vadd.s16 q8, q8, q4 // F = (ip[0] - ip[4]) * C4
141 vadd.s16 q1, q2, q9 // ip[1] * C1
155 vadd.s16 q2, q2, q15 // ip[7] * C1
156 vadd.s16 q9, q1, q3 // A = ip[1] * C1 + ip[7] * C7
171 vadd.s16 q3, q3, q11 // ip[3] * C3
[all …]
|
| D | h264idct_neon.S | 30 vadd.i16 d4, d0, d1
34 vadd.i16 d6, d2, d17
36 vadd.i16 q0, q2, q3
44 vadd.i16 d4, d0, d3
51 vadd.i16 d6, d16, d3
55 vadd.i16 q0, q2, q3
190 vadd.i16 q0, q8, q12
197 vadd.i16 q3, q3, q10
211 vadd.i16 q0, q8, q12
215 vadd.i16 q3, q3, q10
[all …]
|
| D | hpeldsp_neon.S | 131 vadd.u16 q12, q8, q9
133 NRND vadd.u16 q12, q12, q13
135 vadd.u16 q1 , q10, q11
137 NRND vadd.u16 q1, q1, q13
147 vadd.u16 q12, q8, q9
149 NRND vadd.u16 q12, q12, q13
151 vadd.u16 q0, q10, q11
153 NRND vadd.u16 q0, q0, q13
165 vadd.u16 q12, q8, q9
166 NRND vadd.u16 q12, q12, q13
[all …]
|
| D | rv34dsp_neon.S | 39 vadd.s32 q13, q13, q9 @ z3 = 17*block[i+4*1] + 7*block[i+4*3]
41 vadd.s32 q1, q10, q13 @ z0 + z3
42 vadd.s32 q2, q11, q12 @ z1 + z2
50 vadd.s32 q10, q1, q3
56 vadd.s32 q9, q9, q2
59 vadd.s32 q11, q11, q8
63 vadd.s32 q9, q9, q8
64 vadd.s32 q2, q13, q12 @ z1 + z2
65 vadd.s32 q1, q14, q9 @ z0 + z3
107 vadd.s32 q11, q11, q2
[all …]
|
| D | aacpsdsp_neon.S | 37 vadd.f32 q3, q1, q3
45 vadd.f32 q1, q1, q3
167 vadd.f32 d16, d19, d31
168 vadd.f32 d17, d20, d30
173 vadd.f32 d2, d21, d29
174 vadd.f32 d3, d22, d28
175 vadd.f32 d20, d23, d27
176 vadd.f32 d21, d24, d26
206 vadd.f32 d6, d28, d29
207 vadd.f32 d7, d30, d31
[all …]
|
| D | vp6dsp_neon.S | 30 vadd.i16 q2, q0, q0 @ 2*(p[0]-p[-s])
31 vadd.i16 d29, d28, d28
32 vadd.i16 q0, q0, q1 @ p[0]-p[-s] + p[-2*s]-p[s]
33 vadd.i16 d28, d28, d30
34 vadd.i16 q0, q0, q2 @ 3*(p[0]-p[-s]) + p[-2*s]-p[s]
35 vadd.i16 d28, d28, d29
49 vadd.i16 q13, q3, q3 @ 2*t
50 vadd.i16 d16, d6, d6
53 vadd.i16 q13, q13, q2 @ += s
54 vadd.i16 d16, d16, d29
|
| D | h264pred_neon.S | 40 vadd.u16 \dl, \dl, \dh
77 vadd.u16 q0, q0, q1
78 vadd.u16 d0, d0, d1
130 vadd.i16 d4, d4, d5
131 vadd.i16 d5, d6, d7
139 vadd.i16 d2, d4, d5
143 vadd.i16 d16, d16, d0
155 vadd.i16 q1, q1, q0
156 vadd.i16 q3, q3, q2
160 vadd.i16 q1, q1, q2
[all …]
|
| D | idctdsp_neon.S | 57 vadd.u8 d0, d0, d31
59 vadd.u8 d1, d1, d31
61 vadd.u8 d2, d2, d31
69 vadd.u8 d3, d3, d31
71 vadd.u8 d4, d4, d31
72 vadd.u8 d5, d5, d31
78 vadd.u8 d6, d6, d31
79 vadd.u8 d7, d7, d31
|
| D | h264cmc_neon.S | 83 vadd.u16 q8, q8, q11
84 vadd.u16 q9, q9, q11
120 vadd.u16 q8, q8, q11
121 vadd.u16 q9, q9, q11
153 vadd.u16 q8, q8, q11
154 vadd.u16 q9, q9, q11
180 vadd.u16 q8, q8, q11
181 vadd.u16 q9, q9, q11
255 vadd.i16 d16, d16, d17
256 vadd.i16 d17, d18, d19
[all …]
|
| D | simple_idct_neon.S | 52 vadd.i32 q11, q15, q7
54 vadd.i32 q12, q15, q8
105 vadd.i32 q11, q11, q7
108 vadd.i32 q14, q14, q7
115 vadd.i32 q11, q11, q7
117 vadd.i32 q13, q13, q8
120 1: vadd.i32 q3, q11, q9
121 vadd.i32 q4, q12, q10
124 vadd.i32 q7, q13, q5
125 vadd.i32 q8, q14, q6
[all …]
|
| /third_party/mindspore/mindspore/ccsrc/backend/kernel_compiler/cpu/nnacl/assembly/arm32/ |
| D | PostFuncBiasReluC8.S | 68 vadd.f32 q0, q0, q12
69 vadd.f32 q1, q1, q13
70 vadd.f32 q2, q2, q12
71 vadd.f32 q3, q3, q13
72 vadd.f32 q8, q8, q12
73 vadd.f32 q9, q9, q13
74 vadd.f32 q10, q10, q12
75 vadd.f32 q11, q11, q13
118 vadd.f32 q0, q0, q12
119 vadd.f32 q1, q1, q13
[all …]
|
| D | PostFuncBiasReluC4.S | 58 vadd.f32 q0, q0, q12
59 vadd.f32 q1, q1, q12
60 vadd.f32 q2, q2, q12
61 vadd.f32 q3, q3, q12
96 vadd.f32 q0, q0, q12
106 vadd.f32 q0, q0, q12
115 vadd.f32 q0, q0, q12
150 vadd.f32 q0, q0, q12
160 vadd.f32 q0, q0, q12
169 vadd.f32 q0, q0, q12
[all …]
|
| D | MatmulFp32Opt12x4.S | 113 vadd.f32 q4, q4, q0
114 vadd.f32 q5, q5, q0
115 vadd.f32 q6, q6, q0
116 vadd.f32 q7, q7, q0
117 vadd.f32 q8, q8, q0
118 vadd.f32 q9, q9, q0
119 vadd.f32 q10, q10, q0
120 vadd.f32 q11, q11, q0
121 vadd.f32 q12, q12, q0
122 vadd.f32 q13, q13, q0
[all …]
|
| /third_party/skia/third_party/externals/libpng/arm/ |
| D | filter_neon.S | 70 vadd.u8 d0, d3, d4
71 vadd.u8 d1, d0, d5
72 vadd.u8 d2, d1, d6
73 vadd.u8 d3, d2, d7
90 vadd.u8 d0, d3, d22
92 vadd.u8 d1, d0, d5
96 vadd.u8 d2, d1, d6
98 vadd.u8 d3, d2, d7
112 vadd.u8 q0, q0, q1
127 vadd.u8 d0, d0, d4
[all …]
|
| /third_party/libpng/arm/ |
| D | filter_neon.S | 70 vadd.u8 d0, d3, d4
71 vadd.u8 d1, d0, d5
72 vadd.u8 d2, d1, d6
73 vadd.u8 d3, d2, d7
90 vadd.u8 d0, d3, d22
92 vadd.u8 d1, d0, d5
96 vadd.u8 d2, d1, d6
98 vadd.u8 d3, d2, d7
112 vadd.u8 q0, q0, q1
127 vadd.u8 d0, d0, d4
[all …]
|
| /third_party/flutter/skia/third_party/externals/libpng/arm/ |
| D | filter_neon.S | 70 vadd.u8 d0, d3, d4
71 vadd.u8 d1, d0, d5
72 vadd.u8 d2, d1, d6
73 vadd.u8 d3, d2, d7
90 vadd.u8 d0, d3, d22
92 vadd.u8 d1, d0, d5
96 vadd.u8 d2, d1, d6
98 vadd.u8 d3, d2, d7
112 vadd.u8 q0, q0, q1
127 vadd.u8 d0, d0, d4
[all …]
|
| /third_party/libjpeg-turbo/simd/arm/ |
| D | jsimd_neon.S | 266 vadd.s16 d4, ROW7L, ROW3L
267 vadd.s16 d5, ROW5L, ROW1L
287 vadd.s32 q1, q3, q2
290 vadd.s32 q1, q1, q6
310 vadd.s32 q1, q3, q5
322 vadd.s32 q2, q5, q6
325 vadd.s32 q6, q2, q7
328 vadd.s32 q5, q1, q4
342 vadd.s16 d10, ROW7R, ROW3R
343 vadd.s16 d8, ROW5R, ROW1R
[all …]
|
| /third_party/flutter/skia/third_party/externals/libjpeg-turbo/simd/arm/ |
| D | jsimd_neon.S | 266 vadd.s16 d4, ROW7L, ROW3L
267 vadd.s16 d5, ROW5L, ROW1L
287 vadd.s32 q1, q3, q2
290 vadd.s32 q1, q1, q6
310 vadd.s32 q1, q3, q5
322 vadd.s32 q2, q5, q6
325 vadd.s32 q6, q2, q7
328 vadd.s32 q5, q1, q4
342 vadd.s16 d10, ROW7R, ROW3R
343 vadd.s16 d8, ROW5R, ROW1R
[all …]
|
| /third_party/mesa3d/src/panfrost/midgard/ |
| D | midgard_schedule.c | 1097 midgard_instruction **vadd, in mir_schedule_zs_write() argument
1108 midgard_instruction **units[] = { smul, vadd, vlut }; in mir_schedule_zs_write()
1175 midgard_instruction *vadd = NULL; in mir_schedule_alu() local
1189 vadd = cond; in mir_schedule_alu()
1228 vadd = ralloc(ctx, midgard_instruction); in mir_schedule_alu()
1229 *vadd = v_mov(~0, make_compiler_temp(ctx)); in mir_schedule_alu()
1232 vadd->op = midgard_alu_op_iadd; in mir_schedule_alu()
1233 vadd->src[0] = SSA_FIXED_REGISTER(31); in mir_schedule_alu()
1234 vadd->src_types[0] = nir_type_uint32; in mir_schedule_alu()
1237 vadd->swizzle[0][c] = COMPONENT_X; in mir_schedule_alu()
[all …]
|