| /external/libxaac/decoder/armv7/ |
| D | ixheaacd_post_twiddle.s | 133 VNEG.S32 Q14, Q14
169 VNEG.S32 Q11, Q11
187 VNEG.S32 Q0, Q0
205 VNEG.S32 Q8, Q3
240 VNEG.S32 Q14, Q14
277 VNEG.S32 Q11, Q11
295 VNEG.S32 Q0, Q0
311 VNEG.S32 Q8, Q3
348 VNEG.S32 Q14, Q14
377 VNEG.S32 Q11, Q11
[all …]
|
| D | ixheaacd_post_twiddle_overlap.s | 235 VNEG.S32 Q15, Q15
264 VNEG.S32 Q1, Q1
280 VNEG.S32 Q11, Q11
302 VNEG.S32 Q1, Q15
322 VNEG.S32 Q4, Q4
365 VNEG.S32 Q13, Q7
489 VNEG.S32 Q15, Q15
520 VNEG.S32 Q1, Q1
536 VNEG.S32 Q11, Q11
557 VNEG.S32 Q1, Q15
[all …]
|
| D | ixheaacd_pre_twiddle_compute.s | 140 VNEG.S32 Q14, Q14
167 VNEG.S32 Q10, Q10
209 VNEG.S32 Q14, Q14
236 VNEG.S32 Q10, Q10
273 VNEG.S32 Q14, Q14
292 VNEG.S32 Q10, Q10
353 VNEG.S32 Q14, Q14
372 VNEG.S32 Q10, Q10
|
| D | ixheaacd_calc_pre_twid.s | 46 VNEG.S32 D5, D4
47 VNEG.S32 D7, D6
|
| D | ixheaacd_calc_post_twid.s | 66 VNEG.S32 Q0, Q0
67 VNEG.S32 Q1, Q1
|
| D | ixheaacd_mps_synt_pre_twiddle.s | 36 VNEG.S32 D12, D2
|
| D | ixheaacd_mps_synt_post_twiddle.s | 36 VNEG.S32 D12, D2
|
| D | ixheaacd_dct3_32.s | 289 VNEG.S32 D14, D14
451 VNEG.S32 Q15, Q15
|
| D | ixheaacd_sbr_qmfsyn64_winadd.s | 46 VNEG.S32 Q14, Q11
|
| /external/libhevc/common/arm/ |
| D | ihevc_sao_edge_offset_class1.s | 174 VNEG.S8 Q8,Q10 @sign_up = vnegq_s8(sign_down)
183 VNEG.S8 Q8,Q4 @II sign_up = vnegq_s8(sign_down)
316 VNEG.S8 Q8,Q10 @sign_up = vnegq_s8(sign_down)
322 VNEG.S8 Q8,Q10 @II sign_up = vnegq_s8(sign_down)
|
| D | ihevc_sao_edge_offset_class1_chroma.s | 178 VNEG.S8 Q8,Q10 @sign_up = vnegq_s8(sign_down)
188 VNEG.S8 Q8,Q14 @II sign_up = vnegq_s8(sign_down)
333 VNEG.S8 Q8,Q10 @sign_up = vnegq_s8(sign_down)
341 VNEG.S8 Q8,Q10 @II sign_up = vnegq_s8(sign_down)
|
| D | ihevc_sao_edge_offset_class2.s | 314 VNEG.S8 Q7,Q5 @I sign_up = vnegq_s8(sign_down)
392 VNEG.S8 Q7,Q12 @II sign_up = vnegq_s8(sign_down)
407 VNEG.S8 Q7,Q5 @III sign_up = vnegq_s8(sign_down)
483 VNEG.S8 Q7,Q5 @sign_up = vnegq_s8(sign_down)
627 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
758 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
|
| D | ihevc_sao_edge_offset_class3.s | 324 VNEG.S8 Q7,Q5 @I sign_up = vnegq_s8(sign_down)
412 VNEG.S8 Q7,Q12 @II sign_up = vnegq_s8(sign_down)
434 VNEG.S8 Q7,Q5 @III sign_up = vnegq_s8(sign_down)
668 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
810 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
|
| D | ihevc_sao_edge_offset_class3_chroma.s | 412 VNEG.S8 Q7,Q11 @I sign_up = vnegq_s8(sign_down)
520 VNEG.S8 Q7,Q12 @II sign_up = vnegq_s8(sign_down)
548 VNEG.S8 Q7,Q11 @III sign_up = vnegq_s8(sign_down)
818 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
994 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
|
| D | ihevc_sao_edge_offset_class2_chroma.s | 421 VNEG.S8 Q7,Q11 @I sign_up = vnegq_s8(sign_down)
520 VNEG.S8 Q7,Q12 @II sign_up = vnegq_s8(sign_down)
557 VNEG.S8 Q7,Q11 @III sign_up = vnegq_s8(sign_down)
801 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
951 VNEG.S8 Q7,Q12 @sign_up = vnegq_s8(sign_down)
|
| D | ihevc_sao_edge_offset_class0.s | 327 VNEG.S8 Q10,Q11 @sign_left = vnegq_s8(sign_right)
|
| /external/u-boot/arch/arm/dts/ |
| D | imx6sll-evk.dts | 323 VNEG_reg: VNEG {
325 regulator-name = "VNEG";
|
| /external/arm-neon-tests/ |
| D | ref-rvct-neon-nofp16.txt | 2619 VNEG/VNEGQ output:
2620 VNEG/VNEGQ:0:result_int8x8 [] = { 10, f, e, d, c, b, a, 9, }
2621 VNEG/VNEGQ:1:result_int16x4 [] = { 10, f, e, d, }
2622 VNEG/VNEGQ:2:result_int32x2 [] = { 10, f, }
2623 VNEG/VNEGQ:3:result_int64x1 [] = { 3333333333333333, }
2624 VNEG/VNEGQ:4:result_uint8x8 [] = { 33, 33, 33, 33, 33, 33, 33, 33, }
2625 VNEG/VNEGQ:5:result_uint16x4 [] = { 3333, 3333, 3333, 3333, }
2626 VNEG/VNEGQ:6:result_uint32x2 [] = { 33333333, 33333333, }
2627 VNEG/VNEGQ:7:result_uint64x1 [] = { 3333333333333333, }
2628 VNEG/VNEGQ:8:result_poly8x8 [] = { 33, 33, 33, 33, 33, 33, 33, 33, }
[all …]
|
| D | ref-rvct-neon.txt | 3013 VNEG/VNEGQ output:
3014 VNEG/VNEGQ:0:result_int8x8 [] = { 10, f, e, d, c, b, a, 9, }
3015 VNEG/VNEGQ:1:result_int16x4 [] = { 10, f, e, d, }
3016 VNEG/VNEGQ:2:result_int32x2 [] = { 10, f, }
3017 VNEG/VNEGQ:3:result_int64x1 [] = { 3333333333333333, }
3018 VNEG/VNEGQ:4:result_uint8x8 [] = { 33, 33, 33, 33, 33, 33, 33, 33, }
3019 VNEG/VNEGQ:5:result_uint16x4 [] = { 3333, 3333, 3333, 3333, }
3020 VNEG/VNEGQ:6:result_uint32x2 [] = { 33333333, 33333333, }
3021 VNEG/VNEGQ:7:result_uint64x1 [] = { 3333333333333333, }
3022 VNEG/VNEGQ:8:result_poly8x8 [] = { 33, 33, 33, 33, 33, 33, 33, 33, }
[all …]
|
| D | ref-rvct-all.txt | 3013 VNEG/VNEGQ output:
3014 VNEG/VNEGQ:0:result_int8x8 [] = { 10, f, e, d, c, b, a, 9, }
3015 VNEG/VNEGQ:1:result_int16x4 [] = { 10, f, e, d, }
3016 VNEG/VNEGQ:2:result_int32x2 [] = { 10, f, }
3017 VNEG/VNEGQ:3:result_int64x1 [] = { 3333333333333333, }
3018 VNEG/VNEGQ:4:result_uint8x8 [] = { 33, 33, 33, 33, 33, 33, 33, 33, }
3019 VNEG/VNEGQ:5:result_uint16x4 [] = { 3333, 3333, 3333, 3333, }
3020 VNEG/VNEGQ:6:result_uint32x2 [] = { 33333333, 33333333, }
3021 VNEG/VNEGQ:7:result_uint64x1 [] = { 3333333333333333, }
3022 VNEG/VNEGQ:8:result_poly8x8 [] = { 33, 33, 33, 33, 33, 33, 33, 33, }
[all …]
|
| /external/swiftshader/third_party/llvm-7.0/llvm/lib/Target/ARM/ |
| D | ARMScheduleSwift.td | 559 (instregex "VADDv", "VSUBv", "VNEG(s|f|v)", "VADDL", "VSUBL",
604 def : InstRW<[SwiftWriteP0TwoCycle], (instregex "VABS(S|D)$", "VNEG(S|D)$")>;
|
| D | ARMScheduleA57.td | 792 def : InstRW<[A57Write_3cyc_1V], (instregex "VNEG")>;
999 "VNEG(s8d|s16d|s32d|s8q|s16q|s32q|d|q)",
1192 def : InstRW<[A57Write_3cyc_1V], (instregex "VNEG(fd|f32q|hd|hq)")>;
|
| D | ARMScheduleR52.td | 817 def : InstRW<[R52WriteFPALU_F5, R52Read_F1], (instregex "VNEG")>;
|
| /external/llvm/lib/Target/ARM/ |
| D | ARMScheduleSwift.td | 542 (instregex "VADDv", "VSUBv", "VNEG(s|f|v)", "VADDL", "VSUBL",
587 def : InstRW<[SwiftWriteP0TwoCycle], (instregex "VABS(S|D)$", "VNEG(S|D)$")>;
|
| /external/v8/src/arm/ |
| D | assembler-arm.cc | 4101 enum UnaryOp { VMVN, VSWP, VABS, VABSF, VNEG, VNEGF }; enumerator
4122 case VNEG: in EncodeNeonUnaryOp()
4189 emit(EncodeNeonUnaryOp(VNEG, NEON_Q, size, dst.code(), src.code())); in vneg()
|