| /external/libxaac/decoder/armv7/ |
| D | ixheaacd_dec_DCT2_64_asm.s | 52 VSWP D2, D3 define
89 VSWP D4, D5 define
93 VSWP D6, D7 define
122 VSWP D4, D5 define
127 VSWP D6, D7 define
138 VSWP D14, D15
139 VSWP D12, D13
144 VSWP Q13, Q12
166 VSWP D4, D5 define
171 VSWP D6, D7 define
[all …]
|
| D | ixheaacd_dct3_32.s | 60 VSWP D2, D3 define
77 VSWP D8, D9 define
92 VSWP D2, D3 define
109 VSWP Q15, Q14
121 VSWP D8, D9 define
139 VSWP D2, D3 define
155 VSWP D8, D9 define
165 VSWP Q15, Q14
208 VSWP Q15, Q14
297 VSWP D4, D5 define
[all …]
|
| D | ixheaacd_sbr_imdct_using_fft.s | 429 VSWP d18, d25
432 VSWP d4, d11 define
434 VSWP d1, d28 define
435 VSWP d15, d8
437 VSWP d20, d27
438 VSWP d6, d13 define
440 VSWP d30, d3
441 VSWP d22, d17
594 VSWP d4, d1 define
597 VSWP d12, d9
[all …]
|
| D | ixheaacd_imdct_using_fft.s | 424 VSWP d18, d25
427 VSWP d4, d11 define
429 VSWP d1, d28 define
430 VSWP d15, d8
432 VSWP d20, d27
433 VSWP d6, d13 define
435 VSWP d30, d3
436 VSWP d22, d17
585 VSWP d4, d1 define
588 VSWP d12, d9
[all …]
|
| D | ixheaacd_post_twiddle.s | 194 VSWP D14, D15
209 VSWP D24, D25
302 VSWP D14, D15
314 VSWP D24, D25
402 VSWP D14, D15
413 VSWP D24, D25
518 VSWP D14, D15
530 VSWP D24, D25
|
| D | ixheaacd_fft32x32_ld.s | 433 VSWP d18, d25
436 VSWP d4, d11 define
438 VSWP d1, d28 define
439 VSWP d15, d8
441 VSWP d20, d27
442 VSWP d6, d13 define
444 VSWP d30, d3
445 VSWP d22, d17
598 VSWP d4, d1 define
601 VSWP d12, d9
[all …]
|
| /external/libhevc/common/arm/ |
| D | ihevc_resi_trans_32x32_a9q.s | 204 VSWP D20,D21 @ Q10: 24 23 22 21 20 19 18 17 row 1
205 VSWP D22,D23 @ Q11: 32 31 30 29 28 27 26 25 row 1
211 VSWP D4,D5 @ Q2: 24 23 22 21 20 19 18 17 row 2 define
213 VSWP D6,D7 @ Q3: 32 31 30 29 28 27 26 25 row 2 define
219 VSWP D10, D11 @ Q5: e[16] e[15] e[14] e[13] e[12] e[11] e[10] e[9]
225 VSWP D18, D19 @ Q9: e[16] e[15] e[14] e[13] e[12] e[11] e[10] e[9]
324 VSWP D4,D25 @R2 transpose2 define
325 VSWP D16,D9 @R2 transpose2
331 VSWP D18,D31 @R1 transpose2
335 VSWP D26,D11 @R1 transpose2
[all …]
|
| D | ihevc_resi_trans.s | 305 VSWP d15,d18
306 VSWP d17,d20 @ Residue block transposed
526 VSWP d1,d8 @ Transpose residue matrix step (3a) define
527 VSWP d3,d10 @ Transpose residue matrix step (3b) define
530 VSWP d7,d14 @ Transpose residue matrix step (3c) define
531 VSWP d5,d12 @ Transpose residue matrix step (3d) define
651 VSWP d25,d28 @ Transposing first half of transform stage 1 (2a)
652 VSWP d22,d3 @ Transposing first half of transform stage 1 (2b)
656 VSWP d5,d30 @ Transposing first half of transform stage 1 (4a) define
657 VSWP d26,d17 @ Transposing first half of transform stage 1 (4b)
[all …]
|
| /external/v8/src/arm/ |
| D | assembler-arm.cc | 4101 enum UnaryOp { VMVN, VSWP, VABS, VABSF, VNEG, VNEGF }; enumerator
4111 case VSWP: in EncodeNeonUnaryOp()
4154 emit(EncodeNeonUnaryOp(VSWP, NEON_D, Neon8, dst.code(), src.code())); in vswp()
4161 emit(EncodeNeonUnaryOp(VSWP, NEON_Q, Neon8, dst.code(), src.code())); in vswp()
|
| /external/swiftshader/third_party/llvm-7.0/llvm/lib/Target/ARM/ |
| D | ARMScheduleSwift.td | 601 (instregex "VSWP", "VTRN", "VUZP", "VZIP")>;
|
| D | ARMScheduleR52.td | 831 def : InstRW<[R52WriteFPALU_F3, R52Read_F1, R52Read_F1], (instregex "VSWP", "VTRN", "VUZP", "VZIP")…
|
| D | ARMScheduleA57.td | 1233 def : InstRW<[A57Write_3cyc_1V], (instregex "VREV", "VSWP", "VTB(L|X)(1|2)")>;
|
| D | ARMInstrNEON.td | 8468 // VSWP allows, but does not require, a type suffix.
|
| /external/llvm/lib/Target/ARM/ |
| D | ARMScheduleSwift.td | 584 (instregex "VSWP", "VTRN", "VUZP", "VZIP")>;
|
| D | ARMInstrNEON.td | 8104 // VSWP allows, but does not require, a type suffix.
|