Home
last modified time | relevance | path

Searched refs:SUB_INT (Results 1 – 25 of 27) sorted by relevance

12

/external/llvm/test/CodeGen/AMDGPU/
Dfp_to_uint.ll48 ; EG-DAG: SUB_INT
53 ; EG-DAG: SUB_INT
56 ; EG-DAG: SUB_INT
63 ; EG: SUB_INT
64 ; EG-DAG: SUB_INT
78 ; EG-DAG: SUB_INT
83 ; EG-DAG: SUB_INT
86 ; EG-DAG: SUB_INT
93 ; EG-DAG: SUB_INT
94 ; EG-DAG: SUB_INT
[all …]
Dfp_to_sint.ll57 ; EG-DAG: SUB_INT
62 ; EG-DAG: SUB_INT
65 ; EG-DAG: SUB_INT
72 ; EG: SUB_INT
73 ; EG-DAG: SUB_INT
89 ; EG-DAG: SUB_INT
94 ; EG-DAG: SUB_INT
97 ; EG-DAG: SUB_INT
104 ; EG-DAG: SUB_INT
105 ; EG-DAG: SUB_INT
[all …]
Dudivrem.ll9 ; EG-DAG: SUB_INT
13 ; EG-DAG: SUB_INT
17 ; EG: SUB_INT
22 ; EG-DAG: SUB_INT
26 ; EG-DAG: SUB_INT
66 ; EG-DAG: SUB_INT
70 ; EG-DAG: SUB_INT
74 ; EG-DAG: SUB_INT
79 ; EG-DAG: SUB_INT
83 ; EG-DAG: SUB_INT
[all …]
Dsub.ll8 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
22 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
23 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
38 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
39 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
40 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
41 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
62 ; EG-DAG: SUB_INT {{[* ]*}}
64 ; EG-DAG: SUB_INT
65 ; EG-DAG: SUB_INT {{[* ]*}}
[all …]
Dusubo.ll26 ; EG-DAG: SUB_INT
40 ; EG-DAG: SUB_INT
57 ; EG-DAG: SUB_INT
58 ; EG-DAG: SUB_INT
59 ; EG: SUB_INT
74 ; EG-DAG: SUB_INT
75 ; EG-DAG: SUB_INT
76 ; EG: SUB_INT
Dsrl.ll66 ; EG: SUB_INT {{\*? *}}[[COMPSH:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHIFT:T[0-9]+\.[XYZW]]]
93 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
94 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
135 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
136 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
137 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHC:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHC:T[0-9]+\.[XYZW]]]
138 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHD:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHD:T[0-9]+\.[XYZW]]]
Dsra.ll66 ; EG: SUB_INT {{\*? *}}[[COMPSH:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHIFT:T[0-9]+\.[XYZW]]]
92 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
93 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
146 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
147 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
148 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHC:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHC:T[0-9]+\.[XYZW]]]
149 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHD:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHD:T[0-9]+\.[XYZW]]]
Dshl.ll57 ;EG: SUB_INT {{\*? *}}[[COMPSH:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHIFT:T[0-9]+\.[XYZW]]]
84 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
85 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
123 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
124 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
125 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHC:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHC:T[0-9]+\.[XYZW]]]
126 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHD:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHD:T[0-9]+\.[XYZW]]]
Dsext-eliminate.ll7 ; EG: SUB_INT {{[* ]*}}[[RES]]
Drotl.ll6 ; R600: SUB_INT {{\** T[0-9]+\.[XYZW]}}, literal.x
/external/swiftshader/third_party/llvm-7.0/llvm/test/CodeGen/AMDGPU/
Dfp_to_uint.ll50 ; EG-DAG: SUB_INT
55 ; EG-DAG: SUB_INT
58 ; EG-DAG: SUB_INT
65 ; EG: SUB_INT
66 ; EG-DAG: SUB_INT
80 ; EG-DAG: SUB_INT
85 ; EG-DAG: SUB_INT
88 ; EG-DAG: SUB_INT
95 ; EG-DAG: SUB_INT
96 ; EG-DAG: SUB_INT
[all …]
Dfp_to_sint.ll57 ; EG-DAG: SUB_INT
62 ; EG-DAG: SUB_INT
65 ; EG-DAG: SUB_INT
72 ; EG: SUB_INT
73 ; EG-DAG: SUB_INT
89 ; EG-DAG: SUB_INT
94 ; EG-DAG: SUB_INT
97 ; EG-DAG: SUB_INT
104 ; EG-DAG: SUB_INT
105 ; EG-DAG: SUB_INT
[all …]
Dudivrem.ll9 ; EG-DAG: SUB_INT
13 ; EG-DAG: SUB_INT
17 ; EG: SUB_INT
22 ; EG-DAG: SUB_INT
26 ; EG-DAG: SUB_INT
66 ; EG-DAG: SUB_INT
70 ; EG-DAG: SUB_INT
74 ; EG-DAG: SUB_INT
79 ; EG-DAG: SUB_INT
83 ; EG-DAG: SUB_INT
[all …]
Dsub.ll28 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
42 ; EG: SUB_INT
54 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
55 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
72 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
73 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
74 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
75 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
149 ; EG-DAG: SUB_INT {{[* ]*}}
151 ; EG-DAG: SUB_INT
[all …]
Dusubo.ll33 ; EG-DAG: SUB_INT
51 ; EG-DAG: SUB_INT
75 ; EG-DAG: SUB_INT
97 ; EG-DAG: SUB_INT
98 ; EG-DAG: SUB_INT
99 ; EG: SUB_INT
119 ; EG-DAG: SUB_INT
120 ; EG-DAG: SUB_INT
121 ; EG: SUB_INT
Dsrl.ll66 ; EG: SUB_INT {{\*? *}}[[COMPSH:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHIFT:T[0-9]+\.[XYZW]]]
93 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
94 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
135 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
136 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
137 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHC:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHC:T[0-9]+\.[XYZW]]]
138 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHD:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHD:T[0-9]+\.[XYZW]]]
Dsra.ll96 ; EG: SUB_INT {{\*? *}}[[COMPSH:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHIFT:T[0-9]+\.[XYZW]]]
122 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
123 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
176 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
177 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
178 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHC:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHC:T[0-9]+\.[XYZW]]]
179 ; EG-DAG: SUB_INT {{\*? *}}[[COMPSHD:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHD:T[0-9]+\.[XYZW]]]
Dshl.ll151 ;EG: SUB_INT {{\*? *}}[[COMPSH:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHIFT:T[0-9]+\.[XYZW]]]
175 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
176 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
214 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHA:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHA:T[0-9]+\.[XYZW]]]
215 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHB:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHB:T[0-9]+\.[XYZW]]]
216 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHC:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHC:T[0-9]+\.[XYZW]]]
217 ;EG-DAG: SUB_INT {{\*? *}}[[COMPSHD:T[0-9]+\.[XYZW]]], {{literal.[xy]}}, [[SHD:T[0-9]+\.[XYZW]]]
Dsext-eliminate.ll7 ; EG: SUB_INT {{[* ]*}}[[RES]]
Drotl.ll6 ; R600: SUB_INT {{\** T[0-9]+\.[XYZW]}}, literal.x
Dr600.extract-lowbits.ll278 ; EG-NEXT: SUB_INT * T0.W, literal.x, T0.X,
301 ; CM-NEXT: SUB_INT * T0.W, literal.x, T0.X,
394 ; EG-NEXT: SUB_INT * T0.W, literal.x, T0.X,
416 ; CM-NEXT: SUB_INT * T0.W, literal.x, T0.X,
/external/freetype/include/freetype/internal/
Dftcalc.h467 #define SUB_INT( a, b ) \ macro
/external/llvm/lib/Target/AMDGPU/
DR600Instructions.td795 def SUB_INT : R600_2OP_Helper <0x35, "SUB_INT", sub>;
/external/swiftshader/third_party/llvm-7.0/llvm/lib/Target/AMDGPU/
DR600Instructions.td822 def SUB_INT : R600_2OP_Helper <0x35, "SUB_INT", sub>;
/external/smali/dexlib2/src/main/java/org/jf/dexlib2/
DOpcode.java180SUB_INT(0x91, "sub-int", ReferenceType.NONE, Format.Format23x, Opcode.CAN_CONTINUE | Opcode.SETS_R… enumConstant

12