1; RUN: opt -march=hexagon -loop-vectorize -hexagon-autohvx -debug-only=loop-vectorize -S < %s 2>&1 | FileCheck %s 2; REQUIRES: asserts 3 4; Check that the cost model makes vectorization non-profitable. 5; CHECK: LV: Vectorization is possible but not beneficial 6 7target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64:64:64-v32:32:32-v64:64:64-v512:512:512-v1024:1024:1024-v2048:2048:2048" 8target triple = "hexagon" 9 10define void @f0(i8* nocapture readonly %a0, i8* nocapture %a1, i32 %a2, i32 %a3, i32 %a4, float %a5, float %a6) #0 { 11b0: 12 %v0 = icmp sgt i32 %a2, 0 13 br i1 %v0, label %b1, label %b2 14 15b1: ; preds = %b0 16 %v1 = add nsw i32 %a3, -1 17 %v2 = sitofp i32 %v1 to float 18 %v3 = fcmp olt float %v2, %a6 19 %v4 = select i1 %v3, float %v2, float %a6 20 %v5 = sitofp i32 %a4 to float 21 %v6 = fmul float %v4, %v5 22 %v7 = sitofp i32 %a2 to float 23 %v8 = fmul float %v6, %v7 24 %v9 = add nsw i32 %a4, -1 25 %v10 = sitofp i32 %v9 to float 26 %v11 = fcmp olt float %v10, %a5 27 %v12 = select i1 %v11, float %v10, float %a5 28 %v13 = fmul float %v12, %v7 29 %v14 = fadd float %v13, %v8 30 %v15 = fptosi float %v14 to i32 31 %v16 = fadd float %a5, 1.000000e+00 32 %v17 = fcmp ogt float %v16, %v10 33 %v18 = select i1 %v17, float %v10, float %v16 34 %v19 = fmul float %v18, %v7 35 %v20 = fadd float %v19, %v8 36 %v21 = fptosi float %v20 to i32 37 %v22 = fadd float %a6, 1.000000e+00 38 %v23 = fcmp ogt float %v22, %v2 39 %v24 = select i1 %v23, float %v2, float %v22 40 %v25 = fmul float %v24, %v5 41 %v26 = fmul float %v25, %v7 42 %v27 = fadd float %v13, %v26 43 %v28 = fptosi float %v27 to i32 44 %v29 = fadd float %v19, %v26 45 %v30 = fptosi float %v29 to i32 46 br label %b3 47 48b2: ; preds = %b3, %b0 49 ret void 50 51b3: ; preds = %b3, %b1 52 %v31 = phi i32 [ 0, %b1 ], [ %v60, %b3 ] 53 %v32 = add nsw i32 %v31, %v15 54 %v33 = getelementptr inbounds i8, i8* %a0, i32 %v32 55 %v34 = load i8, i8* %v33, align 1, !tbaa !0 56 %v35 = add nsw i32 %v31, %v21 57 %v36 = getelementptr inbounds i8, i8* %a0, i32 %v35 58 %v37 = load i8, i8* %v36, align 1, !tbaa !0 59 %v38 = add nsw i32 %v31, %v28 60 %v39 = getelementptr inbounds i8, i8* %a0, i32 %v38 61 %v40 = load i8, i8* %v39, align 1, !tbaa !0 62 %v41 = add nsw i32 %v31, %v30 63 %v42 = getelementptr inbounds i8, i8* %a0, i32 %v41 64 %v43 = load i8, i8* %v42, align 1, !tbaa !0 65 %v44 = uitofp i8 %v34 to float 66 %v45 = uitofp i8 %v37 to float 67 %v46 = uitofp i8 %v40 to float 68 %v47 = uitofp i8 %v43 to float 69 %v48 = fsub float %v45, %v44 70 %v49 = fmul float %v48, 0x3FD99999A0000000 71 %v50 = fadd float %v49, %v44 72 %v51 = fsub float %v47, %v46 73 %v52 = fmul float %v51, 0x3FD99999A0000000 74 %v53 = fadd float %v52, %v46 75 %v54 = fsub float %v53, %v50 76 %v55 = fmul float %v54, 0x3FD99999A0000000 77 %v56 = fadd float %v50, %v55 78 %v57 = fadd float %v56, 5.000000e-01 79 %v58 = fptoui float %v57 to i8 80 %v59 = getelementptr inbounds i8, i8* %a1, i32 %v31 81 store i8 %v58, i8* %v59, align 1, !tbaa !0 82 %v60 = add nuw nsw i32 %v31, 1 83 %v61 = icmp eq i32 %v60, %a2 84 br i1 %v61, label %b2, label %b3 85} 86 87attributes #0 = { norecurse nounwind "target-cpu"="hexagonv65" "target-features"="+hvx-length128b,+hvxv65" } 88 89!0 = !{!1, !1, i64 0} 90!1 = !{!"omnipotent char", !2, i64 0} 91!2 = !{!"Simple C/C++ TBAA"} 92