1; RUN: llc -disable-lsr -march=hexagon -enable-aa-sched-mi -O2 < %s 2; REQUIRES: asserts 3 4; Test when there is a Phi operand that is defined by another Phi, but 5; the two Phis are scheduled in different iterations. 6 7; Function Attrs: nounwind 8define void @f0(i8* noalias nocapture readonly %a0, i32 %a1, i32 %a2, i32 %a3, i8* noalias nocapture %a4, i32 %a5) #0 { 9b0: 10 %v0 = add i32 %a2, -1 11 %v1 = icmp ugt i32 %v0, 1 12 br i1 %v1, label %b1, label %b6 13 14b1: ; preds = %b0 15 %v2 = add i32 %a1, -1 16 %v3 = mul i32 %a3, 2 17 %v4 = add i32 %v3, 1 18 %v5 = add i32 %a3, 1 19 %v6 = add i32 %a1, -2 20 %v7 = getelementptr i8, i8* %a0, i32 2 21 %v8 = add i32 %a5, 1 22 %v9 = getelementptr i8, i8* %a4, i32 %v8 23 br label %b2 24 25b2: ; preds = %b5, %b1 26 %v10 = phi i8* [ %v85, %b5 ], [ %v9, %b1 ] 27 %v11 = phi i8* [ %v84, %b5 ], [ %v7, %b1 ] 28 %v12 = phi i32 [ 0, %b1 ], [ %v83, %b5 ] 29 %v13 = phi i32 [ 1, %b1 ], [ %v82, %b5 ] 30 %v14 = icmp ugt i32 %v2, 1 31 %v15 = mul i32 %v12, %a3 32 br i1 %v14, label %b3, label %b5 33 34b3: ; preds = %b2 35 %v16 = add i32 %v12, 2 36 %v17 = add i32 %v15, 1 37 %v18 = mul i32 %v16, %a3 38 %v19 = add i32 %v4, %v15 39 %v20 = add i32 %v15, %a3 40 %v21 = add i32 %v5, %v15 41 %v22 = getelementptr i8, i8* %a0, i32 %v15 42 %v23 = getelementptr i8, i8* %a0, i32 %v17 43 %v24 = getelementptr i8, i8* %a0, i32 %v18 44 %v25 = getelementptr i8, i8* %a0, i32 %v19 45 %v26 = getelementptr i8, i8* %a0, i32 %v20 46 %v27 = getelementptr i8, i8* %a0, i32 %v21 47 %v28 = load i8, i8* %v23, align 1 48 %v29 = load i8, i8* %v22, align 1 49 %v30 = load i8, i8* %v25, align 1 50 %v31 = load i8, i8* %v24, align 1 51 %v32 = load i8, i8* %v27, align 1 52 %v33 = load i8, i8* %v26, align 1 53 br label %b4 54 55b4: ; preds = %b4, %b3 56 %v34 = phi i8* [ %v80, %b4 ], [ %v10, %b3 ] 57 %v35 = phi i8* [ %v79, %b4 ], [ %v11, %b3 ] 58 %v36 = phi i32 [ %v78, %b4 ], [ %v6, %b3 ] 59 %v37 = phi i8 [ %v28, %b3 ], [ %v43, %b4 ] 60 %v38 = phi i8 [ %v29, %b3 ], [ %v37, %b4 ] 61 %v39 = phi i8 [ %v30, %b3 ], [ %v47, %b4 ] 62 %v40 = phi i8 [ %v31, %b3 ], [ %v39, %b4 ] 63 %v41 = phi i8 [ %v32, %b3 ], [ %v45, %b4 ] 64 %v42 = phi i8 [ %v33, %b3 ], [ %v41, %b4 ] 65 %v43 = load i8, i8* %v35, align 1, !tbaa !0 66 %v44 = getelementptr i8, i8* %v35, i32 %a3 67 %v45 = load i8, i8* %v44, align 1, !tbaa !0 68 %v46 = getelementptr i8, i8* %v35, i32 %v3 69 %v47 = load i8, i8* %v46, align 1, !tbaa !0 70 %v48 = zext i8 %v38 to i32 71 %v49 = zext i8 %v37 to i32 72 %v50 = zext i8 %v43 to i32 73 %v51 = zext i8 %v40 to i32 74 %v52 = zext i8 %v39 to i32 75 %v53 = zext i8 %v47 to i32 76 %v54 = sub i32 %v49, %v52 77 %v55 = mul i32 %v54, 2 78 %v56 = add i32 %v50, %v48 79 %v57 = sub i32 %v56, %v51 80 %v58 = sub i32 %v57, %v53 81 %v59 = add i32 %v58, %v55 82 %v60 = zext i8 %v42 to i32 83 %v61 = zext i8 %v45 to i32 84 %v62 = sub i32 %v60, %v61 85 %v63 = mul i32 %v62, 2 86 %v64 = sub i32 %v48, %v50 87 %v65 = add i32 %v64, %v51 88 %v66 = add i32 %v65, %v63 89 %v67 = sub i32 %v66, %v53 90 %v68 = icmp sgt i32 %v59, -1 91 %v69 = sub i32 0, %v59 92 %v70 = select i1 %v68, i32 %v59, i32 %v69 93 %v71 = icmp sgt i32 %v67, -1 94 %v72 = sub i32 0, %v67 95 %v73 = select i1 %v71, i32 %v67, i32 %v72 96 %v74 = add nsw i32 %v70, %v73 97 %v75 = icmp ugt i32 %v74, 255 98 %v76 = trunc i32 %v74 to i8 99 %v77 = select i1 %v75, i8 -1, i8 %v76 100 store i8 %v77, i8* %v34, align 1, !tbaa !0 101 %v78 = add i32 %v36, -1 102 %v79 = getelementptr i8, i8* %v35, i32 1 103 %v80 = getelementptr i8, i8* %v34, i32 1 104 %v81 = icmp eq i32 %v78, 0 105 br i1 %v81, label %b5, label %b4 106 107b5: ; preds = %b4, %b2 108 %v82 = add i32 %v13, 1 109 %v83 = add i32 %v12, 1 110 %v84 = getelementptr i8, i8* %v11, i32 %a3 111 %v85 = getelementptr i8, i8* %v10, i32 %a5 112 %v86 = icmp eq i32 %v82, %v0 113 br i1 %v86, label %b6, label %b2 114 115b6: ; preds = %b5, %b0 116 ret void 117} 118 119attributes #0 = { nounwind "target-cpu"="hexagonv55" } 120 121!0 = !{!1, !1, i64 0} 122!1 = !{!"omnipotent char", !2} 123!2 = !{!"Simple C/C++ TBAA"} 124