Home
last modified time | relevance | path

Searched refs:i1 (Results 1 – 25 of 10021) sorted by relevance

12345678910>>...401

/external/llvm-project/llvm/test/Transforms/DeadStoreElimination/
Dmasked-dead-store.ll4 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64…
17 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
25 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
28 ; CHECK-NEXT: [[V24:%.*]] = select <32 x i1> [[V23]], <32 x i8> [[V16]], <32 x i8> [[V22]]
30 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
38 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
43 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
46 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
52 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
55 %v24 = select <32 x i1> %v23, <32 x i8> %v16, <32 x i8> %v22
[all …]
/external/llvm/test/CodeGen/X86/
Davx512bw-mask-op.ll11 %m0 = bitcast i32 %x to <32 x i1>
12 %m1 = xor <32 x i1> %m0, <i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
13 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
14 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
15 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1>
16 %ret = bitcast <32 x i1> %m1 to i32
27 %m0 = bitcast i64 %x to <64 x i1>
28 %m1 = xor <64 x i1> %m0, <i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
29 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
30 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
[all …]
/external/llvm-project/llvm/test/CodeGen/Hexagon/
Dconvert_const_i1_to_i8.ll9 …i1> <i1 false, i1 false, i1 true, i1 false, i1 false, i1 true, i1 false, i1 false, i1 true, i1 fal…
15 declare <32 x i32> @llvm.hexagon.V6.vmux.128B(<128 x i1>, <32 x i32>, <32 x i32>)
/external/llvm-project/llvm/test/Transforms/InstSimplify/ConstProp/ARM/
Dmve-vctp.ll6 define <16 x i1> @vctp8_0() {
9 ; CHECK-NEXT: ret <16 x i1> zeroinitializer
12 %int = call <16 x i1> @llvm.arm.mve.vctp8(i32 0)
13 ret <16 x i1> %int
16 define <16 x i1> @vctp8_1() {
19 …i1> <i1 true, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 false, i1 f…
22 %int = call <16 x i1> @llvm.arm.mve.vctp8(i32 1)
23 ret <16 x i1> %int
26 define <16 x i1> @vctp8_8() {
29 …x i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 false, i1 false,…
[all …]
/external/llvm-project/llvm/test/CodeGen/Hexagon/autohvx/
Disel-split-masked.ll6 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64…
11 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
13 %v2 = sext <64 x i1> %v1 to <64 x i32>
17 %v6 = select <64 x i1> %v5, <64 x i32> %v4, <64 x i32> zeroinitializer
18 %v7 = select <64 x i1> zeroinitializer, <64 x i32> undef, <64 x i32> %v6
20 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
25 declare <64 x i32> @llvm.masked.load.v64i32.p0v64i32(<64 x i32>*, i32 immarg, <64 x i1>, <64 x i32>…
28 declare void @llvm.masked.store.v64i16.p0v64i16(<64 x i16>, <64 x i16>*, i32 immarg, <64 x i1>) #2
Disel-widen-truncate.ll9 target datalayout = "e-m:e-p:32:32:32-a:0-n16:32-i64:64:64-i32:32:32-i16:16:16-i1:8:8-f32:32:32-f64…
16 …i1> <i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 true, i1 …
21 declare void @llvm.masked.store.v128i8.p0v128i8(<128 x i8>, <128 x i8>*, i32 immarg, <128 x i1>) #1
/external/llvm-project/polly/lib/External/isl/test_inputs/codegen/cloog/
Dusvd_e_t.st1 …i1, -7 + i0] : i0 >= 7 and i1 >= 5 and i1 <= 9 and i0 <= 10; S21[i0, i1, -7 + i0] : i0 <= 10 and i…
5 …i1, i2] -> [(i0)]; S21[i0, i1, i2] -> [(i0)]; S9[i0, i1, i2] -> [(i0)]; S10[i0, i1, i2] -> [(i0)];…
9 - filter: "{ S1[i0, i1, i2] }"
10 - filter: "{ S2[i0, i1, i2] }"
11 - filter: "{ S3[i0, i1, i2] }"
12 - filter: "{ S4[i0, i1, i2] }"
13 - filter: "{ S5[i0, i1, i2] }"
14 - filter: "{ S6[i0, i1, i2] }"
15 - filter: "{ S7[i0, i1, i2] }"
16 - filter: "{ S8[i0, i1, i2] }"
[all …]
/external/llvm-project/llvm/test/Transforms/InstSimplify/
Dicmp-bool-constant.ll7 define <2 x i1> @eq_t(<2 x i1> %a) {
9 ; CHECK-NEXT: ret <2 x i1> %a
11 %r = icmp eq <2 x i1> %a, <i1 true, i1 true>
12 ret <2 x i1> %r
15 define <2 x i1> @eq_t_undef_elt(<2 x i1> %a) {
17 ; CHECK-NEXT: ret <2 x i1> [[A:%.*]]
19 %r = icmp eq <2 x i1> %a, <i1 undef, i1 true>
20 ret <2 x i1> %r
23 define <2 x i1> @eq_f(<2 x i1> %a) {
25 ; CHECK-NEXT: [[R:%.*]] = icmp eq <2 x i1> %a, zeroinitializer
[all …]
/external/llvm-project/llvm/test/CodeGen/X86/
Davx512bw-mask-op.ll10 %m0 = bitcast i32 %x to <32 x i1>
11 %m1 = xor <32 x i1> %m0, <i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
12 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
13 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
14 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1>
15 %ret = bitcast <32 x i1> %m1 to i32
25 %m0 = bitcast i64 %x to <64 x i1>
26 %m1 = xor <64 x i1> %m0, <i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
27 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
28 i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1, i1 -1,
[all …]
Davx512-cmp-kor-sequence.ll25 …i1> @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> %a, <16 x float> %x, i32 13, <16 x i1> <i1 true,…
26 %1 = bitcast <16 x i1> %0 to i16
27 …i1> @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> %b, <16 x float> %x, i32 13, <16 x i1> <i1 true,…
28 %3 = bitcast <16 x i1> %2 to i16
29 …i1> @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> %c, <16 x float> %x, i32 13, <16 x i1> <i1 true,…
30 %5 = bitcast <16 x i1> %4 to i16
31 …i1> @llvm.x86.avx512.mask.cmp.ps.512(<16 x float> %d, <16 x float> %x, i32 13, <16 x i1> <i1 true,…
32 %7 = bitcast <16 x i1> %6 to i16
33 %8 = bitcast i16 %1 to <16 x i1>
34 %9 = bitcast i16 %3 to <16 x i1>
[all …]
/external/llvm-project/llvm/test/ExecutionEngine/
Dtest-interp-vec-select.ll80 %v0 = select <2 x i1> <i1 true, i1 false>, <2 x i8> %a2_i8, <2 x i8> %b2_i8
81 %v1 = select <3 x i1> <i1 true, i1 false, i1 true>, <3 x i8> %a3_i8, <3 x i8> %b3_i8
82 %v2 = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i8> %a4_i8, <4 x i8> %b4_i8
83 …%v3 = select <8 x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false>…
84 …x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 fal…
86 %v5 = select <2 x i1> <i1 true, i1 false>, <2 x i16> %a2_i16, <2 x i16> %b2_i16
87 %v6 = select <3 x i1> <i1 true, i1 false, i1 true>, <3 x i16> %a3_i16, <3 x i16> %b3_i16
88 %v7 = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i16> %a4_i16, <4 x i16> %b4_i16
89 …%v8 = select <8 x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false>…
90 …x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 fal…
[all …]
/external/llvm/test/ExecutionEngine/
Dtest-interp-vec-select.ll80 %v0 = select <2 x i1> <i1 true, i1 false>, <2 x i8> %a2_i8, <2 x i8> %b2_i8
81 %v1 = select <3 x i1> <i1 true, i1 false, i1 true>, <3 x i8> %a3_i8, <3 x i8> %b3_i8
82 %v2 = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i8> %a4_i8, <4 x i8> %b4_i8
83 …%v3 = select <8 x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false>…
84 …x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 fal…
86 %v5 = select <2 x i1> <i1 true, i1 false>, <2 x i16> %a2_i16, <2 x i16> %b2_i16
87 %v6 = select <3 x i1> <i1 true, i1 false, i1 true>, <3 x i16> %a3_i16, <3 x i16> %b3_i16
88 %v7 = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i16> %a4_i16, <4 x i16> %b4_i16
89 …%v8 = select <8 x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false>…
90 …x i1> <i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 false, i1 true, i1 fal…
[all …]
/external/llvm/test/Transforms/InstCombine/
Dfold-vector-select.ll21 …%a = select <4 x i1> <i1 false, i1 false, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32…
22 …%b = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32>…
23 …%c = select <4 x i1> <i1 false, i1 true, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32>…
24 …%d = select <4 x i1> <i1 true, i1 true, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32> …
25 …%e = select <4 x i1> <i1 false, i1 false, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32>…
26 …%f = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32> …
27 …%g = select <4 x i1> <i1 false, i1 true, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32> …
28 …%h = select <4 x i1> <i1 true, i1 true, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32> <…
29 …%i = select <4 x i1> <i1 false, i1 false, i1 false, i1 true>, <4 x i32> zeroinitializer, <4 x i32>…
30 …%j = select <4 x i1> <i1 true, i1 false, i1 false, i1 true>, <4 x i32> zeroinitializer, <4 x i32> …
[all …]
/external/llvm-project/llvm/test/Transforms/InstCombine/
Dfold-vector-select.ll21 …%a = select <4 x i1> <i1 false, i1 false, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32…
22 …%b = select <4 x i1> <i1 true, i1 false, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32>…
23 …%c = select <4 x i1> <i1 false, i1 true, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32>…
24 …%d = select <4 x i1> <i1 true, i1 true, i1 false, i1 false>, <4 x i32> zeroinitializer, <4 x i32> …
25 …%e = select <4 x i1> <i1 false, i1 false, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32>…
26 …%f = select <4 x i1> <i1 true, i1 false, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32> …
27 …%g = select <4 x i1> <i1 false, i1 true, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32> …
28 …%h = select <4 x i1> <i1 true, i1 true, i1 true, i1 false>, <4 x i32> zeroinitializer, <4 x i32> <…
29 …%i = select <4 x i1> <i1 false, i1 false, i1 false, i1 true>, <4 x i32> zeroinitializer, <4 x i32>…
30 …%j = select <4 x i1> <i1 true, i1 false, i1 false, i1 true>, <4 x i32> zeroinitializer, <4 x i32> …
[all …]
Dwidenable-conditions.ll7 define i1 @test1(i1 %a, i1 %b) {
9 ; CHECK-NEXT: [[WC:%.*]] = call i1 @llvm.experimental.widenable.condition()
10 ; CHECK-NEXT: [[LHS:%.*]] = and i1 [[WC]], [[B:%.*]]
11 ; CHECK-NEXT: [[AND:%.*]] = and i1 [[LHS]], [[A:%.*]]
12 ; CHECK-NEXT: ret i1 [[AND]]
14 %wc = call i1 @llvm.experimental.widenable.condition()
15 %lhs = and i1 %b, %wc
16 %and = and i1 %lhs, %a
17 ret i1 %and
21 define i1 @test1b(i1 %a, i1 %b) {
[all …]
/external/tensorflow/tensorflow/compiler/mlir/tensorflow/tests/
Dexecutor_canonicalize.mlir6 // CHECK-SAME: (%[[ARG_0:[a-z0-9]*]]: tensor<i1>)
7 func @graph_with_no_outputs(%arg0 : tensor<i1>) {
10 %3 = "tf.opA"(%arg0) : (tensor<i1>) -> tensor<i1>
11 %4 = "tf.opB"(%3) : (tensor<i1>) -> tensor<i1>
12 tf_executor.yield %3 : tensor<i1>
26 // CHECK-SAME: (%[[ARG_0:[a-z0-9]*]]: tensor<i1>)
27 func @graph_with_outputs(%arg0 : tensor<i1>) -> (tensor<i1>, tensor<i1>) {
30 %3 = "tf.opA"(%arg0) : (tensor<i1>) -> tensor<i1>
31 %4 = "tf.opB"(%3) : (tensor<i1>) -> tensor<i1>
32 %5 = "tf.opC"(%4) : (tensor<i1>) -> tensor<i1>
[all …]
/external/llvm-project/llvm/test/CodeGen/AArch64/
Darm64-vshuffle.ll6 define <8 x i1> @test1() {
8 %Shuff = shufflevector <8 x i1> <i1 0, i1 1, i1 2, i1 3, i1 4, i1 5, i1 6,
9 i1 7>,
10 <8 x i1> <i1 0, i1 1, i1 2, i1 3, i1 4, i1 5, i1 6,
11 i1 7>,
14 ret <8 x i1> %Shuff
29 define <8 x i1>@test2() {
31 %Shuff = shufflevector <8 x i1> zeroinitializer,
32 <8 x i1> <i1 0, i1 1, i1 1, i1 0, i1 0, i1 1, i1 0, i1 0>,
35 ret <8 x i1> %Shuff
[all …]
Dsve-pred-log.ll7 define <vscale x 16 x i1> @vselect_16(<vscale x 16 x i1> %Pg, <vscale x 16 x i1> %Pn, <vscale x 16 …
11 %res = select <vscale x 16 x i1> %Pg, <vscale x 16 x i1> %Pn, <vscale x 16 x i1> %Pd
12 ret <vscale x 16 x i1> %res;
15 define <vscale x 8 x i1> @vselect_8(<vscale x 8 x i1> %Pg, <vscale x 8 x i1> %Pn, <vscale x 8 x i1>…
19 %res = select <vscale x 8 x i1> %Pg, <vscale x 8 x i1> %Pn, <vscale x 8 x i1> %Pd
20 ret <vscale x 8 x i1> %res;
23 define <vscale x 4 x i1> @vselect_4(<vscale x 4 x i1> %Pg, <vscale x 4 x i1> %Pn, <vscale x 4 x i1>…
27 %res = select <vscale x 4 x i1> %Pg, <vscale x 4 x i1> %Pn, <vscale x 4 x i1> %Pd
28 ret <vscale x 4 x i1> %res;
31 define <vscale x 2 x i1> @vselect_2(<vscale x 2 x i1> %Pg, <vscale x 2 x i1> %Pn, <vscale x 2 x i1>…
[all …]
Dsve-int-pred-reduce.ll10 define i1 @reduce_and_nxv16i1(<vscale x 16 x i1> %vec) {
18 %res = call i1 @llvm.vector.reduce.and.i1.nxv16i1(<vscale x 16 x i1> %vec)
19 ret i1 %res
22 define i1 @reduce_and_nxv8i1(<vscale x 8 x i1> %vec) {
30 %res = call i1 @llvm.vector.reduce.and.i1.nxv8i1(<vscale x 8 x i1> %vec)
31 ret i1 %res
34 define i1 @reduce_and_nxv4i1(<vscale x 4 x i1> %vec) {
42 %res = call i1 @llvm.vector.reduce.and.i1.nxv4i1(<vscale x 4 x i1> %vec)
43 ret i1 %res
46 define i1 @reduce_and_nxv2i1(<vscale x 2 x i1> %vec) {
[all …]
/external/llvm/test/CodeGen/AArch64/
Darm64-vshuffle.ll6 define <8 x i1> @test1() {
8 %Shuff = shufflevector <8 x i1> <i1 0, i1 1, i1 2, i1 3, i1 4, i1 5, i1 6,
9 i1 7>,
10 <8 x i1> <i1 0, i1 1, i1 2, i1 3, i1 4, i1 5, i1 6,
11 i1 7>,
14 ret <8 x i1> %Shuff
29 define <8 x i1>@test2() {
31 %Shuff = shufflevector <8 x i1> zeroinitializer,
32 <8 x i1> <i1 0, i1 1, i1 1, i1 0, i1 0, i1 1, i1 0, i1 0>,
35 ret <8 x i1> %Shuff
[all …]
/external/llvm-project/clang/test/SemaCXX/
Dconditional-expr.cpp43 int i1, i2, b1 : 3, b2 : 3; member
76 int i1 = ToBool() ? 0 : 1; in test() local
80 i1 ? throw 0 : throw 1; in test()
81 i1 ? test() : throw 1; in test()
82 i1 ? throw 0 : test(); in test()
83 i1 ? test() : test(); in test()
84 i1 = i1 ? throw 0 : 0; in test()
85 i1 = i1 ? 0 : throw 0; in test()
86 i1 = i1 ? (throw 0) : 0; in test()
87 i1 = i1 ? 0 : (throw 0); in test()
[all …]
/external/clang/test/SemaCXX/
Dconditional-expr.cpp42 int i1, i2, b1 : 3, b2 : 3; member
75 int i1 = ToBool() ? 0 : 1; in test() local
79 i1 ? throw 0 : throw 1; in test()
80 i1 ? test() : throw 1; in test()
81 i1 ? throw 0 : test(); in test()
82 i1 ? test() : test(); in test()
83 i1 = i1 ? throw 0 : 0; in test()
84 i1 = i1 ? 0 : throw 0; in test()
85 i1 = i1 ? (throw 0) : 0; in test()
86 i1 = i1 ? 0 : (throw 0); in test()
[all …]
/external/llvm-project/llvm/test/Analysis/CostModel/X86/
Dvselect-cost.ll13 ; SSE2-NEXT: Cost Model: Found an estimated cost of 1 for instruction: %I64 = select i1 undef, i64…
14 ; SSE2-NEXT: Cost Model: Found an estimated cost of 3 for instruction: %V2I64 = select <2 x i1> un…
15 ; SSE2-NEXT: Cost Model: Found an estimated cost of 6 for instruction: %V4I64 = select <4 x i1> un…
16 ; SSE2-NEXT: Cost Model: Found an estimated cost of 12 for instruction: %V8I64 = select <8 x i1> u…
17 ; SSE2-NEXT: Cost Model: Found an estimated cost of 1 for instruction: %I32 = select i1 undef, i32…
18 ; SSE2-NEXT: Cost Model: Found an estimated cost of 3 for instruction: %V4I32 = select <4 x i1> un…
19 ; SSE2-NEXT: Cost Model: Found an estimated cost of 6 for instruction: %V8I32 = select <8 x i1> un…
20 ; SSE2-NEXT: Cost Model: Found an estimated cost of 12 for instruction: %V16I32 = select <16 x i1>…
21 ; SSE2-NEXT: Cost Model: Found an estimated cost of 1 for instruction: %I16 = select i1 undef, i16…
22 ; SSE2-NEXT: Cost Model: Found an estimated cost of 3 for instruction: %V8I16 = select <8 x i1> un…
[all …]
/external/llvm/test/Transforms/ConstProp/
Doverflow-ops.ll4 declare {i8, i1} @llvm.uadd.with.overflow.i8(i8, i8)
5 declare {i8, i1} @llvm.usub.with.overflow.i8(i8, i8)
6 declare {i8, i1} @llvm.umul.with.overflow.i8(i8, i8)
8 declare {i8, i1} @llvm.sadd.with.overflow.i8(i8, i8)
9 declare {i8, i1} @llvm.ssub.with.overflow.i8(i8, i8)
10 declare {i8, i1} @llvm.smul.with.overflow.i8(i8, i8)
16 define {i8, i1} @uadd_1() nounwind {
18 %t = call {i8, i1} @llvm.uadd.with.overflow.i8(i8 42, i8 100)
19 ret {i8, i1} %t
22 ; CHECK: ret { i8, i1 } { i8 -114, i1 false }
[all …]
/external/llvm/test/Analysis/CostModel/X86/
Dvselect-cost.ll14 ; SSE2: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
15 ; SSE41: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
16 ; AVX: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
17 ; AVX2: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
18 %sel = select <2 x i1> <i1 true, i1 false>, <2 x i64> %a, <2 x i64> %b
24 ; SSE2: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
25 ; SSE41: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
26 ; AVX: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
27 ; AVX2: Cost Model: {{.*}} 1 for instruction: %sel = select <2 x i1>
28 %sel = select <2 x i1> <i1 true, i1 false>, <2 x double> %a, <2 x double> %b
[all …]

12345678910>>...401