Home
last modified time | relevance | path

Searched refs:vpadd (Results 1 – 25 of 67) sorted by relevance

123

/external/llvm/test/MC/ARM/
Dneon-pairwise-encoding.s3 @ CHECK: vpadd.i8 d16, d17, d16 @ encoding: [0xb0,0x0b,0x41,0xf2]
4 vpadd.i8 d16, d17, d16
5 @ CHECK: vpadd.i16 d16, d17, d16 @ encoding: [0xb0,0x0b,0x51,0xf2]
6 vpadd.i16 d16, d17, d16
7 @ CHECK: vpadd.i32 d16, d17, d16 @ encoding: [0xb0,0x0b,0x61,0xf2]
8 vpadd.i32 d16, d17, d16
9 @ CHECK: vpadd.f32 d16, d16, d17 @ encoding: [0xa1,0x0d,0x40,0xf3]
10 vpadd.f32 d16, d16, d17
12 @ CHECK: vpadd.i8 d17, d17, d16 @ encoding: [0xb0,0x1b,0x41,0xf2]
13 vpadd.i8 d17, d16
[all …]
Dneont2-pairwise-encoding.s4 vpadd.i8 d1, d5, d11
5 vpadd.i16 d13, d2, d12
6 vpadd.i32 d14, d1, d13
7 vpadd.f32 d19, d16, d14
9 @ CHECK: vpadd.i8 d1, d5, d11 @ encoding: [0x05,0xef,0x1b,0x1b]
10 @ CHECK: vpadd.i16 d13, d2, d12 @ encoding: [0x12,0xef,0x1c,0xdb]
11 @ CHECK: vpadd.i32 d14, d1, d13 @ encoding: [0x21,0xef,0x1d,0xeb]
12 @ CHECK: vpadd.f32 d19, d16, d14 @ encoding: [0x40,0xff,0x8e,0x3d]
/external/llvm-project/llvm/test/MC/ARM/
Dneon-pairwise-encoding.s3 @ CHECK: vpadd.i8 d16, d17, d16 @ encoding: [0xb0,0x0b,0x41,0xf2]
4 vpadd.i8 d16, d17, d16
5 @ CHECK: vpadd.i16 d16, d17, d16 @ encoding: [0xb0,0x0b,0x51,0xf2]
6 vpadd.i16 d16, d17, d16
7 @ CHECK: vpadd.i32 d16, d17, d16 @ encoding: [0xb0,0x0b,0x61,0xf2]
8 vpadd.i32 d16, d17, d16
9 @ CHECK: vpadd.f32 d16, d16, d17 @ encoding: [0xa1,0x0d,0x40,0xf3]
10 vpadd.f32 d16, d16, d17
12 @ CHECK: vpadd.i8 d17, d17, d16 @ encoding: [0xb0,0x1b,0x41,0xf2]
13 vpadd.i8 d17, d16
[all …]
Dneont2-pairwise-encoding.s4 vpadd.i8 d1, d5, d11
5 vpadd.i16 d13, d2, d12
6 vpadd.i32 d14, d1, d13
7 vpadd.f32 d19, d16, d14
9 @ CHECK: vpadd.i8 d1, d5, d11 @ encoding: [0x05,0xef,0x1b,0x1b]
10 @ CHECK: vpadd.i16 d13, d2, d12 @ encoding: [0x12,0xef,0x1c,0xdb]
11 @ CHECK: vpadd.i32 d14, d1, d13 @ encoding: [0x21,0xef,0x1d,0xeb]
12 @ CHECK: vpadd.f32 d19, d16, d14 @ encoding: [0x40,0xff,0x8e,0x3d]
/external/capstone/suite/MC/ARM/
Dneon-pairwise-encoding.s.cs2 0xb0,0x0b,0x41,0xf2 = vpadd.i8 d16, d17, d16
3 0xb0,0x0b,0x51,0xf2 = vpadd.i16 d16, d17, d16
4 0xb0,0x0b,0x61,0xf2 = vpadd.i32 d16, d17, d16
5 0xa1,0x0d,0x40,0xf3 = vpadd.f32 d16, d16, d17
6 0xb0,0x1b,0x41,0xf2 = vpadd.i8 d17, d17, d16
7 0xb0,0x1b,0x51,0xf2 = vpadd.i16 d17, d17, d16
8 0xb0,0x1b,0x61,0xf2 = vpadd.i32 d17, d17, d16
9 0xa1,0x0d,0x40,0xf3 = vpadd.f32 d16, d16, d17
Dneont2-pairwise-encoding.s.cs2 0x05,0xef,0x1b,0x1b = vpadd.i8 d1, d5, d11
3 0x12,0xef,0x1c,0xdb = vpadd.i16 d13, d2, d12
4 0x21,0xef,0x1d,0xeb = vpadd.i32 d14, d1, d13
5 0x40,0xff,0x8e,0x3d = vpadd.f32 d19, d16, d14
/external/llvm-project/llvm/test/CodeGen/ARM/
Dfp16-intrinsic-vector-2op.ll4 declare <4 x half> @llvm.arm.neon.vpadd.v4f16(<4 x half>, <4 x half>)
9 ; CHECK-HARD: vpadd.f16 d0, d0, d1
14 ; CHECK-SOFTFP: vpadd.f16 [[D3:d[0-9]+]], [[D2]], [[D1]]
19 %vpadd_v2.i = tail call <4 x half> @llvm.arm.neon.vpadd.v4f16(<4 x half> %a, <4 x half> %b)
D2009-11-01-NeonMoves.ll18 ;CHECK: vpadd
19 …%5 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %3, <2 x float> %4) nounwind ; <<2 x …
20 …%6 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %5, <2 x float> %5) nounwind ; <<2 x …
36 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
D2009-08-29-ExtractEltf32.ll7 …%0 = tail call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> undef, <2 x float> undef) nounwi…
25 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
Dvpadd.ll9 ; CHECK-NEXT: vpadd.i8 d16, d17, d16
14 %tmp3 = call <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
23 ; CHECK-NEXT: vpadd.i16 d16, d17, d16
28 %tmp3 = call <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
37 ; CHECK-NEXT: vpadd.i32 d16, d17, d16
42 %tmp3 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
51 ; CHECK-NEXT: vpadd.f32 d16, d17, d16
56 %tmp3 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
60 declare <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
61 declare <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
[all …]
D2009-08-26-ScalarToVector.ll12 declare <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
18 %2 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> undef, <2 x i32> %1) nounwind
D2009-09-13-InvalidSubreg.ll12 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
45 …%22 = tail call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %20, <2 x float> %21) nounwind …
46 …%23 = tail call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %22, <2 x float> %22) nounwind …
/external/llvm/test/CodeGen/X86/
Dvector-gep.ll39 ;CHECK-NEXT: vpadd
52 ;CHECK-NEXT: vpadd
65 ;CHECK: vpadd
67 ;CHECK-NEXT: vpadd
99 ;CHECK: vpadd
109 ;CHECK: vpadd
112 ;CHECK-NEXT: vpadd
/external/llvm/test/CodeGen/ARM/
Dvpadd.ll5 ;CHECK: vpadd.i8
8 %tmp3 = call <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8> %tmp1, <8 x i8> %tmp2)
14 ;CHECK: vpadd.i16
17 %tmp3 = call <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16> %tmp1, <4 x i16> %tmp2)
23 ;CHECK: vpadd.i32
26 %tmp3 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> %tmp1, <2 x i32> %tmp2)
32 ;CHECK: vpadd.f32
35 %tmp3 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %tmp1, <2 x float> %tmp2)
39 declare <8 x i8> @llvm.arm.neon.vpadd.v8i8(<8 x i8>, <8 x i8>) nounwind readnone
40 declare <4 x i16> @llvm.arm.neon.vpadd.v4i16(<4 x i16>, <4 x i16>) nounwind readnone
[all …]
D2009-11-01-NeonMoves.ll18 ;CHECK: vpadd
19 …%5 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %3, <2 x float> %4) nounwind ; <<2 x …
20 …%6 = call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %5, <2 x float> %5) nounwind ; <<2 x …
36 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
D2009-08-29-ExtractEltf32.ll7 …%0 = tail call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> undef, <2 x float> undef) nounwi…
25 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
D2009-08-26-ScalarToVector.ll11 declare <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32>, <2 x i32>) nounwind readnone
17 …%2 = call <2 x i32> @llvm.arm.neon.vpadd.v2i32(<2 x i32> undef, <2 x i32> %1) nounwind ; <<2 x i32…
D2009-09-13-InvalidSubreg.ll12 declare <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float>, <2 x float>) nounwind readnone
45 …%22 = tail call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %20, <2 x float> %21) nounwind …
46 …%23 = tail call <2 x float> @llvm.arm.neon.vpadd.v2f32(<2 x float> %22, <2 x float> %22) nounwind …
/external/libmpeg2/common/arm/
Dicv_variance_a9.s85 vpadd.u16 d4, d4, d4
86 vpadd.u16 d4, d4, d4
103 vpadd.u32 d20, d20, d20
Dideint_spatial_filter_a9.s127 vpadd.u16 d16, d16, d17
128 vpadd.u16 d18, d18, d19
129 vpadd.u16 d20, d20, d21
/external/libavc/common/arm/
Dih264_intra_pred_chroma_a9q.s130 vpadd.u32 d12, d12, d15
131 vpadd.u32 d14, d13, d14
410 vpadd.s16 d14, d14
411 vpadd.s16 d15, d15
412 vpadd.s16 d16, d16
413 vpadd.s16 d17, d17
414 vpadd.s16 d14, d14
415 vpadd.s16 d15, d15
416 vpadd.s16 d16, d16
417 vpadd.s16 d17, d17
Dih264_resi_trans_quant_a9.s227 vpadd.u8 d18, d16, d17 @I pair add nnz 1
228 vpadd.u8 d20, d18, d19 @I Pair add nnz 2
229 vpadd.u8 d22, d20, d21 @I Pair add nnz 3
230 vpadd.u8 d24, d22, d23 @I Pair add nnz4
421 vpadd.u8 d18, d16, d17 @I pair add nnz 1
422 vpadd.u8 d20, d18, d19 @I Pair add nnz 2
423 vpadd.u8 d22, d20, d21 @I Pair add nnz 3
424 vpadd.u8 d24, d22, d23 @I Pair add nnz4
573 vpadd.u8 d17, d16, d16
574 vpadd.u8 d18, d17, d17
[all …]
/external/libavc/encoder/arm/
Dih264e_evaluate_intra_chroma_modes_a9q.s105 vpadd.u16 d8, d8
108 vpadd.u16 d9, d9
111 vpadd.u16 d10, d10
116 vpadd.u16 d11, d11
Dime_distortion_metrics_a9q.s424 vpadd.u16 d12, d12, d16
525 vpadd.u16 d16, d16, d20
526 vpadd.u16 d24, d24, d24
658 vpadd.i16 d0, d0, d1
659 vpadd.i16 d2, d2, d3
660 vpadd.i16 d4, d4, d5
661 vpadd.i16 d6, d6, d7
1061 vpadd.s16 d16, d12, d13 @I (s1 + s4) (s2 + s3)
1198 vpadd.s16 d10, d16, d17 @I Get sad by adding s1 s2 s3 s4
1236 vpadd.u8 d28, d28, d29 @Add the bits
[all …]
/external/arm-neon-tests/
Dref_vpadd.c35 #define INSN_NAME vpadd

123