Home
last modified time | relevance | path

Searched refs:vst (Results 1 – 25 of 108) sorted by relevance

12345

/external/llvm-project/llvm/test/CodeGen/SystemZ/
Danyregcc-vec.ll8 ;CHECK: vst %v0,
9 ;CHECK: vst %v1,
10 ;CHECK: vst %v2,
11 ;CHECK: vst %v3,
12 ;CHECK: vst %v4,
13 ;CHECK: vst %v5,
14 ;CHECK: vst %v6,
15 ;CHECK: vst %v7,
16 ;CHECK: vst %v8,
17 ;CHECK: vst %v9,
[all …]
Dvec-move-03.ll8 ; CHECK: vst %v24, 0(%r2), 3
17 ; CHECK: vst %v24, 0(%r2), 3
26 ; CHECK: vst %v24, 0(%r2), 3
35 ; CHECK: vst %v24, 0(%r2), 3
44 ; CHECK: vst %v24, 0(%r2), 3
53 ; CHECK: vst %v24, 0(%r2), 3
62 ; CHECK: vst %v24, 4080(%r2), 3
72 ; CHECK: vst %v24, 4095(%r2)
84 ; CHECK: vst %v24, 0(%r2), 3
95 ; CHECK: vst %v24, 0(%r2), 3
[all …]
Dvec-args-06.ll58 ; CHECK-DAG: vst [[VTMP]], 128(%r2)
61 ; CHECK-DAG: vst [[VTMP]], 112(%r2)
64 ; CHECK-DAG: vst [[VTMP]], 96(%r2)
67 ; CHECK-DAG: vst [[VTMP]], 80(%r2)
70 ; CHECK-DAG: vst [[VTMP]], 64(%r2)
73 ; CHECK-DAG: vst [[VTMP]], 48(%r2)
76 ; CHECK-DAG: vst [[VTMP]], 32(%r2)
79 ; CHECK-DAG: vst [[VTMP]], 16(%r2)
82 ; CHECK: vst [[VTMP]], 0(%r2)
Dfp-const-11.ll10 ; CHECK: vst [[REG]], 0(%r2)
21 ; CHECK: vst [[REG]], 0(%r2)
34 ; CHECK: vst [[REG]], 0(%r2)
46 ; CHECK-NEXT: vst %v0, 0(%r2)
56 ; CHECK-NEXT: vst %v0, 0(%r2)
66 ; CHECK-NEXT: vst %v0, 0(%r2)
Dvec-move-23.ll12 ; CHECK-NEXT: vst %v0, 0(%r2), 3
24 ; CHECK-NEXT: vst %v0, 0(%r2), 3
35 ; CHECK-NEXT: vst %v0, 0(%r2), 3
57 ; Z14-NEXT: vst %v0, 0(%r2), 3
62 ; Z15-NEXT: vst %v0, 0(%r2), 3
75 ; CHECK-NEXT: vst %v0, 0(%r2), 3
88 ; CHECK-NEXT: vst %v0, 0(%r2), 3
99 ; CHECK-NEXT: vst %v0, 0(%r2), 3
121 ; Z14-NEXT: vst %v0, 0(%r2), 3
126 ; Z15-NEXT: vst %v0, 0(%r2), 3
Dfp-conv-16.ll10 ; CHECK: vst %v0, 0(%r3)
22 ; CHECK: vst %v0, 0(%r3)
34 ; CHECK: vst %v0, 0(%r3)
46 ; CHECK: vst %v0, 0(%r3)
Dfp-mul-12.ll11 ; CHECK: vst [[RES]], 0(%r5)
27 ; CHECK: vst [[RES]], 0(%r5)
44 ; CHECK: vst [[RES]], 0(%r5)
61 ; CHECK: vst [[RES]], 0(%r5)
Dfp-strict-mul-12.ll11 ; CHECK: vst [[RES]], 0(%r5)
30 ; CHECK: vst [[RES]], 0(%r5)
50 ; CHECK: vst [[RES]], 0(%r5)
70 ; CHECK: vst [[RES]], 0(%r5)
Dfp-round-03.ll31 ; CHECK: vst [[RES]], 0(%r2)
65 ; CHECK: vst [[RES]], 0(%r2)
99 ; CHECK: vst [[RES]], 0(%r2)
133 ; CHECK: vst [[RES]], 0(%r2)
167 ; CHECK: vst [[RES]], 0(%r2)
201 ; CHECK: vst [[RES]], 0(%r2)
Dfp-mul-11.ll10 ; CHECK: vst [[RES]], 0(%r2)
24 ; CHECK: vst [[RES]], 0(%r2)
Dfp-strict-conv-16.ll22 ; CHECK: vst %v0, 0(%r3)
36 ; CHECK: vst %v0, 0(%r3)
50 ; CHECK: vst %v0, 0(%r3)
64 ; CHECK: vst %v0, 0(%r3)
Dvec-args-02.ll20 ; CHECK-STACK-DAG: vst [[REG1]], 160(%r15)
22 ; CHECK-STACK-DAG: vst [[REG2]], 176(%r15)
Dvec-move-14.ll102 ; CHECK: vst [[REG]], 0(%r3)
114 ; CHECK: vst [[REG]], 0(%r3)
126 ; CHECK: vst [[REG]], 0(%r3)
128 ; CHECK: vst [[REG1]], 0(%r3)
Dfp-strict-round-03.ll37 ; CHECK: vst [[RES]], 0(%r2)
80 ; CHECK: vst [[RES]], 0(%r2)
121 ; CHECK: vst [[RES]], 0(%r2)
161 ; CHECK: vst [[RES]], 0(%r2)
201 ; CHECK: vst [[RES]], 0(%r2)
241 ; CHECK: vst [[RES]], 0(%r2)
/external/llvm-project/llvm/test/CodeGen/VE/VELIntrinsics/
Dvld.ll16 ; CHECK-NEXT: vst %v0, %s1, %s0
20 tail call void asm sideeffect "vst $0, $1, $2", "v,r,r"(<256 x double> %3, i64 %1, i8* %0)
36 ; CHECK-NEXT: vst %v0, %s1, %s0
41 tail call void asm sideeffect "vst $0, $1, $2", "v,r,r"(<256 x double> %5, i64 %1, i8* %0)
56 ; CHECK-NEXT: vst %v0, 8, %s0
60 tail call void asm sideeffect "vst $0, 8, $1", "v,r"(<256 x double> %2, i8* %0)
73 ; CHECK-NEXT: vst %v0, 8, %s0
78 tail call void asm sideeffect "vst $0, 8, $1", "v,r"(<256 x double> %4, i8* %0)
90 ; CHECK-NEXT: vst %v0, %s1, %s0
94 tail call void asm sideeffect "vst $0, $1, $2", "v,r,r"(<256 x double> %3, i64 %1, i8* %0)
[all …]
Dlvlgen.ll7 declare void @llvm.ve.vl.vst.vssl(<256 x double>, i64, i8*, i32)
21 ; CHECK-NEXT: vst %v0, 16, %s3
27 ; CHECK-NEXT: vst %v0, 16, %s3
31 ; CHECK-NEXT: vst %v0, 16, %s3
34 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %l0, i64 16, i8* %Q, i32 %evl)
36 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %l1, i64 16, i8* %Q, i32 %evl2)
38 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %l2, i64 16, i8* %Q, i32 %evl)
52 ; CHECK-NEXT: vst %v0, 16, %s2
54 ; CHECK-NEXT: vst %v0, 16, %s2
56 ; CHECK-NEXT: vst %v0, 16, %s2
[all …]
Dvbrd.ll16 ; CHECK-NEXT: vst %v0, 8, %s1
20 tail call void asm sideeffect "vst ${0:v}, 8, $1", "v,r"(<256 x double> %3, i8* %1)
35 ; CHECK-NEXT: vst %v0, 8, %s1
39 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %4, i64 8, i8* %1, i32 256)
50 declare void @llvm.ve.vl.vst.vssl(<256 x double>, i64, i8*, i32)
68 ; CHECK-NEXT: vst %v0, 8, %s1
74 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %6, i64 8, i8* %1, i32 256)
92 ; CHECK-NEXT: vst %v0, 8, %s1
96 tail call void asm sideeffect "vst ${0:v}, 8, $1", "v,r"(<256 x double> %3, i8* %1)
111 ; CHECK-NEXT: vst %v0, 8, %s1
[all …]
Dvmv.ll16 ; CHECK-NEXT: vst %v0, 8, %s0
20 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %5, i64 8, i8* %0, i32 256)
31 declare void @llvm.ve.vl.vst.vssl(<256 x double>, i64, i8*, i32)
44 ; CHECK-NEXT: vst %v0, 8, %s0
48 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %4, i64 8, i8* %0, i32 256)
66 ; CHECK-NEXT: vst %v0, 8, %s0
70 tail call void @llvm.ve.vl.vst.vssl(<256 x double> %4, i64 8, i8* %0, i32 256)
/external/llvm-project/llvm/test/MC/VE/
DVST.s6 # CHECK-INST: vst %v11, 23, %s12
8 vst %v11, 23, %s12 label
10 # CHECK-INST: vst.nc %vix, 63, %s22
12 vst.nc %vix, 63, %s22
14 # CHECK-INST: vst.ot %v63, -64, %s63
16 vst.ot %v63, -64, %s63
18 # CHECK-INST: vst.nc.ot %v12, %s12, 0
20 vst.nc.ot %v12, %s12, 0
22 # CHECK-INST: vst %v11, 23, %s12
24 vst %v11, 23, %s12, %vm0 label
[all …]
/external/llvm/test/CodeGen/SystemZ/
Dvec-args-06.ll45 ; CHECK: vst [[VTMP]], 128(%r2)
48 ; CHECK: vst [[VTMP]], 112(%r2)
51 ; CHECK: vst [[VTMP]], 96(%r2)
54 ; CHECK: vst [[VTMP]], 80(%r2)
57 ; CHECK: vst [[VTMP]], 64(%r2)
60 ; CHECK: vst [[VTMP]], 48(%r2)
63 ; CHECK: vst [[VTMP]], 32(%r2)
66 ; CHECK: vst [[VTMP]], 16(%r2)
69 ; CHECK: vst [[VTMP]], 0(%r2)
Dvec-move-03.ll8 ; CHECK: vst %v24, 0(%r2)
17 ; CHECK: vst %v24, 0(%r2)
26 ; CHECK: vst %v24, 0(%r2)
35 ; CHECK: vst %v24, 0(%r2)
44 ; CHECK: vst %v24, 0(%r2)
53 ; CHECK: vst %v24, 0(%r2)
62 ; CHECK: vst %v24, 4080(%r2)
72 ; CHECK: vst %v24, 4095(%r2)
84 ; CHECK: vst %v24, 0(%r2)
95 ; CHECK: vst %v24, 0(%r2)
[all …]
Dvec-args-02.ll20 ; CHECK-STACK-DAG: vst [[REG1]], 160(%r15)
22 ; CHECK-STACK-DAG: vst [[REG2]], 176(%r15)
/external/llvm-project/llvm/test/CodeGen/VE/Scalar/
Dinlineasm-vldvst.ll35 ; CHECK-NEXT: vst %v0, %s1, %s0
41 …tail call void asm sideeffect "vst $0, $2, $1", "v,r,r"(<256 x double> %1, i8* %p, i64 %i) nounwind
61 ; CHECK-NEXT: vst %v0, %s1, %s0
64 ; CHECK-NEXT: vst %v1, %s1, %s0
71 …tail call void asm sideeffect "vst $0, $2, $1", "v,r,r"(<256 x double> %1, i8* %p, i64 %i) nounwind
72 …tail call void asm sideeffect "vst $0, $2, $1", "v,r,r"(<256 x double> %2, i8* %p, i64 %i) nounwind
/external/clang/test/Sema/
Dgnu-flags.c154 struct vst { struct
159 struct vst hdr; argument
/external/llvm-project/clang/test/Sema/
Dgnu-flags.c156 struct vst { struct
161 struct vst hdr; argument

12345