1// This file is generated from a similarly-named Perl script in the BoringSSL 2// source tree. Do not edit by hand. 3 4#if !defined(__has_feature) 5#define __has_feature(x) 0 6#endif 7#if __has_feature(memory_sanitizer) && !defined(OPENSSL_NO_ASM) 8#define OPENSSL_NO_ASM 9#endif 10 11#if !defined(OPENSSL_NO_ASM) 12#if defined(__arm__) 13#if defined(BORINGSSL_PREFIX) 14#include <boringssl_prefix_symbols_asm.h> 15#endif 16#include <openssl/arm_arch.h> 17 18@ Silence ARMv8 deprecated IT instruction warnings. This file is used by both 19@ ARMv7 and ARMv8 processors and does not use ARMv8 instructions. (ARMv8 PMULL 20@ instructions are in aesv8-armx.pl.) 21.arch armv7-a 22 23.text 24#if defined(__thumb2__) || defined(__clang__) 25.syntax unified 26#define ldrplb ldrbpl 27#define ldrneb ldrbne 28#endif 29#if defined(__thumb2__) 30.thumb 31#else 32.code 32 33#endif 34#if __ARM_MAX_ARCH__>=7 35.arch armv7-a 36.fpu neon 37 38.globl gcm_init_neon 39.hidden gcm_init_neon 40.type gcm_init_neon,%function 41.align 4 42gcm_init_neon: 43 vld1.64 d7,[r1]! @ load H 44 vmov.i8 q8,#0xe1 45 vld1.64 d6,[r1] 46 vshl.i64 d17,#57 47 vshr.u64 d16,#63 @ t0=0xc2....01 48 vdup.8 q9,d7[7] 49 vshr.u64 d26,d6,#63 50 vshr.s8 q9,#7 @ broadcast carry bit 51 vshl.i64 q3,q3,#1 52 vand q8,q8,q9 53 vorr d7,d26 @ H<<<=1 54 veor q3,q3,q8 @ twisted H 55 vstmia r0,{q3} 56 57 bx lr @ bx lr 58.size gcm_init_neon,.-gcm_init_neon 59 60.globl gcm_gmult_neon 61.hidden gcm_gmult_neon 62.type gcm_gmult_neon,%function 63.align 4 64gcm_gmult_neon: 65 vld1.64 d7,[r0]! @ load Xi 66 vld1.64 d6,[r0]! 67 vmov.i64 d29,#0x0000ffffffffffff 68 vldmia r1,{d26,d27} @ load twisted H 69 vmov.i64 d30,#0x00000000ffffffff 70#ifdef __ARMEL__ 71 vrev64.8 q3,q3 72#endif 73 vmov.i64 d31,#0x000000000000ffff 74 veor d28,d26,d27 @ Karatsuba pre-processing 75 mov r3,#16 76 b .Lgmult_neon 77.size gcm_gmult_neon,.-gcm_gmult_neon 78 79.globl gcm_ghash_neon 80.hidden gcm_ghash_neon 81.type gcm_ghash_neon,%function 82.align 4 83gcm_ghash_neon: 84 vld1.64 d1,[r0]! @ load Xi 85 vld1.64 d0,[r0]! 86 vmov.i64 d29,#0x0000ffffffffffff 87 vldmia r1,{d26,d27} @ load twisted H 88 vmov.i64 d30,#0x00000000ffffffff 89#ifdef __ARMEL__ 90 vrev64.8 q0,q0 91#endif 92 vmov.i64 d31,#0x000000000000ffff 93 veor d28,d26,d27 @ Karatsuba pre-processing 94 95.Loop_neon: 96 vld1.64 d7,[r2]! @ load inp 97 vld1.64 d6,[r2]! 98#ifdef __ARMEL__ 99 vrev64.8 q3,q3 100#endif 101 veor q3,q0 @ inp^=Xi 102.Lgmult_neon: 103 vext.8 d16, d26, d26, #1 @ A1 104 vmull.p8 q8, d16, d6 @ F = A1*B 105 vext.8 d0, d6, d6, #1 @ B1 106 vmull.p8 q0, d26, d0 @ E = A*B1 107 vext.8 d18, d26, d26, #2 @ A2 108 vmull.p8 q9, d18, d6 @ H = A2*B 109 vext.8 d22, d6, d6, #2 @ B2 110 vmull.p8 q11, d26, d22 @ G = A*B2 111 vext.8 d20, d26, d26, #3 @ A3 112 veor q8, q8, q0 @ L = E + F 113 vmull.p8 q10, d20, d6 @ J = A3*B 114 vext.8 d0, d6, d6, #3 @ B3 115 veor q9, q9, q11 @ M = G + H 116 vmull.p8 q0, d26, d0 @ I = A*B3 117 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8 118 vand d17, d17, d29 119 vext.8 d22, d6, d6, #4 @ B4 120 veor d18, d18, d19 @ t1 = (M) (P2 + P3) << 16 121 vand d19, d19, d30 122 vmull.p8 q11, d26, d22 @ K = A*B4 123 veor q10, q10, q0 @ N = I + J 124 veor d16, d16, d17 125 veor d18, d18, d19 126 veor d20, d20, d21 @ t2 = (N) (P4 + P5) << 24 127 vand d21, d21, d31 128 vext.8 q8, q8, q8, #15 129 veor d22, d22, d23 @ t3 = (K) (P6 + P7) << 32 130 vmov.i64 d23, #0 131 vext.8 q9, q9, q9, #14 132 veor d20, d20, d21 133 vmull.p8 q0, d26, d6 @ D = A*B 134 vext.8 q11, q11, q11, #12 135 vext.8 q10, q10, q10, #13 136 veor q8, q8, q9 137 veor q10, q10, q11 138 veor q0, q0, q8 139 veor q0, q0, q10 140 veor d6,d6,d7 @ Karatsuba pre-processing 141 vext.8 d16, d28, d28, #1 @ A1 142 vmull.p8 q8, d16, d6 @ F = A1*B 143 vext.8 d2, d6, d6, #1 @ B1 144 vmull.p8 q1, d28, d2 @ E = A*B1 145 vext.8 d18, d28, d28, #2 @ A2 146 vmull.p8 q9, d18, d6 @ H = A2*B 147 vext.8 d22, d6, d6, #2 @ B2 148 vmull.p8 q11, d28, d22 @ G = A*B2 149 vext.8 d20, d28, d28, #3 @ A3 150 veor q8, q8, q1 @ L = E + F 151 vmull.p8 q10, d20, d6 @ J = A3*B 152 vext.8 d2, d6, d6, #3 @ B3 153 veor q9, q9, q11 @ M = G + H 154 vmull.p8 q1, d28, d2 @ I = A*B3 155 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8 156 vand d17, d17, d29 157 vext.8 d22, d6, d6, #4 @ B4 158 veor d18, d18, d19 @ t1 = (M) (P2 + P3) << 16 159 vand d19, d19, d30 160 vmull.p8 q11, d28, d22 @ K = A*B4 161 veor q10, q10, q1 @ N = I + J 162 veor d16, d16, d17 163 veor d18, d18, d19 164 veor d20, d20, d21 @ t2 = (N) (P4 + P5) << 24 165 vand d21, d21, d31 166 vext.8 q8, q8, q8, #15 167 veor d22, d22, d23 @ t3 = (K) (P6 + P7) << 32 168 vmov.i64 d23, #0 169 vext.8 q9, q9, q9, #14 170 veor d20, d20, d21 171 vmull.p8 q1, d28, d6 @ D = A*B 172 vext.8 q11, q11, q11, #12 173 vext.8 q10, q10, q10, #13 174 veor q8, q8, q9 175 veor q10, q10, q11 176 veor q1, q1, q8 177 veor q1, q1, q10 178 vext.8 d16, d27, d27, #1 @ A1 179 vmull.p8 q8, d16, d7 @ F = A1*B 180 vext.8 d4, d7, d7, #1 @ B1 181 vmull.p8 q2, d27, d4 @ E = A*B1 182 vext.8 d18, d27, d27, #2 @ A2 183 vmull.p8 q9, d18, d7 @ H = A2*B 184 vext.8 d22, d7, d7, #2 @ B2 185 vmull.p8 q11, d27, d22 @ G = A*B2 186 vext.8 d20, d27, d27, #3 @ A3 187 veor q8, q8, q2 @ L = E + F 188 vmull.p8 q10, d20, d7 @ J = A3*B 189 vext.8 d4, d7, d7, #3 @ B3 190 veor q9, q9, q11 @ M = G + H 191 vmull.p8 q2, d27, d4 @ I = A*B3 192 veor d16, d16, d17 @ t0 = (L) (P0 + P1) << 8 193 vand d17, d17, d29 194 vext.8 d22, d7, d7, #4 @ B4 195 veor d18, d18, d19 @ t1 = (M) (P2 + P3) << 16 196 vand d19, d19, d30 197 vmull.p8 q11, d27, d22 @ K = A*B4 198 veor q10, q10, q2 @ N = I + J 199 veor d16, d16, d17 200 veor d18, d18, d19 201 veor d20, d20, d21 @ t2 = (N) (P4 + P5) << 24 202 vand d21, d21, d31 203 vext.8 q8, q8, q8, #15 204 veor d22, d22, d23 @ t3 = (K) (P6 + P7) << 32 205 vmov.i64 d23, #0 206 vext.8 q9, q9, q9, #14 207 veor d20, d20, d21 208 vmull.p8 q2, d27, d7 @ D = A*B 209 vext.8 q11, q11, q11, #12 210 vext.8 q10, q10, q10, #13 211 veor q8, q8, q9 212 veor q10, q10, q11 213 veor q2, q2, q8 214 veor q2, q2, q10 215 veor q1,q1,q0 @ Karatsuba post-processing 216 veor q1,q1,q2 217 veor d1,d1,d2 218 veor d4,d4,d3 @ Xh|Xl - 256-bit result 219 220 @ equivalent of reduction_avx from ghash-x86_64.pl 221 vshl.i64 q9,q0,#57 @ 1st phase 222 vshl.i64 q10,q0,#62 223 veor q10,q10,q9 @ 224 vshl.i64 q9,q0,#63 225 veor q10, q10, q9 @ 226 veor d1,d1,d20 @ 227 veor d4,d4,d21 228 229 vshr.u64 q10,q0,#1 @ 2nd phase 230 veor q2,q2,q0 231 veor q0,q0,q10 @ 232 vshr.u64 q10,q10,#6 233 vshr.u64 q0,q0,#1 @ 234 veor q0,q0,q2 @ 235 veor q0,q0,q10 @ 236 237 subs r3,#16 238 bne .Loop_neon 239 240#ifdef __ARMEL__ 241 vrev64.8 q0,q0 242#endif 243 sub r0,#16 244 vst1.64 d1,[r0]! @ write out Xi 245 vst1.64 d0,[r0] 246 247 bx lr @ bx lr 248.size gcm_ghash_neon,.-gcm_ghash_neon 249#endif 250.byte 71,72,65,83,72,32,102,111,114,32,65,82,77,118,52,47,78,69,79,78,44,32,67,82,89,80,84,79,71,65,77,83,32,98,121,32,60,97,112,112,114,111,64,111,112,101,110,115,115,108,46,111,114,103,62,0 251.align 2 252.align 2 253#endif 254#endif // !OPENSSL_NO_ASM 255.section .note.GNU-stack,"",%progbits 256