1/*===- TableGen'erated file -------------------------------------*- C++ -*-===*\ 2|* *| 3|* Assembly Writer Source Fragment *| 4|* *| 5|* Automatically generated file, do not edit! *| 6|* *| 7\*===----------------------------------------------------------------------===*/ 8 9/// getMnemonic - This method is automatically generated by tablegen 10/// from the instruction set description. 11std::pair<const char *, uint64_t> RISCVInstPrinter::getMnemonic(const MCInst *MI) { 12 13#ifdef __GNUC__ 14#pragma GCC diagnostic push 15#pragma GCC diagnostic ignored "-Woverlength-strings" 16#endif 17 static const char AsmStrs[] = { 18 /* 0 */ "sha512sig0\t\0" 19 /* 12 */ "sha256sig0\t\0" 20 /* 24 */ "sha512sum0\t\0" 21 /* 36 */ "sha256sum0\t\0" 22 /* 48 */ "sm3p0\t\0" 23 /* 55 */ "sha512sig1\t\0" 24 /* 67 */ "sha256sig1\t\0" 25 /* 79 */ "sha512sum1\t\0" 26 /* 91 */ "sha256sum1\t\0" 27 /* 103 */ "sm3p1\t\0" 28 /* 110 */ "vsext.vf2\t\0" 29 /* 121 */ "vzext.vf2\t\0" 30 /* 132 */ "aes64ks2\t\0" 31 /* 142 */ "c.srai64\t\0" 32 /* 152 */ "c.slli64\t\0" 33 /* 162 */ "c.srli64\t\0" 34 /* 172 */ "vsext.vf4\t\0" 35 /* 183 */ "vzext.vf4\t\0" 36 /* 194 */ "xperm4\t\0" 37 /* 202 */ "vsext.vf8\t\0" 38 /* 213 */ "vzext.vf8\t\0" 39 /* 224 */ "xperm8\t\0" 40 /* 232 */ "brev8\t\0" 41 /* 239 */ "lla\t\0" 42 /* 244 */ "sfence.vma\t\0" 43 /* 256 */ "sinval.vma\t\0" 44 /* 268 */ "hfence.gvma\t\0" 45 /* 281 */ "hinval.gvma\t\0" 46 /* 294 */ "hfence.vvma\t\0" 47 /* 307 */ "hinval.vvma\t\0" 48 /* 320 */ "sra\t\0" 49 /* 325 */ "orc.b\t\0" 50 /* 332 */ "sext.b\t\0" 51 /* 340 */ "hlv.b\t\0" 52 /* 347 */ "hsv.b\t\0" 53 /* 354 */ "lb\t\0" 54 /* 358 */ "sb\t\0" 55 /* 362 */ "c.sub\t\0" 56 /* 369 */ "vt.maskc\t\0" 57 /* 379 */ "auipc\t\0" 58 /* 386 */ "csrrc\t\0" 59 /* 393 */ "fsub.d\t\0" 60 /* 401 */ "fmsub.d\t\0" 61 /* 410 */ "fnmsub.d\t\0" 62 /* 420 */ "sc.d\t\0" 63 /* 426 */ "fadd.d\t\0" 64 /* 434 */ "fmadd.d\t\0" 65 /* 443 */ "fnmadd.d\t\0" 66 /* 453 */ "amoadd.d\t\0" 67 /* 463 */ "amoand.d\t\0" 68 /* 473 */ "fle.d\t\0" 69 /* 480 */ "fcvt.h.d\t\0" 70 /* 490 */ "fsgnj.d\t\0" 71 /* 499 */ "fcvt.l.d\t\0" 72 /* 509 */ "fmul.d\t\0" 73 /* 517 */ "fmin.d\t\0" 74 /* 525 */ "amomin.d\t\0" 75 /* 535 */ "fsgnjn.d\t\0" 76 /* 545 */ "amoswap.d\t\0" 77 /* 556 */ "feq.d\t\0" 78 /* 563 */ "lr.d\t\0" 79 /* 569 */ "amoor.d\t\0" 80 /* 578 */ "amoxor.d\t\0" 81 /* 588 */ "fcvt.s.d\t\0" 82 /* 598 */ "fclass.d\t\0" 83 /* 608 */ "flt.d\t\0" 84 /* 615 */ "fsqrt.d\t\0" 85 /* 624 */ "fcvt.lu.d\t\0" 86 /* 635 */ "amominu.d\t\0" 87 /* 646 */ "fcvt.wu.d\t\0" 88 /* 657 */ "amomaxu.d\t\0" 89 /* 668 */ "fdiv.d\t\0" 90 /* 676 */ "hlv.d\t\0" 91 /* 683 */ "hsv.d\t\0" 92 /* 690 */ "fcvt.w.d\t\0" 93 /* 700 */ "fmv.x.d\t\0" 94 /* 709 */ "fmax.d\t\0" 95 /* 717 */ "amomax.d\t\0" 96 /* 727 */ "fsgnjx.d\t\0" 97 /* 737 */ "c.add\t\0" 98 /* 744 */ "sh1add\t\0" 99 /* 752 */ "sh2add\t\0" 100 /* 760 */ "sh3add\t\0" 101 /* 768 */ "sm4ed\t\0" 102 /* 775 */ "la.tls.gd\t\0" 103 /* 786 */ "c.ld\t\0" 104 /* 792 */ "c.fld\t\0" 105 /* 799 */ "c.and\t\0" 106 /* 806 */ "c.sd\t\0" 107 /* 812 */ "c.fsd\t\0" 108 /* 819 */ "fence\t\0" 109 /* 826 */ "bge\t\0" 110 /* 831 */ "la.tls.ie\t\0" 111 /* 842 */ "bne\t\0" 112 /* 847 */ "vfmv.s.f\t\0" 113 /* 857 */ "vfmv.v.f\t\0" 114 /* 867 */ "vfsub.vf\t\0" 115 /* 877 */ "vfmsub.vf\t\0" 116 /* 888 */ "vfnmsub.vf\t\0" 117 /* 900 */ "vfrsub.vf\t\0" 118 /* 911 */ "vfwsub.vf\t\0" 119 /* 922 */ "vfmsac.vf\t\0" 120 /* 933 */ "vfnmsac.vf\t\0" 121 /* 945 */ "vfwnmsac.vf\t\0" 122 /* 958 */ "vfwmsac.vf\t\0" 123 /* 970 */ "vfmacc.vf\t\0" 124 /* 981 */ "vfnmacc.vf\t\0" 125 /* 993 */ "vfwnmacc.vf\t\0" 126 /* 1006 */ "vfwmacc.vf\t\0" 127 /* 1018 */ "vfadd.vf\t\0" 128 /* 1028 */ "vfmadd.vf\t\0" 129 /* 1039 */ "vfnmadd.vf\t\0" 130 /* 1051 */ "vfwadd.vf\t\0" 131 /* 1062 */ "vmfge.vf\t\0" 132 /* 1072 */ "vmfle.vf\t\0" 133 /* 1082 */ "vmfne.vf\t\0" 134 /* 1092 */ "vfsgnj.vf\t\0" 135 /* 1103 */ "vfmul.vf\t\0" 136 /* 1113 */ "vfwmul.vf\t\0" 137 /* 1124 */ "vfmin.vf\t\0" 138 /* 1134 */ "vfsgnjn.vf\t\0" 139 /* 1146 */ "vfslide1down.vf\t\0" 140 /* 1163 */ "vfslide1up.vf\t\0" 141 /* 1178 */ "vmfeq.vf\t\0" 142 /* 1188 */ "vmfgt.vf\t\0" 143 /* 1198 */ "vmflt.vf\t\0" 144 /* 1208 */ "vfdiv.vf\t\0" 145 /* 1218 */ "vfrdiv.vf\t\0" 146 /* 1229 */ "vfmax.vf\t\0" 147 /* 1239 */ "vfsgnjx.vf\t\0" 148 /* 1251 */ "vfwsub.wf\t\0" 149 /* 1262 */ "vfwadd.wf\t\0" 150 /* 1273 */ "fsub.h\t\0" 151 /* 1281 */ "fmsub.h\t\0" 152 /* 1290 */ "fnmsub.h\t\0" 153 /* 1300 */ "fcvt.d.h\t\0" 154 /* 1310 */ "fadd.h\t\0" 155 /* 1318 */ "fmadd.h\t\0" 156 /* 1327 */ "fnmadd.h\t\0" 157 /* 1337 */ "fle.h\t\0" 158 /* 1344 */ "fsgnj.h\t\0" 159 /* 1353 */ "fcvt.l.h\t\0" 160 /* 1363 */ "fmul.h\t\0" 161 /* 1371 */ "fmin.h\t\0" 162 /* 1379 */ "fsgnjn.h\t\0" 163 /* 1389 */ "feq.h\t\0" 164 /* 1396 */ "fcvt.s.h\t\0" 165 /* 1406 */ "fclass.h\t\0" 166 /* 1416 */ "flt.h\t\0" 167 /* 1423 */ "fsqrt.h\t\0" 168 /* 1432 */ "sext.h\t\0" 169 /* 1440 */ "zext.h\t\0" 170 /* 1448 */ "fcvt.lu.h\t\0" 171 /* 1459 */ "fcvt.wu.h\t\0" 172 /* 1470 */ "fdiv.h\t\0" 173 /* 1478 */ "hlv.h\t\0" 174 /* 1485 */ "hsv.h\t\0" 175 /* 1492 */ "fcvt.w.h\t\0" 176 /* 1502 */ "fmv.x.h\t\0" 177 /* 1511 */ "fmax.h\t\0" 178 /* 1519 */ "fsgnjx.h\t\0" 179 /* 1529 */ "sha512sig0h\t\0" 180 /* 1542 */ "sha512sig1h\t\0" 181 /* 1555 */ "packh\t\0" 182 /* 1562 */ "flh\t\0" 183 /* 1567 */ "clmulh\t\0" 184 /* 1575 */ "fsh\t\0" 185 /* 1580 */ "cbo.flush\t\0" 186 /* 1591 */ "fence.i\t\0" 187 /* 1600 */ "prefetch.i\t\0" 188 /* 1612 */ "vmv.v.i\t\0" 189 /* 1621 */ "aes64ks1i\t\0" 190 /* 1632 */ "c.srai\t\0" 191 /* 1640 */ "csrrci\t\0" 192 /* 1648 */ "c.addi\t\0" 193 /* 1656 */ "c.andi\t\0" 194 /* 1664 */ "wfi\t\0" 195 /* 1669 */ "c.li\t\0" 196 /* 1675 */ "c.slli\t\0" 197 /* 1683 */ "c.srli\t\0" 198 /* 1691 */ "vsetivli\t\0" 199 /* 1701 */ "vsetvli\t\0" 200 /* 1710 */ "aes32dsmi\t\0" 201 /* 1721 */ "aes32esmi\t\0" 202 /* 1732 */ "bclri\t\0" 203 /* 1739 */ "rori\t\0" 204 /* 1745 */ "xori\t\0" 205 /* 1751 */ "aes32dsi\t\0" 206 /* 1761 */ "aes32esi\t\0" 207 /* 1771 */ "csrrsi\t\0" 208 /* 1779 */ "bseti\t\0" 209 /* 1786 */ "slti\t\0" 210 /* 1792 */ "bexti\t\0" 211 /* 1799 */ "c.lui\t\0" 212 /* 1806 */ "vssra.vi\t\0" 213 /* 1816 */ "vsra.vi\t\0" 214 /* 1825 */ "vrsub.vi\t\0" 215 /* 1835 */ "vmadc.vi\t\0" 216 /* 1845 */ "vsadd.vi\t\0" 217 /* 1855 */ "vadd.vi\t\0" 218 /* 1864 */ "vand.vi\t\0" 219 /* 1873 */ "vmsge.vi\t\0" 220 /* 1883 */ "vmsle.vi\t\0" 221 /* 1893 */ "vmsne.vi\t\0" 222 /* 1903 */ "vsll.vi\t\0" 223 /* 1912 */ "vssrl.vi\t\0" 224 /* 1922 */ "vsrl.vi\t\0" 225 /* 1931 */ "vslidedown.vi\t\0" 226 /* 1946 */ "vslideup.vi\t\0" 227 /* 1959 */ "vmseq.vi\t\0" 228 /* 1969 */ "vrgather.vi\t\0" 229 /* 1982 */ "vor.vi\t\0" 230 /* 1990 */ "vxor.vi\t\0" 231 /* 1999 */ "vmsgt.vi\t\0" 232 /* 2009 */ "vmslt.vi\t\0" 233 /* 2019 */ "vsaddu.vi\t\0" 234 /* 2030 */ "vmsgeu.vi\t\0" 235 /* 2041 */ "vmsleu.vi\t\0" 236 /* 2052 */ "vmsgtu.vi\t\0" 237 /* 2063 */ "vmsltu.vi\t\0" 238 /* 2074 */ "binvi\t\0" 239 /* 2081 */ "vnsra.wi\t\0" 240 /* 2091 */ "vnsrl.wi\t\0" 241 /* 2101 */ "vnclip.wi\t\0" 242 /* 2112 */ "vnclipu.wi\t\0" 243 /* 2124 */ "csrrwi\t\0" 244 /* 2132 */ "c.j\t\0" 245 /* 2137 */ "c.ebreak\t\0" 246 /* 2147 */ "pack\t\0" 247 /* 2153 */ "fcvt.d.l\t\0" 248 /* 2163 */ "fcvt.h.l\t\0" 249 /* 2173 */ "fcvt.s.l\t\0" 250 /* 2183 */ "sha512sig0l\t\0" 251 /* 2196 */ "sha512sig1l\t\0" 252 /* 2209 */ "c.jal\t\0" 253 /* 2216 */ "cbo.inval\t\0" 254 /* 2227 */ "sfence.w.inval\t\0" 255 /* 2243 */ "tail\t\0" 256 /* 2249 */ "ecall\t\0" 257 /* 2256 */ "sll\t\0" 258 /* 2261 */ "rol\t\0" 259 /* 2266 */ "sc.d.rl\t\0" 260 /* 2275 */ "amoadd.d.rl\t\0" 261 /* 2288 */ "amoand.d.rl\t\0" 262 /* 2301 */ "amomin.d.rl\t\0" 263 /* 2314 */ "amoswap.d.rl\t\0" 264 /* 2328 */ "lr.d.rl\t\0" 265 /* 2337 */ "amoor.d.rl\t\0" 266 /* 2349 */ "amoxor.d.rl\t\0" 267 /* 2362 */ "amominu.d.rl\t\0" 268 /* 2376 */ "amomaxu.d.rl\t\0" 269 /* 2390 */ "amomax.d.rl\t\0" 270 /* 2403 */ "sc.w.rl\t\0" 271 /* 2412 */ "amoadd.w.rl\t\0" 272 /* 2425 */ "amoand.w.rl\t\0" 273 /* 2438 */ "amomin.w.rl\t\0" 274 /* 2451 */ "amoswap.w.rl\t\0" 275 /* 2465 */ "lr.w.rl\t\0" 276 /* 2474 */ "amoor.w.rl\t\0" 277 /* 2486 */ "amoxor.w.rl\t\0" 278 /* 2499 */ "amominu.w.rl\t\0" 279 /* 2513 */ "amomaxu.w.rl\t\0" 280 /* 2527 */ "amomax.w.rl\t\0" 281 /* 2540 */ "sc.d.aqrl\t\0" 282 /* 2551 */ "amoadd.d.aqrl\t\0" 283 /* 2566 */ "amoand.d.aqrl\t\0" 284 /* 2581 */ "amomin.d.aqrl\t\0" 285 /* 2596 */ "amoswap.d.aqrl\t\0" 286 /* 2612 */ "lr.d.aqrl\t\0" 287 /* 2623 */ "amoor.d.aqrl\t\0" 288 /* 2637 */ "amoxor.d.aqrl\t\0" 289 /* 2652 */ "amominu.d.aqrl\t\0" 290 /* 2668 */ "amomaxu.d.aqrl\t\0" 291 /* 2684 */ "amomax.d.aqrl\t\0" 292 /* 2699 */ "sc.w.aqrl\t\0" 293 /* 2710 */ "amoadd.w.aqrl\t\0" 294 /* 2725 */ "amoand.w.aqrl\t\0" 295 /* 2740 */ "amomin.w.aqrl\t\0" 296 /* 2755 */ "amoswap.w.aqrl\t\0" 297 /* 2771 */ "lr.w.aqrl\t\0" 298 /* 2782 */ "amoor.w.aqrl\t\0" 299 /* 2796 */ "amoxor.w.aqrl\t\0" 300 /* 2811 */ "amominu.w.aqrl\t\0" 301 /* 2827 */ "amomaxu.w.aqrl\t\0" 302 /* 2843 */ "amomax.w.aqrl\t\0" 303 /* 2858 */ "srl\t\0" 304 /* 2863 */ "clmul\t\0" 305 /* 2870 */ "vsetvl\t\0" 306 /* 2878 */ "viota.m\t\0" 307 /* 2887 */ "vmsbf.m\t\0" 308 /* 2896 */ "vmsif.m\t\0" 309 /* 2905 */ "vmsof.m\t\0" 310 /* 2914 */ "vcpop.m\t\0" 311 /* 2923 */ "vfirst.m\t\0" 312 /* 2933 */ "rem\t\0" 313 /* 2938 */ "vfmerge.vfm\t\0" 314 /* 2951 */ "aes64im\t\0" 315 /* 2960 */ "vmadc.vim\t\0" 316 /* 2971 */ "vadc.vim\t\0" 317 /* 2981 */ "vmerge.vim\t\0" 318 /* 2993 */ "vmand.mm\t\0" 319 /* 3003 */ "vmnand.mm\t\0" 320 /* 3014 */ "vmandn.mm\t\0" 321 /* 3025 */ "vmorn.mm\t\0" 322 /* 3035 */ "vmor.mm\t\0" 323 /* 3044 */ "vmnor.mm\t\0" 324 /* 3054 */ "vmxnor.mm\t\0" 325 /* 3065 */ "vmxor.mm\t\0" 326 /* 3075 */ "aes64dsm\t\0" 327 /* 3085 */ "aes64esm\t\0" 328 /* 3095 */ "vcompress.vm\t\0" 329 /* 3109 */ "vmsbc.vvm\t\0" 330 /* 3120 */ "vsbc.vvm\t\0" 331 /* 3130 */ "vmadc.vvm\t\0" 332 /* 3141 */ "vadc.vvm\t\0" 333 /* 3151 */ "vmerge.vvm\t\0" 334 /* 3163 */ "vmsbc.vxm\t\0" 335 /* 3174 */ "vsbc.vxm\t\0" 336 /* 3184 */ "vmadc.vxm\t\0" 337 /* 3195 */ "vadc.vxm\t\0" 338 /* 3205 */ "vmerge.vxm\t\0" 339 /* 3217 */ "cbo.clean\t\0" 340 /* 3228 */ "vt.maskcn\t\0" 341 /* 3239 */ "andn\t\0" 342 /* 3245 */ "min\t\0" 343 /* 3250 */ "c.addi4spn\t\0" 344 /* 3262 */ "orn\t\0" 345 /* 3267 */ "cbo.zero\t\0" 346 /* 3277 */ "fence.tso\t\0" 347 /* 3288 */ "wrs.nto\t\0" 348 /* 3297 */ "wrs.sto\t\0" 349 /* 3306 */ "unzip\t\0" 350 /* 3313 */ "c.unimp\t\0" 351 /* 3322 */ "jump\t\0" 352 /* 3328 */ "c.nop\t\0" 353 /* 3335 */ "cpop\t\0" 354 /* 3341 */ "c.addi16sp\t\0" 355 /* 3353 */ "c.ldsp\t\0" 356 /* 3361 */ "c.fldsp\t\0" 357 /* 3370 */ "c.sdsp\t\0" 358 /* 3378 */ "c.fsdsp\t\0" 359 /* 3387 */ "c.lwsp\t\0" 360 /* 3395 */ "c.flwsp\t\0" 361 /* 3404 */ "c.swsp\t\0" 362 /* 3412 */ "c.fswsp\t\0" 363 /* 3421 */ "sc.d.aq\t\0" 364 /* 3430 */ "amoadd.d.aq\t\0" 365 /* 3443 */ "amoand.d.aq\t\0" 366 /* 3456 */ "amomin.d.aq\t\0" 367 /* 3469 */ "amoswap.d.aq\t\0" 368 /* 3483 */ "lr.d.aq\t\0" 369 /* 3492 */ "amoor.d.aq\t\0" 370 /* 3504 */ "amoxor.d.aq\t\0" 371 /* 3517 */ "amominu.d.aq\t\0" 372 /* 3531 */ "amomaxu.d.aq\t\0" 373 /* 3545 */ "amomax.d.aq\t\0" 374 /* 3558 */ "sc.w.aq\t\0" 375 /* 3567 */ "amoadd.w.aq\t\0" 376 /* 3580 */ "amoand.w.aq\t\0" 377 /* 3593 */ "amomin.w.aq\t\0" 378 /* 3606 */ "amoswap.w.aq\t\0" 379 /* 3620 */ "lr.w.aq\t\0" 380 /* 3629 */ "amoor.w.aq\t\0" 381 /* 3641 */ "amoxor.w.aq\t\0" 382 /* 3654 */ "amominu.w.aq\t\0" 383 /* 3668 */ "amomaxu.w.aq\t\0" 384 /* 3682 */ "amomax.w.aq\t\0" 385 /* 3695 */ "beq\t\0" 386 /* 3700 */ "prefetch.r\t\0" 387 /* 3712 */ "sha512sum0r\t\0" 388 /* 3725 */ "sha512sum1r\t\0" 389 /* 3738 */ "sfence.inval.ir\t\0" 390 /* 3755 */ "c.jr\t\0" 391 /* 3761 */ "c.jalr\t\0" 392 /* 3769 */ "bclr\t\0" 393 /* 3775 */ "clmulr\t\0" 394 /* 3783 */ "c.or\t\0" 395 /* 3789 */ "xnor\t\0" 396 /* 3795 */ "ror\t\0" 397 /* 3800 */ "c.xor\t\0" 398 /* 3807 */ "fsub.s\t\0" 399 /* 3815 */ "fmsub.s\t\0" 400 /* 3824 */ "fnmsub.s\t\0" 401 /* 3834 */ "fcvt.d.s\t\0" 402 /* 3844 */ "fadd.s\t\0" 403 /* 3852 */ "fmadd.s\t\0" 404 /* 3861 */ "fnmadd.s\t\0" 405 /* 3871 */ "fle.s\t\0" 406 /* 3878 */ "vfmv.f.s\t\0" 407 /* 3888 */ "fcvt.h.s\t\0" 408 /* 3898 */ "fsgnj.s\t\0" 409 /* 3907 */ "fcvt.l.s\t\0" 410 /* 3917 */ "fmul.s\t\0" 411 /* 3925 */ "fmin.s\t\0" 412 /* 3933 */ "fsgnjn.s\t\0" 413 /* 3943 */ "feq.s\t\0" 414 /* 3950 */ "fclass.s\t\0" 415 /* 3960 */ "flt.s\t\0" 416 /* 3967 */ "fsqrt.s\t\0" 417 /* 3976 */ "fcvt.lu.s\t\0" 418 /* 3987 */ "fcvt.wu.s\t\0" 419 /* 3998 */ "fdiv.s\t\0" 420 /* 4006 */ "fcvt.w.s\t\0" 421 /* 4016 */ "vmv.x.s\t\0" 422 /* 4025 */ "fmax.s\t\0" 423 /* 4033 */ "fsgnjx.s\t\0" 424 /* 4043 */ "aes64ds\t\0" 425 /* 4052 */ "aes64es\t\0" 426 /* 4061 */ "sm4ks\t\0" 427 /* 4068 */ "csrrs\t\0" 428 /* 4075 */ "vredand.vs\t\0" 429 /* 4087 */ "vredsum.vs\t\0" 430 /* 4099 */ "vwredsum.vs\t\0" 431 /* 4112 */ "vfredosum.vs\t\0" 432 /* 4126 */ "vfwredosum.vs\t\0" 433 /* 4141 */ "vfredusum.vs\t\0" 434 /* 4155 */ "vfwredusum.vs\t\0" 435 /* 4170 */ "vfredmin.vs\t\0" 436 /* 4183 */ "vredmin.vs\t\0" 437 /* 4195 */ "vredor.vs\t\0" 438 /* 4206 */ "vredxor.vs\t\0" 439 /* 4218 */ "vwredsumu.vs\t\0" 440 /* 4232 */ "vredminu.vs\t\0" 441 /* 4245 */ "vredmaxu.vs\t\0" 442 /* 4258 */ "vfredmax.vs\t\0" 443 /* 4271 */ "vredmax.vs\t\0" 444 /* 4283 */ "dret\t\0" 445 /* 4289 */ "mret\t\0" 446 /* 4295 */ "sret\t\0" 447 /* 4301 */ "uret\t\0" 448 /* 4307 */ "bset\t\0" 449 /* 4313 */ "blt\t\0" 450 /* 4318 */ "slt\t\0" 451 /* 4323 */ "bext\t\0" 452 /* 4329 */ "hlv.bu\t\0" 453 /* 4337 */ "lbu\t\0" 454 /* 4342 */ "bgeu\t\0" 455 /* 4348 */ "hlv.hu\t\0" 456 /* 4356 */ "hlvx.hu\t\0" 457 /* 4365 */ "mulhu\t\0" 458 /* 4372 */ "sltiu\t\0" 459 /* 4379 */ "fcvt.d.lu\t\0" 460 /* 4390 */ "fcvt.h.lu\t\0" 461 /* 4401 */ "fcvt.s.lu\t\0" 462 /* 4412 */ "remu\t\0" 463 /* 4418 */ "minu\t\0" 464 /* 4424 */ "mulhsu\t\0" 465 /* 4432 */ "bltu\t\0" 466 /* 4438 */ "sltu\t\0" 467 /* 4444 */ "divu\t\0" 468 /* 4450 */ "fcvt.d.wu\t\0" 469 /* 4461 */ "fcvt.h.wu\t\0" 470 /* 4472 */ "fcvt.s.wu\t\0" 471 /* 4483 */ "hlv.wu\t\0" 472 /* 4491 */ "hlvx.wu\t\0" 473 /* 4500 */ "lwu\t\0" 474 /* 4505 */ "maxu\t\0" 475 /* 4511 */ "vlseg2e32.v\t\0" 476 /* 4524 */ "vlsseg2e32.v\t\0" 477 /* 4538 */ "vssseg2e32.v\t\0" 478 /* 4552 */ "vsseg2e32.v\t\0" 479 /* 4565 */ "vlseg3e32.v\t\0" 480 /* 4578 */ "vlsseg3e32.v\t\0" 481 /* 4592 */ "vssseg3e32.v\t\0" 482 /* 4606 */ "vsseg3e32.v\t\0" 483 /* 4619 */ "vlseg4e32.v\t\0" 484 /* 4632 */ "vlsseg4e32.v\t\0" 485 /* 4646 */ "vssseg4e32.v\t\0" 486 /* 4660 */ "vsseg4e32.v\t\0" 487 /* 4673 */ "vlseg5e32.v\t\0" 488 /* 4686 */ "vlsseg5e32.v\t\0" 489 /* 4700 */ "vssseg5e32.v\t\0" 490 /* 4714 */ "vsseg5e32.v\t\0" 491 /* 4727 */ "vlseg6e32.v\t\0" 492 /* 4740 */ "vlsseg6e32.v\t\0" 493 /* 4754 */ "vssseg6e32.v\t\0" 494 /* 4768 */ "vsseg6e32.v\t\0" 495 /* 4781 */ "vlseg7e32.v\t\0" 496 /* 4794 */ "vlsseg7e32.v\t\0" 497 /* 4808 */ "vssseg7e32.v\t\0" 498 /* 4822 */ "vsseg7e32.v\t\0" 499 /* 4835 */ "vlseg8e32.v\t\0" 500 /* 4848 */ "vlsseg8e32.v\t\0" 501 /* 4862 */ "vssseg8e32.v\t\0" 502 /* 4876 */ "vsseg8e32.v\t\0" 503 /* 4889 */ "vle32.v\t\0" 504 /* 4898 */ "vl1re32.v\t\0" 505 /* 4909 */ "vl2re32.v\t\0" 506 /* 4920 */ "vl4re32.v\t\0" 507 /* 4931 */ "vl8re32.v\t\0" 508 /* 4942 */ "vlse32.v\t\0" 509 /* 4952 */ "vsse32.v\t\0" 510 /* 4962 */ "vse32.v\t\0" 511 /* 4971 */ "vloxseg2ei32.v\t\0" 512 /* 4987 */ "vsoxseg2ei32.v\t\0" 513 /* 5003 */ "vluxseg2ei32.v\t\0" 514 /* 5019 */ "vsuxseg2ei32.v\t\0" 515 /* 5035 */ "vloxseg3ei32.v\t\0" 516 /* 5051 */ "vsoxseg3ei32.v\t\0" 517 /* 5067 */ "vluxseg3ei32.v\t\0" 518 /* 5083 */ "vsuxseg3ei32.v\t\0" 519 /* 5099 */ "vloxseg4ei32.v\t\0" 520 /* 5115 */ "vsoxseg4ei32.v\t\0" 521 /* 5131 */ "vluxseg4ei32.v\t\0" 522 /* 5147 */ "vsuxseg4ei32.v\t\0" 523 /* 5163 */ "vloxseg5ei32.v\t\0" 524 /* 5179 */ "vsoxseg5ei32.v\t\0" 525 /* 5195 */ "vluxseg5ei32.v\t\0" 526 /* 5211 */ "vsuxseg5ei32.v\t\0" 527 /* 5227 */ "vloxseg6ei32.v\t\0" 528 /* 5243 */ "vsoxseg6ei32.v\t\0" 529 /* 5259 */ "vluxseg6ei32.v\t\0" 530 /* 5275 */ "vsuxseg6ei32.v\t\0" 531 /* 5291 */ "vloxseg7ei32.v\t\0" 532 /* 5307 */ "vsoxseg7ei32.v\t\0" 533 /* 5323 */ "vluxseg7ei32.v\t\0" 534 /* 5339 */ "vsuxseg7ei32.v\t\0" 535 /* 5355 */ "vloxseg8ei32.v\t\0" 536 /* 5371 */ "vsoxseg8ei32.v\t\0" 537 /* 5387 */ "vluxseg8ei32.v\t\0" 538 /* 5403 */ "vsuxseg8ei32.v\t\0" 539 /* 5419 */ "vloxei32.v\t\0" 540 /* 5431 */ "vsoxei32.v\t\0" 541 /* 5443 */ "vluxei32.v\t\0" 542 /* 5455 */ "vsuxei32.v\t\0" 543 /* 5467 */ "vlseg2e64.v\t\0" 544 /* 5480 */ "vlsseg2e64.v\t\0" 545 /* 5494 */ "vssseg2e64.v\t\0" 546 /* 5508 */ "vsseg2e64.v\t\0" 547 /* 5521 */ "vlseg3e64.v\t\0" 548 /* 5534 */ "vlsseg3e64.v\t\0" 549 /* 5548 */ "vssseg3e64.v\t\0" 550 /* 5562 */ "vsseg3e64.v\t\0" 551 /* 5575 */ "vlseg4e64.v\t\0" 552 /* 5588 */ "vlsseg4e64.v\t\0" 553 /* 5602 */ "vssseg4e64.v\t\0" 554 /* 5616 */ "vsseg4e64.v\t\0" 555 /* 5629 */ "vlseg5e64.v\t\0" 556 /* 5642 */ "vlsseg5e64.v\t\0" 557 /* 5656 */ "vssseg5e64.v\t\0" 558 /* 5670 */ "vsseg5e64.v\t\0" 559 /* 5683 */ "vlseg6e64.v\t\0" 560 /* 5696 */ "vlsseg6e64.v\t\0" 561 /* 5710 */ "vssseg6e64.v\t\0" 562 /* 5724 */ "vsseg6e64.v\t\0" 563 /* 5737 */ "vlseg7e64.v\t\0" 564 /* 5750 */ "vlsseg7e64.v\t\0" 565 /* 5764 */ "vssseg7e64.v\t\0" 566 /* 5778 */ "vsseg7e64.v\t\0" 567 /* 5791 */ "vlseg8e64.v\t\0" 568 /* 5804 */ "vlsseg8e64.v\t\0" 569 /* 5818 */ "vssseg8e64.v\t\0" 570 /* 5832 */ "vsseg8e64.v\t\0" 571 /* 5845 */ "vle64.v\t\0" 572 /* 5854 */ "vl1re64.v\t\0" 573 /* 5865 */ "vl2re64.v\t\0" 574 /* 5876 */ "vl4re64.v\t\0" 575 /* 5887 */ "vl8re64.v\t\0" 576 /* 5898 */ "vlse64.v\t\0" 577 /* 5908 */ "vsse64.v\t\0" 578 /* 5918 */ "vse64.v\t\0" 579 /* 5927 */ "vloxseg2ei64.v\t\0" 580 /* 5943 */ "vsoxseg2ei64.v\t\0" 581 /* 5959 */ "vluxseg2ei64.v\t\0" 582 /* 5975 */ "vsuxseg2ei64.v\t\0" 583 /* 5991 */ "vloxseg3ei64.v\t\0" 584 /* 6007 */ "vsoxseg3ei64.v\t\0" 585 /* 6023 */ "vluxseg3ei64.v\t\0" 586 /* 6039 */ "vsuxseg3ei64.v\t\0" 587 /* 6055 */ "vloxseg4ei64.v\t\0" 588 /* 6071 */ "vsoxseg4ei64.v\t\0" 589 /* 6087 */ "vluxseg4ei64.v\t\0" 590 /* 6103 */ "vsuxseg4ei64.v\t\0" 591 /* 6119 */ "vloxseg5ei64.v\t\0" 592 /* 6135 */ "vsoxseg5ei64.v\t\0" 593 /* 6151 */ "vluxseg5ei64.v\t\0" 594 /* 6167 */ "vsuxseg5ei64.v\t\0" 595 /* 6183 */ "vloxseg6ei64.v\t\0" 596 /* 6199 */ "vsoxseg6ei64.v\t\0" 597 /* 6215 */ "vluxseg6ei64.v\t\0" 598 /* 6231 */ "vsuxseg6ei64.v\t\0" 599 /* 6247 */ "vloxseg7ei64.v\t\0" 600 /* 6263 */ "vsoxseg7ei64.v\t\0" 601 /* 6279 */ "vluxseg7ei64.v\t\0" 602 /* 6295 */ "vsuxseg7ei64.v\t\0" 603 /* 6311 */ "vloxseg8ei64.v\t\0" 604 /* 6327 */ "vsoxseg8ei64.v\t\0" 605 /* 6343 */ "vluxseg8ei64.v\t\0" 606 /* 6359 */ "vsuxseg8ei64.v\t\0" 607 /* 6375 */ "vloxei64.v\t\0" 608 /* 6387 */ "vsoxei64.v\t\0" 609 /* 6399 */ "vluxei64.v\t\0" 610 /* 6411 */ "vsuxei64.v\t\0" 611 /* 6423 */ "vlseg2e16.v\t\0" 612 /* 6436 */ "vlsseg2e16.v\t\0" 613 /* 6450 */ "vssseg2e16.v\t\0" 614 /* 6464 */ "vsseg2e16.v\t\0" 615 /* 6477 */ "vlseg3e16.v\t\0" 616 /* 6490 */ "vlsseg3e16.v\t\0" 617 /* 6504 */ "vssseg3e16.v\t\0" 618 /* 6518 */ "vsseg3e16.v\t\0" 619 /* 6531 */ "vlseg4e16.v\t\0" 620 /* 6544 */ "vlsseg4e16.v\t\0" 621 /* 6558 */ "vssseg4e16.v\t\0" 622 /* 6572 */ "vsseg4e16.v\t\0" 623 /* 6585 */ "vlseg5e16.v\t\0" 624 /* 6598 */ "vlsseg5e16.v\t\0" 625 /* 6612 */ "vssseg5e16.v\t\0" 626 /* 6626 */ "vsseg5e16.v\t\0" 627 /* 6639 */ "vlseg6e16.v\t\0" 628 /* 6652 */ "vlsseg6e16.v\t\0" 629 /* 6666 */ "vssseg6e16.v\t\0" 630 /* 6680 */ "vsseg6e16.v\t\0" 631 /* 6693 */ "vlseg7e16.v\t\0" 632 /* 6706 */ "vlsseg7e16.v\t\0" 633 /* 6720 */ "vssseg7e16.v\t\0" 634 /* 6734 */ "vsseg7e16.v\t\0" 635 /* 6747 */ "vlseg8e16.v\t\0" 636 /* 6760 */ "vlsseg8e16.v\t\0" 637 /* 6774 */ "vssseg8e16.v\t\0" 638 /* 6788 */ "vsseg8e16.v\t\0" 639 /* 6801 */ "vle16.v\t\0" 640 /* 6810 */ "vl1re16.v\t\0" 641 /* 6821 */ "vl2re16.v\t\0" 642 /* 6832 */ "vl4re16.v\t\0" 643 /* 6843 */ "vl8re16.v\t\0" 644 /* 6854 */ "vlse16.v\t\0" 645 /* 6864 */ "vsse16.v\t\0" 646 /* 6874 */ "vse16.v\t\0" 647 /* 6883 */ "vloxseg2ei16.v\t\0" 648 /* 6899 */ "vsoxseg2ei16.v\t\0" 649 /* 6915 */ "vluxseg2ei16.v\t\0" 650 /* 6931 */ "vsuxseg2ei16.v\t\0" 651 /* 6947 */ "vloxseg3ei16.v\t\0" 652 /* 6963 */ "vsoxseg3ei16.v\t\0" 653 /* 6979 */ "vluxseg3ei16.v\t\0" 654 /* 6995 */ "vsuxseg3ei16.v\t\0" 655 /* 7011 */ "vloxseg4ei16.v\t\0" 656 /* 7027 */ "vsoxseg4ei16.v\t\0" 657 /* 7043 */ "vluxseg4ei16.v\t\0" 658 /* 7059 */ "vsuxseg4ei16.v\t\0" 659 /* 7075 */ "vloxseg5ei16.v\t\0" 660 /* 7091 */ "vsoxseg5ei16.v\t\0" 661 /* 7107 */ "vluxseg5ei16.v\t\0" 662 /* 7123 */ "vsuxseg5ei16.v\t\0" 663 /* 7139 */ "vloxseg6ei16.v\t\0" 664 /* 7155 */ "vsoxseg6ei16.v\t\0" 665 /* 7171 */ "vluxseg6ei16.v\t\0" 666 /* 7187 */ "vsuxseg6ei16.v\t\0" 667 /* 7203 */ "vloxseg7ei16.v\t\0" 668 /* 7219 */ "vsoxseg7ei16.v\t\0" 669 /* 7235 */ "vluxseg7ei16.v\t\0" 670 /* 7251 */ "vsuxseg7ei16.v\t\0" 671 /* 7267 */ "vloxseg8ei16.v\t\0" 672 /* 7283 */ "vsoxseg8ei16.v\t\0" 673 /* 7299 */ "vluxseg8ei16.v\t\0" 674 /* 7315 */ "vsuxseg8ei16.v\t\0" 675 /* 7331 */ "vloxei16.v\t\0" 676 /* 7343 */ "vsoxei16.v\t\0" 677 /* 7355 */ "vluxei16.v\t\0" 678 /* 7367 */ "vsuxei16.v\t\0" 679 /* 7379 */ "vfrec7.v\t\0" 680 /* 7389 */ "vfrsqrt7.v\t\0" 681 /* 7401 */ "vlseg2e8.v\t\0" 682 /* 7413 */ "vlsseg2e8.v\t\0" 683 /* 7426 */ "vssseg2e8.v\t\0" 684 /* 7439 */ "vsseg2e8.v\t\0" 685 /* 7451 */ "vlseg3e8.v\t\0" 686 /* 7463 */ "vlsseg3e8.v\t\0" 687 /* 7476 */ "vssseg3e8.v\t\0" 688 /* 7489 */ "vsseg3e8.v\t\0" 689 /* 7501 */ "vlseg4e8.v\t\0" 690 /* 7513 */ "vlsseg4e8.v\t\0" 691 /* 7526 */ "vssseg4e8.v\t\0" 692 /* 7539 */ "vsseg4e8.v\t\0" 693 /* 7551 */ "vlseg5e8.v\t\0" 694 /* 7563 */ "vlsseg5e8.v\t\0" 695 /* 7576 */ "vssseg5e8.v\t\0" 696 /* 7589 */ "vsseg5e8.v\t\0" 697 /* 7601 */ "vlseg6e8.v\t\0" 698 /* 7613 */ "vlsseg6e8.v\t\0" 699 /* 7626 */ "vssseg6e8.v\t\0" 700 /* 7639 */ "vsseg6e8.v\t\0" 701 /* 7651 */ "vlseg7e8.v\t\0" 702 /* 7663 */ "vlsseg7e8.v\t\0" 703 /* 7676 */ "vssseg7e8.v\t\0" 704 /* 7689 */ "vsseg7e8.v\t\0" 705 /* 7701 */ "vlseg8e8.v\t\0" 706 /* 7713 */ "vlsseg8e8.v\t\0" 707 /* 7726 */ "vssseg8e8.v\t\0" 708 /* 7739 */ "vsseg8e8.v\t\0" 709 /* 7751 */ "vle8.v\t\0" 710 /* 7759 */ "vl1re8.v\t\0" 711 /* 7769 */ "vl2re8.v\t\0" 712 /* 7779 */ "vl4re8.v\t\0" 713 /* 7789 */ "vl8re8.v\t\0" 714 /* 7799 */ "vlse8.v\t\0" 715 /* 7808 */ "vsse8.v\t\0" 716 /* 7817 */ "vse8.v\t\0" 717 /* 7825 */ "vloxseg2ei8.v\t\0" 718 /* 7840 */ "vsoxseg2ei8.v\t\0" 719 /* 7855 */ "vluxseg2ei8.v\t\0" 720 /* 7870 */ "vsuxseg2ei8.v\t\0" 721 /* 7885 */ "vloxseg3ei8.v\t\0" 722 /* 7900 */ "vsoxseg3ei8.v\t\0" 723 /* 7915 */ "vluxseg3ei8.v\t\0" 724 /* 7930 */ "vsuxseg3ei8.v\t\0" 725 /* 7945 */ "vloxseg4ei8.v\t\0" 726 /* 7960 */ "vsoxseg4ei8.v\t\0" 727 /* 7975 */ "vluxseg4ei8.v\t\0" 728 /* 7990 */ "vsuxseg4ei8.v\t\0" 729 /* 8005 */ "vloxseg5ei8.v\t\0" 730 /* 8020 */ "vsoxseg5ei8.v\t\0" 731 /* 8035 */ "vluxseg5ei8.v\t\0" 732 /* 8050 */ "vsuxseg5ei8.v\t\0" 733 /* 8065 */ "vloxseg6ei8.v\t\0" 734 /* 8080 */ "vsoxseg6ei8.v\t\0" 735 /* 8095 */ "vluxseg6ei8.v\t\0" 736 /* 8110 */ "vsuxseg6ei8.v\t\0" 737 /* 8125 */ "vloxseg7ei8.v\t\0" 738 /* 8140 */ "vsoxseg7ei8.v\t\0" 739 /* 8155 */ "vluxseg7ei8.v\t\0" 740 /* 8170 */ "vsuxseg7ei8.v\t\0" 741 /* 8185 */ "vloxseg8ei8.v\t\0" 742 /* 8200 */ "vsoxseg8ei8.v\t\0" 743 /* 8215 */ "vluxseg8ei8.v\t\0" 744 /* 8230 */ "vsuxseg8ei8.v\t\0" 745 /* 8245 */ "vloxei8.v\t\0" 746 /* 8256 */ "vsoxei8.v\t\0" 747 /* 8267 */ "vluxei8.v\t\0" 748 /* 8278 */ "vsuxei8.v\t\0" 749 /* 8289 */ "vid.v\t\0" 750 /* 8296 */ "vfwcvt.f.f.v\t\0" 751 /* 8310 */ "vfcvt.xu.f.v\t\0" 752 /* 8324 */ "vfwcvt.xu.f.v\t\0" 753 /* 8339 */ "vfcvt.rtz.xu.f.v\t\0" 754 /* 8357 */ "vfwcvt.rtz.xu.f.v\t\0" 755 /* 8376 */ "vfcvt.x.f.v\t\0" 756 /* 8389 */ "vfwcvt.x.f.v\t\0" 757 /* 8403 */ "vfcvt.rtz.x.f.v\t\0" 758 /* 8420 */ "vfwcvt.rtz.x.f.v\t\0" 759 /* 8438 */ "vlseg2e32ff.v\t\0" 760 /* 8453 */ "vlseg3e32ff.v\t\0" 761 /* 8468 */ "vlseg4e32ff.v\t\0" 762 /* 8483 */ "vlseg5e32ff.v\t\0" 763 /* 8498 */ "vlseg6e32ff.v\t\0" 764 /* 8513 */ "vlseg7e32ff.v\t\0" 765 /* 8528 */ "vlseg8e32ff.v\t\0" 766 /* 8543 */ "vle32ff.v\t\0" 767 /* 8554 */ "vlseg2e64ff.v\t\0" 768 /* 8569 */ "vlseg3e64ff.v\t\0" 769 /* 8584 */ "vlseg4e64ff.v\t\0" 770 /* 8599 */ "vlseg5e64ff.v\t\0" 771 /* 8614 */ "vlseg6e64ff.v\t\0" 772 /* 8629 */ "vlseg7e64ff.v\t\0" 773 /* 8644 */ "vlseg8e64ff.v\t\0" 774 /* 8659 */ "vle64ff.v\t\0" 775 /* 8670 */ "vlseg2e16ff.v\t\0" 776 /* 8685 */ "vlseg3e16ff.v\t\0" 777 /* 8700 */ "vlseg4e16ff.v\t\0" 778 /* 8715 */ "vlseg5e16ff.v\t\0" 779 /* 8730 */ "vlseg6e16ff.v\t\0" 780 /* 8745 */ "vlseg7e16ff.v\t\0" 781 /* 8760 */ "vlseg8e16ff.v\t\0" 782 /* 8775 */ "vle16ff.v\t\0" 783 /* 8786 */ "vlseg2e8ff.v\t\0" 784 /* 8800 */ "vlseg3e8ff.v\t\0" 785 /* 8814 */ "vlseg4e8ff.v\t\0" 786 /* 8828 */ "vlseg5e8ff.v\t\0" 787 /* 8842 */ "vlseg6e8ff.v\t\0" 788 /* 8856 */ "vlseg7e8ff.v\t\0" 789 /* 8870 */ "vlseg8e8ff.v\t\0" 790 /* 8884 */ "vle8ff.v\t\0" 791 /* 8894 */ "vlm.v\t\0" 792 /* 8901 */ "vsm.v\t\0" 793 /* 8908 */ "vs1r.v\t\0" 794 /* 8916 */ "vmv1r.v\t\0" 795 /* 8925 */ "vs2r.v\t\0" 796 /* 8933 */ "vmv2r.v\t\0" 797 /* 8942 */ "vs4r.v\t\0" 798 /* 8950 */ "vmv4r.v\t\0" 799 /* 8959 */ "vs8r.v\t\0" 800 /* 8967 */ "vmv8r.v\t\0" 801 /* 8976 */ "vfclass.v\t\0" 802 /* 8987 */ "vfsqrt.v\t\0" 803 /* 8997 */ "vfcvt.f.xu.v\t\0" 804 /* 9011 */ "vfwcvt.f.xu.v\t\0" 805 /* 9026 */ "vmv.v.v\t\0" 806 /* 9035 */ "vfcvt.f.x.v\t\0" 807 /* 9048 */ "vfwcvt.f.x.v\t\0" 808 /* 9062 */ "div\t\0" 809 /* 9067 */ "c.mv\t\0" 810 /* 9073 */ "binv\t\0" 811 /* 9079 */ "vrgatherei16.vv\t\0" 812 /* 9096 */ "th.vmaqa.vv\t\0" 813 /* 9109 */ "vssra.vv\t\0" 814 /* 9119 */ "vsra.vv\t\0" 815 /* 9128 */ "vasub.vv\t\0" 816 /* 9138 */ "vfsub.vv\t\0" 817 /* 9148 */ "vfmsub.vv\t\0" 818 /* 9159 */ "vfnmsub.vv\t\0" 819 /* 9171 */ "vnmsub.vv\t\0" 820 /* 9182 */ "vssub.vv\t\0" 821 /* 9192 */ "vsub.vv\t\0" 822 /* 9201 */ "vfwsub.vv\t\0" 823 /* 9212 */ "vwsub.vv\t\0" 824 /* 9222 */ "vfmsac.vv\t\0" 825 /* 9233 */ "vfnmsac.vv\t\0" 826 /* 9245 */ "vnmsac.vv\t\0" 827 /* 9256 */ "vfwnmsac.vv\t\0" 828 /* 9269 */ "vfwmsac.vv\t\0" 829 /* 9281 */ "vmsbc.vv\t\0" 830 /* 9291 */ "vfmacc.vv\t\0" 831 /* 9302 */ "vfnmacc.vv\t\0" 832 /* 9314 */ "vfwnmacc.vv\t\0" 833 /* 9327 */ "vmacc.vv\t\0" 834 /* 9337 */ "vfwmacc.vv\t\0" 835 /* 9349 */ "vwmacc.vv\t\0" 836 /* 9360 */ "vmadc.vv\t\0" 837 /* 9370 */ "vaadd.vv\t\0" 838 /* 9380 */ "vfadd.vv\t\0" 839 /* 9390 */ "vfmadd.vv\t\0" 840 /* 9401 */ "vfnmadd.vv\t\0" 841 /* 9413 */ "vmadd.vv\t\0" 842 /* 9423 */ "vsadd.vv\t\0" 843 /* 9433 */ "vadd.vv\t\0" 844 /* 9442 */ "vfwadd.vv\t\0" 845 /* 9453 */ "vwadd.vv\t\0" 846 /* 9463 */ "vand.vv\t\0" 847 /* 9472 */ "vmfle.vv\t\0" 848 /* 9482 */ "vmsle.vv\t\0" 849 /* 9492 */ "vmfne.vv\t\0" 850 /* 9502 */ "vmsne.vv\t\0" 851 /* 9512 */ "vmulh.vv\t\0" 852 /* 9522 */ "vfsgnj.vv\t\0" 853 /* 9533 */ "vsll.vv\t\0" 854 /* 9542 */ "vssrl.vv\t\0" 855 /* 9552 */ "vsrl.vv\t\0" 856 /* 9561 */ "vfmul.vv\t\0" 857 /* 9571 */ "vsmul.vv\t\0" 858 /* 9581 */ "vmul.vv\t\0" 859 /* 9590 */ "vfwmul.vv\t\0" 860 /* 9601 */ "vwmul.vv\t\0" 861 /* 9611 */ "vrem.vv\t\0" 862 /* 9620 */ "vfmin.vv\t\0" 863 /* 9630 */ "vmin.vv\t\0" 864 /* 9639 */ "vfsgnjn.vv\t\0" 865 /* 9651 */ "vmfeq.vv\t\0" 866 /* 9661 */ "vmseq.vv\t\0" 867 /* 9671 */ "vrgather.vv\t\0" 868 /* 9684 */ "vor.vv\t\0" 869 /* 9692 */ "vxor.vv\t\0" 870 /* 9701 */ "vmflt.vv\t\0" 871 /* 9711 */ "vmslt.vv\t\0" 872 /* 9721 */ "th.vmaqau.vv\t\0" 873 /* 9735 */ "vasubu.vv\t\0" 874 /* 9746 */ "vssubu.vv\t\0" 875 /* 9757 */ "vwsubu.vv\t\0" 876 /* 9768 */ "vwmaccu.vv\t\0" 877 /* 9780 */ "vaaddu.vv\t\0" 878 /* 9791 */ "vsaddu.vv\t\0" 879 /* 9802 */ "vwaddu.vv\t\0" 880 /* 9813 */ "vmsleu.vv\t\0" 881 /* 9824 */ "vmulhu.vv\t\0" 882 /* 9835 */ "vwmulu.vv\t\0" 883 /* 9846 */ "vremu.vv\t\0" 884 /* 9856 */ "vminu.vv\t\0" 885 /* 9866 */ "th.vmaqasu.vv\t\0" 886 /* 9881 */ "vwmaccsu.vv\t\0" 887 /* 9894 */ "vmulhsu.vv\t\0" 888 /* 9906 */ "vwmulsu.vv\t\0" 889 /* 9918 */ "vmsltu.vv\t\0" 890 /* 9929 */ "vdivu.vv\t\0" 891 /* 9939 */ "vmaxu.vv\t\0" 892 /* 9949 */ "vfdiv.vv\t\0" 893 /* 9959 */ "vdiv.vv\t\0" 894 /* 9968 */ "vfmax.vv\t\0" 895 /* 9978 */ "vmax.vv\t\0" 896 /* 9987 */ "vfsgnjx.vv\t\0" 897 /* 9999 */ "vnsra.wv\t\0" 898 /* 10009 */ "vfwsub.wv\t\0" 899 /* 10020 */ "vwsub.wv\t\0" 900 /* 10030 */ "vfwadd.wv\t\0" 901 /* 10041 */ "vwadd.wv\t\0" 902 /* 10051 */ "vnsrl.wv\t\0" 903 /* 10061 */ "vnclip.wv\t\0" 904 /* 10072 */ "vwsubu.wv\t\0" 905 /* 10083 */ "vwaddu.wv\t\0" 906 /* 10094 */ "vnclipu.wv\t\0" 907 /* 10106 */ "sc.w\t\0" 908 /* 10112 */ "fcvt.d.w\t\0" 909 /* 10122 */ "amoadd.w\t\0" 910 /* 10132 */ "amoand.w\t\0" 911 /* 10142 */ "vfncvt.rod.f.f.w\t\0" 912 /* 10160 */ "vfncvt.f.f.w\t\0" 913 /* 10174 */ "vfncvt.xu.f.w\t\0" 914 /* 10189 */ "vfncvt.rtz.xu.f.w\t\0" 915 /* 10208 */ "vfncvt.x.f.w\t\0" 916 /* 10222 */ "vfncvt.rtz.x.f.w\t\0" 917 /* 10240 */ "fcvt.h.w\t\0" 918 /* 10250 */ "prefetch.w\t\0" 919 /* 10262 */ "amomin.w\t\0" 920 /* 10272 */ "amoswap.w\t\0" 921 /* 10283 */ "lr.w\t\0" 922 /* 10289 */ "amoor.w\t\0" 923 /* 10298 */ "amoxor.w\t\0" 924 /* 10308 */ "fcvt.s.w\t\0" 925 /* 10318 */ "zext.w\t\0" 926 /* 10326 */ "amominu.w\t\0" 927 /* 10337 */ "vfncvt.f.xu.w\t\0" 928 /* 10352 */ "amomaxu.w\t\0" 929 /* 10363 */ "hlv.w\t\0" 930 /* 10370 */ "hsv.w\t\0" 931 /* 10377 */ "vfncvt.f.x.w\t\0" 932 /* 10391 */ "fmv.x.w\t\0" 933 /* 10400 */ "amomax.w\t\0" 934 /* 10410 */ "sraw\t\0" 935 /* 10416 */ "c.subw\t\0" 936 /* 10424 */ "c.addw\t\0" 937 /* 10432 */ "sraiw\t\0" 938 /* 10439 */ "c.addiw\t\0" 939 /* 10448 */ "slliw\t\0" 940 /* 10455 */ "srliw\t\0" 941 /* 10462 */ "roriw\t\0" 942 /* 10469 */ "packw\t\0" 943 /* 10476 */ "c.lw\t\0" 944 /* 10482 */ "c.flw\t\0" 945 /* 10489 */ "sllw\t\0" 946 /* 10495 */ "rolw\t\0" 947 /* 10501 */ "srlw\t\0" 948 /* 10507 */ "mulw\t\0" 949 /* 10513 */ "remw\t\0" 950 /* 10519 */ "cpopw\t\0" 951 /* 10526 */ "rorw\t\0" 952 /* 10532 */ "csrrw\t\0" 953 /* 10539 */ "c.sw\t\0" 954 /* 10545 */ "c.fsw\t\0" 955 /* 10552 */ "sh1add.uw\t\0" 956 /* 10563 */ "sh2add.uw\t\0" 957 /* 10574 */ "sh3add.uw\t\0" 958 /* 10585 */ "slli.uw\t\0" 959 /* 10594 */ "remuw\t\0" 960 /* 10601 */ "divuw\t\0" 961 /* 10608 */ "divw\t\0" 962 /* 10614 */ "clzw\t\0" 963 /* 10620 */ "ctzw\t\0" 964 /* 10626 */ "fmv.d.x\t\0" 965 /* 10635 */ "fmv.h.x\t\0" 966 /* 10644 */ "vmv.s.x\t\0" 967 /* 10653 */ "vmv.v.x\t\0" 968 /* 10662 */ "fmv.w.x\t\0" 969 /* 10671 */ "max\t\0" 970 /* 10676 */ "th.vmaqa.vx\t\0" 971 /* 10689 */ "vssra.vx\t\0" 972 /* 10699 */ "vsra.vx\t\0" 973 /* 10708 */ "vasub.vx\t\0" 974 /* 10718 */ "vnmsub.vx\t\0" 975 /* 10729 */ "vrsub.vx\t\0" 976 /* 10739 */ "vssub.vx\t\0" 977 /* 10749 */ "vsub.vx\t\0" 978 /* 10758 */ "vwsub.vx\t\0" 979 /* 10768 */ "vnmsac.vx\t\0" 980 /* 10779 */ "vmsbc.vx\t\0" 981 /* 10789 */ "vmacc.vx\t\0" 982 /* 10799 */ "vwmacc.vx\t\0" 983 /* 10810 */ "vmadc.vx\t\0" 984 /* 10820 */ "vaadd.vx\t\0" 985 /* 10830 */ "vmadd.vx\t\0" 986 /* 10840 */ "vsadd.vx\t\0" 987 /* 10850 */ "vadd.vx\t\0" 988 /* 10859 */ "vwadd.vx\t\0" 989 /* 10869 */ "vand.vx\t\0" 990 /* 10878 */ "vmsge.vx\t\0" 991 /* 10888 */ "vmsle.vx\t\0" 992 /* 10898 */ "vmsne.vx\t\0" 993 /* 10908 */ "vmulh.vx\t\0" 994 /* 10918 */ "vsll.vx\t\0" 995 /* 10927 */ "vssrl.vx\t\0" 996 /* 10937 */ "vsrl.vx\t\0" 997 /* 10946 */ "vsmul.vx\t\0" 998 /* 10956 */ "vmul.vx\t\0" 999 /* 10965 */ "vwmul.vx\t\0" 1000 /* 10975 */ "vrem.vx\t\0" 1001 /* 10984 */ "vmin.vx\t\0" 1002 /* 10993 */ "vslide1down.vx\t\0" 1003 /* 11009 */ "vslidedown.vx\t\0" 1004 /* 11024 */ "vslide1up.vx\t\0" 1005 /* 11038 */ "vslideup.vx\t\0" 1006 /* 11051 */ "vmseq.vx\t\0" 1007 /* 11061 */ "vrgather.vx\t\0" 1008 /* 11074 */ "vor.vx\t\0" 1009 /* 11082 */ "vxor.vx\t\0" 1010 /* 11091 */ "th.vmaqaus.vx\t\0" 1011 /* 11106 */ "vwmaccus.vx\t\0" 1012 /* 11119 */ "vmsgt.vx\t\0" 1013 /* 11129 */ "vmslt.vx\t\0" 1014 /* 11139 */ "th.vmaqau.vx\t\0" 1015 /* 11153 */ "vasubu.vx\t\0" 1016 /* 11164 */ "vssubu.vx\t\0" 1017 /* 11175 */ "vwsubu.vx\t\0" 1018 /* 11186 */ "vwmaccu.vx\t\0" 1019 /* 11198 */ "vaaddu.vx\t\0" 1020 /* 11209 */ "vsaddu.vx\t\0" 1021 /* 11220 */ "vwaddu.vx\t\0" 1022 /* 11231 */ "vmsgeu.vx\t\0" 1023 /* 11242 */ "vmsleu.vx\t\0" 1024 /* 11253 */ "vmulhu.vx\t\0" 1025 /* 11264 */ "vwmulu.vx\t\0" 1026 /* 11275 */ "vremu.vx\t\0" 1027 /* 11285 */ "vminu.vx\t\0" 1028 /* 11295 */ "th.vmaqasu.vx\t\0" 1029 /* 11310 */ "vwmaccsu.vx\t\0" 1030 /* 11323 */ "vmulhsu.vx\t\0" 1031 /* 11335 */ "vwmulsu.vx\t\0" 1032 /* 11347 */ "vmsgtu.vx\t\0" 1033 /* 11358 */ "vmsltu.vx\t\0" 1034 /* 11369 */ "vdivu.vx\t\0" 1035 /* 11379 */ "vmaxu.vx\t\0" 1036 /* 11389 */ "vdiv.vx\t\0" 1037 /* 11398 */ "vmax.vx\t\0" 1038 /* 11407 */ "vnsra.wx\t\0" 1039 /* 11417 */ "vwsub.wx\t\0" 1040 /* 11427 */ "vwadd.wx\t\0" 1041 /* 11437 */ "vnsrl.wx\t\0" 1042 /* 11447 */ "vnclip.wx\t\0" 1043 /* 11458 */ "vwsubu.wx\t\0" 1044 /* 11469 */ "vwaddu.wx\t\0" 1045 /* 11480 */ "vnclipu.wx\t\0" 1046 /* 11492 */ "c.bnez\t\0" 1047 /* 11500 */ "clz\t\0" 1048 /* 11505 */ "c.beqz\t\0" 1049 /* 11513 */ "ctz\t\0" 1050 /* 11518 */ ".insn r4 \0" 1051 /* 11528 */ ".insn b \0" 1052 /* 11537 */ ".insn i \0" 1053 /* 11546 */ ".insn j \0" 1054 /* 11555 */ ".insn r \0" 1055 /* 11564 */ ".insn s \0" 1056 /* 11573 */ ".insn u \0" 1057 /* 11582 */ "# XRay Function Patchable RET.\0" 1058 /* 11613 */ "# XRay Typed Event Log.\0" 1059 /* 11637 */ "# XRay Custom Event Log.\0" 1060 /* 11662 */ "# XRay Function Enter.\0" 1061 /* 11685 */ "# XRay Tail Call Exit.\0" 1062 /* 11708 */ "# XRay Function Exit.\0" 1063 /* 11730 */ "LIFETIME_END\0" 1064 /* 11743 */ "PSEUDO_PROBE\0" 1065 /* 11756 */ "BUNDLE\0" 1066 /* 11763 */ "DBG_VALUE\0" 1067 /* 11773 */ "DBG_INSTR_REF\0" 1068 /* 11787 */ "DBG_PHI\0" 1069 /* 11795 */ "DBG_LABEL\0" 1070 /* 11805 */ "LIFETIME_START\0" 1071 /* 11820 */ "DBG_VALUE_LIST\0" 1072 /* 11835 */ "# FEntry call\0" 1073}; 1074#ifdef __GNUC__ 1075#pragma GCC diagnostic pop 1076#endif 1077 1078 static const uint32_t OpInfo0[] = { 1079 0U, // PHI 1080 0U, // INLINEASM 1081 0U, // INLINEASM_BR 1082 0U, // CFI_INSTRUCTION 1083 0U, // EH_LABEL 1084 0U, // GC_LABEL 1085 0U, // ANNOTATION_LABEL 1086 0U, // KILL 1087 0U, // EXTRACT_SUBREG 1088 0U, // INSERT_SUBREG 1089 0U, // IMPLICIT_DEF 1090 0U, // SUBREG_TO_REG 1091 0U, // COPY_TO_REGCLASS 1092 11764U, // DBG_VALUE 1093 11821U, // DBG_VALUE_LIST 1094 11774U, // DBG_INSTR_REF 1095 11788U, // DBG_PHI 1096 11796U, // DBG_LABEL 1097 0U, // REG_SEQUENCE 1098 0U, // COPY 1099 11757U, // BUNDLE 1100 11806U, // LIFETIME_START 1101 11731U, // LIFETIME_END 1102 11744U, // PSEUDO_PROBE 1103 0U, // ARITH_FENCE 1104 0U, // STACKMAP 1105 11836U, // FENTRY_CALL 1106 0U, // PATCHPOINT 1107 0U, // LOAD_STACK_GUARD 1108 0U, // PREALLOCATED_SETUP 1109 0U, // PREALLOCATED_ARG 1110 0U, // STATEPOINT 1111 0U, // LOCAL_ESCAPE 1112 0U, // FAULTING_OP 1113 0U, // PATCHABLE_OP 1114 11663U, // PATCHABLE_FUNCTION_ENTER 1115 11583U, // PATCHABLE_RET 1116 11709U, // PATCHABLE_FUNCTION_EXIT 1117 11686U, // PATCHABLE_TAIL_CALL 1118 11638U, // PATCHABLE_EVENT_CALL 1119 11614U, // PATCHABLE_TYPED_EVENT_CALL 1120 0U, // ICALL_BRANCH_FUNNEL 1121 0U, // MEMBARRIER 1122 0U, // G_ASSERT_SEXT 1123 0U, // G_ASSERT_ZEXT 1124 0U, // G_ASSERT_ALIGN 1125 0U, // G_ADD 1126 0U, // G_SUB 1127 0U, // G_MUL 1128 0U, // G_SDIV 1129 0U, // G_UDIV 1130 0U, // G_SREM 1131 0U, // G_UREM 1132 0U, // G_SDIVREM 1133 0U, // G_UDIVREM 1134 0U, // G_AND 1135 0U, // G_OR 1136 0U, // G_XOR 1137 0U, // G_IMPLICIT_DEF 1138 0U, // G_PHI 1139 0U, // G_FRAME_INDEX 1140 0U, // G_GLOBAL_VALUE 1141 0U, // G_EXTRACT 1142 0U, // G_UNMERGE_VALUES 1143 0U, // G_INSERT 1144 0U, // G_MERGE_VALUES 1145 0U, // G_BUILD_VECTOR 1146 0U, // G_BUILD_VECTOR_TRUNC 1147 0U, // G_CONCAT_VECTORS 1148 0U, // G_PTRTOINT 1149 0U, // G_INTTOPTR 1150 0U, // G_BITCAST 1151 0U, // G_FREEZE 1152 0U, // G_INTRINSIC_FPTRUNC_ROUND 1153 0U, // G_INTRINSIC_TRUNC 1154 0U, // G_INTRINSIC_ROUND 1155 0U, // G_INTRINSIC_LRINT 1156 0U, // G_INTRINSIC_ROUNDEVEN 1157 0U, // G_READCYCLECOUNTER 1158 0U, // G_LOAD 1159 0U, // G_SEXTLOAD 1160 0U, // G_ZEXTLOAD 1161 0U, // G_INDEXED_LOAD 1162 0U, // G_INDEXED_SEXTLOAD 1163 0U, // G_INDEXED_ZEXTLOAD 1164 0U, // G_STORE 1165 0U, // G_INDEXED_STORE 1166 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS 1167 0U, // G_ATOMIC_CMPXCHG 1168 0U, // G_ATOMICRMW_XCHG 1169 0U, // G_ATOMICRMW_ADD 1170 0U, // G_ATOMICRMW_SUB 1171 0U, // G_ATOMICRMW_AND 1172 0U, // G_ATOMICRMW_NAND 1173 0U, // G_ATOMICRMW_OR 1174 0U, // G_ATOMICRMW_XOR 1175 0U, // G_ATOMICRMW_MAX 1176 0U, // G_ATOMICRMW_MIN 1177 0U, // G_ATOMICRMW_UMAX 1178 0U, // G_ATOMICRMW_UMIN 1179 0U, // G_ATOMICRMW_FADD 1180 0U, // G_ATOMICRMW_FSUB 1181 0U, // G_ATOMICRMW_FMAX 1182 0U, // G_ATOMICRMW_FMIN 1183 0U, // G_ATOMICRMW_UINC_WRAP 1184 0U, // G_ATOMICRMW_UDEC_WRAP 1185 0U, // G_FENCE 1186 0U, // G_BRCOND 1187 0U, // G_BRINDIRECT 1188 0U, // G_INVOKE_REGION_START 1189 0U, // G_INTRINSIC 1190 0U, // G_INTRINSIC_W_SIDE_EFFECTS 1191 0U, // G_ANYEXT 1192 0U, // G_TRUNC 1193 0U, // G_CONSTANT 1194 0U, // G_FCONSTANT 1195 0U, // G_VASTART 1196 0U, // G_VAARG 1197 0U, // G_SEXT 1198 0U, // G_SEXT_INREG 1199 0U, // G_ZEXT 1200 0U, // G_SHL 1201 0U, // G_LSHR 1202 0U, // G_ASHR 1203 0U, // G_FSHL 1204 0U, // G_FSHR 1205 0U, // G_ROTR 1206 0U, // G_ROTL 1207 0U, // G_ICMP 1208 0U, // G_FCMP 1209 0U, // G_SELECT 1210 0U, // G_UADDO 1211 0U, // G_UADDE 1212 0U, // G_USUBO 1213 0U, // G_USUBE 1214 0U, // G_SADDO 1215 0U, // G_SADDE 1216 0U, // G_SSUBO 1217 0U, // G_SSUBE 1218 0U, // G_UMULO 1219 0U, // G_SMULO 1220 0U, // G_UMULH 1221 0U, // G_SMULH 1222 0U, // G_UADDSAT 1223 0U, // G_SADDSAT 1224 0U, // G_USUBSAT 1225 0U, // G_SSUBSAT 1226 0U, // G_USHLSAT 1227 0U, // G_SSHLSAT 1228 0U, // G_SMULFIX 1229 0U, // G_UMULFIX 1230 0U, // G_SMULFIXSAT 1231 0U, // G_UMULFIXSAT 1232 0U, // G_SDIVFIX 1233 0U, // G_UDIVFIX 1234 0U, // G_SDIVFIXSAT 1235 0U, // G_UDIVFIXSAT 1236 0U, // G_FADD 1237 0U, // G_FSUB 1238 0U, // G_FMUL 1239 0U, // G_FMA 1240 0U, // G_FMAD 1241 0U, // G_FDIV 1242 0U, // G_FREM 1243 0U, // G_FPOW 1244 0U, // G_FPOWI 1245 0U, // G_FEXP 1246 0U, // G_FEXP2 1247 0U, // G_FLOG 1248 0U, // G_FLOG2 1249 0U, // G_FLOG10 1250 0U, // G_FNEG 1251 0U, // G_FPEXT 1252 0U, // G_FPTRUNC 1253 0U, // G_FPTOSI 1254 0U, // G_FPTOUI 1255 0U, // G_SITOFP 1256 0U, // G_UITOFP 1257 0U, // G_FABS 1258 0U, // G_FCOPYSIGN 1259 0U, // G_IS_FPCLASS 1260 0U, // G_FCANONICALIZE 1261 0U, // G_FMINNUM 1262 0U, // G_FMAXNUM 1263 0U, // G_FMINNUM_IEEE 1264 0U, // G_FMAXNUM_IEEE 1265 0U, // G_FMINIMUM 1266 0U, // G_FMAXIMUM 1267 0U, // G_PTR_ADD 1268 0U, // G_PTRMASK 1269 0U, // G_SMIN 1270 0U, // G_SMAX 1271 0U, // G_UMIN 1272 0U, // G_UMAX 1273 0U, // G_ABS 1274 0U, // G_LROUND 1275 0U, // G_LLROUND 1276 0U, // G_BR 1277 0U, // G_BRJT 1278 0U, // G_INSERT_VECTOR_ELT 1279 0U, // G_EXTRACT_VECTOR_ELT 1280 0U, // G_SHUFFLE_VECTOR 1281 0U, // G_CTTZ 1282 0U, // G_CTTZ_ZERO_UNDEF 1283 0U, // G_CTLZ 1284 0U, // G_CTLZ_ZERO_UNDEF 1285 0U, // G_CTPOP 1286 0U, // G_BSWAP 1287 0U, // G_BITREVERSE 1288 0U, // G_FCEIL 1289 0U, // G_FCOS 1290 0U, // G_FSIN 1291 0U, // G_FSQRT 1292 0U, // G_FFLOOR 1293 0U, // G_FRINT 1294 0U, // G_FNEARBYINT 1295 0U, // G_ADDRSPACE_CAST 1296 0U, // G_BLOCK_ADDR 1297 0U, // G_JUMP_TABLE 1298 0U, // G_DYN_STACKALLOC 1299 0U, // G_STRICT_FADD 1300 0U, // G_STRICT_FSUB 1301 0U, // G_STRICT_FMUL 1302 0U, // G_STRICT_FDIV 1303 0U, // G_STRICT_FREM 1304 0U, // G_STRICT_FMA 1305 0U, // G_STRICT_FSQRT 1306 0U, // G_READ_REGISTER 1307 0U, // G_WRITE_REGISTER 1308 0U, // G_MEMCPY 1309 0U, // G_MEMCPY_INLINE 1310 0U, // G_MEMMOVE 1311 0U, // G_MEMSET 1312 0U, // G_BZERO 1313 0U, // G_VECREDUCE_SEQ_FADD 1314 0U, // G_VECREDUCE_SEQ_FMUL 1315 0U, // G_VECREDUCE_FADD 1316 0U, // G_VECREDUCE_FMUL 1317 0U, // G_VECREDUCE_FMAX 1318 0U, // G_VECREDUCE_FMIN 1319 0U, // G_VECREDUCE_ADD 1320 0U, // G_VECREDUCE_MUL 1321 0U, // G_VECREDUCE_AND 1322 0U, // G_VECREDUCE_OR 1323 0U, // G_VECREDUCE_XOR 1324 0U, // G_VECREDUCE_SMAX 1325 0U, // G_VECREDUCE_SMIN 1326 0U, // G_VECREDUCE_UMAX 1327 0U, // G_VECREDUCE_UMIN 1328 0U, // G_SBFX 1329 0U, // G_UBFX 1330 11U, // ADJCALLSTACKDOWN 1331 11U, // ADJCALLSTACKUP 1332 11U, // BuildPairF64Pseudo 1333 11U, // HWASAN_CHECK_MEMACCESS_SHORTGRANULES 1334 17124U, // PseudoAddTPRel 1335 11U, // PseudoAtomicLoadNand32 1336 11U, // PseudoAtomicLoadNand64 1337 11U, // PseudoBR 1338 11U, // PseudoBRIND 1339 149707U, // PseudoCALL 1340 11U, // PseudoCALLIndirect 1341 8407243U, // PseudoCALLReg 1342 11U, // PseudoCCADD 1343 11U, // PseudoCCADDW 1344 11U, // PseudoCCAND 1345 11U, // PseudoCCMOVGPR 1346 11U, // PseudoCCOR 1347 11U, // PseudoCCSUB 1348 11U, // PseudoCCSUBW 1349 11U, // PseudoCCXOR 1350 11U, // PseudoCmpXchg32 1351 11U, // PseudoCmpXchg64 1352 303072027U, // PseudoFLD 1353 303072795U, // PseudoFLH 1354 303081717U, // PseudoFLW 1355 11U, // PseudoFROUND_D 1356 11U, // PseudoFROUND_H 1357 11U, // PseudoFROUND_S 1358 303072047U, // PseudoFSD 1359 303072808U, // PseudoFSH 1360 303081780U, // PseudoFSW 1361 10521851U, // PseudoJump 1362 8405233U, // PseudoLA 1363 8405768U, // PseudoLA_TLS_GD 1364 8405824U, // PseudoLA_TLS_IE 1365 8405347U, // PseudoLB 1366 8409330U, // PseudoLBU 1367 8405781U, // PseudoLD 1368 8406556U, // PseudoLH 1369 8409360U, // PseudoLHU 1370 8406664U, // PseudoLI 1371 8405232U, // PseudoLLA 1372 8415471U, // PseudoLW 1373 8409493U, // PseudoLWU 1374 11U, // PseudoMaskedAtomicLoadAdd32 1375 11U, // PseudoMaskedAtomicLoadMax32 1376 11U, // PseudoMaskedAtomicLoadMin32 1377 11U, // PseudoMaskedAtomicLoadNand32 1378 11U, // PseudoMaskedAtomicLoadSub32 1379 11U, // PseudoMaskedAtomicLoadUMax32 1380 11U, // PseudoMaskedAtomicLoadUMin32 1381 11U, // PseudoMaskedAtomicSwap32 1382 11U, // PseudoMaskedCmpXchg32 1383 11U, // PseudoQuietFLE_D 1384 11U, // PseudoQuietFLE_H 1385 11U, // PseudoQuietFLE_S 1386 11U, // PseudoQuietFLT_D 1387 11U, // PseudoQuietFLT_H 1388 11U, // PseudoQuietFLT_S 1389 11U, // PseudoRET 1390 11U, // PseudoReadVL 1391 11U, // PseudoReadVLENB 1392 303071591U, // PseudoSB 1393 303072041U, // PseudoSD 1394 8405325U, // PseudoSEXT_B 1395 8406425U, // PseudoSEXT_H 1396 303072809U, // PseudoSH 1397 303081774U, // PseudoSW 1398 149700U, // PseudoTAIL 1399 11U, // PseudoTAILIndirect 1400 11U, // PseudoTHVdotVMAQASU_VV_M1 1401 11U, // PseudoTHVdotVMAQASU_VV_M1_MASK 1402 11U, // PseudoTHVdotVMAQASU_VV_M2 1403 11U, // PseudoTHVdotVMAQASU_VV_M2_MASK 1404 11U, // PseudoTHVdotVMAQASU_VV_M4 1405 11U, // PseudoTHVdotVMAQASU_VV_M4_MASK 1406 11U, // PseudoTHVdotVMAQASU_VV_M8 1407 11U, // PseudoTHVdotVMAQASU_VV_M8_MASK 1408 11U, // PseudoTHVdotVMAQASU_VV_MF2 1409 11U, // PseudoTHVdotVMAQASU_VV_MF2_MASK 1410 11U, // PseudoTHVdotVMAQASU_VX_M1 1411 11U, // PseudoTHVdotVMAQASU_VX_M1_MASK 1412 11U, // PseudoTHVdotVMAQASU_VX_M2 1413 11U, // PseudoTHVdotVMAQASU_VX_M2_MASK 1414 11U, // PseudoTHVdotVMAQASU_VX_M4 1415 11U, // PseudoTHVdotVMAQASU_VX_M4_MASK 1416 11U, // PseudoTHVdotVMAQASU_VX_M8 1417 11U, // PseudoTHVdotVMAQASU_VX_M8_MASK 1418 11U, // PseudoTHVdotVMAQASU_VX_MF2 1419 11U, // PseudoTHVdotVMAQASU_VX_MF2_MASK 1420 11U, // PseudoTHVdotVMAQAUS_VX_M1 1421 11U, // PseudoTHVdotVMAQAUS_VX_M1_MASK 1422 11U, // PseudoTHVdotVMAQAUS_VX_M2 1423 11U, // PseudoTHVdotVMAQAUS_VX_M2_MASK 1424 11U, // PseudoTHVdotVMAQAUS_VX_M4 1425 11U, // PseudoTHVdotVMAQAUS_VX_M4_MASK 1426 11U, // PseudoTHVdotVMAQAUS_VX_M8 1427 11U, // PseudoTHVdotVMAQAUS_VX_M8_MASK 1428 11U, // PseudoTHVdotVMAQAUS_VX_MF2 1429 11U, // PseudoTHVdotVMAQAUS_VX_MF2_MASK 1430 11U, // PseudoTHVdotVMAQAU_VV_M1 1431 11U, // PseudoTHVdotVMAQAU_VV_M1_MASK 1432 11U, // PseudoTHVdotVMAQAU_VV_M2 1433 11U, // PseudoTHVdotVMAQAU_VV_M2_MASK 1434 11U, // PseudoTHVdotVMAQAU_VV_M4 1435 11U, // PseudoTHVdotVMAQAU_VV_M4_MASK 1436 11U, // PseudoTHVdotVMAQAU_VV_M8 1437 11U, // PseudoTHVdotVMAQAU_VV_M8_MASK 1438 11U, // PseudoTHVdotVMAQAU_VV_MF2 1439 11U, // PseudoTHVdotVMAQAU_VV_MF2_MASK 1440 11U, // PseudoTHVdotVMAQAU_VX_M1 1441 11U, // PseudoTHVdotVMAQAU_VX_M1_MASK 1442 11U, // PseudoTHVdotVMAQAU_VX_M2 1443 11U, // PseudoTHVdotVMAQAU_VX_M2_MASK 1444 11U, // PseudoTHVdotVMAQAU_VX_M4 1445 11U, // PseudoTHVdotVMAQAU_VX_M4_MASK 1446 11U, // PseudoTHVdotVMAQAU_VX_M8 1447 11U, // PseudoTHVdotVMAQAU_VX_M8_MASK 1448 11U, // PseudoTHVdotVMAQAU_VX_MF2 1449 11U, // PseudoTHVdotVMAQAU_VX_MF2_MASK 1450 11U, // PseudoTHVdotVMAQA_VV_M1 1451 11U, // PseudoTHVdotVMAQA_VV_M1_MASK 1452 11U, // PseudoTHVdotVMAQA_VV_M2 1453 11U, // PseudoTHVdotVMAQA_VV_M2_MASK 1454 11U, // PseudoTHVdotVMAQA_VV_M4 1455 11U, // PseudoTHVdotVMAQA_VV_M4_MASK 1456 11U, // PseudoTHVdotVMAQA_VV_M8 1457 11U, // PseudoTHVdotVMAQA_VV_M8_MASK 1458 11U, // PseudoTHVdotVMAQA_VV_MF2 1459 11U, // PseudoTHVdotVMAQA_VV_MF2_MASK 1460 11U, // PseudoTHVdotVMAQA_VX_M1 1461 11U, // PseudoTHVdotVMAQA_VX_M1_MASK 1462 11U, // PseudoTHVdotVMAQA_VX_M2 1463 11U, // PseudoTHVdotVMAQA_VX_M2_MASK 1464 11U, // PseudoTHVdotVMAQA_VX_M4 1465 11U, // PseudoTHVdotVMAQA_VX_M4_MASK 1466 11U, // PseudoTHVdotVMAQA_VX_M8 1467 11U, // PseudoTHVdotVMAQA_VX_M8_MASK 1468 11U, // PseudoTHVdotVMAQA_VX_MF2 1469 11U, // PseudoTHVdotVMAQA_VX_MF2_MASK 1470 11U, // PseudoVAADDU_VV_M1 1471 11U, // PseudoVAADDU_VV_M1_MASK 1472 11U, // PseudoVAADDU_VV_M1_TU 1473 11U, // PseudoVAADDU_VV_M2 1474 11U, // PseudoVAADDU_VV_M2_MASK 1475 11U, // PseudoVAADDU_VV_M2_TU 1476 11U, // PseudoVAADDU_VV_M4 1477 11U, // PseudoVAADDU_VV_M4_MASK 1478 11U, // PseudoVAADDU_VV_M4_TU 1479 11U, // PseudoVAADDU_VV_M8 1480 11U, // PseudoVAADDU_VV_M8_MASK 1481 11U, // PseudoVAADDU_VV_M8_TU 1482 11U, // PseudoVAADDU_VV_MF2 1483 11U, // PseudoVAADDU_VV_MF2_MASK 1484 11U, // PseudoVAADDU_VV_MF2_TU 1485 11U, // PseudoVAADDU_VV_MF4 1486 11U, // PseudoVAADDU_VV_MF4_MASK 1487 11U, // PseudoVAADDU_VV_MF4_TU 1488 11U, // PseudoVAADDU_VV_MF8 1489 11U, // PseudoVAADDU_VV_MF8_MASK 1490 11U, // PseudoVAADDU_VV_MF8_TU 1491 11U, // PseudoVAADDU_VX_M1 1492 11U, // PseudoVAADDU_VX_M1_MASK 1493 11U, // PseudoVAADDU_VX_M1_TU 1494 11U, // PseudoVAADDU_VX_M2 1495 11U, // PseudoVAADDU_VX_M2_MASK 1496 11U, // PseudoVAADDU_VX_M2_TU 1497 11U, // PseudoVAADDU_VX_M4 1498 11U, // PseudoVAADDU_VX_M4_MASK 1499 11U, // PseudoVAADDU_VX_M4_TU 1500 11U, // PseudoVAADDU_VX_M8 1501 11U, // PseudoVAADDU_VX_M8_MASK 1502 11U, // PseudoVAADDU_VX_M8_TU 1503 11U, // PseudoVAADDU_VX_MF2 1504 11U, // PseudoVAADDU_VX_MF2_MASK 1505 11U, // PseudoVAADDU_VX_MF2_TU 1506 11U, // PseudoVAADDU_VX_MF4 1507 11U, // PseudoVAADDU_VX_MF4_MASK 1508 11U, // PseudoVAADDU_VX_MF4_TU 1509 11U, // PseudoVAADDU_VX_MF8 1510 11U, // PseudoVAADDU_VX_MF8_MASK 1511 11U, // PseudoVAADDU_VX_MF8_TU 1512 11U, // PseudoVAADD_VV_M1 1513 11U, // PseudoVAADD_VV_M1_MASK 1514 11U, // PseudoVAADD_VV_M1_TU 1515 11U, // PseudoVAADD_VV_M2 1516 11U, // PseudoVAADD_VV_M2_MASK 1517 11U, // PseudoVAADD_VV_M2_TU 1518 11U, // PseudoVAADD_VV_M4 1519 11U, // PseudoVAADD_VV_M4_MASK 1520 11U, // PseudoVAADD_VV_M4_TU 1521 11U, // PseudoVAADD_VV_M8 1522 11U, // PseudoVAADD_VV_M8_MASK 1523 11U, // PseudoVAADD_VV_M8_TU 1524 11U, // PseudoVAADD_VV_MF2 1525 11U, // PseudoVAADD_VV_MF2_MASK 1526 11U, // PseudoVAADD_VV_MF2_TU 1527 11U, // PseudoVAADD_VV_MF4 1528 11U, // PseudoVAADD_VV_MF4_MASK 1529 11U, // PseudoVAADD_VV_MF4_TU 1530 11U, // PseudoVAADD_VV_MF8 1531 11U, // PseudoVAADD_VV_MF8_MASK 1532 11U, // PseudoVAADD_VV_MF8_TU 1533 11U, // PseudoVAADD_VX_M1 1534 11U, // PseudoVAADD_VX_M1_MASK 1535 11U, // PseudoVAADD_VX_M1_TU 1536 11U, // PseudoVAADD_VX_M2 1537 11U, // PseudoVAADD_VX_M2_MASK 1538 11U, // PseudoVAADD_VX_M2_TU 1539 11U, // PseudoVAADD_VX_M4 1540 11U, // PseudoVAADD_VX_M4_MASK 1541 11U, // PseudoVAADD_VX_M4_TU 1542 11U, // PseudoVAADD_VX_M8 1543 11U, // PseudoVAADD_VX_M8_MASK 1544 11U, // PseudoVAADD_VX_M8_TU 1545 11U, // PseudoVAADD_VX_MF2 1546 11U, // PseudoVAADD_VX_MF2_MASK 1547 11U, // PseudoVAADD_VX_MF2_TU 1548 11U, // PseudoVAADD_VX_MF4 1549 11U, // PseudoVAADD_VX_MF4_MASK 1550 11U, // PseudoVAADD_VX_MF4_TU 1551 11U, // PseudoVAADD_VX_MF8 1552 11U, // PseudoVAADD_VX_MF8_MASK 1553 11U, // PseudoVAADD_VX_MF8_TU 1554 11U, // PseudoVADC_VIM_M1 1555 11U, // PseudoVADC_VIM_M1_TU 1556 11U, // PseudoVADC_VIM_M2 1557 11U, // PseudoVADC_VIM_M2_TU 1558 11U, // PseudoVADC_VIM_M4 1559 11U, // PseudoVADC_VIM_M4_TU 1560 11U, // PseudoVADC_VIM_M8 1561 11U, // PseudoVADC_VIM_M8_TU 1562 11U, // PseudoVADC_VIM_MF2 1563 11U, // PseudoVADC_VIM_MF2_TU 1564 11U, // PseudoVADC_VIM_MF4 1565 11U, // PseudoVADC_VIM_MF4_TU 1566 11U, // PseudoVADC_VIM_MF8 1567 11U, // PseudoVADC_VIM_MF8_TU 1568 11U, // PseudoVADC_VVM_M1 1569 11U, // PseudoVADC_VVM_M1_TU 1570 11U, // PseudoVADC_VVM_M2 1571 11U, // PseudoVADC_VVM_M2_TU 1572 11U, // PseudoVADC_VVM_M4 1573 11U, // PseudoVADC_VVM_M4_TU 1574 11U, // PseudoVADC_VVM_M8 1575 11U, // PseudoVADC_VVM_M8_TU 1576 11U, // PseudoVADC_VVM_MF2 1577 11U, // PseudoVADC_VVM_MF2_TU 1578 11U, // PseudoVADC_VVM_MF4 1579 11U, // PseudoVADC_VVM_MF4_TU 1580 11U, // PseudoVADC_VVM_MF8 1581 11U, // PseudoVADC_VVM_MF8_TU 1582 11U, // PseudoVADC_VXM_M1 1583 11U, // PseudoVADC_VXM_M1_TU 1584 11U, // PseudoVADC_VXM_M2 1585 11U, // PseudoVADC_VXM_M2_TU 1586 11U, // PseudoVADC_VXM_M4 1587 11U, // PseudoVADC_VXM_M4_TU 1588 11U, // PseudoVADC_VXM_M8 1589 11U, // PseudoVADC_VXM_M8_TU 1590 11U, // PseudoVADC_VXM_MF2 1591 11U, // PseudoVADC_VXM_MF2_TU 1592 11U, // PseudoVADC_VXM_MF4 1593 11U, // PseudoVADC_VXM_MF4_TU 1594 11U, // PseudoVADC_VXM_MF8 1595 11U, // PseudoVADC_VXM_MF8_TU 1596 11U, // PseudoVADD_VI_M1 1597 11U, // PseudoVADD_VI_M1_MASK 1598 11U, // PseudoVADD_VI_M1_TU 1599 11U, // PseudoVADD_VI_M2 1600 11U, // PseudoVADD_VI_M2_MASK 1601 11U, // PseudoVADD_VI_M2_TU 1602 11U, // PseudoVADD_VI_M4 1603 11U, // PseudoVADD_VI_M4_MASK 1604 11U, // PseudoVADD_VI_M4_TU 1605 11U, // PseudoVADD_VI_M8 1606 11U, // PseudoVADD_VI_M8_MASK 1607 11U, // PseudoVADD_VI_M8_TU 1608 11U, // PseudoVADD_VI_MF2 1609 11U, // PseudoVADD_VI_MF2_MASK 1610 11U, // PseudoVADD_VI_MF2_TU 1611 11U, // PseudoVADD_VI_MF4 1612 11U, // PseudoVADD_VI_MF4_MASK 1613 11U, // PseudoVADD_VI_MF4_TU 1614 11U, // PseudoVADD_VI_MF8 1615 11U, // PseudoVADD_VI_MF8_MASK 1616 11U, // PseudoVADD_VI_MF8_TU 1617 11U, // PseudoVADD_VV_M1 1618 11U, // PseudoVADD_VV_M1_MASK 1619 11U, // PseudoVADD_VV_M1_TU 1620 11U, // PseudoVADD_VV_M2 1621 11U, // PseudoVADD_VV_M2_MASK 1622 11U, // PseudoVADD_VV_M2_TU 1623 11U, // PseudoVADD_VV_M4 1624 11U, // PseudoVADD_VV_M4_MASK 1625 11U, // PseudoVADD_VV_M4_TU 1626 11U, // PseudoVADD_VV_M8 1627 11U, // PseudoVADD_VV_M8_MASK 1628 11U, // PseudoVADD_VV_M8_TU 1629 11U, // PseudoVADD_VV_MF2 1630 11U, // PseudoVADD_VV_MF2_MASK 1631 11U, // PseudoVADD_VV_MF2_TU 1632 11U, // PseudoVADD_VV_MF4 1633 11U, // PseudoVADD_VV_MF4_MASK 1634 11U, // PseudoVADD_VV_MF4_TU 1635 11U, // PseudoVADD_VV_MF8 1636 11U, // PseudoVADD_VV_MF8_MASK 1637 11U, // PseudoVADD_VV_MF8_TU 1638 11U, // PseudoVADD_VX_M1 1639 11U, // PseudoVADD_VX_M1_MASK 1640 11U, // PseudoVADD_VX_M1_TU 1641 11U, // PseudoVADD_VX_M2 1642 11U, // PseudoVADD_VX_M2_MASK 1643 11U, // PseudoVADD_VX_M2_TU 1644 11U, // PseudoVADD_VX_M4 1645 11U, // PseudoVADD_VX_M4_MASK 1646 11U, // PseudoVADD_VX_M4_TU 1647 11U, // PseudoVADD_VX_M8 1648 11U, // PseudoVADD_VX_M8_MASK 1649 11U, // PseudoVADD_VX_M8_TU 1650 11U, // PseudoVADD_VX_MF2 1651 11U, // PseudoVADD_VX_MF2_MASK 1652 11U, // PseudoVADD_VX_MF2_TU 1653 11U, // PseudoVADD_VX_MF4 1654 11U, // PseudoVADD_VX_MF4_MASK 1655 11U, // PseudoVADD_VX_MF4_TU 1656 11U, // PseudoVADD_VX_MF8 1657 11U, // PseudoVADD_VX_MF8_MASK 1658 11U, // PseudoVADD_VX_MF8_TU 1659 11U, // PseudoVAND_VI_M1 1660 11U, // PseudoVAND_VI_M1_MASK 1661 11U, // PseudoVAND_VI_M1_TU 1662 11U, // PseudoVAND_VI_M2 1663 11U, // PseudoVAND_VI_M2_MASK 1664 11U, // PseudoVAND_VI_M2_TU 1665 11U, // PseudoVAND_VI_M4 1666 11U, // PseudoVAND_VI_M4_MASK 1667 11U, // PseudoVAND_VI_M4_TU 1668 11U, // PseudoVAND_VI_M8 1669 11U, // PseudoVAND_VI_M8_MASK 1670 11U, // PseudoVAND_VI_M8_TU 1671 11U, // PseudoVAND_VI_MF2 1672 11U, // PseudoVAND_VI_MF2_MASK 1673 11U, // PseudoVAND_VI_MF2_TU 1674 11U, // PseudoVAND_VI_MF4 1675 11U, // PseudoVAND_VI_MF4_MASK 1676 11U, // PseudoVAND_VI_MF4_TU 1677 11U, // PseudoVAND_VI_MF8 1678 11U, // PseudoVAND_VI_MF8_MASK 1679 11U, // PseudoVAND_VI_MF8_TU 1680 11U, // PseudoVAND_VV_M1 1681 11U, // PseudoVAND_VV_M1_MASK 1682 11U, // PseudoVAND_VV_M1_TU 1683 11U, // PseudoVAND_VV_M2 1684 11U, // PseudoVAND_VV_M2_MASK 1685 11U, // PseudoVAND_VV_M2_TU 1686 11U, // PseudoVAND_VV_M4 1687 11U, // PseudoVAND_VV_M4_MASK 1688 11U, // PseudoVAND_VV_M4_TU 1689 11U, // PseudoVAND_VV_M8 1690 11U, // PseudoVAND_VV_M8_MASK 1691 11U, // PseudoVAND_VV_M8_TU 1692 11U, // PseudoVAND_VV_MF2 1693 11U, // PseudoVAND_VV_MF2_MASK 1694 11U, // PseudoVAND_VV_MF2_TU 1695 11U, // PseudoVAND_VV_MF4 1696 11U, // PseudoVAND_VV_MF4_MASK 1697 11U, // PseudoVAND_VV_MF4_TU 1698 11U, // PseudoVAND_VV_MF8 1699 11U, // PseudoVAND_VV_MF8_MASK 1700 11U, // PseudoVAND_VV_MF8_TU 1701 11U, // PseudoVAND_VX_M1 1702 11U, // PseudoVAND_VX_M1_MASK 1703 11U, // PseudoVAND_VX_M1_TU 1704 11U, // PseudoVAND_VX_M2 1705 11U, // PseudoVAND_VX_M2_MASK 1706 11U, // PseudoVAND_VX_M2_TU 1707 11U, // PseudoVAND_VX_M4 1708 11U, // PseudoVAND_VX_M4_MASK 1709 11U, // PseudoVAND_VX_M4_TU 1710 11U, // PseudoVAND_VX_M8 1711 11U, // PseudoVAND_VX_M8_MASK 1712 11U, // PseudoVAND_VX_M8_TU 1713 11U, // PseudoVAND_VX_MF2 1714 11U, // PseudoVAND_VX_MF2_MASK 1715 11U, // PseudoVAND_VX_MF2_TU 1716 11U, // PseudoVAND_VX_MF4 1717 11U, // PseudoVAND_VX_MF4_MASK 1718 11U, // PseudoVAND_VX_MF4_TU 1719 11U, // PseudoVAND_VX_MF8 1720 11U, // PseudoVAND_VX_MF8_MASK 1721 11U, // PseudoVAND_VX_MF8_TU 1722 11U, // PseudoVASUBU_VV_M1 1723 11U, // PseudoVASUBU_VV_M1_MASK 1724 11U, // PseudoVASUBU_VV_M1_TU 1725 11U, // PseudoVASUBU_VV_M2 1726 11U, // PseudoVASUBU_VV_M2_MASK 1727 11U, // PseudoVASUBU_VV_M2_TU 1728 11U, // PseudoVASUBU_VV_M4 1729 11U, // PseudoVASUBU_VV_M4_MASK 1730 11U, // PseudoVASUBU_VV_M4_TU 1731 11U, // PseudoVASUBU_VV_M8 1732 11U, // PseudoVASUBU_VV_M8_MASK 1733 11U, // PseudoVASUBU_VV_M8_TU 1734 11U, // PseudoVASUBU_VV_MF2 1735 11U, // PseudoVASUBU_VV_MF2_MASK 1736 11U, // PseudoVASUBU_VV_MF2_TU 1737 11U, // PseudoVASUBU_VV_MF4 1738 11U, // PseudoVASUBU_VV_MF4_MASK 1739 11U, // PseudoVASUBU_VV_MF4_TU 1740 11U, // PseudoVASUBU_VV_MF8 1741 11U, // PseudoVASUBU_VV_MF8_MASK 1742 11U, // PseudoVASUBU_VV_MF8_TU 1743 11U, // PseudoVASUBU_VX_M1 1744 11U, // PseudoVASUBU_VX_M1_MASK 1745 11U, // PseudoVASUBU_VX_M1_TU 1746 11U, // PseudoVASUBU_VX_M2 1747 11U, // PseudoVASUBU_VX_M2_MASK 1748 11U, // PseudoVASUBU_VX_M2_TU 1749 11U, // PseudoVASUBU_VX_M4 1750 11U, // PseudoVASUBU_VX_M4_MASK 1751 11U, // PseudoVASUBU_VX_M4_TU 1752 11U, // PseudoVASUBU_VX_M8 1753 11U, // PseudoVASUBU_VX_M8_MASK 1754 11U, // PseudoVASUBU_VX_M8_TU 1755 11U, // PseudoVASUBU_VX_MF2 1756 11U, // PseudoVASUBU_VX_MF2_MASK 1757 11U, // PseudoVASUBU_VX_MF2_TU 1758 11U, // PseudoVASUBU_VX_MF4 1759 11U, // PseudoVASUBU_VX_MF4_MASK 1760 11U, // PseudoVASUBU_VX_MF4_TU 1761 11U, // PseudoVASUBU_VX_MF8 1762 11U, // PseudoVASUBU_VX_MF8_MASK 1763 11U, // PseudoVASUBU_VX_MF8_TU 1764 11U, // PseudoVASUB_VV_M1 1765 11U, // PseudoVASUB_VV_M1_MASK 1766 11U, // PseudoVASUB_VV_M1_TU 1767 11U, // PseudoVASUB_VV_M2 1768 11U, // PseudoVASUB_VV_M2_MASK 1769 11U, // PseudoVASUB_VV_M2_TU 1770 11U, // PseudoVASUB_VV_M4 1771 11U, // PseudoVASUB_VV_M4_MASK 1772 11U, // PseudoVASUB_VV_M4_TU 1773 11U, // PseudoVASUB_VV_M8 1774 11U, // PseudoVASUB_VV_M8_MASK 1775 11U, // PseudoVASUB_VV_M8_TU 1776 11U, // PseudoVASUB_VV_MF2 1777 11U, // PseudoVASUB_VV_MF2_MASK 1778 11U, // PseudoVASUB_VV_MF2_TU 1779 11U, // PseudoVASUB_VV_MF4 1780 11U, // PseudoVASUB_VV_MF4_MASK 1781 11U, // PseudoVASUB_VV_MF4_TU 1782 11U, // PseudoVASUB_VV_MF8 1783 11U, // PseudoVASUB_VV_MF8_MASK 1784 11U, // PseudoVASUB_VV_MF8_TU 1785 11U, // PseudoVASUB_VX_M1 1786 11U, // PseudoVASUB_VX_M1_MASK 1787 11U, // PseudoVASUB_VX_M1_TU 1788 11U, // PseudoVASUB_VX_M2 1789 11U, // PseudoVASUB_VX_M2_MASK 1790 11U, // PseudoVASUB_VX_M2_TU 1791 11U, // PseudoVASUB_VX_M4 1792 11U, // PseudoVASUB_VX_M4_MASK 1793 11U, // PseudoVASUB_VX_M4_TU 1794 11U, // PseudoVASUB_VX_M8 1795 11U, // PseudoVASUB_VX_M8_MASK 1796 11U, // PseudoVASUB_VX_M8_TU 1797 11U, // PseudoVASUB_VX_MF2 1798 11U, // PseudoVASUB_VX_MF2_MASK 1799 11U, // PseudoVASUB_VX_MF2_TU 1800 11U, // PseudoVASUB_VX_MF4 1801 11U, // PseudoVASUB_VX_MF4_MASK 1802 11U, // PseudoVASUB_VX_MF4_TU 1803 11U, // PseudoVASUB_VX_MF8 1804 11U, // PseudoVASUB_VX_MF8_MASK 1805 11U, // PseudoVASUB_VX_MF8_TU 1806 11U, // PseudoVCOMPRESS_VM_M1 1807 11U, // PseudoVCOMPRESS_VM_M2 1808 11U, // PseudoVCOMPRESS_VM_M4 1809 11U, // PseudoVCOMPRESS_VM_M8 1810 11U, // PseudoVCOMPRESS_VM_MF2 1811 11U, // PseudoVCOMPRESS_VM_MF4 1812 11U, // PseudoVCOMPRESS_VM_MF8 1813 11U, // PseudoVCPOP_M_B1 1814 11U, // PseudoVCPOP_M_B16 1815 11U, // PseudoVCPOP_M_B16_MASK 1816 11U, // PseudoVCPOP_M_B1_MASK 1817 11U, // PseudoVCPOP_M_B2 1818 11U, // PseudoVCPOP_M_B2_MASK 1819 11U, // PseudoVCPOP_M_B32 1820 11U, // PseudoVCPOP_M_B32_MASK 1821 11U, // PseudoVCPOP_M_B4 1822 11U, // PseudoVCPOP_M_B4_MASK 1823 11U, // PseudoVCPOP_M_B64 1824 11U, // PseudoVCPOP_M_B64_MASK 1825 11U, // PseudoVCPOP_M_B8 1826 11U, // PseudoVCPOP_M_B8_MASK 1827 11U, // PseudoVDIVU_VV_M1 1828 11U, // PseudoVDIVU_VV_M1_MASK 1829 11U, // PseudoVDIVU_VV_M1_TU 1830 11U, // PseudoVDIVU_VV_M2 1831 11U, // PseudoVDIVU_VV_M2_MASK 1832 11U, // PseudoVDIVU_VV_M2_TU 1833 11U, // PseudoVDIVU_VV_M4 1834 11U, // PseudoVDIVU_VV_M4_MASK 1835 11U, // PseudoVDIVU_VV_M4_TU 1836 11U, // PseudoVDIVU_VV_M8 1837 11U, // PseudoVDIVU_VV_M8_MASK 1838 11U, // PseudoVDIVU_VV_M8_TU 1839 11U, // PseudoVDIVU_VV_MF2 1840 11U, // PseudoVDIVU_VV_MF2_MASK 1841 11U, // PseudoVDIVU_VV_MF2_TU 1842 11U, // PseudoVDIVU_VV_MF4 1843 11U, // PseudoVDIVU_VV_MF4_MASK 1844 11U, // PseudoVDIVU_VV_MF4_TU 1845 11U, // PseudoVDIVU_VV_MF8 1846 11U, // PseudoVDIVU_VV_MF8_MASK 1847 11U, // PseudoVDIVU_VV_MF8_TU 1848 11U, // PseudoVDIVU_VX_M1 1849 11U, // PseudoVDIVU_VX_M1_MASK 1850 11U, // PseudoVDIVU_VX_M1_TU 1851 11U, // PseudoVDIVU_VX_M2 1852 11U, // PseudoVDIVU_VX_M2_MASK 1853 11U, // PseudoVDIVU_VX_M2_TU 1854 11U, // PseudoVDIVU_VX_M4 1855 11U, // PseudoVDIVU_VX_M4_MASK 1856 11U, // PseudoVDIVU_VX_M4_TU 1857 11U, // PseudoVDIVU_VX_M8 1858 11U, // PseudoVDIVU_VX_M8_MASK 1859 11U, // PseudoVDIVU_VX_M8_TU 1860 11U, // PseudoVDIVU_VX_MF2 1861 11U, // PseudoVDIVU_VX_MF2_MASK 1862 11U, // PseudoVDIVU_VX_MF2_TU 1863 11U, // PseudoVDIVU_VX_MF4 1864 11U, // PseudoVDIVU_VX_MF4_MASK 1865 11U, // PseudoVDIVU_VX_MF4_TU 1866 11U, // PseudoVDIVU_VX_MF8 1867 11U, // PseudoVDIVU_VX_MF8_MASK 1868 11U, // PseudoVDIVU_VX_MF8_TU 1869 11U, // PseudoVDIV_VV_M1 1870 11U, // PseudoVDIV_VV_M1_MASK 1871 11U, // PseudoVDIV_VV_M1_TU 1872 11U, // PseudoVDIV_VV_M2 1873 11U, // PseudoVDIV_VV_M2_MASK 1874 11U, // PseudoVDIV_VV_M2_TU 1875 11U, // PseudoVDIV_VV_M4 1876 11U, // PseudoVDIV_VV_M4_MASK 1877 11U, // PseudoVDIV_VV_M4_TU 1878 11U, // PseudoVDIV_VV_M8 1879 11U, // PseudoVDIV_VV_M8_MASK 1880 11U, // PseudoVDIV_VV_M8_TU 1881 11U, // PseudoVDIV_VV_MF2 1882 11U, // PseudoVDIV_VV_MF2_MASK 1883 11U, // PseudoVDIV_VV_MF2_TU 1884 11U, // PseudoVDIV_VV_MF4 1885 11U, // PseudoVDIV_VV_MF4_MASK 1886 11U, // PseudoVDIV_VV_MF4_TU 1887 11U, // PseudoVDIV_VV_MF8 1888 11U, // PseudoVDIV_VV_MF8_MASK 1889 11U, // PseudoVDIV_VV_MF8_TU 1890 11U, // PseudoVDIV_VX_M1 1891 11U, // PseudoVDIV_VX_M1_MASK 1892 11U, // PseudoVDIV_VX_M1_TU 1893 11U, // PseudoVDIV_VX_M2 1894 11U, // PseudoVDIV_VX_M2_MASK 1895 11U, // PseudoVDIV_VX_M2_TU 1896 11U, // PseudoVDIV_VX_M4 1897 11U, // PseudoVDIV_VX_M4_MASK 1898 11U, // PseudoVDIV_VX_M4_TU 1899 11U, // PseudoVDIV_VX_M8 1900 11U, // PseudoVDIV_VX_M8_MASK 1901 11U, // PseudoVDIV_VX_M8_TU 1902 11U, // PseudoVDIV_VX_MF2 1903 11U, // PseudoVDIV_VX_MF2_MASK 1904 11U, // PseudoVDIV_VX_MF2_TU 1905 11U, // PseudoVDIV_VX_MF4 1906 11U, // PseudoVDIV_VX_MF4_MASK 1907 11U, // PseudoVDIV_VX_MF4_TU 1908 11U, // PseudoVDIV_VX_MF8 1909 11U, // PseudoVDIV_VX_MF8_MASK 1910 11U, // PseudoVDIV_VX_MF8_TU 1911 11U, // PseudoVFADD_VF16_M1 1912 11U, // PseudoVFADD_VF16_M1_MASK 1913 11U, // PseudoVFADD_VF16_M1_TU 1914 11U, // PseudoVFADD_VF16_M2 1915 11U, // PseudoVFADD_VF16_M2_MASK 1916 11U, // PseudoVFADD_VF16_M2_TU 1917 11U, // PseudoVFADD_VF16_M4 1918 11U, // PseudoVFADD_VF16_M4_MASK 1919 11U, // PseudoVFADD_VF16_M4_TU 1920 11U, // PseudoVFADD_VF16_M8 1921 11U, // PseudoVFADD_VF16_M8_MASK 1922 11U, // PseudoVFADD_VF16_M8_TU 1923 11U, // PseudoVFADD_VF16_MF2 1924 11U, // PseudoVFADD_VF16_MF2_MASK 1925 11U, // PseudoVFADD_VF16_MF2_TU 1926 11U, // PseudoVFADD_VF16_MF4 1927 11U, // PseudoVFADD_VF16_MF4_MASK 1928 11U, // PseudoVFADD_VF16_MF4_TU 1929 11U, // PseudoVFADD_VF32_M1 1930 11U, // PseudoVFADD_VF32_M1_MASK 1931 11U, // PseudoVFADD_VF32_M1_TU 1932 11U, // PseudoVFADD_VF32_M2 1933 11U, // PseudoVFADD_VF32_M2_MASK 1934 11U, // PseudoVFADD_VF32_M2_TU 1935 11U, // PseudoVFADD_VF32_M4 1936 11U, // PseudoVFADD_VF32_M4_MASK 1937 11U, // PseudoVFADD_VF32_M4_TU 1938 11U, // PseudoVFADD_VF32_M8 1939 11U, // PseudoVFADD_VF32_M8_MASK 1940 11U, // PseudoVFADD_VF32_M8_TU 1941 11U, // PseudoVFADD_VF32_MF2 1942 11U, // PseudoVFADD_VF32_MF2_MASK 1943 11U, // PseudoVFADD_VF32_MF2_TU 1944 11U, // PseudoVFADD_VF64_M1 1945 11U, // PseudoVFADD_VF64_M1_MASK 1946 11U, // PseudoVFADD_VF64_M1_TU 1947 11U, // PseudoVFADD_VF64_M2 1948 11U, // PseudoVFADD_VF64_M2_MASK 1949 11U, // PseudoVFADD_VF64_M2_TU 1950 11U, // PseudoVFADD_VF64_M4 1951 11U, // PseudoVFADD_VF64_M4_MASK 1952 11U, // PseudoVFADD_VF64_M4_TU 1953 11U, // PseudoVFADD_VF64_M8 1954 11U, // PseudoVFADD_VF64_M8_MASK 1955 11U, // PseudoVFADD_VF64_M8_TU 1956 11U, // PseudoVFADD_VV_M1 1957 11U, // PseudoVFADD_VV_M1_MASK 1958 11U, // PseudoVFADD_VV_M1_TU 1959 11U, // PseudoVFADD_VV_M2 1960 11U, // PseudoVFADD_VV_M2_MASK 1961 11U, // PseudoVFADD_VV_M2_TU 1962 11U, // PseudoVFADD_VV_M4 1963 11U, // PseudoVFADD_VV_M4_MASK 1964 11U, // PseudoVFADD_VV_M4_TU 1965 11U, // PseudoVFADD_VV_M8 1966 11U, // PseudoVFADD_VV_M8_MASK 1967 11U, // PseudoVFADD_VV_M8_TU 1968 11U, // PseudoVFADD_VV_MF2 1969 11U, // PseudoVFADD_VV_MF2_MASK 1970 11U, // PseudoVFADD_VV_MF2_TU 1971 11U, // PseudoVFADD_VV_MF4 1972 11U, // PseudoVFADD_VV_MF4_MASK 1973 11U, // PseudoVFADD_VV_MF4_TU 1974 11U, // PseudoVFCLASS_V_M1 1975 11U, // PseudoVFCLASS_V_M1_MASK 1976 11U, // PseudoVFCLASS_V_M1_TU 1977 11U, // PseudoVFCLASS_V_M2 1978 11U, // PseudoVFCLASS_V_M2_MASK 1979 11U, // PseudoVFCLASS_V_M2_TU 1980 11U, // PseudoVFCLASS_V_M4 1981 11U, // PseudoVFCLASS_V_M4_MASK 1982 11U, // PseudoVFCLASS_V_M4_TU 1983 11U, // PseudoVFCLASS_V_M8 1984 11U, // PseudoVFCLASS_V_M8_MASK 1985 11U, // PseudoVFCLASS_V_M8_TU 1986 11U, // PseudoVFCLASS_V_MF2 1987 11U, // PseudoVFCLASS_V_MF2_MASK 1988 11U, // PseudoVFCLASS_V_MF2_TU 1989 11U, // PseudoVFCLASS_V_MF4 1990 11U, // PseudoVFCLASS_V_MF4_MASK 1991 11U, // PseudoVFCLASS_V_MF4_TU 1992 11U, // PseudoVFCVT_F_XU_V_M1 1993 11U, // PseudoVFCVT_F_XU_V_M1_MASK 1994 11U, // PseudoVFCVT_F_XU_V_M1_TU 1995 11U, // PseudoVFCVT_F_XU_V_M2 1996 11U, // PseudoVFCVT_F_XU_V_M2_MASK 1997 11U, // PseudoVFCVT_F_XU_V_M2_TU 1998 11U, // PseudoVFCVT_F_XU_V_M4 1999 11U, // PseudoVFCVT_F_XU_V_M4_MASK 2000 11U, // PseudoVFCVT_F_XU_V_M4_TU 2001 11U, // PseudoVFCVT_F_XU_V_M8 2002 11U, // PseudoVFCVT_F_XU_V_M8_MASK 2003 11U, // PseudoVFCVT_F_XU_V_M8_TU 2004 11U, // PseudoVFCVT_F_XU_V_MF2 2005 11U, // PseudoVFCVT_F_XU_V_MF2_MASK 2006 11U, // PseudoVFCVT_F_XU_V_MF2_TU 2007 11U, // PseudoVFCVT_F_XU_V_MF4 2008 11U, // PseudoVFCVT_F_XU_V_MF4_MASK 2009 11U, // PseudoVFCVT_F_XU_V_MF4_TU 2010 11U, // PseudoVFCVT_F_X_V_M1 2011 11U, // PseudoVFCVT_F_X_V_M1_MASK 2012 11U, // PseudoVFCVT_F_X_V_M1_TU 2013 11U, // PseudoVFCVT_F_X_V_M2 2014 11U, // PseudoVFCVT_F_X_V_M2_MASK 2015 11U, // PseudoVFCVT_F_X_V_M2_TU 2016 11U, // PseudoVFCVT_F_X_V_M4 2017 11U, // PseudoVFCVT_F_X_V_M4_MASK 2018 11U, // PseudoVFCVT_F_X_V_M4_TU 2019 11U, // PseudoVFCVT_F_X_V_M8 2020 11U, // PseudoVFCVT_F_X_V_M8_MASK 2021 11U, // PseudoVFCVT_F_X_V_M8_TU 2022 11U, // PseudoVFCVT_F_X_V_MF2 2023 11U, // PseudoVFCVT_F_X_V_MF2_MASK 2024 11U, // PseudoVFCVT_F_X_V_MF2_TU 2025 11U, // PseudoVFCVT_F_X_V_MF4 2026 11U, // PseudoVFCVT_F_X_V_MF4_MASK 2027 11U, // PseudoVFCVT_F_X_V_MF4_TU 2028 11U, // PseudoVFCVT_RM_F_XU_V_M1_MASK 2029 11U, // PseudoVFCVT_RM_F_XU_V_M2_MASK 2030 11U, // PseudoVFCVT_RM_F_XU_V_M4_MASK 2031 11U, // PseudoVFCVT_RM_F_XU_V_M8_MASK 2032 11U, // PseudoVFCVT_RM_F_XU_V_MF2_MASK 2033 11U, // PseudoVFCVT_RM_F_XU_V_MF4_MASK 2034 11U, // PseudoVFCVT_RM_F_X_V_M1_MASK 2035 11U, // PseudoVFCVT_RM_F_X_V_M2_MASK 2036 11U, // PseudoVFCVT_RM_F_X_V_M4_MASK 2037 11U, // PseudoVFCVT_RM_F_X_V_M8_MASK 2038 11U, // PseudoVFCVT_RM_F_X_V_MF2_MASK 2039 11U, // PseudoVFCVT_RM_F_X_V_MF4_MASK 2040 11U, // PseudoVFCVT_RM_XU_F_V_M1_MASK 2041 11U, // PseudoVFCVT_RM_XU_F_V_M2_MASK 2042 11U, // PseudoVFCVT_RM_XU_F_V_M4_MASK 2043 11U, // PseudoVFCVT_RM_XU_F_V_M8_MASK 2044 11U, // PseudoVFCVT_RM_XU_F_V_MF2_MASK 2045 11U, // PseudoVFCVT_RM_XU_F_V_MF4_MASK 2046 11U, // PseudoVFCVT_RM_X_F_V_M1_MASK 2047 11U, // PseudoVFCVT_RM_X_F_V_M2_MASK 2048 11U, // PseudoVFCVT_RM_X_F_V_M4_MASK 2049 11U, // PseudoVFCVT_RM_X_F_V_M8_MASK 2050 11U, // PseudoVFCVT_RM_X_F_V_MF2_MASK 2051 11U, // PseudoVFCVT_RM_X_F_V_MF4_MASK 2052 11U, // PseudoVFCVT_RTZ_XU_F_V_M1 2053 11U, // PseudoVFCVT_RTZ_XU_F_V_M1_MASK 2054 11U, // PseudoVFCVT_RTZ_XU_F_V_M1_TU 2055 11U, // PseudoVFCVT_RTZ_XU_F_V_M2 2056 11U, // PseudoVFCVT_RTZ_XU_F_V_M2_MASK 2057 11U, // PseudoVFCVT_RTZ_XU_F_V_M2_TU 2058 11U, // PseudoVFCVT_RTZ_XU_F_V_M4 2059 11U, // PseudoVFCVT_RTZ_XU_F_V_M4_MASK 2060 11U, // PseudoVFCVT_RTZ_XU_F_V_M4_TU 2061 11U, // PseudoVFCVT_RTZ_XU_F_V_M8 2062 11U, // PseudoVFCVT_RTZ_XU_F_V_M8_MASK 2063 11U, // PseudoVFCVT_RTZ_XU_F_V_M8_TU 2064 11U, // PseudoVFCVT_RTZ_XU_F_V_MF2 2065 11U, // PseudoVFCVT_RTZ_XU_F_V_MF2_MASK 2066 11U, // PseudoVFCVT_RTZ_XU_F_V_MF2_TU 2067 11U, // PseudoVFCVT_RTZ_XU_F_V_MF4 2068 11U, // PseudoVFCVT_RTZ_XU_F_V_MF4_MASK 2069 11U, // PseudoVFCVT_RTZ_XU_F_V_MF4_TU 2070 11U, // PseudoVFCVT_RTZ_X_F_V_M1 2071 11U, // PseudoVFCVT_RTZ_X_F_V_M1_MASK 2072 11U, // PseudoVFCVT_RTZ_X_F_V_M1_TU 2073 11U, // PseudoVFCVT_RTZ_X_F_V_M2 2074 11U, // PseudoVFCVT_RTZ_X_F_V_M2_MASK 2075 11U, // PseudoVFCVT_RTZ_X_F_V_M2_TU 2076 11U, // PseudoVFCVT_RTZ_X_F_V_M4 2077 11U, // PseudoVFCVT_RTZ_X_F_V_M4_MASK 2078 11U, // PseudoVFCVT_RTZ_X_F_V_M4_TU 2079 11U, // PseudoVFCVT_RTZ_X_F_V_M8 2080 11U, // PseudoVFCVT_RTZ_X_F_V_M8_MASK 2081 11U, // PseudoVFCVT_RTZ_X_F_V_M8_TU 2082 11U, // PseudoVFCVT_RTZ_X_F_V_MF2 2083 11U, // PseudoVFCVT_RTZ_X_F_V_MF2_MASK 2084 11U, // PseudoVFCVT_RTZ_X_F_V_MF2_TU 2085 11U, // PseudoVFCVT_RTZ_X_F_V_MF4 2086 11U, // PseudoVFCVT_RTZ_X_F_V_MF4_MASK 2087 11U, // PseudoVFCVT_RTZ_X_F_V_MF4_TU 2088 11U, // PseudoVFCVT_XU_F_V_M1 2089 11U, // PseudoVFCVT_XU_F_V_M1_MASK 2090 11U, // PseudoVFCVT_XU_F_V_M1_TU 2091 11U, // PseudoVFCVT_XU_F_V_M2 2092 11U, // PseudoVFCVT_XU_F_V_M2_MASK 2093 11U, // PseudoVFCVT_XU_F_V_M2_TU 2094 11U, // PseudoVFCVT_XU_F_V_M4 2095 11U, // PseudoVFCVT_XU_F_V_M4_MASK 2096 11U, // PseudoVFCVT_XU_F_V_M4_TU 2097 11U, // PseudoVFCVT_XU_F_V_M8 2098 11U, // PseudoVFCVT_XU_F_V_M8_MASK 2099 11U, // PseudoVFCVT_XU_F_V_M8_TU 2100 11U, // PseudoVFCVT_XU_F_V_MF2 2101 11U, // PseudoVFCVT_XU_F_V_MF2_MASK 2102 11U, // PseudoVFCVT_XU_F_V_MF2_TU 2103 11U, // PseudoVFCVT_XU_F_V_MF4 2104 11U, // PseudoVFCVT_XU_F_V_MF4_MASK 2105 11U, // PseudoVFCVT_XU_F_V_MF4_TU 2106 11U, // PseudoVFCVT_X_F_V_M1 2107 11U, // PseudoVFCVT_X_F_V_M1_MASK 2108 11U, // PseudoVFCVT_X_F_V_M1_TU 2109 11U, // PseudoVFCVT_X_F_V_M2 2110 11U, // PseudoVFCVT_X_F_V_M2_MASK 2111 11U, // PseudoVFCVT_X_F_V_M2_TU 2112 11U, // PseudoVFCVT_X_F_V_M4 2113 11U, // PseudoVFCVT_X_F_V_M4_MASK 2114 11U, // PseudoVFCVT_X_F_V_M4_TU 2115 11U, // PseudoVFCVT_X_F_V_M8 2116 11U, // PseudoVFCVT_X_F_V_M8_MASK 2117 11U, // PseudoVFCVT_X_F_V_M8_TU 2118 11U, // PseudoVFCVT_X_F_V_MF2 2119 11U, // PseudoVFCVT_X_F_V_MF2_MASK 2120 11U, // PseudoVFCVT_X_F_V_MF2_TU 2121 11U, // PseudoVFCVT_X_F_V_MF4 2122 11U, // PseudoVFCVT_X_F_V_MF4_MASK 2123 11U, // PseudoVFCVT_X_F_V_MF4_TU 2124 11U, // PseudoVFDIV_VF16_M1 2125 11U, // PseudoVFDIV_VF16_M1_MASK 2126 11U, // PseudoVFDIV_VF16_M1_TU 2127 11U, // PseudoVFDIV_VF16_M2 2128 11U, // PseudoVFDIV_VF16_M2_MASK 2129 11U, // PseudoVFDIV_VF16_M2_TU 2130 11U, // PseudoVFDIV_VF16_M4 2131 11U, // PseudoVFDIV_VF16_M4_MASK 2132 11U, // PseudoVFDIV_VF16_M4_TU 2133 11U, // PseudoVFDIV_VF16_M8 2134 11U, // PseudoVFDIV_VF16_M8_MASK 2135 11U, // PseudoVFDIV_VF16_M8_TU 2136 11U, // PseudoVFDIV_VF16_MF2 2137 11U, // PseudoVFDIV_VF16_MF2_MASK 2138 11U, // PseudoVFDIV_VF16_MF2_TU 2139 11U, // PseudoVFDIV_VF16_MF4 2140 11U, // PseudoVFDIV_VF16_MF4_MASK 2141 11U, // PseudoVFDIV_VF16_MF4_TU 2142 11U, // PseudoVFDIV_VF32_M1 2143 11U, // PseudoVFDIV_VF32_M1_MASK 2144 11U, // PseudoVFDIV_VF32_M1_TU 2145 11U, // PseudoVFDIV_VF32_M2 2146 11U, // PseudoVFDIV_VF32_M2_MASK 2147 11U, // PseudoVFDIV_VF32_M2_TU 2148 11U, // PseudoVFDIV_VF32_M4 2149 11U, // PseudoVFDIV_VF32_M4_MASK 2150 11U, // PseudoVFDIV_VF32_M4_TU 2151 11U, // PseudoVFDIV_VF32_M8 2152 11U, // PseudoVFDIV_VF32_M8_MASK 2153 11U, // PseudoVFDIV_VF32_M8_TU 2154 11U, // PseudoVFDIV_VF32_MF2 2155 11U, // PseudoVFDIV_VF32_MF2_MASK 2156 11U, // PseudoVFDIV_VF32_MF2_TU 2157 11U, // PseudoVFDIV_VF64_M1 2158 11U, // PseudoVFDIV_VF64_M1_MASK 2159 11U, // PseudoVFDIV_VF64_M1_TU 2160 11U, // PseudoVFDIV_VF64_M2 2161 11U, // PseudoVFDIV_VF64_M2_MASK 2162 11U, // PseudoVFDIV_VF64_M2_TU 2163 11U, // PseudoVFDIV_VF64_M4 2164 11U, // PseudoVFDIV_VF64_M4_MASK 2165 11U, // PseudoVFDIV_VF64_M4_TU 2166 11U, // PseudoVFDIV_VF64_M8 2167 11U, // PseudoVFDIV_VF64_M8_MASK 2168 11U, // PseudoVFDIV_VF64_M8_TU 2169 11U, // PseudoVFDIV_VV_M1 2170 11U, // PseudoVFDIV_VV_M1_MASK 2171 11U, // PseudoVFDIV_VV_M1_TU 2172 11U, // PseudoVFDIV_VV_M2 2173 11U, // PseudoVFDIV_VV_M2_MASK 2174 11U, // PseudoVFDIV_VV_M2_TU 2175 11U, // PseudoVFDIV_VV_M4 2176 11U, // PseudoVFDIV_VV_M4_MASK 2177 11U, // PseudoVFDIV_VV_M4_TU 2178 11U, // PseudoVFDIV_VV_M8 2179 11U, // PseudoVFDIV_VV_M8_MASK 2180 11U, // PseudoVFDIV_VV_M8_TU 2181 11U, // PseudoVFDIV_VV_MF2 2182 11U, // PseudoVFDIV_VV_MF2_MASK 2183 11U, // PseudoVFDIV_VV_MF2_TU 2184 11U, // PseudoVFDIV_VV_MF4 2185 11U, // PseudoVFDIV_VV_MF4_MASK 2186 11U, // PseudoVFDIV_VV_MF4_TU 2187 11U, // PseudoVFIRST_M_B1 2188 11U, // PseudoVFIRST_M_B16 2189 11U, // PseudoVFIRST_M_B16_MASK 2190 11U, // PseudoVFIRST_M_B1_MASK 2191 11U, // PseudoVFIRST_M_B2 2192 11U, // PseudoVFIRST_M_B2_MASK 2193 11U, // PseudoVFIRST_M_B32 2194 11U, // PseudoVFIRST_M_B32_MASK 2195 11U, // PseudoVFIRST_M_B4 2196 11U, // PseudoVFIRST_M_B4_MASK 2197 11U, // PseudoVFIRST_M_B64 2198 11U, // PseudoVFIRST_M_B64_MASK 2199 11U, // PseudoVFIRST_M_B8 2200 11U, // PseudoVFIRST_M_B8_MASK 2201 11U, // PseudoVFMACC_VF16_M1 2202 11U, // PseudoVFMACC_VF16_M1_MASK 2203 11U, // PseudoVFMACC_VF16_M2 2204 11U, // PseudoVFMACC_VF16_M2_MASK 2205 11U, // PseudoVFMACC_VF16_M4 2206 11U, // PseudoVFMACC_VF16_M4_MASK 2207 11U, // PseudoVFMACC_VF16_M8 2208 11U, // PseudoVFMACC_VF16_M8_MASK 2209 11U, // PseudoVFMACC_VF16_MF2 2210 11U, // PseudoVFMACC_VF16_MF2_MASK 2211 11U, // PseudoVFMACC_VF16_MF4 2212 11U, // PseudoVFMACC_VF16_MF4_MASK 2213 11U, // PseudoVFMACC_VF32_M1 2214 11U, // PseudoVFMACC_VF32_M1_MASK 2215 11U, // PseudoVFMACC_VF32_M2 2216 11U, // PseudoVFMACC_VF32_M2_MASK 2217 11U, // PseudoVFMACC_VF32_M4 2218 11U, // PseudoVFMACC_VF32_M4_MASK 2219 11U, // PseudoVFMACC_VF32_M8 2220 11U, // PseudoVFMACC_VF32_M8_MASK 2221 11U, // PseudoVFMACC_VF32_MF2 2222 11U, // PseudoVFMACC_VF32_MF2_MASK 2223 11U, // PseudoVFMACC_VF64_M1 2224 11U, // PseudoVFMACC_VF64_M1_MASK 2225 11U, // PseudoVFMACC_VF64_M2 2226 11U, // PseudoVFMACC_VF64_M2_MASK 2227 11U, // PseudoVFMACC_VF64_M4 2228 11U, // PseudoVFMACC_VF64_M4_MASK 2229 11U, // PseudoVFMACC_VF64_M8 2230 11U, // PseudoVFMACC_VF64_M8_MASK 2231 11U, // PseudoVFMACC_VV_M1 2232 11U, // PseudoVFMACC_VV_M1_MASK 2233 11U, // PseudoVFMACC_VV_M2 2234 11U, // PseudoVFMACC_VV_M2_MASK 2235 11U, // PseudoVFMACC_VV_M4 2236 11U, // PseudoVFMACC_VV_M4_MASK 2237 11U, // PseudoVFMACC_VV_M8 2238 11U, // PseudoVFMACC_VV_M8_MASK 2239 11U, // PseudoVFMACC_VV_MF2 2240 11U, // PseudoVFMACC_VV_MF2_MASK 2241 11U, // PseudoVFMACC_VV_MF4 2242 11U, // PseudoVFMACC_VV_MF4_MASK 2243 11U, // PseudoVFMADD_VF16_M1 2244 11U, // PseudoVFMADD_VF16_M1_MASK 2245 11U, // PseudoVFMADD_VF16_M2 2246 11U, // PseudoVFMADD_VF16_M2_MASK 2247 11U, // PseudoVFMADD_VF16_M4 2248 11U, // PseudoVFMADD_VF16_M4_MASK 2249 11U, // PseudoVFMADD_VF16_M8 2250 11U, // PseudoVFMADD_VF16_M8_MASK 2251 11U, // PseudoVFMADD_VF16_MF2 2252 11U, // PseudoVFMADD_VF16_MF2_MASK 2253 11U, // PseudoVFMADD_VF16_MF4 2254 11U, // PseudoVFMADD_VF16_MF4_MASK 2255 11U, // PseudoVFMADD_VF32_M1 2256 11U, // PseudoVFMADD_VF32_M1_MASK 2257 11U, // PseudoVFMADD_VF32_M2 2258 11U, // PseudoVFMADD_VF32_M2_MASK 2259 11U, // PseudoVFMADD_VF32_M4 2260 11U, // PseudoVFMADD_VF32_M4_MASK 2261 11U, // PseudoVFMADD_VF32_M8 2262 11U, // PseudoVFMADD_VF32_M8_MASK 2263 11U, // PseudoVFMADD_VF32_MF2 2264 11U, // PseudoVFMADD_VF32_MF2_MASK 2265 11U, // PseudoVFMADD_VF64_M1 2266 11U, // PseudoVFMADD_VF64_M1_MASK 2267 11U, // PseudoVFMADD_VF64_M2 2268 11U, // PseudoVFMADD_VF64_M2_MASK 2269 11U, // PseudoVFMADD_VF64_M4 2270 11U, // PseudoVFMADD_VF64_M4_MASK 2271 11U, // PseudoVFMADD_VF64_M8 2272 11U, // PseudoVFMADD_VF64_M8_MASK 2273 11U, // PseudoVFMADD_VV_M1 2274 11U, // PseudoVFMADD_VV_M1_MASK 2275 11U, // PseudoVFMADD_VV_M2 2276 11U, // PseudoVFMADD_VV_M2_MASK 2277 11U, // PseudoVFMADD_VV_M4 2278 11U, // PseudoVFMADD_VV_M4_MASK 2279 11U, // PseudoVFMADD_VV_M8 2280 11U, // PseudoVFMADD_VV_M8_MASK 2281 11U, // PseudoVFMADD_VV_MF2 2282 11U, // PseudoVFMADD_VV_MF2_MASK 2283 11U, // PseudoVFMADD_VV_MF4 2284 11U, // PseudoVFMADD_VV_MF4_MASK 2285 11U, // PseudoVFMAX_VF16_M1 2286 11U, // PseudoVFMAX_VF16_M1_MASK 2287 11U, // PseudoVFMAX_VF16_M1_TU 2288 11U, // PseudoVFMAX_VF16_M2 2289 11U, // PseudoVFMAX_VF16_M2_MASK 2290 11U, // PseudoVFMAX_VF16_M2_TU 2291 11U, // PseudoVFMAX_VF16_M4 2292 11U, // PseudoVFMAX_VF16_M4_MASK 2293 11U, // PseudoVFMAX_VF16_M4_TU 2294 11U, // PseudoVFMAX_VF16_M8 2295 11U, // PseudoVFMAX_VF16_M8_MASK 2296 11U, // PseudoVFMAX_VF16_M8_TU 2297 11U, // PseudoVFMAX_VF16_MF2 2298 11U, // PseudoVFMAX_VF16_MF2_MASK 2299 11U, // PseudoVFMAX_VF16_MF2_TU 2300 11U, // PseudoVFMAX_VF16_MF4 2301 11U, // PseudoVFMAX_VF16_MF4_MASK 2302 11U, // PseudoVFMAX_VF16_MF4_TU 2303 11U, // PseudoVFMAX_VF32_M1 2304 11U, // PseudoVFMAX_VF32_M1_MASK 2305 11U, // PseudoVFMAX_VF32_M1_TU 2306 11U, // PseudoVFMAX_VF32_M2 2307 11U, // PseudoVFMAX_VF32_M2_MASK 2308 11U, // PseudoVFMAX_VF32_M2_TU 2309 11U, // PseudoVFMAX_VF32_M4 2310 11U, // PseudoVFMAX_VF32_M4_MASK 2311 11U, // PseudoVFMAX_VF32_M4_TU 2312 11U, // PseudoVFMAX_VF32_M8 2313 11U, // PseudoVFMAX_VF32_M8_MASK 2314 11U, // PseudoVFMAX_VF32_M8_TU 2315 11U, // PseudoVFMAX_VF32_MF2 2316 11U, // PseudoVFMAX_VF32_MF2_MASK 2317 11U, // PseudoVFMAX_VF32_MF2_TU 2318 11U, // PseudoVFMAX_VF64_M1 2319 11U, // PseudoVFMAX_VF64_M1_MASK 2320 11U, // PseudoVFMAX_VF64_M1_TU 2321 11U, // PseudoVFMAX_VF64_M2 2322 11U, // PseudoVFMAX_VF64_M2_MASK 2323 11U, // PseudoVFMAX_VF64_M2_TU 2324 11U, // PseudoVFMAX_VF64_M4 2325 11U, // PseudoVFMAX_VF64_M4_MASK 2326 11U, // PseudoVFMAX_VF64_M4_TU 2327 11U, // PseudoVFMAX_VF64_M8 2328 11U, // PseudoVFMAX_VF64_M8_MASK 2329 11U, // PseudoVFMAX_VF64_M8_TU 2330 11U, // PseudoVFMAX_VV_M1 2331 11U, // PseudoVFMAX_VV_M1_MASK 2332 11U, // PseudoVFMAX_VV_M1_TU 2333 11U, // PseudoVFMAX_VV_M2 2334 11U, // PseudoVFMAX_VV_M2_MASK 2335 11U, // PseudoVFMAX_VV_M2_TU 2336 11U, // PseudoVFMAX_VV_M4 2337 11U, // PseudoVFMAX_VV_M4_MASK 2338 11U, // PseudoVFMAX_VV_M4_TU 2339 11U, // PseudoVFMAX_VV_M8 2340 11U, // PseudoVFMAX_VV_M8_MASK 2341 11U, // PseudoVFMAX_VV_M8_TU 2342 11U, // PseudoVFMAX_VV_MF2 2343 11U, // PseudoVFMAX_VV_MF2_MASK 2344 11U, // PseudoVFMAX_VV_MF2_TU 2345 11U, // PseudoVFMAX_VV_MF4 2346 11U, // PseudoVFMAX_VV_MF4_MASK 2347 11U, // PseudoVFMAX_VV_MF4_TU 2348 11U, // PseudoVFMERGE_VF16M_M1 2349 11U, // PseudoVFMERGE_VF16M_M1_TU 2350 11U, // PseudoVFMERGE_VF16M_M2 2351 11U, // PseudoVFMERGE_VF16M_M2_TU 2352 11U, // PseudoVFMERGE_VF16M_M4 2353 11U, // PseudoVFMERGE_VF16M_M4_TU 2354 11U, // PseudoVFMERGE_VF16M_M8 2355 11U, // PseudoVFMERGE_VF16M_M8_TU 2356 11U, // PseudoVFMERGE_VF16M_MF2 2357 11U, // PseudoVFMERGE_VF16M_MF2_TU 2358 11U, // PseudoVFMERGE_VF16M_MF4 2359 11U, // PseudoVFMERGE_VF16M_MF4_TU 2360 11U, // PseudoVFMERGE_VF32M_M1 2361 11U, // PseudoVFMERGE_VF32M_M1_TU 2362 11U, // PseudoVFMERGE_VF32M_M2 2363 11U, // PseudoVFMERGE_VF32M_M2_TU 2364 11U, // PseudoVFMERGE_VF32M_M4 2365 11U, // PseudoVFMERGE_VF32M_M4_TU 2366 11U, // PseudoVFMERGE_VF32M_M8 2367 11U, // PseudoVFMERGE_VF32M_M8_TU 2368 11U, // PseudoVFMERGE_VF32M_MF2 2369 11U, // PseudoVFMERGE_VF32M_MF2_TU 2370 11U, // PseudoVFMERGE_VF64M_M1 2371 11U, // PseudoVFMERGE_VF64M_M1_TU 2372 11U, // PseudoVFMERGE_VF64M_M2 2373 11U, // PseudoVFMERGE_VF64M_M2_TU 2374 11U, // PseudoVFMERGE_VF64M_M4 2375 11U, // PseudoVFMERGE_VF64M_M4_TU 2376 11U, // PseudoVFMERGE_VF64M_M8 2377 11U, // PseudoVFMERGE_VF64M_M8_TU 2378 11U, // PseudoVFMIN_VF16_M1 2379 11U, // PseudoVFMIN_VF16_M1_MASK 2380 11U, // PseudoVFMIN_VF16_M1_TU 2381 11U, // PseudoVFMIN_VF16_M2 2382 11U, // PseudoVFMIN_VF16_M2_MASK 2383 11U, // PseudoVFMIN_VF16_M2_TU 2384 11U, // PseudoVFMIN_VF16_M4 2385 11U, // PseudoVFMIN_VF16_M4_MASK 2386 11U, // PseudoVFMIN_VF16_M4_TU 2387 11U, // PseudoVFMIN_VF16_M8 2388 11U, // PseudoVFMIN_VF16_M8_MASK 2389 11U, // PseudoVFMIN_VF16_M8_TU 2390 11U, // PseudoVFMIN_VF16_MF2 2391 11U, // PseudoVFMIN_VF16_MF2_MASK 2392 11U, // PseudoVFMIN_VF16_MF2_TU 2393 11U, // PseudoVFMIN_VF16_MF4 2394 11U, // PseudoVFMIN_VF16_MF4_MASK 2395 11U, // PseudoVFMIN_VF16_MF4_TU 2396 11U, // PseudoVFMIN_VF32_M1 2397 11U, // PseudoVFMIN_VF32_M1_MASK 2398 11U, // PseudoVFMIN_VF32_M1_TU 2399 11U, // PseudoVFMIN_VF32_M2 2400 11U, // PseudoVFMIN_VF32_M2_MASK 2401 11U, // PseudoVFMIN_VF32_M2_TU 2402 11U, // PseudoVFMIN_VF32_M4 2403 11U, // PseudoVFMIN_VF32_M4_MASK 2404 11U, // PseudoVFMIN_VF32_M4_TU 2405 11U, // PseudoVFMIN_VF32_M8 2406 11U, // PseudoVFMIN_VF32_M8_MASK 2407 11U, // PseudoVFMIN_VF32_M8_TU 2408 11U, // PseudoVFMIN_VF32_MF2 2409 11U, // PseudoVFMIN_VF32_MF2_MASK 2410 11U, // PseudoVFMIN_VF32_MF2_TU 2411 11U, // PseudoVFMIN_VF64_M1 2412 11U, // PseudoVFMIN_VF64_M1_MASK 2413 11U, // PseudoVFMIN_VF64_M1_TU 2414 11U, // PseudoVFMIN_VF64_M2 2415 11U, // PseudoVFMIN_VF64_M2_MASK 2416 11U, // PseudoVFMIN_VF64_M2_TU 2417 11U, // PseudoVFMIN_VF64_M4 2418 11U, // PseudoVFMIN_VF64_M4_MASK 2419 11U, // PseudoVFMIN_VF64_M4_TU 2420 11U, // PseudoVFMIN_VF64_M8 2421 11U, // PseudoVFMIN_VF64_M8_MASK 2422 11U, // PseudoVFMIN_VF64_M8_TU 2423 11U, // PseudoVFMIN_VV_M1 2424 11U, // PseudoVFMIN_VV_M1_MASK 2425 11U, // PseudoVFMIN_VV_M1_TU 2426 11U, // PseudoVFMIN_VV_M2 2427 11U, // PseudoVFMIN_VV_M2_MASK 2428 11U, // PseudoVFMIN_VV_M2_TU 2429 11U, // PseudoVFMIN_VV_M4 2430 11U, // PseudoVFMIN_VV_M4_MASK 2431 11U, // PseudoVFMIN_VV_M4_TU 2432 11U, // PseudoVFMIN_VV_M8 2433 11U, // PseudoVFMIN_VV_M8_MASK 2434 11U, // PseudoVFMIN_VV_M8_TU 2435 11U, // PseudoVFMIN_VV_MF2 2436 11U, // PseudoVFMIN_VV_MF2_MASK 2437 11U, // PseudoVFMIN_VV_MF2_TU 2438 11U, // PseudoVFMIN_VV_MF4 2439 11U, // PseudoVFMIN_VV_MF4_MASK 2440 11U, // PseudoVFMIN_VV_MF4_TU 2441 11U, // PseudoVFMSAC_VF16_M1 2442 11U, // PseudoVFMSAC_VF16_M1_MASK 2443 11U, // PseudoVFMSAC_VF16_M2 2444 11U, // PseudoVFMSAC_VF16_M2_MASK 2445 11U, // PseudoVFMSAC_VF16_M4 2446 11U, // PseudoVFMSAC_VF16_M4_MASK 2447 11U, // PseudoVFMSAC_VF16_M8 2448 11U, // PseudoVFMSAC_VF16_M8_MASK 2449 11U, // PseudoVFMSAC_VF16_MF2 2450 11U, // PseudoVFMSAC_VF16_MF2_MASK 2451 11U, // PseudoVFMSAC_VF16_MF4 2452 11U, // PseudoVFMSAC_VF16_MF4_MASK 2453 11U, // PseudoVFMSAC_VF32_M1 2454 11U, // PseudoVFMSAC_VF32_M1_MASK 2455 11U, // PseudoVFMSAC_VF32_M2 2456 11U, // PseudoVFMSAC_VF32_M2_MASK 2457 11U, // PseudoVFMSAC_VF32_M4 2458 11U, // PseudoVFMSAC_VF32_M4_MASK 2459 11U, // PseudoVFMSAC_VF32_M8 2460 11U, // PseudoVFMSAC_VF32_M8_MASK 2461 11U, // PseudoVFMSAC_VF32_MF2 2462 11U, // PseudoVFMSAC_VF32_MF2_MASK 2463 11U, // PseudoVFMSAC_VF64_M1 2464 11U, // PseudoVFMSAC_VF64_M1_MASK 2465 11U, // PseudoVFMSAC_VF64_M2 2466 11U, // PseudoVFMSAC_VF64_M2_MASK 2467 11U, // PseudoVFMSAC_VF64_M4 2468 11U, // PseudoVFMSAC_VF64_M4_MASK 2469 11U, // PseudoVFMSAC_VF64_M8 2470 11U, // PseudoVFMSAC_VF64_M8_MASK 2471 11U, // PseudoVFMSAC_VV_M1 2472 11U, // PseudoVFMSAC_VV_M1_MASK 2473 11U, // PseudoVFMSAC_VV_M2 2474 11U, // PseudoVFMSAC_VV_M2_MASK 2475 11U, // PseudoVFMSAC_VV_M4 2476 11U, // PseudoVFMSAC_VV_M4_MASK 2477 11U, // PseudoVFMSAC_VV_M8 2478 11U, // PseudoVFMSAC_VV_M8_MASK 2479 11U, // PseudoVFMSAC_VV_MF2 2480 11U, // PseudoVFMSAC_VV_MF2_MASK 2481 11U, // PseudoVFMSAC_VV_MF4 2482 11U, // PseudoVFMSAC_VV_MF4_MASK 2483 11U, // PseudoVFMSUB_VF16_M1 2484 11U, // PseudoVFMSUB_VF16_M1_MASK 2485 11U, // PseudoVFMSUB_VF16_M2 2486 11U, // PseudoVFMSUB_VF16_M2_MASK 2487 11U, // PseudoVFMSUB_VF16_M4 2488 11U, // PseudoVFMSUB_VF16_M4_MASK 2489 11U, // PseudoVFMSUB_VF16_M8 2490 11U, // PseudoVFMSUB_VF16_M8_MASK 2491 11U, // PseudoVFMSUB_VF16_MF2 2492 11U, // PseudoVFMSUB_VF16_MF2_MASK 2493 11U, // PseudoVFMSUB_VF16_MF4 2494 11U, // PseudoVFMSUB_VF16_MF4_MASK 2495 11U, // PseudoVFMSUB_VF32_M1 2496 11U, // PseudoVFMSUB_VF32_M1_MASK 2497 11U, // PseudoVFMSUB_VF32_M2 2498 11U, // PseudoVFMSUB_VF32_M2_MASK 2499 11U, // PseudoVFMSUB_VF32_M4 2500 11U, // PseudoVFMSUB_VF32_M4_MASK 2501 11U, // PseudoVFMSUB_VF32_M8 2502 11U, // PseudoVFMSUB_VF32_M8_MASK 2503 11U, // PseudoVFMSUB_VF32_MF2 2504 11U, // PseudoVFMSUB_VF32_MF2_MASK 2505 11U, // PseudoVFMSUB_VF64_M1 2506 11U, // PseudoVFMSUB_VF64_M1_MASK 2507 11U, // PseudoVFMSUB_VF64_M2 2508 11U, // PseudoVFMSUB_VF64_M2_MASK 2509 11U, // PseudoVFMSUB_VF64_M4 2510 11U, // PseudoVFMSUB_VF64_M4_MASK 2511 11U, // PseudoVFMSUB_VF64_M8 2512 11U, // PseudoVFMSUB_VF64_M8_MASK 2513 11U, // PseudoVFMSUB_VV_M1 2514 11U, // PseudoVFMSUB_VV_M1_MASK 2515 11U, // PseudoVFMSUB_VV_M2 2516 11U, // PseudoVFMSUB_VV_M2_MASK 2517 11U, // PseudoVFMSUB_VV_M4 2518 11U, // PseudoVFMSUB_VV_M4_MASK 2519 11U, // PseudoVFMSUB_VV_M8 2520 11U, // PseudoVFMSUB_VV_M8_MASK 2521 11U, // PseudoVFMSUB_VV_MF2 2522 11U, // PseudoVFMSUB_VV_MF2_MASK 2523 11U, // PseudoVFMSUB_VV_MF4 2524 11U, // PseudoVFMSUB_VV_MF4_MASK 2525 11U, // PseudoVFMUL_VF16_M1 2526 11U, // PseudoVFMUL_VF16_M1_MASK 2527 11U, // PseudoVFMUL_VF16_M1_TU 2528 11U, // PseudoVFMUL_VF16_M2 2529 11U, // PseudoVFMUL_VF16_M2_MASK 2530 11U, // PseudoVFMUL_VF16_M2_TU 2531 11U, // PseudoVFMUL_VF16_M4 2532 11U, // PseudoVFMUL_VF16_M4_MASK 2533 11U, // PseudoVFMUL_VF16_M4_TU 2534 11U, // PseudoVFMUL_VF16_M8 2535 11U, // PseudoVFMUL_VF16_M8_MASK 2536 11U, // PseudoVFMUL_VF16_M8_TU 2537 11U, // PseudoVFMUL_VF16_MF2 2538 11U, // PseudoVFMUL_VF16_MF2_MASK 2539 11U, // PseudoVFMUL_VF16_MF2_TU 2540 11U, // PseudoVFMUL_VF16_MF4 2541 11U, // PseudoVFMUL_VF16_MF4_MASK 2542 11U, // PseudoVFMUL_VF16_MF4_TU 2543 11U, // PseudoVFMUL_VF32_M1 2544 11U, // PseudoVFMUL_VF32_M1_MASK 2545 11U, // PseudoVFMUL_VF32_M1_TU 2546 11U, // PseudoVFMUL_VF32_M2 2547 11U, // PseudoVFMUL_VF32_M2_MASK 2548 11U, // PseudoVFMUL_VF32_M2_TU 2549 11U, // PseudoVFMUL_VF32_M4 2550 11U, // PseudoVFMUL_VF32_M4_MASK 2551 11U, // PseudoVFMUL_VF32_M4_TU 2552 11U, // PseudoVFMUL_VF32_M8 2553 11U, // PseudoVFMUL_VF32_M8_MASK 2554 11U, // PseudoVFMUL_VF32_M8_TU 2555 11U, // PseudoVFMUL_VF32_MF2 2556 11U, // PseudoVFMUL_VF32_MF2_MASK 2557 11U, // PseudoVFMUL_VF32_MF2_TU 2558 11U, // PseudoVFMUL_VF64_M1 2559 11U, // PseudoVFMUL_VF64_M1_MASK 2560 11U, // PseudoVFMUL_VF64_M1_TU 2561 11U, // PseudoVFMUL_VF64_M2 2562 11U, // PseudoVFMUL_VF64_M2_MASK 2563 11U, // PseudoVFMUL_VF64_M2_TU 2564 11U, // PseudoVFMUL_VF64_M4 2565 11U, // PseudoVFMUL_VF64_M4_MASK 2566 11U, // PseudoVFMUL_VF64_M4_TU 2567 11U, // PseudoVFMUL_VF64_M8 2568 11U, // PseudoVFMUL_VF64_M8_MASK 2569 11U, // PseudoVFMUL_VF64_M8_TU 2570 11U, // PseudoVFMUL_VV_M1 2571 11U, // PseudoVFMUL_VV_M1_MASK 2572 11U, // PseudoVFMUL_VV_M1_TU 2573 11U, // PseudoVFMUL_VV_M2 2574 11U, // PseudoVFMUL_VV_M2_MASK 2575 11U, // PseudoVFMUL_VV_M2_TU 2576 11U, // PseudoVFMUL_VV_M4 2577 11U, // PseudoVFMUL_VV_M4_MASK 2578 11U, // PseudoVFMUL_VV_M4_TU 2579 11U, // PseudoVFMUL_VV_M8 2580 11U, // PseudoVFMUL_VV_M8_MASK 2581 11U, // PseudoVFMUL_VV_M8_TU 2582 11U, // PseudoVFMUL_VV_MF2 2583 11U, // PseudoVFMUL_VV_MF2_MASK 2584 11U, // PseudoVFMUL_VV_MF2_TU 2585 11U, // PseudoVFMUL_VV_MF4 2586 11U, // PseudoVFMUL_VV_MF4_MASK 2587 11U, // PseudoVFMUL_VV_MF4_TU 2588 11U, // PseudoVFMV_F16_S_M1 2589 11U, // PseudoVFMV_F16_S_M2 2590 11U, // PseudoVFMV_F16_S_M4 2591 11U, // PseudoVFMV_F16_S_M8 2592 11U, // PseudoVFMV_F16_S_MF2 2593 11U, // PseudoVFMV_F16_S_MF4 2594 11U, // PseudoVFMV_F32_S_M1 2595 11U, // PseudoVFMV_F32_S_M2 2596 11U, // PseudoVFMV_F32_S_M4 2597 11U, // PseudoVFMV_F32_S_M8 2598 11U, // PseudoVFMV_F32_S_MF2 2599 11U, // PseudoVFMV_F64_S_M1 2600 11U, // PseudoVFMV_F64_S_M2 2601 11U, // PseudoVFMV_F64_S_M4 2602 11U, // PseudoVFMV_F64_S_M8 2603 11U, // PseudoVFMV_S_F16_M1 2604 11U, // PseudoVFMV_S_F16_M2 2605 11U, // PseudoVFMV_S_F16_M4 2606 11U, // PseudoVFMV_S_F16_M8 2607 11U, // PseudoVFMV_S_F16_MF2 2608 11U, // PseudoVFMV_S_F16_MF4 2609 11U, // PseudoVFMV_S_F32_M1 2610 11U, // PseudoVFMV_S_F32_M2 2611 11U, // PseudoVFMV_S_F32_M4 2612 11U, // PseudoVFMV_S_F32_M8 2613 11U, // PseudoVFMV_S_F32_MF2 2614 11U, // PseudoVFMV_S_F64_M1 2615 11U, // PseudoVFMV_S_F64_M2 2616 11U, // PseudoVFMV_S_F64_M4 2617 11U, // PseudoVFMV_S_F64_M8 2618 11U, // PseudoVFMV_V_F16_M1 2619 11U, // PseudoVFMV_V_F16_M1_TU 2620 11U, // PseudoVFMV_V_F16_M2 2621 11U, // PseudoVFMV_V_F16_M2_TU 2622 11U, // PseudoVFMV_V_F16_M4 2623 11U, // PseudoVFMV_V_F16_M4_TU 2624 11U, // PseudoVFMV_V_F16_M8 2625 11U, // PseudoVFMV_V_F16_M8_TU 2626 11U, // PseudoVFMV_V_F16_MF2 2627 11U, // PseudoVFMV_V_F16_MF2_TU 2628 11U, // PseudoVFMV_V_F16_MF4 2629 11U, // PseudoVFMV_V_F16_MF4_TU 2630 11U, // PseudoVFMV_V_F32_M1 2631 11U, // PseudoVFMV_V_F32_M1_TU 2632 11U, // PseudoVFMV_V_F32_M2 2633 11U, // PseudoVFMV_V_F32_M2_TU 2634 11U, // PseudoVFMV_V_F32_M4 2635 11U, // PseudoVFMV_V_F32_M4_TU 2636 11U, // PseudoVFMV_V_F32_M8 2637 11U, // PseudoVFMV_V_F32_M8_TU 2638 11U, // PseudoVFMV_V_F32_MF2 2639 11U, // PseudoVFMV_V_F32_MF2_TU 2640 11U, // PseudoVFMV_V_F64_M1 2641 11U, // PseudoVFMV_V_F64_M1_TU 2642 11U, // PseudoVFMV_V_F64_M2 2643 11U, // PseudoVFMV_V_F64_M2_TU 2644 11U, // PseudoVFMV_V_F64_M4 2645 11U, // PseudoVFMV_V_F64_M4_TU 2646 11U, // PseudoVFMV_V_F64_M8 2647 11U, // PseudoVFMV_V_F64_M8_TU 2648 11U, // PseudoVFNCVT_F_F_W_M1 2649 11U, // PseudoVFNCVT_F_F_W_M1_MASK 2650 11U, // PseudoVFNCVT_F_F_W_M1_TU 2651 11U, // PseudoVFNCVT_F_F_W_M2 2652 11U, // PseudoVFNCVT_F_F_W_M2_MASK 2653 11U, // PseudoVFNCVT_F_F_W_M2_TU 2654 11U, // PseudoVFNCVT_F_F_W_M4 2655 11U, // PseudoVFNCVT_F_F_W_M4_MASK 2656 11U, // PseudoVFNCVT_F_F_W_M4_TU 2657 11U, // PseudoVFNCVT_F_F_W_MF2 2658 11U, // PseudoVFNCVT_F_F_W_MF2_MASK 2659 11U, // PseudoVFNCVT_F_F_W_MF2_TU 2660 11U, // PseudoVFNCVT_F_F_W_MF4 2661 11U, // PseudoVFNCVT_F_F_W_MF4_MASK 2662 11U, // PseudoVFNCVT_F_F_W_MF4_TU 2663 11U, // PseudoVFNCVT_F_XU_W_M1 2664 11U, // PseudoVFNCVT_F_XU_W_M1_MASK 2665 11U, // PseudoVFNCVT_F_XU_W_M1_TU 2666 11U, // PseudoVFNCVT_F_XU_W_M2 2667 11U, // PseudoVFNCVT_F_XU_W_M2_MASK 2668 11U, // PseudoVFNCVT_F_XU_W_M2_TU 2669 11U, // PseudoVFNCVT_F_XU_W_M4 2670 11U, // PseudoVFNCVT_F_XU_W_M4_MASK 2671 11U, // PseudoVFNCVT_F_XU_W_M4_TU 2672 11U, // PseudoVFNCVT_F_XU_W_MF2 2673 11U, // PseudoVFNCVT_F_XU_W_MF2_MASK 2674 11U, // PseudoVFNCVT_F_XU_W_MF2_TU 2675 11U, // PseudoVFNCVT_F_XU_W_MF4 2676 11U, // PseudoVFNCVT_F_XU_W_MF4_MASK 2677 11U, // PseudoVFNCVT_F_XU_W_MF4_TU 2678 11U, // PseudoVFNCVT_F_X_W_M1 2679 11U, // PseudoVFNCVT_F_X_W_M1_MASK 2680 11U, // PseudoVFNCVT_F_X_W_M1_TU 2681 11U, // PseudoVFNCVT_F_X_W_M2 2682 11U, // PseudoVFNCVT_F_X_W_M2_MASK 2683 11U, // PseudoVFNCVT_F_X_W_M2_TU 2684 11U, // PseudoVFNCVT_F_X_W_M4 2685 11U, // PseudoVFNCVT_F_X_W_M4_MASK 2686 11U, // PseudoVFNCVT_F_X_W_M4_TU 2687 11U, // PseudoVFNCVT_F_X_W_MF2 2688 11U, // PseudoVFNCVT_F_X_W_MF2_MASK 2689 11U, // PseudoVFNCVT_F_X_W_MF2_TU 2690 11U, // PseudoVFNCVT_F_X_W_MF4 2691 11U, // PseudoVFNCVT_F_X_W_MF4_MASK 2692 11U, // PseudoVFNCVT_F_X_W_MF4_TU 2693 11U, // PseudoVFNCVT_RM_F_XU_W_M1_MASK 2694 11U, // PseudoVFNCVT_RM_F_XU_W_M2_MASK 2695 11U, // PseudoVFNCVT_RM_F_XU_W_M4_MASK 2696 11U, // PseudoVFNCVT_RM_F_XU_W_MF2_MASK 2697 11U, // PseudoVFNCVT_RM_F_XU_W_MF4_MASK 2698 11U, // PseudoVFNCVT_RM_F_X_W_M1_MASK 2699 11U, // PseudoVFNCVT_RM_F_X_W_M2_MASK 2700 11U, // PseudoVFNCVT_RM_F_X_W_M4_MASK 2701 11U, // PseudoVFNCVT_RM_F_X_W_MF2_MASK 2702 11U, // PseudoVFNCVT_RM_F_X_W_MF4_MASK 2703 11U, // PseudoVFNCVT_RM_XU_F_W_M1_MASK 2704 11U, // PseudoVFNCVT_RM_XU_F_W_M2_MASK 2705 11U, // PseudoVFNCVT_RM_XU_F_W_M4_MASK 2706 11U, // PseudoVFNCVT_RM_XU_F_W_MF2_MASK 2707 11U, // PseudoVFNCVT_RM_XU_F_W_MF4_MASK 2708 11U, // PseudoVFNCVT_RM_XU_F_W_MF8_MASK 2709 11U, // PseudoVFNCVT_RM_X_F_W_M1_MASK 2710 11U, // PseudoVFNCVT_RM_X_F_W_M2_MASK 2711 11U, // PseudoVFNCVT_RM_X_F_W_M4_MASK 2712 11U, // PseudoVFNCVT_RM_X_F_W_MF2_MASK 2713 11U, // PseudoVFNCVT_RM_X_F_W_MF4_MASK 2714 11U, // PseudoVFNCVT_RM_X_F_W_MF8_MASK 2715 11U, // PseudoVFNCVT_ROD_F_F_W_M1 2716 11U, // PseudoVFNCVT_ROD_F_F_W_M1_MASK 2717 11U, // PseudoVFNCVT_ROD_F_F_W_M1_TU 2718 11U, // PseudoVFNCVT_ROD_F_F_W_M2 2719 11U, // PseudoVFNCVT_ROD_F_F_W_M2_MASK 2720 11U, // PseudoVFNCVT_ROD_F_F_W_M2_TU 2721 11U, // PseudoVFNCVT_ROD_F_F_W_M4 2722 11U, // PseudoVFNCVT_ROD_F_F_W_M4_MASK 2723 11U, // PseudoVFNCVT_ROD_F_F_W_M4_TU 2724 11U, // PseudoVFNCVT_ROD_F_F_W_MF2 2725 11U, // PseudoVFNCVT_ROD_F_F_W_MF2_MASK 2726 11U, // PseudoVFNCVT_ROD_F_F_W_MF2_TU 2727 11U, // PseudoVFNCVT_ROD_F_F_W_MF4 2728 11U, // PseudoVFNCVT_ROD_F_F_W_MF4_MASK 2729 11U, // PseudoVFNCVT_ROD_F_F_W_MF4_TU 2730 11U, // PseudoVFNCVT_RTZ_XU_F_W_M1 2731 11U, // PseudoVFNCVT_RTZ_XU_F_W_M1_MASK 2732 11U, // PseudoVFNCVT_RTZ_XU_F_W_M1_TU 2733 11U, // PseudoVFNCVT_RTZ_XU_F_W_M2 2734 11U, // PseudoVFNCVT_RTZ_XU_F_W_M2_MASK 2735 11U, // PseudoVFNCVT_RTZ_XU_F_W_M2_TU 2736 11U, // PseudoVFNCVT_RTZ_XU_F_W_M4 2737 11U, // PseudoVFNCVT_RTZ_XU_F_W_M4_MASK 2738 11U, // PseudoVFNCVT_RTZ_XU_F_W_M4_TU 2739 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF2 2740 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK 2741 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_TU 2742 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF4 2743 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK 2744 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_TU 2745 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF8 2746 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK 2747 11U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_TU 2748 11U, // PseudoVFNCVT_RTZ_X_F_W_M1 2749 11U, // PseudoVFNCVT_RTZ_X_F_W_M1_MASK 2750 11U, // PseudoVFNCVT_RTZ_X_F_W_M1_TU 2751 11U, // PseudoVFNCVT_RTZ_X_F_W_M2 2752 11U, // PseudoVFNCVT_RTZ_X_F_W_M2_MASK 2753 11U, // PseudoVFNCVT_RTZ_X_F_W_M2_TU 2754 11U, // PseudoVFNCVT_RTZ_X_F_W_M4 2755 11U, // PseudoVFNCVT_RTZ_X_F_W_M4_MASK 2756 11U, // PseudoVFNCVT_RTZ_X_F_W_M4_TU 2757 11U, // PseudoVFNCVT_RTZ_X_F_W_MF2 2758 11U, // PseudoVFNCVT_RTZ_X_F_W_MF2_MASK 2759 11U, // PseudoVFNCVT_RTZ_X_F_W_MF2_TU 2760 11U, // PseudoVFNCVT_RTZ_X_F_W_MF4 2761 11U, // PseudoVFNCVT_RTZ_X_F_W_MF4_MASK 2762 11U, // PseudoVFNCVT_RTZ_X_F_W_MF4_TU 2763 11U, // PseudoVFNCVT_RTZ_X_F_W_MF8 2764 11U, // PseudoVFNCVT_RTZ_X_F_W_MF8_MASK 2765 11U, // PseudoVFNCVT_RTZ_X_F_W_MF8_TU 2766 11U, // PseudoVFNCVT_XU_F_W_M1 2767 11U, // PseudoVFNCVT_XU_F_W_M1_MASK 2768 11U, // PseudoVFNCVT_XU_F_W_M1_TU 2769 11U, // PseudoVFNCVT_XU_F_W_M2 2770 11U, // PseudoVFNCVT_XU_F_W_M2_MASK 2771 11U, // PseudoVFNCVT_XU_F_W_M2_TU 2772 11U, // PseudoVFNCVT_XU_F_W_M4 2773 11U, // PseudoVFNCVT_XU_F_W_M4_MASK 2774 11U, // PseudoVFNCVT_XU_F_W_M4_TU 2775 11U, // PseudoVFNCVT_XU_F_W_MF2 2776 11U, // PseudoVFNCVT_XU_F_W_MF2_MASK 2777 11U, // PseudoVFNCVT_XU_F_W_MF2_TU 2778 11U, // PseudoVFNCVT_XU_F_W_MF4 2779 11U, // PseudoVFNCVT_XU_F_W_MF4_MASK 2780 11U, // PseudoVFNCVT_XU_F_W_MF4_TU 2781 11U, // PseudoVFNCVT_XU_F_W_MF8 2782 11U, // PseudoVFNCVT_XU_F_W_MF8_MASK 2783 11U, // PseudoVFNCVT_XU_F_W_MF8_TU 2784 11U, // PseudoVFNCVT_X_F_W_M1 2785 11U, // PseudoVFNCVT_X_F_W_M1_MASK 2786 11U, // PseudoVFNCVT_X_F_W_M1_TU 2787 11U, // PseudoVFNCVT_X_F_W_M2 2788 11U, // PseudoVFNCVT_X_F_W_M2_MASK 2789 11U, // PseudoVFNCVT_X_F_W_M2_TU 2790 11U, // PseudoVFNCVT_X_F_W_M4 2791 11U, // PseudoVFNCVT_X_F_W_M4_MASK 2792 11U, // PseudoVFNCVT_X_F_W_M4_TU 2793 11U, // PseudoVFNCVT_X_F_W_MF2 2794 11U, // PseudoVFNCVT_X_F_W_MF2_MASK 2795 11U, // PseudoVFNCVT_X_F_W_MF2_TU 2796 11U, // PseudoVFNCVT_X_F_W_MF4 2797 11U, // PseudoVFNCVT_X_F_W_MF4_MASK 2798 11U, // PseudoVFNCVT_X_F_W_MF4_TU 2799 11U, // PseudoVFNCVT_X_F_W_MF8 2800 11U, // PseudoVFNCVT_X_F_W_MF8_MASK 2801 11U, // PseudoVFNCVT_X_F_W_MF8_TU 2802 11U, // PseudoVFNMACC_VF16_M1 2803 11U, // PseudoVFNMACC_VF16_M1_MASK 2804 11U, // PseudoVFNMACC_VF16_M2 2805 11U, // PseudoVFNMACC_VF16_M2_MASK 2806 11U, // PseudoVFNMACC_VF16_M4 2807 11U, // PseudoVFNMACC_VF16_M4_MASK 2808 11U, // PseudoVFNMACC_VF16_M8 2809 11U, // PseudoVFNMACC_VF16_M8_MASK 2810 11U, // PseudoVFNMACC_VF16_MF2 2811 11U, // PseudoVFNMACC_VF16_MF2_MASK 2812 11U, // PseudoVFNMACC_VF16_MF4 2813 11U, // PseudoVFNMACC_VF16_MF4_MASK 2814 11U, // PseudoVFNMACC_VF32_M1 2815 11U, // PseudoVFNMACC_VF32_M1_MASK 2816 11U, // PseudoVFNMACC_VF32_M2 2817 11U, // PseudoVFNMACC_VF32_M2_MASK 2818 11U, // PseudoVFNMACC_VF32_M4 2819 11U, // PseudoVFNMACC_VF32_M4_MASK 2820 11U, // PseudoVFNMACC_VF32_M8 2821 11U, // PseudoVFNMACC_VF32_M8_MASK 2822 11U, // PseudoVFNMACC_VF32_MF2 2823 11U, // PseudoVFNMACC_VF32_MF2_MASK 2824 11U, // PseudoVFNMACC_VF64_M1 2825 11U, // PseudoVFNMACC_VF64_M1_MASK 2826 11U, // PseudoVFNMACC_VF64_M2 2827 11U, // PseudoVFNMACC_VF64_M2_MASK 2828 11U, // PseudoVFNMACC_VF64_M4 2829 11U, // PseudoVFNMACC_VF64_M4_MASK 2830 11U, // PseudoVFNMACC_VF64_M8 2831 11U, // PseudoVFNMACC_VF64_M8_MASK 2832 11U, // PseudoVFNMACC_VV_M1 2833 11U, // PseudoVFNMACC_VV_M1_MASK 2834 11U, // PseudoVFNMACC_VV_M2 2835 11U, // PseudoVFNMACC_VV_M2_MASK 2836 11U, // PseudoVFNMACC_VV_M4 2837 11U, // PseudoVFNMACC_VV_M4_MASK 2838 11U, // PseudoVFNMACC_VV_M8 2839 11U, // PseudoVFNMACC_VV_M8_MASK 2840 11U, // PseudoVFNMACC_VV_MF2 2841 11U, // PseudoVFNMACC_VV_MF2_MASK 2842 11U, // PseudoVFNMACC_VV_MF4 2843 11U, // PseudoVFNMACC_VV_MF4_MASK 2844 11U, // PseudoVFNMADD_VF16_M1 2845 11U, // PseudoVFNMADD_VF16_M1_MASK 2846 11U, // PseudoVFNMADD_VF16_M2 2847 11U, // PseudoVFNMADD_VF16_M2_MASK 2848 11U, // PseudoVFNMADD_VF16_M4 2849 11U, // PseudoVFNMADD_VF16_M4_MASK 2850 11U, // PseudoVFNMADD_VF16_M8 2851 11U, // PseudoVFNMADD_VF16_M8_MASK 2852 11U, // PseudoVFNMADD_VF16_MF2 2853 11U, // PseudoVFNMADD_VF16_MF2_MASK 2854 11U, // PseudoVFNMADD_VF16_MF4 2855 11U, // PseudoVFNMADD_VF16_MF4_MASK 2856 11U, // PseudoVFNMADD_VF32_M1 2857 11U, // PseudoVFNMADD_VF32_M1_MASK 2858 11U, // PseudoVFNMADD_VF32_M2 2859 11U, // PseudoVFNMADD_VF32_M2_MASK 2860 11U, // PseudoVFNMADD_VF32_M4 2861 11U, // PseudoVFNMADD_VF32_M4_MASK 2862 11U, // PseudoVFNMADD_VF32_M8 2863 11U, // PseudoVFNMADD_VF32_M8_MASK 2864 11U, // PseudoVFNMADD_VF32_MF2 2865 11U, // PseudoVFNMADD_VF32_MF2_MASK 2866 11U, // PseudoVFNMADD_VF64_M1 2867 11U, // PseudoVFNMADD_VF64_M1_MASK 2868 11U, // PseudoVFNMADD_VF64_M2 2869 11U, // PseudoVFNMADD_VF64_M2_MASK 2870 11U, // PseudoVFNMADD_VF64_M4 2871 11U, // PseudoVFNMADD_VF64_M4_MASK 2872 11U, // PseudoVFNMADD_VF64_M8 2873 11U, // PseudoVFNMADD_VF64_M8_MASK 2874 11U, // PseudoVFNMADD_VV_M1 2875 11U, // PseudoVFNMADD_VV_M1_MASK 2876 11U, // PseudoVFNMADD_VV_M2 2877 11U, // PseudoVFNMADD_VV_M2_MASK 2878 11U, // PseudoVFNMADD_VV_M4 2879 11U, // PseudoVFNMADD_VV_M4_MASK 2880 11U, // PseudoVFNMADD_VV_M8 2881 11U, // PseudoVFNMADD_VV_M8_MASK 2882 11U, // PseudoVFNMADD_VV_MF2 2883 11U, // PseudoVFNMADD_VV_MF2_MASK 2884 11U, // PseudoVFNMADD_VV_MF4 2885 11U, // PseudoVFNMADD_VV_MF4_MASK 2886 11U, // PseudoVFNMSAC_VF16_M1 2887 11U, // PseudoVFNMSAC_VF16_M1_MASK 2888 11U, // PseudoVFNMSAC_VF16_M2 2889 11U, // PseudoVFNMSAC_VF16_M2_MASK 2890 11U, // PseudoVFNMSAC_VF16_M4 2891 11U, // PseudoVFNMSAC_VF16_M4_MASK 2892 11U, // PseudoVFNMSAC_VF16_M8 2893 11U, // PseudoVFNMSAC_VF16_M8_MASK 2894 11U, // PseudoVFNMSAC_VF16_MF2 2895 11U, // PseudoVFNMSAC_VF16_MF2_MASK 2896 11U, // PseudoVFNMSAC_VF16_MF4 2897 11U, // PseudoVFNMSAC_VF16_MF4_MASK 2898 11U, // PseudoVFNMSAC_VF32_M1 2899 11U, // PseudoVFNMSAC_VF32_M1_MASK 2900 11U, // PseudoVFNMSAC_VF32_M2 2901 11U, // PseudoVFNMSAC_VF32_M2_MASK 2902 11U, // PseudoVFNMSAC_VF32_M4 2903 11U, // PseudoVFNMSAC_VF32_M4_MASK 2904 11U, // PseudoVFNMSAC_VF32_M8 2905 11U, // PseudoVFNMSAC_VF32_M8_MASK 2906 11U, // PseudoVFNMSAC_VF32_MF2 2907 11U, // PseudoVFNMSAC_VF32_MF2_MASK 2908 11U, // PseudoVFNMSAC_VF64_M1 2909 11U, // PseudoVFNMSAC_VF64_M1_MASK 2910 11U, // PseudoVFNMSAC_VF64_M2 2911 11U, // PseudoVFNMSAC_VF64_M2_MASK 2912 11U, // PseudoVFNMSAC_VF64_M4 2913 11U, // PseudoVFNMSAC_VF64_M4_MASK 2914 11U, // PseudoVFNMSAC_VF64_M8 2915 11U, // PseudoVFNMSAC_VF64_M8_MASK 2916 11U, // PseudoVFNMSAC_VV_M1 2917 11U, // PseudoVFNMSAC_VV_M1_MASK 2918 11U, // PseudoVFNMSAC_VV_M2 2919 11U, // PseudoVFNMSAC_VV_M2_MASK 2920 11U, // PseudoVFNMSAC_VV_M4 2921 11U, // PseudoVFNMSAC_VV_M4_MASK 2922 11U, // PseudoVFNMSAC_VV_M8 2923 11U, // PseudoVFNMSAC_VV_M8_MASK 2924 11U, // PseudoVFNMSAC_VV_MF2 2925 11U, // PseudoVFNMSAC_VV_MF2_MASK 2926 11U, // PseudoVFNMSAC_VV_MF4 2927 11U, // PseudoVFNMSAC_VV_MF4_MASK 2928 11U, // PseudoVFNMSUB_VF16_M1 2929 11U, // PseudoVFNMSUB_VF16_M1_MASK 2930 11U, // PseudoVFNMSUB_VF16_M2 2931 11U, // PseudoVFNMSUB_VF16_M2_MASK 2932 11U, // PseudoVFNMSUB_VF16_M4 2933 11U, // PseudoVFNMSUB_VF16_M4_MASK 2934 11U, // PseudoVFNMSUB_VF16_M8 2935 11U, // PseudoVFNMSUB_VF16_M8_MASK 2936 11U, // PseudoVFNMSUB_VF16_MF2 2937 11U, // PseudoVFNMSUB_VF16_MF2_MASK 2938 11U, // PseudoVFNMSUB_VF16_MF4 2939 11U, // PseudoVFNMSUB_VF16_MF4_MASK 2940 11U, // PseudoVFNMSUB_VF32_M1 2941 11U, // PseudoVFNMSUB_VF32_M1_MASK 2942 11U, // PseudoVFNMSUB_VF32_M2 2943 11U, // PseudoVFNMSUB_VF32_M2_MASK 2944 11U, // PseudoVFNMSUB_VF32_M4 2945 11U, // PseudoVFNMSUB_VF32_M4_MASK 2946 11U, // PseudoVFNMSUB_VF32_M8 2947 11U, // PseudoVFNMSUB_VF32_M8_MASK 2948 11U, // PseudoVFNMSUB_VF32_MF2 2949 11U, // PseudoVFNMSUB_VF32_MF2_MASK 2950 11U, // PseudoVFNMSUB_VF64_M1 2951 11U, // PseudoVFNMSUB_VF64_M1_MASK 2952 11U, // PseudoVFNMSUB_VF64_M2 2953 11U, // PseudoVFNMSUB_VF64_M2_MASK 2954 11U, // PseudoVFNMSUB_VF64_M4 2955 11U, // PseudoVFNMSUB_VF64_M4_MASK 2956 11U, // PseudoVFNMSUB_VF64_M8 2957 11U, // PseudoVFNMSUB_VF64_M8_MASK 2958 11U, // PseudoVFNMSUB_VV_M1 2959 11U, // PseudoVFNMSUB_VV_M1_MASK 2960 11U, // PseudoVFNMSUB_VV_M2 2961 11U, // PseudoVFNMSUB_VV_M2_MASK 2962 11U, // PseudoVFNMSUB_VV_M4 2963 11U, // PseudoVFNMSUB_VV_M4_MASK 2964 11U, // PseudoVFNMSUB_VV_M8 2965 11U, // PseudoVFNMSUB_VV_M8_MASK 2966 11U, // PseudoVFNMSUB_VV_MF2 2967 11U, // PseudoVFNMSUB_VV_MF2_MASK 2968 11U, // PseudoVFNMSUB_VV_MF4 2969 11U, // PseudoVFNMSUB_VV_MF4_MASK 2970 11U, // PseudoVFRDIV_VF16_M1 2971 11U, // PseudoVFRDIV_VF16_M1_MASK 2972 11U, // PseudoVFRDIV_VF16_M1_TU 2973 11U, // PseudoVFRDIV_VF16_M2 2974 11U, // PseudoVFRDIV_VF16_M2_MASK 2975 11U, // PseudoVFRDIV_VF16_M2_TU 2976 11U, // PseudoVFRDIV_VF16_M4 2977 11U, // PseudoVFRDIV_VF16_M4_MASK 2978 11U, // PseudoVFRDIV_VF16_M4_TU 2979 11U, // PseudoVFRDIV_VF16_M8 2980 11U, // PseudoVFRDIV_VF16_M8_MASK 2981 11U, // PseudoVFRDIV_VF16_M8_TU 2982 11U, // PseudoVFRDIV_VF16_MF2 2983 11U, // PseudoVFRDIV_VF16_MF2_MASK 2984 11U, // PseudoVFRDIV_VF16_MF2_TU 2985 11U, // PseudoVFRDIV_VF16_MF4 2986 11U, // PseudoVFRDIV_VF16_MF4_MASK 2987 11U, // PseudoVFRDIV_VF16_MF4_TU 2988 11U, // PseudoVFRDIV_VF32_M1 2989 11U, // PseudoVFRDIV_VF32_M1_MASK 2990 11U, // PseudoVFRDIV_VF32_M1_TU 2991 11U, // PseudoVFRDIV_VF32_M2 2992 11U, // PseudoVFRDIV_VF32_M2_MASK 2993 11U, // PseudoVFRDIV_VF32_M2_TU 2994 11U, // PseudoVFRDIV_VF32_M4 2995 11U, // PseudoVFRDIV_VF32_M4_MASK 2996 11U, // PseudoVFRDIV_VF32_M4_TU 2997 11U, // PseudoVFRDIV_VF32_M8 2998 11U, // PseudoVFRDIV_VF32_M8_MASK 2999 11U, // PseudoVFRDIV_VF32_M8_TU 3000 11U, // PseudoVFRDIV_VF32_MF2 3001 11U, // PseudoVFRDIV_VF32_MF2_MASK 3002 11U, // PseudoVFRDIV_VF32_MF2_TU 3003 11U, // PseudoVFRDIV_VF64_M1 3004 11U, // PseudoVFRDIV_VF64_M1_MASK 3005 11U, // PseudoVFRDIV_VF64_M1_TU 3006 11U, // PseudoVFRDIV_VF64_M2 3007 11U, // PseudoVFRDIV_VF64_M2_MASK 3008 11U, // PseudoVFRDIV_VF64_M2_TU 3009 11U, // PseudoVFRDIV_VF64_M4 3010 11U, // PseudoVFRDIV_VF64_M4_MASK 3011 11U, // PseudoVFRDIV_VF64_M4_TU 3012 11U, // PseudoVFRDIV_VF64_M8 3013 11U, // PseudoVFRDIV_VF64_M8_MASK 3014 11U, // PseudoVFRDIV_VF64_M8_TU 3015 11U, // PseudoVFREC7_V_M1 3016 11U, // PseudoVFREC7_V_M1_MASK 3017 11U, // PseudoVFREC7_V_M1_TU 3018 11U, // PseudoVFREC7_V_M2 3019 11U, // PseudoVFREC7_V_M2_MASK 3020 11U, // PseudoVFREC7_V_M2_TU 3021 11U, // PseudoVFREC7_V_M4 3022 11U, // PseudoVFREC7_V_M4_MASK 3023 11U, // PseudoVFREC7_V_M4_TU 3024 11U, // PseudoVFREC7_V_M8 3025 11U, // PseudoVFREC7_V_M8_MASK 3026 11U, // PseudoVFREC7_V_M8_TU 3027 11U, // PseudoVFREC7_V_MF2 3028 11U, // PseudoVFREC7_V_MF2_MASK 3029 11U, // PseudoVFREC7_V_MF2_TU 3030 11U, // PseudoVFREC7_V_MF4 3031 11U, // PseudoVFREC7_V_MF4_MASK 3032 11U, // PseudoVFREC7_V_MF4_TU 3033 11U, // PseudoVFREDMAX_VS_M1 3034 11U, // PseudoVFREDMAX_VS_M1_MASK 3035 11U, // PseudoVFREDMAX_VS_M2 3036 11U, // PseudoVFREDMAX_VS_M2_MASK 3037 11U, // PseudoVFREDMAX_VS_M4 3038 11U, // PseudoVFREDMAX_VS_M4_MASK 3039 11U, // PseudoVFREDMAX_VS_M8 3040 11U, // PseudoVFREDMAX_VS_M8_MASK 3041 11U, // PseudoVFREDMAX_VS_MF2 3042 11U, // PseudoVFREDMAX_VS_MF2_MASK 3043 11U, // PseudoVFREDMAX_VS_MF4 3044 11U, // PseudoVFREDMAX_VS_MF4_MASK 3045 11U, // PseudoVFREDMIN_VS_M1 3046 11U, // PseudoVFREDMIN_VS_M1_MASK 3047 11U, // PseudoVFREDMIN_VS_M2 3048 11U, // PseudoVFREDMIN_VS_M2_MASK 3049 11U, // PseudoVFREDMIN_VS_M4 3050 11U, // PseudoVFREDMIN_VS_M4_MASK 3051 11U, // PseudoVFREDMIN_VS_M8 3052 11U, // PseudoVFREDMIN_VS_M8_MASK 3053 11U, // PseudoVFREDMIN_VS_MF2 3054 11U, // PseudoVFREDMIN_VS_MF2_MASK 3055 11U, // PseudoVFREDMIN_VS_MF4 3056 11U, // PseudoVFREDMIN_VS_MF4_MASK 3057 11U, // PseudoVFREDOSUM_VS_M1 3058 11U, // PseudoVFREDOSUM_VS_M1_MASK 3059 11U, // PseudoVFREDOSUM_VS_M2 3060 11U, // PseudoVFREDOSUM_VS_M2_MASK 3061 11U, // PseudoVFREDOSUM_VS_M4 3062 11U, // PseudoVFREDOSUM_VS_M4_MASK 3063 11U, // PseudoVFREDOSUM_VS_M8 3064 11U, // PseudoVFREDOSUM_VS_M8_MASK 3065 11U, // PseudoVFREDOSUM_VS_MF2 3066 11U, // PseudoVFREDOSUM_VS_MF2_MASK 3067 11U, // PseudoVFREDOSUM_VS_MF4 3068 11U, // PseudoVFREDOSUM_VS_MF4_MASK 3069 11U, // PseudoVFREDUSUM_VS_M1 3070 11U, // PseudoVFREDUSUM_VS_M1_MASK 3071 11U, // PseudoVFREDUSUM_VS_M2 3072 11U, // PseudoVFREDUSUM_VS_M2_MASK 3073 11U, // PseudoVFREDUSUM_VS_M4 3074 11U, // PseudoVFREDUSUM_VS_M4_MASK 3075 11U, // PseudoVFREDUSUM_VS_M8 3076 11U, // PseudoVFREDUSUM_VS_M8_MASK 3077 11U, // PseudoVFREDUSUM_VS_MF2 3078 11U, // PseudoVFREDUSUM_VS_MF2_MASK 3079 11U, // PseudoVFREDUSUM_VS_MF4 3080 11U, // PseudoVFREDUSUM_VS_MF4_MASK 3081 11U, // PseudoVFROUND_NOEXCEPT_V_M1_MASK 3082 11U, // PseudoVFROUND_NOEXCEPT_V_M2_MASK 3083 11U, // PseudoVFROUND_NOEXCEPT_V_M4_MASK 3084 11U, // PseudoVFROUND_NOEXCEPT_V_M8_MASK 3085 11U, // PseudoVFROUND_NOEXCEPT_V_MF2_MASK 3086 11U, // PseudoVFROUND_NOEXCEPT_V_MF4_MASK 3087 11U, // PseudoVFRSQRT7_V_M1 3088 11U, // PseudoVFRSQRT7_V_M1_MASK 3089 11U, // PseudoVFRSQRT7_V_M1_TU 3090 11U, // PseudoVFRSQRT7_V_M2 3091 11U, // PseudoVFRSQRT7_V_M2_MASK 3092 11U, // PseudoVFRSQRT7_V_M2_TU 3093 11U, // PseudoVFRSQRT7_V_M4 3094 11U, // PseudoVFRSQRT7_V_M4_MASK 3095 11U, // PseudoVFRSQRT7_V_M4_TU 3096 11U, // PseudoVFRSQRT7_V_M8 3097 11U, // PseudoVFRSQRT7_V_M8_MASK 3098 11U, // PseudoVFRSQRT7_V_M8_TU 3099 11U, // PseudoVFRSQRT7_V_MF2 3100 11U, // PseudoVFRSQRT7_V_MF2_MASK 3101 11U, // PseudoVFRSQRT7_V_MF2_TU 3102 11U, // PseudoVFRSQRT7_V_MF4 3103 11U, // PseudoVFRSQRT7_V_MF4_MASK 3104 11U, // PseudoVFRSQRT7_V_MF4_TU 3105 11U, // PseudoVFRSUB_VF16_M1 3106 11U, // PseudoVFRSUB_VF16_M1_MASK 3107 11U, // PseudoVFRSUB_VF16_M1_TU 3108 11U, // PseudoVFRSUB_VF16_M2 3109 11U, // PseudoVFRSUB_VF16_M2_MASK 3110 11U, // PseudoVFRSUB_VF16_M2_TU 3111 11U, // PseudoVFRSUB_VF16_M4 3112 11U, // PseudoVFRSUB_VF16_M4_MASK 3113 11U, // PseudoVFRSUB_VF16_M4_TU 3114 11U, // PseudoVFRSUB_VF16_M8 3115 11U, // PseudoVFRSUB_VF16_M8_MASK 3116 11U, // PseudoVFRSUB_VF16_M8_TU 3117 11U, // PseudoVFRSUB_VF16_MF2 3118 11U, // PseudoVFRSUB_VF16_MF2_MASK 3119 11U, // PseudoVFRSUB_VF16_MF2_TU 3120 11U, // PseudoVFRSUB_VF16_MF4 3121 11U, // PseudoVFRSUB_VF16_MF4_MASK 3122 11U, // PseudoVFRSUB_VF16_MF4_TU 3123 11U, // PseudoVFRSUB_VF32_M1 3124 11U, // PseudoVFRSUB_VF32_M1_MASK 3125 11U, // PseudoVFRSUB_VF32_M1_TU 3126 11U, // PseudoVFRSUB_VF32_M2 3127 11U, // PseudoVFRSUB_VF32_M2_MASK 3128 11U, // PseudoVFRSUB_VF32_M2_TU 3129 11U, // PseudoVFRSUB_VF32_M4 3130 11U, // PseudoVFRSUB_VF32_M4_MASK 3131 11U, // PseudoVFRSUB_VF32_M4_TU 3132 11U, // PseudoVFRSUB_VF32_M8 3133 11U, // PseudoVFRSUB_VF32_M8_MASK 3134 11U, // PseudoVFRSUB_VF32_M8_TU 3135 11U, // PseudoVFRSUB_VF32_MF2 3136 11U, // PseudoVFRSUB_VF32_MF2_MASK 3137 11U, // PseudoVFRSUB_VF32_MF2_TU 3138 11U, // PseudoVFRSUB_VF64_M1 3139 11U, // PseudoVFRSUB_VF64_M1_MASK 3140 11U, // PseudoVFRSUB_VF64_M1_TU 3141 11U, // PseudoVFRSUB_VF64_M2 3142 11U, // PseudoVFRSUB_VF64_M2_MASK 3143 11U, // PseudoVFRSUB_VF64_M2_TU 3144 11U, // PseudoVFRSUB_VF64_M4 3145 11U, // PseudoVFRSUB_VF64_M4_MASK 3146 11U, // PseudoVFRSUB_VF64_M4_TU 3147 11U, // PseudoVFRSUB_VF64_M8 3148 11U, // PseudoVFRSUB_VF64_M8_MASK 3149 11U, // PseudoVFRSUB_VF64_M8_TU 3150 11U, // PseudoVFSGNJN_VF16_M1 3151 11U, // PseudoVFSGNJN_VF16_M1_MASK 3152 11U, // PseudoVFSGNJN_VF16_M1_TU 3153 11U, // PseudoVFSGNJN_VF16_M2 3154 11U, // PseudoVFSGNJN_VF16_M2_MASK 3155 11U, // PseudoVFSGNJN_VF16_M2_TU 3156 11U, // PseudoVFSGNJN_VF16_M4 3157 11U, // PseudoVFSGNJN_VF16_M4_MASK 3158 11U, // PseudoVFSGNJN_VF16_M4_TU 3159 11U, // PseudoVFSGNJN_VF16_M8 3160 11U, // PseudoVFSGNJN_VF16_M8_MASK 3161 11U, // PseudoVFSGNJN_VF16_M8_TU 3162 11U, // PseudoVFSGNJN_VF16_MF2 3163 11U, // PseudoVFSGNJN_VF16_MF2_MASK 3164 11U, // PseudoVFSGNJN_VF16_MF2_TU 3165 11U, // PseudoVFSGNJN_VF16_MF4 3166 11U, // PseudoVFSGNJN_VF16_MF4_MASK 3167 11U, // PseudoVFSGNJN_VF16_MF4_TU 3168 11U, // PseudoVFSGNJN_VF32_M1 3169 11U, // PseudoVFSGNJN_VF32_M1_MASK 3170 11U, // PseudoVFSGNJN_VF32_M1_TU 3171 11U, // PseudoVFSGNJN_VF32_M2 3172 11U, // PseudoVFSGNJN_VF32_M2_MASK 3173 11U, // PseudoVFSGNJN_VF32_M2_TU 3174 11U, // PseudoVFSGNJN_VF32_M4 3175 11U, // PseudoVFSGNJN_VF32_M4_MASK 3176 11U, // PseudoVFSGNJN_VF32_M4_TU 3177 11U, // PseudoVFSGNJN_VF32_M8 3178 11U, // PseudoVFSGNJN_VF32_M8_MASK 3179 11U, // PseudoVFSGNJN_VF32_M8_TU 3180 11U, // PseudoVFSGNJN_VF32_MF2 3181 11U, // PseudoVFSGNJN_VF32_MF2_MASK 3182 11U, // PseudoVFSGNJN_VF32_MF2_TU 3183 11U, // PseudoVFSGNJN_VF64_M1 3184 11U, // PseudoVFSGNJN_VF64_M1_MASK 3185 11U, // PseudoVFSGNJN_VF64_M1_TU 3186 11U, // PseudoVFSGNJN_VF64_M2 3187 11U, // PseudoVFSGNJN_VF64_M2_MASK 3188 11U, // PseudoVFSGNJN_VF64_M2_TU 3189 11U, // PseudoVFSGNJN_VF64_M4 3190 11U, // PseudoVFSGNJN_VF64_M4_MASK 3191 11U, // PseudoVFSGNJN_VF64_M4_TU 3192 11U, // PseudoVFSGNJN_VF64_M8 3193 11U, // PseudoVFSGNJN_VF64_M8_MASK 3194 11U, // PseudoVFSGNJN_VF64_M8_TU 3195 11U, // PseudoVFSGNJN_VV_M1 3196 11U, // PseudoVFSGNJN_VV_M1_MASK 3197 11U, // PseudoVFSGNJN_VV_M1_TU 3198 11U, // PseudoVFSGNJN_VV_M2 3199 11U, // PseudoVFSGNJN_VV_M2_MASK 3200 11U, // PseudoVFSGNJN_VV_M2_TU 3201 11U, // PseudoVFSGNJN_VV_M4 3202 11U, // PseudoVFSGNJN_VV_M4_MASK 3203 11U, // PseudoVFSGNJN_VV_M4_TU 3204 11U, // PseudoVFSGNJN_VV_M8 3205 11U, // PseudoVFSGNJN_VV_M8_MASK 3206 11U, // PseudoVFSGNJN_VV_M8_TU 3207 11U, // PseudoVFSGNJN_VV_MF2 3208 11U, // PseudoVFSGNJN_VV_MF2_MASK 3209 11U, // PseudoVFSGNJN_VV_MF2_TU 3210 11U, // PseudoVFSGNJN_VV_MF4 3211 11U, // PseudoVFSGNJN_VV_MF4_MASK 3212 11U, // PseudoVFSGNJN_VV_MF4_TU 3213 11U, // PseudoVFSGNJX_VF16_M1 3214 11U, // PseudoVFSGNJX_VF16_M1_MASK 3215 11U, // PseudoVFSGNJX_VF16_M1_TU 3216 11U, // PseudoVFSGNJX_VF16_M2 3217 11U, // PseudoVFSGNJX_VF16_M2_MASK 3218 11U, // PseudoVFSGNJX_VF16_M2_TU 3219 11U, // PseudoVFSGNJX_VF16_M4 3220 11U, // PseudoVFSGNJX_VF16_M4_MASK 3221 11U, // PseudoVFSGNJX_VF16_M4_TU 3222 11U, // PseudoVFSGNJX_VF16_M8 3223 11U, // PseudoVFSGNJX_VF16_M8_MASK 3224 11U, // PseudoVFSGNJX_VF16_M8_TU 3225 11U, // PseudoVFSGNJX_VF16_MF2 3226 11U, // PseudoVFSGNJX_VF16_MF2_MASK 3227 11U, // PseudoVFSGNJX_VF16_MF2_TU 3228 11U, // PseudoVFSGNJX_VF16_MF4 3229 11U, // PseudoVFSGNJX_VF16_MF4_MASK 3230 11U, // PseudoVFSGNJX_VF16_MF4_TU 3231 11U, // PseudoVFSGNJX_VF32_M1 3232 11U, // PseudoVFSGNJX_VF32_M1_MASK 3233 11U, // PseudoVFSGNJX_VF32_M1_TU 3234 11U, // PseudoVFSGNJX_VF32_M2 3235 11U, // PseudoVFSGNJX_VF32_M2_MASK 3236 11U, // PseudoVFSGNJX_VF32_M2_TU 3237 11U, // PseudoVFSGNJX_VF32_M4 3238 11U, // PseudoVFSGNJX_VF32_M4_MASK 3239 11U, // PseudoVFSGNJX_VF32_M4_TU 3240 11U, // PseudoVFSGNJX_VF32_M8 3241 11U, // PseudoVFSGNJX_VF32_M8_MASK 3242 11U, // PseudoVFSGNJX_VF32_M8_TU 3243 11U, // PseudoVFSGNJX_VF32_MF2 3244 11U, // PseudoVFSGNJX_VF32_MF2_MASK 3245 11U, // PseudoVFSGNJX_VF32_MF2_TU 3246 11U, // PseudoVFSGNJX_VF64_M1 3247 11U, // PseudoVFSGNJX_VF64_M1_MASK 3248 11U, // PseudoVFSGNJX_VF64_M1_TU 3249 11U, // PseudoVFSGNJX_VF64_M2 3250 11U, // PseudoVFSGNJX_VF64_M2_MASK 3251 11U, // PseudoVFSGNJX_VF64_M2_TU 3252 11U, // PseudoVFSGNJX_VF64_M4 3253 11U, // PseudoVFSGNJX_VF64_M4_MASK 3254 11U, // PseudoVFSGNJX_VF64_M4_TU 3255 11U, // PseudoVFSGNJX_VF64_M8 3256 11U, // PseudoVFSGNJX_VF64_M8_MASK 3257 11U, // PseudoVFSGNJX_VF64_M8_TU 3258 11U, // PseudoVFSGNJX_VV_M1 3259 11U, // PseudoVFSGNJX_VV_M1_MASK 3260 11U, // PseudoVFSGNJX_VV_M1_TU 3261 11U, // PseudoVFSGNJX_VV_M2 3262 11U, // PseudoVFSGNJX_VV_M2_MASK 3263 11U, // PseudoVFSGNJX_VV_M2_TU 3264 11U, // PseudoVFSGNJX_VV_M4 3265 11U, // PseudoVFSGNJX_VV_M4_MASK 3266 11U, // PseudoVFSGNJX_VV_M4_TU 3267 11U, // PseudoVFSGNJX_VV_M8 3268 11U, // PseudoVFSGNJX_VV_M8_MASK 3269 11U, // PseudoVFSGNJX_VV_M8_TU 3270 11U, // PseudoVFSGNJX_VV_MF2 3271 11U, // PseudoVFSGNJX_VV_MF2_MASK 3272 11U, // PseudoVFSGNJX_VV_MF2_TU 3273 11U, // PseudoVFSGNJX_VV_MF4 3274 11U, // PseudoVFSGNJX_VV_MF4_MASK 3275 11U, // PseudoVFSGNJX_VV_MF4_TU 3276 11U, // PseudoVFSGNJ_VF16_M1 3277 11U, // PseudoVFSGNJ_VF16_M1_MASK 3278 11U, // PseudoVFSGNJ_VF16_M1_TU 3279 11U, // PseudoVFSGNJ_VF16_M2 3280 11U, // PseudoVFSGNJ_VF16_M2_MASK 3281 11U, // PseudoVFSGNJ_VF16_M2_TU 3282 11U, // PseudoVFSGNJ_VF16_M4 3283 11U, // PseudoVFSGNJ_VF16_M4_MASK 3284 11U, // PseudoVFSGNJ_VF16_M4_TU 3285 11U, // PseudoVFSGNJ_VF16_M8 3286 11U, // PseudoVFSGNJ_VF16_M8_MASK 3287 11U, // PseudoVFSGNJ_VF16_M8_TU 3288 11U, // PseudoVFSGNJ_VF16_MF2 3289 11U, // PseudoVFSGNJ_VF16_MF2_MASK 3290 11U, // PseudoVFSGNJ_VF16_MF2_TU 3291 11U, // PseudoVFSGNJ_VF16_MF4 3292 11U, // PseudoVFSGNJ_VF16_MF4_MASK 3293 11U, // PseudoVFSGNJ_VF16_MF4_TU 3294 11U, // PseudoVFSGNJ_VF32_M1 3295 11U, // PseudoVFSGNJ_VF32_M1_MASK 3296 11U, // PseudoVFSGNJ_VF32_M1_TU 3297 11U, // PseudoVFSGNJ_VF32_M2 3298 11U, // PseudoVFSGNJ_VF32_M2_MASK 3299 11U, // PseudoVFSGNJ_VF32_M2_TU 3300 11U, // PseudoVFSGNJ_VF32_M4 3301 11U, // PseudoVFSGNJ_VF32_M4_MASK 3302 11U, // PseudoVFSGNJ_VF32_M4_TU 3303 11U, // PseudoVFSGNJ_VF32_M8 3304 11U, // PseudoVFSGNJ_VF32_M8_MASK 3305 11U, // PseudoVFSGNJ_VF32_M8_TU 3306 11U, // PseudoVFSGNJ_VF32_MF2 3307 11U, // PseudoVFSGNJ_VF32_MF2_MASK 3308 11U, // PseudoVFSGNJ_VF32_MF2_TU 3309 11U, // PseudoVFSGNJ_VF64_M1 3310 11U, // PseudoVFSGNJ_VF64_M1_MASK 3311 11U, // PseudoVFSGNJ_VF64_M1_TU 3312 11U, // PseudoVFSGNJ_VF64_M2 3313 11U, // PseudoVFSGNJ_VF64_M2_MASK 3314 11U, // PseudoVFSGNJ_VF64_M2_TU 3315 11U, // PseudoVFSGNJ_VF64_M4 3316 11U, // PseudoVFSGNJ_VF64_M4_MASK 3317 11U, // PseudoVFSGNJ_VF64_M4_TU 3318 11U, // PseudoVFSGNJ_VF64_M8 3319 11U, // PseudoVFSGNJ_VF64_M8_MASK 3320 11U, // PseudoVFSGNJ_VF64_M8_TU 3321 11U, // PseudoVFSGNJ_VV_M1 3322 11U, // PseudoVFSGNJ_VV_M1_MASK 3323 11U, // PseudoVFSGNJ_VV_M1_TU 3324 11U, // PseudoVFSGNJ_VV_M2 3325 11U, // PseudoVFSGNJ_VV_M2_MASK 3326 11U, // PseudoVFSGNJ_VV_M2_TU 3327 11U, // PseudoVFSGNJ_VV_M4 3328 11U, // PseudoVFSGNJ_VV_M4_MASK 3329 11U, // PseudoVFSGNJ_VV_M4_TU 3330 11U, // PseudoVFSGNJ_VV_M8 3331 11U, // PseudoVFSGNJ_VV_M8_MASK 3332 11U, // PseudoVFSGNJ_VV_M8_TU 3333 11U, // PseudoVFSGNJ_VV_MF2 3334 11U, // PseudoVFSGNJ_VV_MF2_MASK 3335 11U, // PseudoVFSGNJ_VV_MF2_TU 3336 11U, // PseudoVFSGNJ_VV_MF4 3337 11U, // PseudoVFSGNJ_VV_MF4_MASK 3338 11U, // PseudoVFSGNJ_VV_MF4_TU 3339 11U, // PseudoVFSLIDE1DOWN_VF16_M1 3340 11U, // PseudoVFSLIDE1DOWN_VF16_M1_MASK 3341 11U, // PseudoVFSLIDE1DOWN_VF16_M1_TU 3342 11U, // PseudoVFSLIDE1DOWN_VF16_M2 3343 11U, // PseudoVFSLIDE1DOWN_VF16_M2_MASK 3344 11U, // PseudoVFSLIDE1DOWN_VF16_M2_TU 3345 11U, // PseudoVFSLIDE1DOWN_VF16_M4 3346 11U, // PseudoVFSLIDE1DOWN_VF16_M4_MASK 3347 11U, // PseudoVFSLIDE1DOWN_VF16_M4_TU 3348 11U, // PseudoVFSLIDE1DOWN_VF16_M8 3349 11U, // PseudoVFSLIDE1DOWN_VF16_M8_MASK 3350 11U, // PseudoVFSLIDE1DOWN_VF16_M8_TU 3351 11U, // PseudoVFSLIDE1DOWN_VF16_MF2 3352 11U, // PseudoVFSLIDE1DOWN_VF16_MF2_MASK 3353 11U, // PseudoVFSLIDE1DOWN_VF16_MF2_TU 3354 11U, // PseudoVFSLIDE1DOWN_VF16_MF4 3355 11U, // PseudoVFSLIDE1DOWN_VF16_MF4_MASK 3356 11U, // PseudoVFSLIDE1DOWN_VF16_MF4_TU 3357 11U, // PseudoVFSLIDE1DOWN_VF32_M1 3358 11U, // PseudoVFSLIDE1DOWN_VF32_M1_MASK 3359 11U, // PseudoVFSLIDE1DOWN_VF32_M1_TU 3360 11U, // PseudoVFSLIDE1DOWN_VF32_M2 3361 11U, // PseudoVFSLIDE1DOWN_VF32_M2_MASK 3362 11U, // PseudoVFSLIDE1DOWN_VF32_M2_TU 3363 11U, // PseudoVFSLIDE1DOWN_VF32_M4 3364 11U, // PseudoVFSLIDE1DOWN_VF32_M4_MASK 3365 11U, // PseudoVFSLIDE1DOWN_VF32_M4_TU 3366 11U, // PseudoVFSLIDE1DOWN_VF32_M8 3367 11U, // PseudoVFSLIDE1DOWN_VF32_M8_MASK 3368 11U, // PseudoVFSLIDE1DOWN_VF32_M8_TU 3369 11U, // PseudoVFSLIDE1DOWN_VF32_MF2 3370 11U, // PseudoVFSLIDE1DOWN_VF32_MF2_MASK 3371 11U, // PseudoVFSLIDE1DOWN_VF32_MF2_TU 3372 11U, // PseudoVFSLIDE1DOWN_VF64_M1 3373 11U, // PseudoVFSLIDE1DOWN_VF64_M1_MASK 3374 11U, // PseudoVFSLIDE1DOWN_VF64_M1_TU 3375 11U, // PseudoVFSLIDE1DOWN_VF64_M2 3376 11U, // PseudoVFSLIDE1DOWN_VF64_M2_MASK 3377 11U, // PseudoVFSLIDE1DOWN_VF64_M2_TU 3378 11U, // PseudoVFSLIDE1DOWN_VF64_M4 3379 11U, // PseudoVFSLIDE1DOWN_VF64_M4_MASK 3380 11U, // PseudoVFSLIDE1DOWN_VF64_M4_TU 3381 11U, // PseudoVFSLIDE1DOWN_VF64_M8 3382 11U, // PseudoVFSLIDE1DOWN_VF64_M8_MASK 3383 11U, // PseudoVFSLIDE1DOWN_VF64_M8_TU 3384 11U, // PseudoVFSLIDE1UP_VF16_M1 3385 11U, // PseudoVFSLIDE1UP_VF16_M1_MASK 3386 11U, // PseudoVFSLIDE1UP_VF16_M1_TU 3387 11U, // PseudoVFSLIDE1UP_VF16_M2 3388 11U, // PseudoVFSLIDE1UP_VF16_M2_MASK 3389 11U, // PseudoVFSLIDE1UP_VF16_M2_TU 3390 11U, // PseudoVFSLIDE1UP_VF16_M4 3391 11U, // PseudoVFSLIDE1UP_VF16_M4_MASK 3392 11U, // PseudoVFSLIDE1UP_VF16_M4_TU 3393 11U, // PseudoVFSLIDE1UP_VF16_M8 3394 11U, // PseudoVFSLIDE1UP_VF16_M8_MASK 3395 11U, // PseudoVFSLIDE1UP_VF16_M8_TU 3396 11U, // PseudoVFSLIDE1UP_VF16_MF2 3397 11U, // PseudoVFSLIDE1UP_VF16_MF2_MASK 3398 11U, // PseudoVFSLIDE1UP_VF16_MF2_TU 3399 11U, // PseudoVFSLIDE1UP_VF16_MF4 3400 11U, // PseudoVFSLIDE1UP_VF16_MF4_MASK 3401 11U, // PseudoVFSLIDE1UP_VF16_MF4_TU 3402 11U, // PseudoVFSLIDE1UP_VF32_M1 3403 11U, // PseudoVFSLIDE1UP_VF32_M1_MASK 3404 11U, // PseudoVFSLIDE1UP_VF32_M1_TU 3405 11U, // PseudoVFSLIDE1UP_VF32_M2 3406 11U, // PseudoVFSLIDE1UP_VF32_M2_MASK 3407 11U, // PseudoVFSLIDE1UP_VF32_M2_TU 3408 11U, // PseudoVFSLIDE1UP_VF32_M4 3409 11U, // PseudoVFSLIDE1UP_VF32_M4_MASK 3410 11U, // PseudoVFSLIDE1UP_VF32_M4_TU 3411 11U, // PseudoVFSLIDE1UP_VF32_M8 3412 11U, // PseudoVFSLIDE1UP_VF32_M8_MASK 3413 11U, // PseudoVFSLIDE1UP_VF32_M8_TU 3414 11U, // PseudoVFSLIDE1UP_VF32_MF2 3415 11U, // PseudoVFSLIDE1UP_VF32_MF2_MASK 3416 11U, // PseudoVFSLIDE1UP_VF32_MF2_TU 3417 11U, // PseudoVFSLIDE1UP_VF64_M1 3418 11U, // PseudoVFSLIDE1UP_VF64_M1_MASK 3419 11U, // PseudoVFSLIDE1UP_VF64_M1_TU 3420 11U, // PseudoVFSLIDE1UP_VF64_M2 3421 11U, // PseudoVFSLIDE1UP_VF64_M2_MASK 3422 11U, // PseudoVFSLIDE1UP_VF64_M2_TU 3423 11U, // PseudoVFSLIDE1UP_VF64_M4 3424 11U, // PseudoVFSLIDE1UP_VF64_M4_MASK 3425 11U, // PseudoVFSLIDE1UP_VF64_M4_TU 3426 11U, // PseudoVFSLIDE1UP_VF64_M8 3427 11U, // PseudoVFSLIDE1UP_VF64_M8_MASK 3428 11U, // PseudoVFSLIDE1UP_VF64_M8_TU 3429 11U, // PseudoVFSQRT_V_M1 3430 11U, // PseudoVFSQRT_V_M1_MASK 3431 11U, // PseudoVFSQRT_V_M1_TU 3432 11U, // PseudoVFSQRT_V_M2 3433 11U, // PseudoVFSQRT_V_M2_MASK 3434 11U, // PseudoVFSQRT_V_M2_TU 3435 11U, // PseudoVFSQRT_V_M4 3436 11U, // PseudoVFSQRT_V_M4_MASK 3437 11U, // PseudoVFSQRT_V_M4_TU 3438 11U, // PseudoVFSQRT_V_M8 3439 11U, // PseudoVFSQRT_V_M8_MASK 3440 11U, // PseudoVFSQRT_V_M8_TU 3441 11U, // PseudoVFSQRT_V_MF2 3442 11U, // PseudoVFSQRT_V_MF2_MASK 3443 11U, // PseudoVFSQRT_V_MF2_TU 3444 11U, // PseudoVFSQRT_V_MF4 3445 11U, // PseudoVFSQRT_V_MF4_MASK 3446 11U, // PseudoVFSQRT_V_MF4_TU 3447 11U, // PseudoVFSUB_VF16_M1 3448 11U, // PseudoVFSUB_VF16_M1_MASK 3449 11U, // PseudoVFSUB_VF16_M1_TU 3450 11U, // PseudoVFSUB_VF16_M2 3451 11U, // PseudoVFSUB_VF16_M2_MASK 3452 11U, // PseudoVFSUB_VF16_M2_TU 3453 11U, // PseudoVFSUB_VF16_M4 3454 11U, // PseudoVFSUB_VF16_M4_MASK 3455 11U, // PseudoVFSUB_VF16_M4_TU 3456 11U, // PseudoVFSUB_VF16_M8 3457 11U, // PseudoVFSUB_VF16_M8_MASK 3458 11U, // PseudoVFSUB_VF16_M8_TU 3459 11U, // PseudoVFSUB_VF16_MF2 3460 11U, // PseudoVFSUB_VF16_MF2_MASK 3461 11U, // PseudoVFSUB_VF16_MF2_TU 3462 11U, // PseudoVFSUB_VF16_MF4 3463 11U, // PseudoVFSUB_VF16_MF4_MASK 3464 11U, // PseudoVFSUB_VF16_MF4_TU 3465 11U, // PseudoVFSUB_VF32_M1 3466 11U, // PseudoVFSUB_VF32_M1_MASK 3467 11U, // PseudoVFSUB_VF32_M1_TU 3468 11U, // PseudoVFSUB_VF32_M2 3469 11U, // PseudoVFSUB_VF32_M2_MASK 3470 11U, // PseudoVFSUB_VF32_M2_TU 3471 11U, // PseudoVFSUB_VF32_M4 3472 11U, // PseudoVFSUB_VF32_M4_MASK 3473 11U, // PseudoVFSUB_VF32_M4_TU 3474 11U, // PseudoVFSUB_VF32_M8 3475 11U, // PseudoVFSUB_VF32_M8_MASK 3476 11U, // PseudoVFSUB_VF32_M8_TU 3477 11U, // PseudoVFSUB_VF32_MF2 3478 11U, // PseudoVFSUB_VF32_MF2_MASK 3479 11U, // PseudoVFSUB_VF32_MF2_TU 3480 11U, // PseudoVFSUB_VF64_M1 3481 11U, // PseudoVFSUB_VF64_M1_MASK 3482 11U, // PseudoVFSUB_VF64_M1_TU 3483 11U, // PseudoVFSUB_VF64_M2 3484 11U, // PseudoVFSUB_VF64_M2_MASK 3485 11U, // PseudoVFSUB_VF64_M2_TU 3486 11U, // PseudoVFSUB_VF64_M4 3487 11U, // PseudoVFSUB_VF64_M4_MASK 3488 11U, // PseudoVFSUB_VF64_M4_TU 3489 11U, // PseudoVFSUB_VF64_M8 3490 11U, // PseudoVFSUB_VF64_M8_MASK 3491 11U, // PseudoVFSUB_VF64_M8_TU 3492 11U, // PseudoVFSUB_VV_M1 3493 11U, // PseudoVFSUB_VV_M1_MASK 3494 11U, // PseudoVFSUB_VV_M1_TU 3495 11U, // PseudoVFSUB_VV_M2 3496 11U, // PseudoVFSUB_VV_M2_MASK 3497 11U, // PseudoVFSUB_VV_M2_TU 3498 11U, // PseudoVFSUB_VV_M4 3499 11U, // PseudoVFSUB_VV_M4_MASK 3500 11U, // PseudoVFSUB_VV_M4_TU 3501 11U, // PseudoVFSUB_VV_M8 3502 11U, // PseudoVFSUB_VV_M8_MASK 3503 11U, // PseudoVFSUB_VV_M8_TU 3504 11U, // PseudoVFSUB_VV_MF2 3505 11U, // PseudoVFSUB_VV_MF2_MASK 3506 11U, // PseudoVFSUB_VV_MF2_TU 3507 11U, // PseudoVFSUB_VV_MF4 3508 11U, // PseudoVFSUB_VV_MF4_MASK 3509 11U, // PseudoVFSUB_VV_MF4_TU 3510 11U, // PseudoVFWADD_VF16_M1 3511 11U, // PseudoVFWADD_VF16_M1_MASK 3512 11U, // PseudoVFWADD_VF16_M1_TU 3513 11U, // PseudoVFWADD_VF16_M2 3514 11U, // PseudoVFWADD_VF16_M2_MASK 3515 11U, // PseudoVFWADD_VF16_M2_TU 3516 11U, // PseudoVFWADD_VF16_M4 3517 11U, // PseudoVFWADD_VF16_M4_MASK 3518 11U, // PseudoVFWADD_VF16_M4_TU 3519 11U, // PseudoVFWADD_VF16_MF2 3520 11U, // PseudoVFWADD_VF16_MF2_MASK 3521 11U, // PseudoVFWADD_VF16_MF2_TU 3522 11U, // PseudoVFWADD_VF16_MF4 3523 11U, // PseudoVFWADD_VF16_MF4_MASK 3524 11U, // PseudoVFWADD_VF16_MF4_TU 3525 11U, // PseudoVFWADD_VF32_M1 3526 11U, // PseudoVFWADD_VF32_M1_MASK 3527 11U, // PseudoVFWADD_VF32_M1_TU 3528 11U, // PseudoVFWADD_VF32_M2 3529 11U, // PseudoVFWADD_VF32_M2_MASK 3530 11U, // PseudoVFWADD_VF32_M2_TU 3531 11U, // PseudoVFWADD_VF32_M4 3532 11U, // PseudoVFWADD_VF32_M4_MASK 3533 11U, // PseudoVFWADD_VF32_M4_TU 3534 11U, // PseudoVFWADD_VF32_MF2 3535 11U, // PseudoVFWADD_VF32_MF2_MASK 3536 11U, // PseudoVFWADD_VF32_MF2_TU 3537 11U, // PseudoVFWADD_VV_M1 3538 11U, // PseudoVFWADD_VV_M1_MASK 3539 11U, // PseudoVFWADD_VV_M1_TU 3540 11U, // PseudoVFWADD_VV_M2 3541 11U, // PseudoVFWADD_VV_M2_MASK 3542 11U, // PseudoVFWADD_VV_M2_TU 3543 11U, // PseudoVFWADD_VV_M4 3544 11U, // PseudoVFWADD_VV_M4_MASK 3545 11U, // PseudoVFWADD_VV_M4_TU 3546 11U, // PseudoVFWADD_VV_MF2 3547 11U, // PseudoVFWADD_VV_MF2_MASK 3548 11U, // PseudoVFWADD_VV_MF2_TU 3549 11U, // PseudoVFWADD_VV_MF4 3550 11U, // PseudoVFWADD_VV_MF4_MASK 3551 11U, // PseudoVFWADD_VV_MF4_TU 3552 11U, // PseudoVFWADD_WF16_M1 3553 11U, // PseudoVFWADD_WF16_M1_MASK 3554 11U, // PseudoVFWADD_WF16_M1_TU 3555 11U, // PseudoVFWADD_WF16_M2 3556 11U, // PseudoVFWADD_WF16_M2_MASK 3557 11U, // PseudoVFWADD_WF16_M2_TU 3558 11U, // PseudoVFWADD_WF16_M4 3559 11U, // PseudoVFWADD_WF16_M4_MASK 3560 11U, // PseudoVFWADD_WF16_M4_TU 3561 11U, // PseudoVFWADD_WF16_MF2 3562 11U, // PseudoVFWADD_WF16_MF2_MASK 3563 11U, // PseudoVFWADD_WF16_MF2_TU 3564 11U, // PseudoVFWADD_WF16_MF4 3565 11U, // PseudoVFWADD_WF16_MF4_MASK 3566 11U, // PseudoVFWADD_WF16_MF4_TU 3567 11U, // PseudoVFWADD_WF32_M1 3568 11U, // PseudoVFWADD_WF32_M1_MASK 3569 11U, // PseudoVFWADD_WF32_M1_TU 3570 11U, // PseudoVFWADD_WF32_M2 3571 11U, // PseudoVFWADD_WF32_M2_MASK 3572 11U, // PseudoVFWADD_WF32_M2_TU 3573 11U, // PseudoVFWADD_WF32_M4 3574 11U, // PseudoVFWADD_WF32_M4_MASK 3575 11U, // PseudoVFWADD_WF32_M4_TU 3576 11U, // PseudoVFWADD_WF32_MF2 3577 11U, // PseudoVFWADD_WF32_MF2_MASK 3578 11U, // PseudoVFWADD_WF32_MF2_TU 3579 11U, // PseudoVFWADD_WV_M1 3580 11U, // PseudoVFWADD_WV_M1_MASK 3581 11U, // PseudoVFWADD_WV_M1_MASK_TIED 3582 11U, // PseudoVFWADD_WV_M1_TIED 3583 11U, // PseudoVFWADD_WV_M1_TU 3584 11U, // PseudoVFWADD_WV_M2 3585 11U, // PseudoVFWADD_WV_M2_MASK 3586 11U, // PseudoVFWADD_WV_M2_MASK_TIED 3587 11U, // PseudoVFWADD_WV_M2_TIED 3588 11U, // PseudoVFWADD_WV_M2_TU 3589 11U, // PseudoVFWADD_WV_M4 3590 11U, // PseudoVFWADD_WV_M4_MASK 3591 11U, // PseudoVFWADD_WV_M4_MASK_TIED 3592 11U, // PseudoVFWADD_WV_M4_TIED 3593 11U, // PseudoVFWADD_WV_M4_TU 3594 11U, // PseudoVFWADD_WV_MF2 3595 11U, // PseudoVFWADD_WV_MF2_MASK 3596 11U, // PseudoVFWADD_WV_MF2_MASK_TIED 3597 11U, // PseudoVFWADD_WV_MF2_TIED 3598 11U, // PseudoVFWADD_WV_MF2_TU 3599 11U, // PseudoVFWADD_WV_MF4 3600 11U, // PseudoVFWADD_WV_MF4_MASK 3601 11U, // PseudoVFWADD_WV_MF4_MASK_TIED 3602 11U, // PseudoVFWADD_WV_MF4_TIED 3603 11U, // PseudoVFWADD_WV_MF4_TU 3604 11U, // PseudoVFWCVT_F_F_V_M1 3605 11U, // PseudoVFWCVT_F_F_V_M1_MASK 3606 11U, // PseudoVFWCVT_F_F_V_M1_TU 3607 11U, // PseudoVFWCVT_F_F_V_M2 3608 11U, // PseudoVFWCVT_F_F_V_M2_MASK 3609 11U, // PseudoVFWCVT_F_F_V_M2_TU 3610 11U, // PseudoVFWCVT_F_F_V_M4 3611 11U, // PseudoVFWCVT_F_F_V_M4_MASK 3612 11U, // PseudoVFWCVT_F_F_V_M4_TU 3613 11U, // PseudoVFWCVT_F_F_V_MF2 3614 11U, // PseudoVFWCVT_F_F_V_MF2_MASK 3615 11U, // PseudoVFWCVT_F_F_V_MF2_TU 3616 11U, // PseudoVFWCVT_F_F_V_MF4 3617 11U, // PseudoVFWCVT_F_F_V_MF4_MASK 3618 11U, // PseudoVFWCVT_F_F_V_MF4_TU 3619 11U, // PseudoVFWCVT_F_XU_V_M1 3620 11U, // PseudoVFWCVT_F_XU_V_M1_MASK 3621 11U, // PseudoVFWCVT_F_XU_V_M1_TU 3622 11U, // PseudoVFWCVT_F_XU_V_M2 3623 11U, // PseudoVFWCVT_F_XU_V_M2_MASK 3624 11U, // PseudoVFWCVT_F_XU_V_M2_TU 3625 11U, // PseudoVFWCVT_F_XU_V_M4 3626 11U, // PseudoVFWCVT_F_XU_V_M4_MASK 3627 11U, // PseudoVFWCVT_F_XU_V_M4_TU 3628 11U, // PseudoVFWCVT_F_XU_V_MF2 3629 11U, // PseudoVFWCVT_F_XU_V_MF2_MASK 3630 11U, // PseudoVFWCVT_F_XU_V_MF2_TU 3631 11U, // PseudoVFWCVT_F_XU_V_MF4 3632 11U, // PseudoVFWCVT_F_XU_V_MF4_MASK 3633 11U, // PseudoVFWCVT_F_XU_V_MF4_TU 3634 11U, // PseudoVFWCVT_F_XU_V_MF8 3635 11U, // PseudoVFWCVT_F_XU_V_MF8_MASK 3636 11U, // PseudoVFWCVT_F_XU_V_MF8_TU 3637 11U, // PseudoVFWCVT_F_X_V_M1 3638 11U, // PseudoVFWCVT_F_X_V_M1_MASK 3639 11U, // PseudoVFWCVT_F_X_V_M1_TU 3640 11U, // PseudoVFWCVT_F_X_V_M2 3641 11U, // PseudoVFWCVT_F_X_V_M2_MASK 3642 11U, // PseudoVFWCVT_F_X_V_M2_TU 3643 11U, // PseudoVFWCVT_F_X_V_M4 3644 11U, // PseudoVFWCVT_F_X_V_M4_MASK 3645 11U, // PseudoVFWCVT_F_X_V_M4_TU 3646 11U, // PseudoVFWCVT_F_X_V_MF2 3647 11U, // PseudoVFWCVT_F_X_V_MF2_MASK 3648 11U, // PseudoVFWCVT_F_X_V_MF2_TU 3649 11U, // PseudoVFWCVT_F_X_V_MF4 3650 11U, // PseudoVFWCVT_F_X_V_MF4_MASK 3651 11U, // PseudoVFWCVT_F_X_V_MF4_TU 3652 11U, // PseudoVFWCVT_F_X_V_MF8 3653 11U, // PseudoVFWCVT_F_X_V_MF8_MASK 3654 11U, // PseudoVFWCVT_F_X_V_MF8_TU 3655 11U, // PseudoVFWCVT_RM_F_XU_V_M1_MASK 3656 11U, // PseudoVFWCVT_RM_F_XU_V_M2_MASK 3657 11U, // PseudoVFWCVT_RM_F_XU_V_M4_MASK 3658 11U, // PseudoVFWCVT_RM_F_XU_V_MF2_MASK 3659 11U, // PseudoVFWCVT_RM_F_XU_V_MF4_MASK 3660 11U, // PseudoVFWCVT_RM_F_XU_V_MF8_MASK 3661 11U, // PseudoVFWCVT_RM_F_X_V_M1_MASK 3662 11U, // PseudoVFWCVT_RM_F_X_V_M2_MASK 3663 11U, // PseudoVFWCVT_RM_F_X_V_M4_MASK 3664 11U, // PseudoVFWCVT_RM_F_X_V_MF2_MASK 3665 11U, // PseudoVFWCVT_RM_F_X_V_MF4_MASK 3666 11U, // PseudoVFWCVT_RM_F_X_V_MF8_MASK 3667 11U, // PseudoVFWCVT_RM_XU_F_V_M1_MASK 3668 11U, // PseudoVFWCVT_RM_XU_F_V_M2_MASK 3669 11U, // PseudoVFWCVT_RM_XU_F_V_M4_MASK 3670 11U, // PseudoVFWCVT_RM_XU_F_V_MF2_MASK 3671 11U, // PseudoVFWCVT_RM_XU_F_V_MF4_MASK 3672 11U, // PseudoVFWCVT_RM_X_F_V_M1_MASK 3673 11U, // PseudoVFWCVT_RM_X_F_V_M2_MASK 3674 11U, // PseudoVFWCVT_RM_X_F_V_M4_MASK 3675 11U, // PseudoVFWCVT_RM_X_F_V_MF2_MASK 3676 11U, // PseudoVFWCVT_RM_X_F_V_MF4_MASK 3677 11U, // PseudoVFWCVT_RTZ_XU_F_V_M1 3678 11U, // PseudoVFWCVT_RTZ_XU_F_V_M1_MASK 3679 11U, // PseudoVFWCVT_RTZ_XU_F_V_M1_TU 3680 11U, // PseudoVFWCVT_RTZ_XU_F_V_M2 3681 11U, // PseudoVFWCVT_RTZ_XU_F_V_M2_MASK 3682 11U, // PseudoVFWCVT_RTZ_XU_F_V_M2_TU 3683 11U, // PseudoVFWCVT_RTZ_XU_F_V_M4 3684 11U, // PseudoVFWCVT_RTZ_XU_F_V_M4_MASK 3685 11U, // PseudoVFWCVT_RTZ_XU_F_V_M4_TU 3686 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF2 3687 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK 3688 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_TU 3689 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF4 3690 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK 3691 11U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_TU 3692 11U, // PseudoVFWCVT_RTZ_X_F_V_M1 3693 11U, // PseudoVFWCVT_RTZ_X_F_V_M1_MASK 3694 11U, // PseudoVFWCVT_RTZ_X_F_V_M1_TU 3695 11U, // PseudoVFWCVT_RTZ_X_F_V_M2 3696 11U, // PseudoVFWCVT_RTZ_X_F_V_M2_MASK 3697 11U, // PseudoVFWCVT_RTZ_X_F_V_M2_TU 3698 11U, // PseudoVFWCVT_RTZ_X_F_V_M4 3699 11U, // PseudoVFWCVT_RTZ_X_F_V_M4_MASK 3700 11U, // PseudoVFWCVT_RTZ_X_F_V_M4_TU 3701 11U, // PseudoVFWCVT_RTZ_X_F_V_MF2 3702 11U, // PseudoVFWCVT_RTZ_X_F_V_MF2_MASK 3703 11U, // PseudoVFWCVT_RTZ_X_F_V_MF2_TU 3704 11U, // PseudoVFWCVT_RTZ_X_F_V_MF4 3705 11U, // PseudoVFWCVT_RTZ_X_F_V_MF4_MASK 3706 11U, // PseudoVFWCVT_RTZ_X_F_V_MF4_TU 3707 11U, // PseudoVFWCVT_XU_F_V_M1 3708 11U, // PseudoVFWCVT_XU_F_V_M1_MASK 3709 11U, // PseudoVFWCVT_XU_F_V_M1_TU 3710 11U, // PseudoVFWCVT_XU_F_V_M2 3711 11U, // PseudoVFWCVT_XU_F_V_M2_MASK 3712 11U, // PseudoVFWCVT_XU_F_V_M2_TU 3713 11U, // PseudoVFWCVT_XU_F_V_M4 3714 11U, // PseudoVFWCVT_XU_F_V_M4_MASK 3715 11U, // PseudoVFWCVT_XU_F_V_M4_TU 3716 11U, // PseudoVFWCVT_XU_F_V_MF2 3717 11U, // PseudoVFWCVT_XU_F_V_MF2_MASK 3718 11U, // PseudoVFWCVT_XU_F_V_MF2_TU 3719 11U, // PseudoVFWCVT_XU_F_V_MF4 3720 11U, // PseudoVFWCVT_XU_F_V_MF4_MASK 3721 11U, // PseudoVFWCVT_XU_F_V_MF4_TU 3722 11U, // PseudoVFWCVT_X_F_V_M1 3723 11U, // PseudoVFWCVT_X_F_V_M1_MASK 3724 11U, // PseudoVFWCVT_X_F_V_M1_TU 3725 11U, // PseudoVFWCVT_X_F_V_M2 3726 11U, // PseudoVFWCVT_X_F_V_M2_MASK 3727 11U, // PseudoVFWCVT_X_F_V_M2_TU 3728 11U, // PseudoVFWCVT_X_F_V_M4 3729 11U, // PseudoVFWCVT_X_F_V_M4_MASK 3730 11U, // PseudoVFWCVT_X_F_V_M4_TU 3731 11U, // PseudoVFWCVT_X_F_V_MF2 3732 11U, // PseudoVFWCVT_X_F_V_MF2_MASK 3733 11U, // PseudoVFWCVT_X_F_V_MF2_TU 3734 11U, // PseudoVFWCVT_X_F_V_MF4 3735 11U, // PseudoVFWCVT_X_F_V_MF4_MASK 3736 11U, // PseudoVFWCVT_X_F_V_MF4_TU 3737 11U, // PseudoVFWMACC_VF16_M1 3738 11U, // PseudoVFWMACC_VF16_M1_MASK 3739 11U, // PseudoVFWMACC_VF16_M2 3740 11U, // PseudoVFWMACC_VF16_M2_MASK 3741 11U, // PseudoVFWMACC_VF16_M4 3742 11U, // PseudoVFWMACC_VF16_M4_MASK 3743 11U, // PseudoVFWMACC_VF16_MF2 3744 11U, // PseudoVFWMACC_VF16_MF2_MASK 3745 11U, // PseudoVFWMACC_VF16_MF4 3746 11U, // PseudoVFWMACC_VF16_MF4_MASK 3747 11U, // PseudoVFWMACC_VF32_M1 3748 11U, // PseudoVFWMACC_VF32_M1_MASK 3749 11U, // PseudoVFWMACC_VF32_M2 3750 11U, // PseudoVFWMACC_VF32_M2_MASK 3751 11U, // PseudoVFWMACC_VF32_M4 3752 11U, // PseudoVFWMACC_VF32_M4_MASK 3753 11U, // PseudoVFWMACC_VF32_MF2 3754 11U, // PseudoVFWMACC_VF32_MF2_MASK 3755 11U, // PseudoVFWMACC_VV_M1 3756 11U, // PseudoVFWMACC_VV_M1_MASK 3757 11U, // PseudoVFWMACC_VV_M2 3758 11U, // PseudoVFWMACC_VV_M2_MASK 3759 11U, // PseudoVFWMACC_VV_M4 3760 11U, // PseudoVFWMACC_VV_M4_MASK 3761 11U, // PseudoVFWMACC_VV_MF2 3762 11U, // PseudoVFWMACC_VV_MF2_MASK 3763 11U, // PseudoVFWMACC_VV_MF4 3764 11U, // PseudoVFWMACC_VV_MF4_MASK 3765 11U, // PseudoVFWMSAC_VF16_M1 3766 11U, // PseudoVFWMSAC_VF16_M1_MASK 3767 11U, // PseudoVFWMSAC_VF16_M2 3768 11U, // PseudoVFWMSAC_VF16_M2_MASK 3769 11U, // PseudoVFWMSAC_VF16_M4 3770 11U, // PseudoVFWMSAC_VF16_M4_MASK 3771 11U, // PseudoVFWMSAC_VF16_MF2 3772 11U, // PseudoVFWMSAC_VF16_MF2_MASK 3773 11U, // PseudoVFWMSAC_VF16_MF4 3774 11U, // PseudoVFWMSAC_VF16_MF4_MASK 3775 11U, // PseudoVFWMSAC_VF32_M1 3776 11U, // PseudoVFWMSAC_VF32_M1_MASK 3777 11U, // PseudoVFWMSAC_VF32_M2 3778 11U, // PseudoVFWMSAC_VF32_M2_MASK 3779 11U, // PseudoVFWMSAC_VF32_M4 3780 11U, // PseudoVFWMSAC_VF32_M4_MASK 3781 11U, // PseudoVFWMSAC_VF32_MF2 3782 11U, // PseudoVFWMSAC_VF32_MF2_MASK 3783 11U, // PseudoVFWMSAC_VV_M1 3784 11U, // PseudoVFWMSAC_VV_M1_MASK 3785 11U, // PseudoVFWMSAC_VV_M2 3786 11U, // PseudoVFWMSAC_VV_M2_MASK 3787 11U, // PseudoVFWMSAC_VV_M4 3788 11U, // PseudoVFWMSAC_VV_M4_MASK 3789 11U, // PseudoVFWMSAC_VV_MF2 3790 11U, // PseudoVFWMSAC_VV_MF2_MASK 3791 11U, // PseudoVFWMSAC_VV_MF4 3792 11U, // PseudoVFWMSAC_VV_MF4_MASK 3793 11U, // PseudoVFWMUL_VF16_M1 3794 11U, // PseudoVFWMUL_VF16_M1_MASK 3795 11U, // PseudoVFWMUL_VF16_M1_TU 3796 11U, // PseudoVFWMUL_VF16_M2 3797 11U, // PseudoVFWMUL_VF16_M2_MASK 3798 11U, // PseudoVFWMUL_VF16_M2_TU 3799 11U, // PseudoVFWMUL_VF16_M4 3800 11U, // PseudoVFWMUL_VF16_M4_MASK 3801 11U, // PseudoVFWMUL_VF16_M4_TU 3802 11U, // PseudoVFWMUL_VF16_MF2 3803 11U, // PseudoVFWMUL_VF16_MF2_MASK 3804 11U, // PseudoVFWMUL_VF16_MF2_TU 3805 11U, // PseudoVFWMUL_VF16_MF4 3806 11U, // PseudoVFWMUL_VF16_MF4_MASK 3807 11U, // PseudoVFWMUL_VF16_MF4_TU 3808 11U, // PseudoVFWMUL_VF32_M1 3809 11U, // PseudoVFWMUL_VF32_M1_MASK 3810 11U, // PseudoVFWMUL_VF32_M1_TU 3811 11U, // PseudoVFWMUL_VF32_M2 3812 11U, // PseudoVFWMUL_VF32_M2_MASK 3813 11U, // PseudoVFWMUL_VF32_M2_TU 3814 11U, // PseudoVFWMUL_VF32_M4 3815 11U, // PseudoVFWMUL_VF32_M4_MASK 3816 11U, // PseudoVFWMUL_VF32_M4_TU 3817 11U, // PseudoVFWMUL_VF32_MF2 3818 11U, // PseudoVFWMUL_VF32_MF2_MASK 3819 11U, // PseudoVFWMUL_VF32_MF2_TU 3820 11U, // PseudoVFWMUL_VV_M1 3821 11U, // PseudoVFWMUL_VV_M1_MASK 3822 11U, // PseudoVFWMUL_VV_M1_TU 3823 11U, // PseudoVFWMUL_VV_M2 3824 11U, // PseudoVFWMUL_VV_M2_MASK 3825 11U, // PseudoVFWMUL_VV_M2_TU 3826 11U, // PseudoVFWMUL_VV_M4 3827 11U, // PseudoVFWMUL_VV_M4_MASK 3828 11U, // PseudoVFWMUL_VV_M4_TU 3829 11U, // PseudoVFWMUL_VV_MF2 3830 11U, // PseudoVFWMUL_VV_MF2_MASK 3831 11U, // PseudoVFWMUL_VV_MF2_TU 3832 11U, // PseudoVFWMUL_VV_MF4 3833 11U, // PseudoVFWMUL_VV_MF4_MASK 3834 11U, // PseudoVFWMUL_VV_MF4_TU 3835 11U, // PseudoVFWNMACC_VF16_M1 3836 11U, // PseudoVFWNMACC_VF16_M1_MASK 3837 11U, // PseudoVFWNMACC_VF16_M2 3838 11U, // PseudoVFWNMACC_VF16_M2_MASK 3839 11U, // PseudoVFWNMACC_VF16_M4 3840 11U, // PseudoVFWNMACC_VF16_M4_MASK 3841 11U, // PseudoVFWNMACC_VF16_MF2 3842 11U, // PseudoVFWNMACC_VF16_MF2_MASK 3843 11U, // PseudoVFWNMACC_VF16_MF4 3844 11U, // PseudoVFWNMACC_VF16_MF4_MASK 3845 11U, // PseudoVFWNMACC_VF32_M1 3846 11U, // PseudoVFWNMACC_VF32_M1_MASK 3847 11U, // PseudoVFWNMACC_VF32_M2 3848 11U, // PseudoVFWNMACC_VF32_M2_MASK 3849 11U, // PseudoVFWNMACC_VF32_M4 3850 11U, // PseudoVFWNMACC_VF32_M4_MASK 3851 11U, // PseudoVFWNMACC_VF32_MF2 3852 11U, // PseudoVFWNMACC_VF32_MF2_MASK 3853 11U, // PseudoVFWNMACC_VV_M1 3854 11U, // PseudoVFWNMACC_VV_M1_MASK 3855 11U, // PseudoVFWNMACC_VV_M2 3856 11U, // PseudoVFWNMACC_VV_M2_MASK 3857 11U, // PseudoVFWNMACC_VV_M4 3858 11U, // PseudoVFWNMACC_VV_M4_MASK 3859 11U, // PseudoVFWNMACC_VV_MF2 3860 11U, // PseudoVFWNMACC_VV_MF2_MASK 3861 11U, // PseudoVFWNMACC_VV_MF4 3862 11U, // PseudoVFWNMACC_VV_MF4_MASK 3863 11U, // PseudoVFWNMSAC_VF16_M1 3864 11U, // PseudoVFWNMSAC_VF16_M1_MASK 3865 11U, // PseudoVFWNMSAC_VF16_M2 3866 11U, // PseudoVFWNMSAC_VF16_M2_MASK 3867 11U, // PseudoVFWNMSAC_VF16_M4 3868 11U, // PseudoVFWNMSAC_VF16_M4_MASK 3869 11U, // PseudoVFWNMSAC_VF16_MF2 3870 11U, // PseudoVFWNMSAC_VF16_MF2_MASK 3871 11U, // PseudoVFWNMSAC_VF16_MF4 3872 11U, // PseudoVFWNMSAC_VF16_MF4_MASK 3873 11U, // PseudoVFWNMSAC_VF32_M1 3874 11U, // PseudoVFWNMSAC_VF32_M1_MASK 3875 11U, // PseudoVFWNMSAC_VF32_M2 3876 11U, // PseudoVFWNMSAC_VF32_M2_MASK 3877 11U, // PseudoVFWNMSAC_VF32_M4 3878 11U, // PseudoVFWNMSAC_VF32_M4_MASK 3879 11U, // PseudoVFWNMSAC_VF32_MF2 3880 11U, // PseudoVFWNMSAC_VF32_MF2_MASK 3881 11U, // PseudoVFWNMSAC_VV_M1 3882 11U, // PseudoVFWNMSAC_VV_M1_MASK 3883 11U, // PseudoVFWNMSAC_VV_M2 3884 11U, // PseudoVFWNMSAC_VV_M2_MASK 3885 11U, // PseudoVFWNMSAC_VV_M4 3886 11U, // PseudoVFWNMSAC_VV_M4_MASK 3887 11U, // PseudoVFWNMSAC_VV_MF2 3888 11U, // PseudoVFWNMSAC_VV_MF2_MASK 3889 11U, // PseudoVFWNMSAC_VV_MF4 3890 11U, // PseudoVFWNMSAC_VV_MF4_MASK 3891 11U, // PseudoVFWREDOSUM_VS_M1 3892 11U, // PseudoVFWREDOSUM_VS_M1_MASK 3893 11U, // PseudoVFWREDOSUM_VS_M2 3894 11U, // PseudoVFWREDOSUM_VS_M2_MASK 3895 11U, // PseudoVFWREDOSUM_VS_M4 3896 11U, // PseudoVFWREDOSUM_VS_M4_MASK 3897 11U, // PseudoVFWREDOSUM_VS_M8 3898 11U, // PseudoVFWREDOSUM_VS_M8_MASK 3899 11U, // PseudoVFWREDOSUM_VS_MF2 3900 11U, // PseudoVFWREDOSUM_VS_MF2_MASK 3901 11U, // PseudoVFWREDOSUM_VS_MF4 3902 11U, // PseudoVFWREDOSUM_VS_MF4_MASK 3903 11U, // PseudoVFWREDUSUM_VS_M1 3904 11U, // PseudoVFWREDUSUM_VS_M1_MASK 3905 11U, // PseudoVFWREDUSUM_VS_M2 3906 11U, // PseudoVFWREDUSUM_VS_M2_MASK 3907 11U, // PseudoVFWREDUSUM_VS_M4 3908 11U, // PseudoVFWREDUSUM_VS_M4_MASK 3909 11U, // PseudoVFWREDUSUM_VS_M8 3910 11U, // PseudoVFWREDUSUM_VS_M8_MASK 3911 11U, // PseudoVFWREDUSUM_VS_MF2 3912 11U, // PseudoVFWREDUSUM_VS_MF2_MASK 3913 11U, // PseudoVFWREDUSUM_VS_MF4 3914 11U, // PseudoVFWREDUSUM_VS_MF4_MASK 3915 11U, // PseudoVFWSUB_VF16_M1 3916 11U, // PseudoVFWSUB_VF16_M1_MASK 3917 11U, // PseudoVFWSUB_VF16_M1_TU 3918 11U, // PseudoVFWSUB_VF16_M2 3919 11U, // PseudoVFWSUB_VF16_M2_MASK 3920 11U, // PseudoVFWSUB_VF16_M2_TU 3921 11U, // PseudoVFWSUB_VF16_M4 3922 11U, // PseudoVFWSUB_VF16_M4_MASK 3923 11U, // PseudoVFWSUB_VF16_M4_TU 3924 11U, // PseudoVFWSUB_VF16_MF2 3925 11U, // PseudoVFWSUB_VF16_MF2_MASK 3926 11U, // PseudoVFWSUB_VF16_MF2_TU 3927 11U, // PseudoVFWSUB_VF16_MF4 3928 11U, // PseudoVFWSUB_VF16_MF4_MASK 3929 11U, // PseudoVFWSUB_VF16_MF4_TU 3930 11U, // PseudoVFWSUB_VF32_M1 3931 11U, // PseudoVFWSUB_VF32_M1_MASK 3932 11U, // PseudoVFWSUB_VF32_M1_TU 3933 11U, // PseudoVFWSUB_VF32_M2 3934 11U, // PseudoVFWSUB_VF32_M2_MASK 3935 11U, // PseudoVFWSUB_VF32_M2_TU 3936 11U, // PseudoVFWSUB_VF32_M4 3937 11U, // PseudoVFWSUB_VF32_M4_MASK 3938 11U, // PseudoVFWSUB_VF32_M4_TU 3939 11U, // PseudoVFWSUB_VF32_MF2 3940 11U, // PseudoVFWSUB_VF32_MF2_MASK 3941 11U, // PseudoVFWSUB_VF32_MF2_TU 3942 11U, // PseudoVFWSUB_VV_M1 3943 11U, // PseudoVFWSUB_VV_M1_MASK 3944 11U, // PseudoVFWSUB_VV_M1_TU 3945 11U, // PseudoVFWSUB_VV_M2 3946 11U, // PseudoVFWSUB_VV_M2_MASK 3947 11U, // PseudoVFWSUB_VV_M2_TU 3948 11U, // PseudoVFWSUB_VV_M4 3949 11U, // PseudoVFWSUB_VV_M4_MASK 3950 11U, // PseudoVFWSUB_VV_M4_TU 3951 11U, // PseudoVFWSUB_VV_MF2 3952 11U, // PseudoVFWSUB_VV_MF2_MASK 3953 11U, // PseudoVFWSUB_VV_MF2_TU 3954 11U, // PseudoVFWSUB_VV_MF4 3955 11U, // PseudoVFWSUB_VV_MF4_MASK 3956 11U, // PseudoVFWSUB_VV_MF4_TU 3957 11U, // PseudoVFWSUB_WF16_M1 3958 11U, // PseudoVFWSUB_WF16_M1_MASK 3959 11U, // PseudoVFWSUB_WF16_M1_TU 3960 11U, // PseudoVFWSUB_WF16_M2 3961 11U, // PseudoVFWSUB_WF16_M2_MASK 3962 11U, // PseudoVFWSUB_WF16_M2_TU 3963 11U, // PseudoVFWSUB_WF16_M4 3964 11U, // PseudoVFWSUB_WF16_M4_MASK 3965 11U, // PseudoVFWSUB_WF16_M4_TU 3966 11U, // PseudoVFWSUB_WF16_MF2 3967 11U, // PseudoVFWSUB_WF16_MF2_MASK 3968 11U, // PseudoVFWSUB_WF16_MF2_TU 3969 11U, // PseudoVFWSUB_WF16_MF4 3970 11U, // PseudoVFWSUB_WF16_MF4_MASK 3971 11U, // PseudoVFWSUB_WF16_MF4_TU 3972 11U, // PseudoVFWSUB_WF32_M1 3973 11U, // PseudoVFWSUB_WF32_M1_MASK 3974 11U, // PseudoVFWSUB_WF32_M1_TU 3975 11U, // PseudoVFWSUB_WF32_M2 3976 11U, // PseudoVFWSUB_WF32_M2_MASK 3977 11U, // PseudoVFWSUB_WF32_M2_TU 3978 11U, // PseudoVFWSUB_WF32_M4 3979 11U, // PseudoVFWSUB_WF32_M4_MASK 3980 11U, // PseudoVFWSUB_WF32_M4_TU 3981 11U, // PseudoVFWSUB_WF32_MF2 3982 11U, // PseudoVFWSUB_WF32_MF2_MASK 3983 11U, // PseudoVFWSUB_WF32_MF2_TU 3984 11U, // PseudoVFWSUB_WV_M1 3985 11U, // PseudoVFWSUB_WV_M1_MASK 3986 11U, // PseudoVFWSUB_WV_M1_MASK_TIED 3987 11U, // PseudoVFWSUB_WV_M1_TIED 3988 11U, // PseudoVFWSUB_WV_M1_TU 3989 11U, // PseudoVFWSUB_WV_M2 3990 11U, // PseudoVFWSUB_WV_M2_MASK 3991 11U, // PseudoVFWSUB_WV_M2_MASK_TIED 3992 11U, // PseudoVFWSUB_WV_M2_TIED 3993 11U, // PseudoVFWSUB_WV_M2_TU 3994 11U, // PseudoVFWSUB_WV_M4 3995 11U, // PseudoVFWSUB_WV_M4_MASK 3996 11U, // PseudoVFWSUB_WV_M4_MASK_TIED 3997 11U, // PseudoVFWSUB_WV_M4_TIED 3998 11U, // PseudoVFWSUB_WV_M4_TU 3999 11U, // PseudoVFWSUB_WV_MF2 4000 11U, // PseudoVFWSUB_WV_MF2_MASK 4001 11U, // PseudoVFWSUB_WV_MF2_MASK_TIED 4002 11U, // PseudoVFWSUB_WV_MF2_TIED 4003 11U, // PseudoVFWSUB_WV_MF2_TU 4004 11U, // PseudoVFWSUB_WV_MF4 4005 11U, // PseudoVFWSUB_WV_MF4_MASK 4006 11U, // PseudoVFWSUB_WV_MF4_MASK_TIED 4007 11U, // PseudoVFWSUB_WV_MF4_TIED 4008 11U, // PseudoVFWSUB_WV_MF4_TU 4009 11U, // PseudoVID_V_M1 4010 11U, // PseudoVID_V_M1_MASK 4011 11U, // PseudoVID_V_M1_TU 4012 11U, // PseudoVID_V_M2 4013 11U, // PseudoVID_V_M2_MASK 4014 11U, // PseudoVID_V_M2_TU 4015 11U, // PseudoVID_V_M4 4016 11U, // PseudoVID_V_M4_MASK 4017 11U, // PseudoVID_V_M4_TU 4018 11U, // PseudoVID_V_M8 4019 11U, // PseudoVID_V_M8_MASK 4020 11U, // PseudoVID_V_M8_TU 4021 11U, // PseudoVID_V_MF2 4022 11U, // PseudoVID_V_MF2_MASK 4023 11U, // PseudoVID_V_MF2_TU 4024 11U, // PseudoVID_V_MF4 4025 11U, // PseudoVID_V_MF4_MASK 4026 11U, // PseudoVID_V_MF4_TU 4027 11U, // PseudoVID_V_MF8 4028 11U, // PseudoVID_V_MF8_MASK 4029 11U, // PseudoVID_V_MF8_TU 4030 11U, // PseudoVIOTA_M_M1 4031 11U, // PseudoVIOTA_M_M1_MASK 4032 11U, // PseudoVIOTA_M_M1_TU 4033 11U, // PseudoVIOTA_M_M2 4034 11U, // PseudoVIOTA_M_M2_MASK 4035 11U, // PseudoVIOTA_M_M2_TU 4036 11U, // PseudoVIOTA_M_M4 4037 11U, // PseudoVIOTA_M_M4_MASK 4038 11U, // PseudoVIOTA_M_M4_TU 4039 11U, // PseudoVIOTA_M_M8 4040 11U, // PseudoVIOTA_M_M8_MASK 4041 11U, // PseudoVIOTA_M_M8_TU 4042 11U, // PseudoVIOTA_M_MF2 4043 11U, // PseudoVIOTA_M_MF2_MASK 4044 11U, // PseudoVIOTA_M_MF2_TU 4045 11U, // PseudoVIOTA_M_MF4 4046 11U, // PseudoVIOTA_M_MF4_MASK 4047 11U, // PseudoVIOTA_M_MF4_TU 4048 11U, // PseudoVIOTA_M_MF8 4049 11U, // PseudoVIOTA_M_MF8_MASK 4050 11U, // PseudoVIOTA_M_MF8_TU 4051 11U, // PseudoVLE16FF_V_M1 4052 11U, // PseudoVLE16FF_V_M1_MASK 4053 11U, // PseudoVLE16FF_V_M1_TU 4054 11U, // PseudoVLE16FF_V_M2 4055 11U, // PseudoVLE16FF_V_M2_MASK 4056 11U, // PseudoVLE16FF_V_M2_TU 4057 11U, // PseudoVLE16FF_V_M4 4058 11U, // PseudoVLE16FF_V_M4_MASK 4059 11U, // PseudoVLE16FF_V_M4_TU 4060 11U, // PseudoVLE16FF_V_M8 4061 11U, // PseudoVLE16FF_V_M8_MASK 4062 11U, // PseudoVLE16FF_V_M8_TU 4063 11U, // PseudoVLE16FF_V_MF2 4064 11U, // PseudoVLE16FF_V_MF2_MASK 4065 11U, // PseudoVLE16FF_V_MF2_TU 4066 11U, // PseudoVLE16FF_V_MF4 4067 11U, // PseudoVLE16FF_V_MF4_MASK 4068 11U, // PseudoVLE16FF_V_MF4_TU 4069 11U, // PseudoVLE16_V_M1 4070 11U, // PseudoVLE16_V_M1_MASK 4071 11U, // PseudoVLE16_V_M1_TU 4072 11U, // PseudoVLE16_V_M2 4073 11U, // PseudoVLE16_V_M2_MASK 4074 11U, // PseudoVLE16_V_M2_TU 4075 11U, // PseudoVLE16_V_M4 4076 11U, // PseudoVLE16_V_M4_MASK 4077 11U, // PseudoVLE16_V_M4_TU 4078 11U, // PseudoVLE16_V_M8 4079 11U, // PseudoVLE16_V_M8_MASK 4080 11U, // PseudoVLE16_V_M8_TU 4081 11U, // PseudoVLE16_V_MF2 4082 11U, // PseudoVLE16_V_MF2_MASK 4083 11U, // PseudoVLE16_V_MF2_TU 4084 11U, // PseudoVLE16_V_MF4 4085 11U, // PseudoVLE16_V_MF4_MASK 4086 11U, // PseudoVLE16_V_MF4_TU 4087 11U, // PseudoVLE32FF_V_M1 4088 11U, // PseudoVLE32FF_V_M1_MASK 4089 11U, // PseudoVLE32FF_V_M1_TU 4090 11U, // PseudoVLE32FF_V_M2 4091 11U, // PseudoVLE32FF_V_M2_MASK 4092 11U, // PseudoVLE32FF_V_M2_TU 4093 11U, // PseudoVLE32FF_V_M4 4094 11U, // PseudoVLE32FF_V_M4_MASK 4095 11U, // PseudoVLE32FF_V_M4_TU 4096 11U, // PseudoVLE32FF_V_M8 4097 11U, // PseudoVLE32FF_V_M8_MASK 4098 11U, // PseudoVLE32FF_V_M8_TU 4099 11U, // PseudoVLE32FF_V_MF2 4100 11U, // PseudoVLE32FF_V_MF2_MASK 4101 11U, // PseudoVLE32FF_V_MF2_TU 4102 11U, // PseudoVLE32_V_M1 4103 11U, // PseudoVLE32_V_M1_MASK 4104 11U, // PseudoVLE32_V_M1_TU 4105 11U, // PseudoVLE32_V_M2 4106 11U, // PseudoVLE32_V_M2_MASK 4107 11U, // PseudoVLE32_V_M2_TU 4108 11U, // PseudoVLE32_V_M4 4109 11U, // PseudoVLE32_V_M4_MASK 4110 11U, // PseudoVLE32_V_M4_TU 4111 11U, // PseudoVLE32_V_M8 4112 11U, // PseudoVLE32_V_M8_MASK 4113 11U, // PseudoVLE32_V_M8_TU 4114 11U, // PseudoVLE32_V_MF2 4115 11U, // PseudoVLE32_V_MF2_MASK 4116 11U, // PseudoVLE32_V_MF2_TU 4117 11U, // PseudoVLE64FF_V_M1 4118 11U, // PseudoVLE64FF_V_M1_MASK 4119 11U, // PseudoVLE64FF_V_M1_TU 4120 11U, // PseudoVLE64FF_V_M2 4121 11U, // PseudoVLE64FF_V_M2_MASK 4122 11U, // PseudoVLE64FF_V_M2_TU 4123 11U, // PseudoVLE64FF_V_M4 4124 11U, // PseudoVLE64FF_V_M4_MASK 4125 11U, // PseudoVLE64FF_V_M4_TU 4126 11U, // PseudoVLE64FF_V_M8 4127 11U, // PseudoVLE64FF_V_M8_MASK 4128 11U, // PseudoVLE64FF_V_M8_TU 4129 11U, // PseudoVLE64_V_M1 4130 11U, // PseudoVLE64_V_M1_MASK 4131 11U, // PseudoVLE64_V_M1_TU 4132 11U, // PseudoVLE64_V_M2 4133 11U, // PseudoVLE64_V_M2_MASK 4134 11U, // PseudoVLE64_V_M2_TU 4135 11U, // PseudoVLE64_V_M4 4136 11U, // PseudoVLE64_V_M4_MASK 4137 11U, // PseudoVLE64_V_M4_TU 4138 11U, // PseudoVLE64_V_M8 4139 11U, // PseudoVLE64_V_M8_MASK 4140 11U, // PseudoVLE64_V_M8_TU 4141 11U, // PseudoVLE8FF_V_M1 4142 11U, // PseudoVLE8FF_V_M1_MASK 4143 11U, // PseudoVLE8FF_V_M1_TU 4144 11U, // PseudoVLE8FF_V_M2 4145 11U, // PseudoVLE8FF_V_M2_MASK 4146 11U, // PseudoVLE8FF_V_M2_TU 4147 11U, // PseudoVLE8FF_V_M4 4148 11U, // PseudoVLE8FF_V_M4_MASK 4149 11U, // PseudoVLE8FF_V_M4_TU 4150 11U, // PseudoVLE8FF_V_M8 4151 11U, // PseudoVLE8FF_V_M8_MASK 4152 11U, // PseudoVLE8FF_V_M8_TU 4153 11U, // PseudoVLE8FF_V_MF2 4154 11U, // PseudoVLE8FF_V_MF2_MASK 4155 11U, // PseudoVLE8FF_V_MF2_TU 4156 11U, // PseudoVLE8FF_V_MF4 4157 11U, // PseudoVLE8FF_V_MF4_MASK 4158 11U, // PseudoVLE8FF_V_MF4_TU 4159 11U, // PseudoVLE8FF_V_MF8 4160 11U, // PseudoVLE8FF_V_MF8_MASK 4161 11U, // PseudoVLE8FF_V_MF8_TU 4162 11U, // PseudoVLE8_V_M1 4163 11U, // PseudoVLE8_V_M1_MASK 4164 11U, // PseudoVLE8_V_M1_TU 4165 11U, // PseudoVLE8_V_M2 4166 11U, // PseudoVLE8_V_M2_MASK 4167 11U, // PseudoVLE8_V_M2_TU 4168 11U, // PseudoVLE8_V_M4 4169 11U, // PseudoVLE8_V_M4_MASK 4170 11U, // PseudoVLE8_V_M4_TU 4171 11U, // PseudoVLE8_V_M8 4172 11U, // PseudoVLE8_V_M8_MASK 4173 11U, // PseudoVLE8_V_M8_TU 4174 11U, // PseudoVLE8_V_MF2 4175 11U, // PseudoVLE8_V_MF2_MASK 4176 11U, // PseudoVLE8_V_MF2_TU 4177 11U, // PseudoVLE8_V_MF4 4178 11U, // PseudoVLE8_V_MF4_MASK 4179 11U, // PseudoVLE8_V_MF4_TU 4180 11U, // PseudoVLE8_V_MF8 4181 11U, // PseudoVLE8_V_MF8_MASK 4182 11U, // PseudoVLE8_V_MF8_TU 4183 11U, // PseudoVLM_V_B1 4184 11U, // PseudoVLM_V_B16 4185 11U, // PseudoVLM_V_B2 4186 11U, // PseudoVLM_V_B32 4187 11U, // PseudoVLM_V_B4 4188 11U, // PseudoVLM_V_B64 4189 11U, // PseudoVLM_V_B8 4190 11U, // PseudoVLOXEI16_V_M1_M1 4191 11U, // PseudoVLOXEI16_V_M1_M1_MASK 4192 11U, // PseudoVLOXEI16_V_M1_M1_TU 4193 11U, // PseudoVLOXEI16_V_M1_M2 4194 11U, // PseudoVLOXEI16_V_M1_M2_MASK 4195 11U, // PseudoVLOXEI16_V_M1_M2_TU 4196 11U, // PseudoVLOXEI16_V_M1_M4 4197 11U, // PseudoVLOXEI16_V_M1_M4_MASK 4198 11U, // PseudoVLOXEI16_V_M1_M4_TU 4199 11U, // PseudoVLOXEI16_V_M1_MF2 4200 11U, // PseudoVLOXEI16_V_M1_MF2_MASK 4201 11U, // PseudoVLOXEI16_V_M1_MF2_TU 4202 11U, // PseudoVLOXEI16_V_M2_M1 4203 11U, // PseudoVLOXEI16_V_M2_M1_MASK 4204 11U, // PseudoVLOXEI16_V_M2_M1_TU 4205 11U, // PseudoVLOXEI16_V_M2_M2 4206 11U, // PseudoVLOXEI16_V_M2_M2_MASK 4207 11U, // PseudoVLOXEI16_V_M2_M2_TU 4208 11U, // PseudoVLOXEI16_V_M2_M4 4209 11U, // PseudoVLOXEI16_V_M2_M4_MASK 4210 11U, // PseudoVLOXEI16_V_M2_M4_TU 4211 11U, // PseudoVLOXEI16_V_M2_M8 4212 11U, // PseudoVLOXEI16_V_M2_M8_MASK 4213 11U, // PseudoVLOXEI16_V_M2_M8_TU 4214 11U, // PseudoVLOXEI16_V_M4_M2 4215 11U, // PseudoVLOXEI16_V_M4_M2_MASK 4216 11U, // PseudoVLOXEI16_V_M4_M2_TU 4217 11U, // PseudoVLOXEI16_V_M4_M4 4218 11U, // PseudoVLOXEI16_V_M4_M4_MASK 4219 11U, // PseudoVLOXEI16_V_M4_M4_TU 4220 11U, // PseudoVLOXEI16_V_M4_M8 4221 11U, // PseudoVLOXEI16_V_M4_M8_MASK 4222 11U, // PseudoVLOXEI16_V_M4_M8_TU 4223 11U, // PseudoVLOXEI16_V_M8_M4 4224 11U, // PseudoVLOXEI16_V_M8_M4_MASK 4225 11U, // PseudoVLOXEI16_V_M8_M4_TU 4226 11U, // PseudoVLOXEI16_V_M8_M8 4227 11U, // PseudoVLOXEI16_V_M8_M8_MASK 4228 11U, // PseudoVLOXEI16_V_M8_M8_TU 4229 11U, // PseudoVLOXEI16_V_MF2_M1 4230 11U, // PseudoVLOXEI16_V_MF2_M1_MASK 4231 11U, // PseudoVLOXEI16_V_MF2_M1_TU 4232 11U, // PseudoVLOXEI16_V_MF2_M2 4233 11U, // PseudoVLOXEI16_V_MF2_M2_MASK 4234 11U, // PseudoVLOXEI16_V_MF2_M2_TU 4235 11U, // PseudoVLOXEI16_V_MF2_MF2 4236 11U, // PseudoVLOXEI16_V_MF2_MF2_MASK 4237 11U, // PseudoVLOXEI16_V_MF2_MF2_TU 4238 11U, // PseudoVLOXEI16_V_MF2_MF4 4239 11U, // PseudoVLOXEI16_V_MF2_MF4_MASK 4240 11U, // PseudoVLOXEI16_V_MF2_MF4_TU 4241 11U, // PseudoVLOXEI16_V_MF4_M1 4242 11U, // PseudoVLOXEI16_V_MF4_M1_MASK 4243 11U, // PseudoVLOXEI16_V_MF4_M1_TU 4244 11U, // PseudoVLOXEI16_V_MF4_MF2 4245 11U, // PseudoVLOXEI16_V_MF4_MF2_MASK 4246 11U, // PseudoVLOXEI16_V_MF4_MF2_TU 4247 11U, // PseudoVLOXEI16_V_MF4_MF4 4248 11U, // PseudoVLOXEI16_V_MF4_MF4_MASK 4249 11U, // PseudoVLOXEI16_V_MF4_MF4_TU 4250 11U, // PseudoVLOXEI16_V_MF4_MF8 4251 11U, // PseudoVLOXEI16_V_MF4_MF8_MASK 4252 11U, // PseudoVLOXEI16_V_MF4_MF8_TU 4253 11U, // PseudoVLOXEI32_V_M1_M1 4254 11U, // PseudoVLOXEI32_V_M1_M1_MASK 4255 11U, // PseudoVLOXEI32_V_M1_M1_TU 4256 11U, // PseudoVLOXEI32_V_M1_M2 4257 11U, // PseudoVLOXEI32_V_M1_M2_MASK 4258 11U, // PseudoVLOXEI32_V_M1_M2_TU 4259 11U, // PseudoVLOXEI32_V_M1_MF2 4260 11U, // PseudoVLOXEI32_V_M1_MF2_MASK 4261 11U, // PseudoVLOXEI32_V_M1_MF2_TU 4262 11U, // PseudoVLOXEI32_V_M1_MF4 4263 11U, // PseudoVLOXEI32_V_M1_MF4_MASK 4264 11U, // PseudoVLOXEI32_V_M1_MF4_TU 4265 11U, // PseudoVLOXEI32_V_M2_M1 4266 11U, // PseudoVLOXEI32_V_M2_M1_MASK 4267 11U, // PseudoVLOXEI32_V_M2_M1_TU 4268 11U, // PseudoVLOXEI32_V_M2_M2 4269 11U, // PseudoVLOXEI32_V_M2_M2_MASK 4270 11U, // PseudoVLOXEI32_V_M2_M2_TU 4271 11U, // PseudoVLOXEI32_V_M2_M4 4272 11U, // PseudoVLOXEI32_V_M2_M4_MASK 4273 11U, // PseudoVLOXEI32_V_M2_M4_TU 4274 11U, // PseudoVLOXEI32_V_M2_MF2 4275 11U, // PseudoVLOXEI32_V_M2_MF2_MASK 4276 11U, // PseudoVLOXEI32_V_M2_MF2_TU 4277 11U, // PseudoVLOXEI32_V_M4_M1 4278 11U, // PseudoVLOXEI32_V_M4_M1_MASK 4279 11U, // PseudoVLOXEI32_V_M4_M1_TU 4280 11U, // PseudoVLOXEI32_V_M4_M2 4281 11U, // PseudoVLOXEI32_V_M4_M2_MASK 4282 11U, // PseudoVLOXEI32_V_M4_M2_TU 4283 11U, // PseudoVLOXEI32_V_M4_M4 4284 11U, // PseudoVLOXEI32_V_M4_M4_MASK 4285 11U, // PseudoVLOXEI32_V_M4_M4_TU 4286 11U, // PseudoVLOXEI32_V_M4_M8 4287 11U, // PseudoVLOXEI32_V_M4_M8_MASK 4288 11U, // PseudoVLOXEI32_V_M4_M8_TU 4289 11U, // PseudoVLOXEI32_V_M8_M2 4290 11U, // PseudoVLOXEI32_V_M8_M2_MASK 4291 11U, // PseudoVLOXEI32_V_M8_M2_TU 4292 11U, // PseudoVLOXEI32_V_M8_M4 4293 11U, // PseudoVLOXEI32_V_M8_M4_MASK 4294 11U, // PseudoVLOXEI32_V_M8_M4_TU 4295 11U, // PseudoVLOXEI32_V_M8_M8 4296 11U, // PseudoVLOXEI32_V_M8_M8_MASK 4297 11U, // PseudoVLOXEI32_V_M8_M8_TU 4298 11U, // PseudoVLOXEI32_V_MF2_M1 4299 11U, // PseudoVLOXEI32_V_MF2_M1_MASK 4300 11U, // PseudoVLOXEI32_V_MF2_M1_TU 4301 11U, // PseudoVLOXEI32_V_MF2_MF2 4302 11U, // PseudoVLOXEI32_V_MF2_MF2_MASK 4303 11U, // PseudoVLOXEI32_V_MF2_MF2_TU 4304 11U, // PseudoVLOXEI32_V_MF2_MF4 4305 11U, // PseudoVLOXEI32_V_MF2_MF4_MASK 4306 11U, // PseudoVLOXEI32_V_MF2_MF4_TU 4307 11U, // PseudoVLOXEI32_V_MF2_MF8 4308 11U, // PseudoVLOXEI32_V_MF2_MF8_MASK 4309 11U, // PseudoVLOXEI32_V_MF2_MF8_TU 4310 11U, // PseudoVLOXEI64_V_M1_M1 4311 11U, // PseudoVLOXEI64_V_M1_M1_MASK 4312 11U, // PseudoVLOXEI64_V_M1_M1_TU 4313 11U, // PseudoVLOXEI64_V_M1_MF2 4314 11U, // PseudoVLOXEI64_V_M1_MF2_MASK 4315 11U, // PseudoVLOXEI64_V_M1_MF2_TU 4316 11U, // PseudoVLOXEI64_V_M1_MF4 4317 11U, // PseudoVLOXEI64_V_M1_MF4_MASK 4318 11U, // PseudoVLOXEI64_V_M1_MF4_TU 4319 11U, // PseudoVLOXEI64_V_M1_MF8 4320 11U, // PseudoVLOXEI64_V_M1_MF8_MASK 4321 11U, // PseudoVLOXEI64_V_M1_MF8_TU 4322 11U, // PseudoVLOXEI64_V_M2_M1 4323 11U, // PseudoVLOXEI64_V_M2_M1_MASK 4324 11U, // PseudoVLOXEI64_V_M2_M1_TU 4325 11U, // PseudoVLOXEI64_V_M2_M2 4326 11U, // PseudoVLOXEI64_V_M2_M2_MASK 4327 11U, // PseudoVLOXEI64_V_M2_M2_TU 4328 11U, // PseudoVLOXEI64_V_M2_MF2 4329 11U, // PseudoVLOXEI64_V_M2_MF2_MASK 4330 11U, // PseudoVLOXEI64_V_M2_MF2_TU 4331 11U, // PseudoVLOXEI64_V_M2_MF4 4332 11U, // PseudoVLOXEI64_V_M2_MF4_MASK 4333 11U, // PseudoVLOXEI64_V_M2_MF4_TU 4334 11U, // PseudoVLOXEI64_V_M4_M1 4335 11U, // PseudoVLOXEI64_V_M4_M1_MASK 4336 11U, // PseudoVLOXEI64_V_M4_M1_TU 4337 11U, // PseudoVLOXEI64_V_M4_M2 4338 11U, // PseudoVLOXEI64_V_M4_M2_MASK 4339 11U, // PseudoVLOXEI64_V_M4_M2_TU 4340 11U, // PseudoVLOXEI64_V_M4_M4 4341 11U, // PseudoVLOXEI64_V_M4_M4_MASK 4342 11U, // PseudoVLOXEI64_V_M4_M4_TU 4343 11U, // PseudoVLOXEI64_V_M4_MF2 4344 11U, // PseudoVLOXEI64_V_M4_MF2_MASK 4345 11U, // PseudoVLOXEI64_V_M4_MF2_TU 4346 11U, // PseudoVLOXEI64_V_M8_M1 4347 11U, // PseudoVLOXEI64_V_M8_M1_MASK 4348 11U, // PseudoVLOXEI64_V_M8_M1_TU 4349 11U, // PseudoVLOXEI64_V_M8_M2 4350 11U, // PseudoVLOXEI64_V_M8_M2_MASK 4351 11U, // PseudoVLOXEI64_V_M8_M2_TU 4352 11U, // PseudoVLOXEI64_V_M8_M4 4353 11U, // PseudoVLOXEI64_V_M8_M4_MASK 4354 11U, // PseudoVLOXEI64_V_M8_M4_TU 4355 11U, // PseudoVLOXEI64_V_M8_M8 4356 11U, // PseudoVLOXEI64_V_M8_M8_MASK 4357 11U, // PseudoVLOXEI64_V_M8_M8_TU 4358 11U, // PseudoVLOXEI8_V_M1_M1 4359 11U, // PseudoVLOXEI8_V_M1_M1_MASK 4360 11U, // PseudoVLOXEI8_V_M1_M1_TU 4361 11U, // PseudoVLOXEI8_V_M1_M2 4362 11U, // PseudoVLOXEI8_V_M1_M2_MASK 4363 11U, // PseudoVLOXEI8_V_M1_M2_TU 4364 11U, // PseudoVLOXEI8_V_M1_M4 4365 11U, // PseudoVLOXEI8_V_M1_M4_MASK 4366 11U, // PseudoVLOXEI8_V_M1_M4_TU 4367 11U, // PseudoVLOXEI8_V_M1_M8 4368 11U, // PseudoVLOXEI8_V_M1_M8_MASK 4369 11U, // PseudoVLOXEI8_V_M1_M8_TU 4370 11U, // PseudoVLOXEI8_V_M2_M2 4371 11U, // PseudoVLOXEI8_V_M2_M2_MASK 4372 11U, // PseudoVLOXEI8_V_M2_M2_TU 4373 11U, // PseudoVLOXEI8_V_M2_M4 4374 11U, // PseudoVLOXEI8_V_M2_M4_MASK 4375 11U, // PseudoVLOXEI8_V_M2_M4_TU 4376 11U, // PseudoVLOXEI8_V_M2_M8 4377 11U, // PseudoVLOXEI8_V_M2_M8_MASK 4378 11U, // PseudoVLOXEI8_V_M2_M8_TU 4379 11U, // PseudoVLOXEI8_V_M4_M4 4380 11U, // PseudoVLOXEI8_V_M4_M4_MASK 4381 11U, // PseudoVLOXEI8_V_M4_M4_TU 4382 11U, // PseudoVLOXEI8_V_M4_M8 4383 11U, // PseudoVLOXEI8_V_M4_M8_MASK 4384 11U, // PseudoVLOXEI8_V_M4_M8_TU 4385 11U, // PseudoVLOXEI8_V_M8_M8 4386 11U, // PseudoVLOXEI8_V_M8_M8_MASK 4387 11U, // PseudoVLOXEI8_V_M8_M8_TU 4388 11U, // PseudoVLOXEI8_V_MF2_M1 4389 11U, // PseudoVLOXEI8_V_MF2_M1_MASK 4390 11U, // PseudoVLOXEI8_V_MF2_M1_TU 4391 11U, // PseudoVLOXEI8_V_MF2_M2 4392 11U, // PseudoVLOXEI8_V_MF2_M2_MASK 4393 11U, // PseudoVLOXEI8_V_MF2_M2_TU 4394 11U, // PseudoVLOXEI8_V_MF2_M4 4395 11U, // PseudoVLOXEI8_V_MF2_M4_MASK 4396 11U, // PseudoVLOXEI8_V_MF2_M4_TU 4397 11U, // PseudoVLOXEI8_V_MF2_MF2 4398 11U, // PseudoVLOXEI8_V_MF2_MF2_MASK 4399 11U, // PseudoVLOXEI8_V_MF2_MF2_TU 4400 11U, // PseudoVLOXEI8_V_MF4_M1 4401 11U, // PseudoVLOXEI8_V_MF4_M1_MASK 4402 11U, // PseudoVLOXEI8_V_MF4_M1_TU 4403 11U, // PseudoVLOXEI8_V_MF4_M2 4404 11U, // PseudoVLOXEI8_V_MF4_M2_MASK 4405 11U, // PseudoVLOXEI8_V_MF4_M2_TU 4406 11U, // PseudoVLOXEI8_V_MF4_MF2 4407 11U, // PseudoVLOXEI8_V_MF4_MF2_MASK 4408 11U, // PseudoVLOXEI8_V_MF4_MF2_TU 4409 11U, // PseudoVLOXEI8_V_MF4_MF4 4410 11U, // PseudoVLOXEI8_V_MF4_MF4_MASK 4411 11U, // PseudoVLOXEI8_V_MF4_MF4_TU 4412 11U, // PseudoVLOXEI8_V_MF8_M1 4413 11U, // PseudoVLOXEI8_V_MF8_M1_MASK 4414 11U, // PseudoVLOXEI8_V_MF8_M1_TU 4415 11U, // PseudoVLOXEI8_V_MF8_MF2 4416 11U, // PseudoVLOXEI8_V_MF8_MF2_MASK 4417 11U, // PseudoVLOXEI8_V_MF8_MF2_TU 4418 11U, // PseudoVLOXEI8_V_MF8_MF4 4419 11U, // PseudoVLOXEI8_V_MF8_MF4_MASK 4420 11U, // PseudoVLOXEI8_V_MF8_MF4_TU 4421 11U, // PseudoVLOXEI8_V_MF8_MF8 4422 11U, // PseudoVLOXEI8_V_MF8_MF8_MASK 4423 11U, // PseudoVLOXEI8_V_MF8_MF8_TU 4424 11U, // PseudoVLOXSEG2EI16_V_M1_M1 4425 11U, // PseudoVLOXSEG2EI16_V_M1_M1_MASK 4426 11U, // PseudoVLOXSEG2EI16_V_M1_M1_TU 4427 11U, // PseudoVLOXSEG2EI16_V_M1_M2 4428 11U, // PseudoVLOXSEG2EI16_V_M1_M2_MASK 4429 11U, // PseudoVLOXSEG2EI16_V_M1_M2_TU 4430 11U, // PseudoVLOXSEG2EI16_V_M1_M4 4431 11U, // PseudoVLOXSEG2EI16_V_M1_M4_MASK 4432 11U, // PseudoVLOXSEG2EI16_V_M1_M4_TU 4433 11U, // PseudoVLOXSEG2EI16_V_M1_MF2 4434 11U, // PseudoVLOXSEG2EI16_V_M1_MF2_MASK 4435 11U, // PseudoVLOXSEG2EI16_V_M1_MF2_TU 4436 11U, // PseudoVLOXSEG2EI16_V_M2_M1 4437 11U, // PseudoVLOXSEG2EI16_V_M2_M1_MASK 4438 11U, // PseudoVLOXSEG2EI16_V_M2_M1_TU 4439 11U, // PseudoVLOXSEG2EI16_V_M2_M2 4440 11U, // PseudoVLOXSEG2EI16_V_M2_M2_MASK 4441 11U, // PseudoVLOXSEG2EI16_V_M2_M2_TU 4442 11U, // PseudoVLOXSEG2EI16_V_M2_M4 4443 11U, // PseudoVLOXSEG2EI16_V_M2_M4_MASK 4444 11U, // PseudoVLOXSEG2EI16_V_M2_M4_TU 4445 11U, // PseudoVLOXSEG2EI16_V_M4_M2 4446 11U, // PseudoVLOXSEG2EI16_V_M4_M2_MASK 4447 11U, // PseudoVLOXSEG2EI16_V_M4_M2_TU 4448 11U, // PseudoVLOXSEG2EI16_V_M4_M4 4449 11U, // PseudoVLOXSEG2EI16_V_M4_M4_MASK 4450 11U, // PseudoVLOXSEG2EI16_V_M4_M4_TU 4451 11U, // PseudoVLOXSEG2EI16_V_M8_M4 4452 11U, // PseudoVLOXSEG2EI16_V_M8_M4_MASK 4453 11U, // PseudoVLOXSEG2EI16_V_M8_M4_TU 4454 11U, // PseudoVLOXSEG2EI16_V_MF2_M1 4455 11U, // PseudoVLOXSEG2EI16_V_MF2_M1_MASK 4456 11U, // PseudoVLOXSEG2EI16_V_MF2_M1_TU 4457 11U, // PseudoVLOXSEG2EI16_V_MF2_M2 4458 11U, // PseudoVLOXSEG2EI16_V_MF2_M2_MASK 4459 11U, // PseudoVLOXSEG2EI16_V_MF2_M2_TU 4460 11U, // PseudoVLOXSEG2EI16_V_MF2_MF2 4461 11U, // PseudoVLOXSEG2EI16_V_MF2_MF2_MASK 4462 11U, // PseudoVLOXSEG2EI16_V_MF2_MF2_TU 4463 11U, // PseudoVLOXSEG2EI16_V_MF2_MF4 4464 11U, // PseudoVLOXSEG2EI16_V_MF2_MF4_MASK 4465 11U, // PseudoVLOXSEG2EI16_V_MF2_MF4_TU 4466 11U, // PseudoVLOXSEG2EI16_V_MF4_M1 4467 11U, // PseudoVLOXSEG2EI16_V_MF4_M1_MASK 4468 11U, // PseudoVLOXSEG2EI16_V_MF4_M1_TU 4469 11U, // PseudoVLOXSEG2EI16_V_MF4_MF2 4470 11U, // PseudoVLOXSEG2EI16_V_MF4_MF2_MASK 4471 11U, // PseudoVLOXSEG2EI16_V_MF4_MF2_TU 4472 11U, // PseudoVLOXSEG2EI16_V_MF4_MF4 4473 11U, // PseudoVLOXSEG2EI16_V_MF4_MF4_MASK 4474 11U, // PseudoVLOXSEG2EI16_V_MF4_MF4_TU 4475 11U, // PseudoVLOXSEG2EI16_V_MF4_MF8 4476 11U, // PseudoVLOXSEG2EI16_V_MF4_MF8_MASK 4477 11U, // PseudoVLOXSEG2EI16_V_MF4_MF8_TU 4478 11U, // PseudoVLOXSEG2EI32_V_M1_M1 4479 11U, // PseudoVLOXSEG2EI32_V_M1_M1_MASK 4480 11U, // PseudoVLOXSEG2EI32_V_M1_M1_TU 4481 11U, // PseudoVLOXSEG2EI32_V_M1_M2 4482 11U, // PseudoVLOXSEG2EI32_V_M1_M2_MASK 4483 11U, // PseudoVLOXSEG2EI32_V_M1_M2_TU 4484 11U, // PseudoVLOXSEG2EI32_V_M1_MF2 4485 11U, // PseudoVLOXSEG2EI32_V_M1_MF2_MASK 4486 11U, // PseudoVLOXSEG2EI32_V_M1_MF2_TU 4487 11U, // PseudoVLOXSEG2EI32_V_M1_MF4 4488 11U, // PseudoVLOXSEG2EI32_V_M1_MF4_MASK 4489 11U, // PseudoVLOXSEG2EI32_V_M1_MF4_TU 4490 11U, // PseudoVLOXSEG2EI32_V_M2_M1 4491 11U, // PseudoVLOXSEG2EI32_V_M2_M1_MASK 4492 11U, // PseudoVLOXSEG2EI32_V_M2_M1_TU 4493 11U, // PseudoVLOXSEG2EI32_V_M2_M2 4494 11U, // PseudoVLOXSEG2EI32_V_M2_M2_MASK 4495 11U, // PseudoVLOXSEG2EI32_V_M2_M2_TU 4496 11U, // PseudoVLOXSEG2EI32_V_M2_M4 4497 11U, // PseudoVLOXSEG2EI32_V_M2_M4_MASK 4498 11U, // PseudoVLOXSEG2EI32_V_M2_M4_TU 4499 11U, // PseudoVLOXSEG2EI32_V_M2_MF2 4500 11U, // PseudoVLOXSEG2EI32_V_M2_MF2_MASK 4501 11U, // PseudoVLOXSEG2EI32_V_M2_MF2_TU 4502 11U, // PseudoVLOXSEG2EI32_V_M4_M1 4503 11U, // PseudoVLOXSEG2EI32_V_M4_M1_MASK 4504 11U, // PseudoVLOXSEG2EI32_V_M4_M1_TU 4505 11U, // PseudoVLOXSEG2EI32_V_M4_M2 4506 11U, // PseudoVLOXSEG2EI32_V_M4_M2_MASK 4507 11U, // PseudoVLOXSEG2EI32_V_M4_M2_TU 4508 11U, // PseudoVLOXSEG2EI32_V_M4_M4 4509 11U, // PseudoVLOXSEG2EI32_V_M4_M4_MASK 4510 11U, // PseudoVLOXSEG2EI32_V_M4_M4_TU 4511 11U, // PseudoVLOXSEG2EI32_V_M8_M2 4512 11U, // PseudoVLOXSEG2EI32_V_M8_M2_MASK 4513 11U, // PseudoVLOXSEG2EI32_V_M8_M2_TU 4514 11U, // PseudoVLOXSEG2EI32_V_M8_M4 4515 11U, // PseudoVLOXSEG2EI32_V_M8_M4_MASK 4516 11U, // PseudoVLOXSEG2EI32_V_M8_M4_TU 4517 11U, // PseudoVLOXSEG2EI32_V_MF2_M1 4518 11U, // PseudoVLOXSEG2EI32_V_MF2_M1_MASK 4519 11U, // PseudoVLOXSEG2EI32_V_MF2_M1_TU 4520 11U, // PseudoVLOXSEG2EI32_V_MF2_MF2 4521 11U, // PseudoVLOXSEG2EI32_V_MF2_MF2_MASK 4522 11U, // PseudoVLOXSEG2EI32_V_MF2_MF2_TU 4523 11U, // PseudoVLOXSEG2EI32_V_MF2_MF4 4524 11U, // PseudoVLOXSEG2EI32_V_MF2_MF4_MASK 4525 11U, // PseudoVLOXSEG2EI32_V_MF2_MF4_TU 4526 11U, // PseudoVLOXSEG2EI32_V_MF2_MF8 4527 11U, // PseudoVLOXSEG2EI32_V_MF2_MF8_MASK 4528 11U, // PseudoVLOXSEG2EI32_V_MF2_MF8_TU 4529 11U, // PseudoVLOXSEG2EI64_V_M1_M1 4530 11U, // PseudoVLOXSEG2EI64_V_M1_M1_MASK 4531 11U, // PseudoVLOXSEG2EI64_V_M1_M1_TU 4532 11U, // PseudoVLOXSEG2EI64_V_M1_MF2 4533 11U, // PseudoVLOXSEG2EI64_V_M1_MF2_MASK 4534 11U, // PseudoVLOXSEG2EI64_V_M1_MF2_TU 4535 11U, // PseudoVLOXSEG2EI64_V_M1_MF4 4536 11U, // PseudoVLOXSEG2EI64_V_M1_MF4_MASK 4537 11U, // PseudoVLOXSEG2EI64_V_M1_MF4_TU 4538 11U, // PseudoVLOXSEG2EI64_V_M1_MF8 4539 11U, // PseudoVLOXSEG2EI64_V_M1_MF8_MASK 4540 11U, // PseudoVLOXSEG2EI64_V_M1_MF8_TU 4541 11U, // PseudoVLOXSEG2EI64_V_M2_M1 4542 11U, // PseudoVLOXSEG2EI64_V_M2_M1_MASK 4543 11U, // PseudoVLOXSEG2EI64_V_M2_M1_TU 4544 11U, // PseudoVLOXSEG2EI64_V_M2_M2 4545 11U, // PseudoVLOXSEG2EI64_V_M2_M2_MASK 4546 11U, // PseudoVLOXSEG2EI64_V_M2_M2_TU 4547 11U, // PseudoVLOXSEG2EI64_V_M2_MF2 4548 11U, // PseudoVLOXSEG2EI64_V_M2_MF2_MASK 4549 11U, // PseudoVLOXSEG2EI64_V_M2_MF2_TU 4550 11U, // PseudoVLOXSEG2EI64_V_M2_MF4 4551 11U, // PseudoVLOXSEG2EI64_V_M2_MF4_MASK 4552 11U, // PseudoVLOXSEG2EI64_V_M2_MF4_TU 4553 11U, // PseudoVLOXSEG2EI64_V_M4_M1 4554 11U, // PseudoVLOXSEG2EI64_V_M4_M1_MASK 4555 11U, // PseudoVLOXSEG2EI64_V_M4_M1_TU 4556 11U, // PseudoVLOXSEG2EI64_V_M4_M2 4557 11U, // PseudoVLOXSEG2EI64_V_M4_M2_MASK 4558 11U, // PseudoVLOXSEG2EI64_V_M4_M2_TU 4559 11U, // PseudoVLOXSEG2EI64_V_M4_M4 4560 11U, // PseudoVLOXSEG2EI64_V_M4_M4_MASK 4561 11U, // PseudoVLOXSEG2EI64_V_M4_M4_TU 4562 11U, // PseudoVLOXSEG2EI64_V_M4_MF2 4563 11U, // PseudoVLOXSEG2EI64_V_M4_MF2_MASK 4564 11U, // PseudoVLOXSEG2EI64_V_M4_MF2_TU 4565 11U, // PseudoVLOXSEG2EI64_V_M8_M1 4566 11U, // PseudoVLOXSEG2EI64_V_M8_M1_MASK 4567 11U, // PseudoVLOXSEG2EI64_V_M8_M1_TU 4568 11U, // PseudoVLOXSEG2EI64_V_M8_M2 4569 11U, // PseudoVLOXSEG2EI64_V_M8_M2_MASK 4570 11U, // PseudoVLOXSEG2EI64_V_M8_M2_TU 4571 11U, // PseudoVLOXSEG2EI64_V_M8_M4 4572 11U, // PseudoVLOXSEG2EI64_V_M8_M4_MASK 4573 11U, // PseudoVLOXSEG2EI64_V_M8_M4_TU 4574 11U, // PseudoVLOXSEG2EI8_V_M1_M1 4575 11U, // PseudoVLOXSEG2EI8_V_M1_M1_MASK 4576 11U, // PseudoVLOXSEG2EI8_V_M1_M1_TU 4577 11U, // PseudoVLOXSEG2EI8_V_M1_M2 4578 11U, // PseudoVLOXSEG2EI8_V_M1_M2_MASK 4579 11U, // PseudoVLOXSEG2EI8_V_M1_M2_TU 4580 11U, // PseudoVLOXSEG2EI8_V_M1_M4 4581 11U, // PseudoVLOXSEG2EI8_V_M1_M4_MASK 4582 11U, // PseudoVLOXSEG2EI8_V_M1_M4_TU 4583 11U, // PseudoVLOXSEG2EI8_V_M2_M2 4584 11U, // PseudoVLOXSEG2EI8_V_M2_M2_MASK 4585 11U, // PseudoVLOXSEG2EI8_V_M2_M2_TU 4586 11U, // PseudoVLOXSEG2EI8_V_M2_M4 4587 11U, // PseudoVLOXSEG2EI8_V_M2_M4_MASK 4588 11U, // PseudoVLOXSEG2EI8_V_M2_M4_TU 4589 11U, // PseudoVLOXSEG2EI8_V_M4_M4 4590 11U, // PseudoVLOXSEG2EI8_V_M4_M4_MASK 4591 11U, // PseudoVLOXSEG2EI8_V_M4_M4_TU 4592 11U, // PseudoVLOXSEG2EI8_V_MF2_M1 4593 11U, // PseudoVLOXSEG2EI8_V_MF2_M1_MASK 4594 11U, // PseudoVLOXSEG2EI8_V_MF2_M1_TU 4595 11U, // PseudoVLOXSEG2EI8_V_MF2_M2 4596 11U, // PseudoVLOXSEG2EI8_V_MF2_M2_MASK 4597 11U, // PseudoVLOXSEG2EI8_V_MF2_M2_TU 4598 11U, // PseudoVLOXSEG2EI8_V_MF2_M4 4599 11U, // PseudoVLOXSEG2EI8_V_MF2_M4_MASK 4600 11U, // PseudoVLOXSEG2EI8_V_MF2_M4_TU 4601 11U, // PseudoVLOXSEG2EI8_V_MF2_MF2 4602 11U, // PseudoVLOXSEG2EI8_V_MF2_MF2_MASK 4603 11U, // PseudoVLOXSEG2EI8_V_MF2_MF2_TU 4604 11U, // PseudoVLOXSEG2EI8_V_MF4_M1 4605 11U, // PseudoVLOXSEG2EI8_V_MF4_M1_MASK 4606 11U, // PseudoVLOXSEG2EI8_V_MF4_M1_TU 4607 11U, // PseudoVLOXSEG2EI8_V_MF4_M2 4608 11U, // PseudoVLOXSEG2EI8_V_MF4_M2_MASK 4609 11U, // PseudoVLOXSEG2EI8_V_MF4_M2_TU 4610 11U, // PseudoVLOXSEG2EI8_V_MF4_MF2 4611 11U, // PseudoVLOXSEG2EI8_V_MF4_MF2_MASK 4612 11U, // PseudoVLOXSEG2EI8_V_MF4_MF2_TU 4613 11U, // PseudoVLOXSEG2EI8_V_MF4_MF4 4614 11U, // PseudoVLOXSEG2EI8_V_MF4_MF4_MASK 4615 11U, // PseudoVLOXSEG2EI8_V_MF4_MF4_TU 4616 11U, // PseudoVLOXSEG2EI8_V_MF8_M1 4617 11U, // PseudoVLOXSEG2EI8_V_MF8_M1_MASK 4618 11U, // PseudoVLOXSEG2EI8_V_MF8_M1_TU 4619 11U, // PseudoVLOXSEG2EI8_V_MF8_MF2 4620 11U, // PseudoVLOXSEG2EI8_V_MF8_MF2_MASK 4621 11U, // PseudoVLOXSEG2EI8_V_MF8_MF2_TU 4622 11U, // PseudoVLOXSEG2EI8_V_MF8_MF4 4623 11U, // PseudoVLOXSEG2EI8_V_MF8_MF4_MASK 4624 11U, // PseudoVLOXSEG2EI8_V_MF8_MF4_TU 4625 11U, // PseudoVLOXSEG2EI8_V_MF8_MF8 4626 11U, // PseudoVLOXSEG2EI8_V_MF8_MF8_MASK 4627 11U, // PseudoVLOXSEG2EI8_V_MF8_MF8_TU 4628 11U, // PseudoVLOXSEG3EI16_V_M1_M1 4629 11U, // PseudoVLOXSEG3EI16_V_M1_M1_MASK 4630 11U, // PseudoVLOXSEG3EI16_V_M1_M1_TU 4631 11U, // PseudoVLOXSEG3EI16_V_M1_M2 4632 11U, // PseudoVLOXSEG3EI16_V_M1_M2_MASK 4633 11U, // PseudoVLOXSEG3EI16_V_M1_M2_TU 4634 11U, // PseudoVLOXSEG3EI16_V_M1_MF2 4635 11U, // PseudoVLOXSEG3EI16_V_M1_MF2_MASK 4636 11U, // PseudoVLOXSEG3EI16_V_M1_MF2_TU 4637 11U, // PseudoVLOXSEG3EI16_V_M2_M1 4638 11U, // PseudoVLOXSEG3EI16_V_M2_M1_MASK 4639 11U, // PseudoVLOXSEG3EI16_V_M2_M1_TU 4640 11U, // PseudoVLOXSEG3EI16_V_M2_M2 4641 11U, // PseudoVLOXSEG3EI16_V_M2_M2_MASK 4642 11U, // PseudoVLOXSEG3EI16_V_M2_M2_TU 4643 11U, // PseudoVLOXSEG3EI16_V_M4_M2 4644 11U, // PseudoVLOXSEG3EI16_V_M4_M2_MASK 4645 11U, // PseudoVLOXSEG3EI16_V_M4_M2_TU 4646 11U, // PseudoVLOXSEG3EI16_V_MF2_M1 4647 11U, // PseudoVLOXSEG3EI16_V_MF2_M1_MASK 4648 11U, // PseudoVLOXSEG3EI16_V_MF2_M1_TU 4649 11U, // PseudoVLOXSEG3EI16_V_MF2_M2 4650 11U, // PseudoVLOXSEG3EI16_V_MF2_M2_MASK 4651 11U, // PseudoVLOXSEG3EI16_V_MF2_M2_TU 4652 11U, // PseudoVLOXSEG3EI16_V_MF2_MF2 4653 11U, // PseudoVLOXSEG3EI16_V_MF2_MF2_MASK 4654 11U, // PseudoVLOXSEG3EI16_V_MF2_MF2_TU 4655 11U, // PseudoVLOXSEG3EI16_V_MF2_MF4 4656 11U, // PseudoVLOXSEG3EI16_V_MF2_MF4_MASK 4657 11U, // PseudoVLOXSEG3EI16_V_MF2_MF4_TU 4658 11U, // PseudoVLOXSEG3EI16_V_MF4_M1 4659 11U, // PseudoVLOXSEG3EI16_V_MF4_M1_MASK 4660 11U, // PseudoVLOXSEG3EI16_V_MF4_M1_TU 4661 11U, // PseudoVLOXSEG3EI16_V_MF4_MF2 4662 11U, // PseudoVLOXSEG3EI16_V_MF4_MF2_MASK 4663 11U, // PseudoVLOXSEG3EI16_V_MF4_MF2_TU 4664 11U, // PseudoVLOXSEG3EI16_V_MF4_MF4 4665 11U, // PseudoVLOXSEG3EI16_V_MF4_MF4_MASK 4666 11U, // PseudoVLOXSEG3EI16_V_MF4_MF4_TU 4667 11U, // PseudoVLOXSEG3EI16_V_MF4_MF8 4668 11U, // PseudoVLOXSEG3EI16_V_MF4_MF8_MASK 4669 11U, // PseudoVLOXSEG3EI16_V_MF4_MF8_TU 4670 11U, // PseudoVLOXSEG3EI32_V_M1_M1 4671 11U, // PseudoVLOXSEG3EI32_V_M1_M1_MASK 4672 11U, // PseudoVLOXSEG3EI32_V_M1_M1_TU 4673 11U, // PseudoVLOXSEG3EI32_V_M1_M2 4674 11U, // PseudoVLOXSEG3EI32_V_M1_M2_MASK 4675 11U, // PseudoVLOXSEG3EI32_V_M1_M2_TU 4676 11U, // PseudoVLOXSEG3EI32_V_M1_MF2 4677 11U, // PseudoVLOXSEG3EI32_V_M1_MF2_MASK 4678 11U, // PseudoVLOXSEG3EI32_V_M1_MF2_TU 4679 11U, // PseudoVLOXSEG3EI32_V_M1_MF4 4680 11U, // PseudoVLOXSEG3EI32_V_M1_MF4_MASK 4681 11U, // PseudoVLOXSEG3EI32_V_M1_MF4_TU 4682 11U, // PseudoVLOXSEG3EI32_V_M2_M1 4683 11U, // PseudoVLOXSEG3EI32_V_M2_M1_MASK 4684 11U, // PseudoVLOXSEG3EI32_V_M2_M1_TU 4685 11U, // PseudoVLOXSEG3EI32_V_M2_M2 4686 11U, // PseudoVLOXSEG3EI32_V_M2_M2_MASK 4687 11U, // PseudoVLOXSEG3EI32_V_M2_M2_TU 4688 11U, // PseudoVLOXSEG3EI32_V_M2_MF2 4689 11U, // PseudoVLOXSEG3EI32_V_M2_MF2_MASK 4690 11U, // PseudoVLOXSEG3EI32_V_M2_MF2_TU 4691 11U, // PseudoVLOXSEG3EI32_V_M4_M1 4692 11U, // PseudoVLOXSEG3EI32_V_M4_M1_MASK 4693 11U, // PseudoVLOXSEG3EI32_V_M4_M1_TU 4694 11U, // PseudoVLOXSEG3EI32_V_M4_M2 4695 11U, // PseudoVLOXSEG3EI32_V_M4_M2_MASK 4696 11U, // PseudoVLOXSEG3EI32_V_M4_M2_TU 4697 11U, // PseudoVLOXSEG3EI32_V_M8_M2 4698 11U, // PseudoVLOXSEG3EI32_V_M8_M2_MASK 4699 11U, // PseudoVLOXSEG3EI32_V_M8_M2_TU 4700 11U, // PseudoVLOXSEG3EI32_V_MF2_M1 4701 11U, // PseudoVLOXSEG3EI32_V_MF2_M1_MASK 4702 11U, // PseudoVLOXSEG3EI32_V_MF2_M1_TU 4703 11U, // PseudoVLOXSEG3EI32_V_MF2_MF2 4704 11U, // PseudoVLOXSEG3EI32_V_MF2_MF2_MASK 4705 11U, // PseudoVLOXSEG3EI32_V_MF2_MF2_TU 4706 11U, // PseudoVLOXSEG3EI32_V_MF2_MF4 4707 11U, // PseudoVLOXSEG3EI32_V_MF2_MF4_MASK 4708 11U, // PseudoVLOXSEG3EI32_V_MF2_MF4_TU 4709 11U, // PseudoVLOXSEG3EI32_V_MF2_MF8 4710 11U, // PseudoVLOXSEG3EI32_V_MF2_MF8_MASK 4711 11U, // PseudoVLOXSEG3EI32_V_MF2_MF8_TU 4712 11U, // PseudoVLOXSEG3EI64_V_M1_M1 4713 11U, // PseudoVLOXSEG3EI64_V_M1_M1_MASK 4714 11U, // PseudoVLOXSEG3EI64_V_M1_M1_TU 4715 11U, // PseudoVLOXSEG3EI64_V_M1_MF2 4716 11U, // PseudoVLOXSEG3EI64_V_M1_MF2_MASK 4717 11U, // PseudoVLOXSEG3EI64_V_M1_MF2_TU 4718 11U, // PseudoVLOXSEG3EI64_V_M1_MF4 4719 11U, // PseudoVLOXSEG3EI64_V_M1_MF4_MASK 4720 11U, // PseudoVLOXSEG3EI64_V_M1_MF4_TU 4721 11U, // PseudoVLOXSEG3EI64_V_M1_MF8 4722 11U, // PseudoVLOXSEG3EI64_V_M1_MF8_MASK 4723 11U, // PseudoVLOXSEG3EI64_V_M1_MF8_TU 4724 11U, // PseudoVLOXSEG3EI64_V_M2_M1 4725 11U, // PseudoVLOXSEG3EI64_V_M2_M1_MASK 4726 11U, // PseudoVLOXSEG3EI64_V_M2_M1_TU 4727 11U, // PseudoVLOXSEG3EI64_V_M2_M2 4728 11U, // PseudoVLOXSEG3EI64_V_M2_M2_MASK 4729 11U, // PseudoVLOXSEG3EI64_V_M2_M2_TU 4730 11U, // PseudoVLOXSEG3EI64_V_M2_MF2 4731 11U, // PseudoVLOXSEG3EI64_V_M2_MF2_MASK 4732 11U, // PseudoVLOXSEG3EI64_V_M2_MF2_TU 4733 11U, // PseudoVLOXSEG3EI64_V_M2_MF4 4734 11U, // PseudoVLOXSEG3EI64_V_M2_MF4_MASK 4735 11U, // PseudoVLOXSEG3EI64_V_M2_MF4_TU 4736 11U, // PseudoVLOXSEG3EI64_V_M4_M1 4737 11U, // PseudoVLOXSEG3EI64_V_M4_M1_MASK 4738 11U, // PseudoVLOXSEG3EI64_V_M4_M1_TU 4739 11U, // PseudoVLOXSEG3EI64_V_M4_M2 4740 11U, // PseudoVLOXSEG3EI64_V_M4_M2_MASK 4741 11U, // PseudoVLOXSEG3EI64_V_M4_M2_TU 4742 11U, // PseudoVLOXSEG3EI64_V_M4_MF2 4743 11U, // PseudoVLOXSEG3EI64_V_M4_MF2_MASK 4744 11U, // PseudoVLOXSEG3EI64_V_M4_MF2_TU 4745 11U, // PseudoVLOXSEG3EI64_V_M8_M1 4746 11U, // PseudoVLOXSEG3EI64_V_M8_M1_MASK 4747 11U, // PseudoVLOXSEG3EI64_V_M8_M1_TU 4748 11U, // PseudoVLOXSEG3EI64_V_M8_M2 4749 11U, // PseudoVLOXSEG3EI64_V_M8_M2_MASK 4750 11U, // PseudoVLOXSEG3EI64_V_M8_M2_TU 4751 11U, // PseudoVLOXSEG3EI8_V_M1_M1 4752 11U, // PseudoVLOXSEG3EI8_V_M1_M1_MASK 4753 11U, // PseudoVLOXSEG3EI8_V_M1_M1_TU 4754 11U, // PseudoVLOXSEG3EI8_V_M1_M2 4755 11U, // PseudoVLOXSEG3EI8_V_M1_M2_MASK 4756 11U, // PseudoVLOXSEG3EI8_V_M1_M2_TU 4757 11U, // PseudoVLOXSEG3EI8_V_M2_M2 4758 11U, // PseudoVLOXSEG3EI8_V_M2_M2_MASK 4759 11U, // PseudoVLOXSEG3EI8_V_M2_M2_TU 4760 11U, // PseudoVLOXSEG3EI8_V_MF2_M1 4761 11U, // PseudoVLOXSEG3EI8_V_MF2_M1_MASK 4762 11U, // PseudoVLOXSEG3EI8_V_MF2_M1_TU 4763 11U, // PseudoVLOXSEG3EI8_V_MF2_M2 4764 11U, // PseudoVLOXSEG3EI8_V_MF2_M2_MASK 4765 11U, // PseudoVLOXSEG3EI8_V_MF2_M2_TU 4766 11U, // PseudoVLOXSEG3EI8_V_MF2_MF2 4767 11U, // PseudoVLOXSEG3EI8_V_MF2_MF2_MASK 4768 11U, // PseudoVLOXSEG3EI8_V_MF2_MF2_TU 4769 11U, // PseudoVLOXSEG3EI8_V_MF4_M1 4770 11U, // PseudoVLOXSEG3EI8_V_MF4_M1_MASK 4771 11U, // PseudoVLOXSEG3EI8_V_MF4_M1_TU 4772 11U, // PseudoVLOXSEG3EI8_V_MF4_M2 4773 11U, // PseudoVLOXSEG3EI8_V_MF4_M2_MASK 4774 11U, // PseudoVLOXSEG3EI8_V_MF4_M2_TU 4775 11U, // PseudoVLOXSEG3EI8_V_MF4_MF2 4776 11U, // PseudoVLOXSEG3EI8_V_MF4_MF2_MASK 4777 11U, // PseudoVLOXSEG3EI8_V_MF4_MF2_TU 4778 11U, // PseudoVLOXSEG3EI8_V_MF4_MF4 4779 11U, // PseudoVLOXSEG3EI8_V_MF4_MF4_MASK 4780 11U, // PseudoVLOXSEG3EI8_V_MF4_MF4_TU 4781 11U, // PseudoVLOXSEG3EI8_V_MF8_M1 4782 11U, // PseudoVLOXSEG3EI8_V_MF8_M1_MASK 4783 11U, // PseudoVLOXSEG3EI8_V_MF8_M1_TU 4784 11U, // PseudoVLOXSEG3EI8_V_MF8_MF2 4785 11U, // PseudoVLOXSEG3EI8_V_MF8_MF2_MASK 4786 11U, // PseudoVLOXSEG3EI8_V_MF8_MF2_TU 4787 11U, // PseudoVLOXSEG3EI8_V_MF8_MF4 4788 11U, // PseudoVLOXSEG3EI8_V_MF8_MF4_MASK 4789 11U, // PseudoVLOXSEG3EI8_V_MF8_MF4_TU 4790 11U, // PseudoVLOXSEG3EI8_V_MF8_MF8 4791 11U, // PseudoVLOXSEG3EI8_V_MF8_MF8_MASK 4792 11U, // PseudoVLOXSEG3EI8_V_MF8_MF8_TU 4793 11U, // PseudoVLOXSEG4EI16_V_M1_M1 4794 11U, // PseudoVLOXSEG4EI16_V_M1_M1_MASK 4795 11U, // PseudoVLOXSEG4EI16_V_M1_M1_TU 4796 11U, // PseudoVLOXSEG4EI16_V_M1_M2 4797 11U, // PseudoVLOXSEG4EI16_V_M1_M2_MASK 4798 11U, // PseudoVLOXSEG4EI16_V_M1_M2_TU 4799 11U, // PseudoVLOXSEG4EI16_V_M1_MF2 4800 11U, // PseudoVLOXSEG4EI16_V_M1_MF2_MASK 4801 11U, // PseudoVLOXSEG4EI16_V_M1_MF2_TU 4802 11U, // PseudoVLOXSEG4EI16_V_M2_M1 4803 11U, // PseudoVLOXSEG4EI16_V_M2_M1_MASK 4804 11U, // PseudoVLOXSEG4EI16_V_M2_M1_TU 4805 11U, // PseudoVLOXSEG4EI16_V_M2_M2 4806 11U, // PseudoVLOXSEG4EI16_V_M2_M2_MASK 4807 11U, // PseudoVLOXSEG4EI16_V_M2_M2_TU 4808 11U, // PseudoVLOXSEG4EI16_V_M4_M2 4809 11U, // PseudoVLOXSEG4EI16_V_M4_M2_MASK 4810 11U, // PseudoVLOXSEG4EI16_V_M4_M2_TU 4811 11U, // PseudoVLOXSEG4EI16_V_MF2_M1 4812 11U, // PseudoVLOXSEG4EI16_V_MF2_M1_MASK 4813 11U, // PseudoVLOXSEG4EI16_V_MF2_M1_TU 4814 11U, // PseudoVLOXSEG4EI16_V_MF2_M2 4815 11U, // PseudoVLOXSEG4EI16_V_MF2_M2_MASK 4816 11U, // PseudoVLOXSEG4EI16_V_MF2_M2_TU 4817 11U, // PseudoVLOXSEG4EI16_V_MF2_MF2 4818 11U, // PseudoVLOXSEG4EI16_V_MF2_MF2_MASK 4819 11U, // PseudoVLOXSEG4EI16_V_MF2_MF2_TU 4820 11U, // PseudoVLOXSEG4EI16_V_MF2_MF4 4821 11U, // PseudoVLOXSEG4EI16_V_MF2_MF4_MASK 4822 11U, // PseudoVLOXSEG4EI16_V_MF2_MF4_TU 4823 11U, // PseudoVLOXSEG4EI16_V_MF4_M1 4824 11U, // PseudoVLOXSEG4EI16_V_MF4_M1_MASK 4825 11U, // PseudoVLOXSEG4EI16_V_MF4_M1_TU 4826 11U, // PseudoVLOXSEG4EI16_V_MF4_MF2 4827 11U, // PseudoVLOXSEG4EI16_V_MF4_MF2_MASK 4828 11U, // PseudoVLOXSEG4EI16_V_MF4_MF2_TU 4829 11U, // PseudoVLOXSEG4EI16_V_MF4_MF4 4830 11U, // PseudoVLOXSEG4EI16_V_MF4_MF4_MASK 4831 11U, // PseudoVLOXSEG4EI16_V_MF4_MF4_TU 4832 11U, // PseudoVLOXSEG4EI16_V_MF4_MF8 4833 11U, // PseudoVLOXSEG4EI16_V_MF4_MF8_MASK 4834 11U, // PseudoVLOXSEG4EI16_V_MF4_MF8_TU 4835 11U, // PseudoVLOXSEG4EI32_V_M1_M1 4836 11U, // PseudoVLOXSEG4EI32_V_M1_M1_MASK 4837 11U, // PseudoVLOXSEG4EI32_V_M1_M1_TU 4838 11U, // PseudoVLOXSEG4EI32_V_M1_M2 4839 11U, // PseudoVLOXSEG4EI32_V_M1_M2_MASK 4840 11U, // PseudoVLOXSEG4EI32_V_M1_M2_TU 4841 11U, // PseudoVLOXSEG4EI32_V_M1_MF2 4842 11U, // PseudoVLOXSEG4EI32_V_M1_MF2_MASK 4843 11U, // PseudoVLOXSEG4EI32_V_M1_MF2_TU 4844 11U, // PseudoVLOXSEG4EI32_V_M1_MF4 4845 11U, // PseudoVLOXSEG4EI32_V_M1_MF4_MASK 4846 11U, // PseudoVLOXSEG4EI32_V_M1_MF4_TU 4847 11U, // PseudoVLOXSEG4EI32_V_M2_M1 4848 11U, // PseudoVLOXSEG4EI32_V_M2_M1_MASK 4849 11U, // PseudoVLOXSEG4EI32_V_M2_M1_TU 4850 11U, // PseudoVLOXSEG4EI32_V_M2_M2 4851 11U, // PseudoVLOXSEG4EI32_V_M2_M2_MASK 4852 11U, // PseudoVLOXSEG4EI32_V_M2_M2_TU 4853 11U, // PseudoVLOXSEG4EI32_V_M2_MF2 4854 11U, // PseudoVLOXSEG4EI32_V_M2_MF2_MASK 4855 11U, // PseudoVLOXSEG4EI32_V_M2_MF2_TU 4856 11U, // PseudoVLOXSEG4EI32_V_M4_M1 4857 11U, // PseudoVLOXSEG4EI32_V_M4_M1_MASK 4858 11U, // PseudoVLOXSEG4EI32_V_M4_M1_TU 4859 11U, // PseudoVLOXSEG4EI32_V_M4_M2 4860 11U, // PseudoVLOXSEG4EI32_V_M4_M2_MASK 4861 11U, // PseudoVLOXSEG4EI32_V_M4_M2_TU 4862 11U, // PseudoVLOXSEG4EI32_V_M8_M2 4863 11U, // PseudoVLOXSEG4EI32_V_M8_M2_MASK 4864 11U, // PseudoVLOXSEG4EI32_V_M8_M2_TU 4865 11U, // PseudoVLOXSEG4EI32_V_MF2_M1 4866 11U, // PseudoVLOXSEG4EI32_V_MF2_M1_MASK 4867 11U, // PseudoVLOXSEG4EI32_V_MF2_M1_TU 4868 11U, // PseudoVLOXSEG4EI32_V_MF2_MF2 4869 11U, // PseudoVLOXSEG4EI32_V_MF2_MF2_MASK 4870 11U, // PseudoVLOXSEG4EI32_V_MF2_MF2_TU 4871 11U, // PseudoVLOXSEG4EI32_V_MF2_MF4 4872 11U, // PseudoVLOXSEG4EI32_V_MF2_MF4_MASK 4873 11U, // PseudoVLOXSEG4EI32_V_MF2_MF4_TU 4874 11U, // PseudoVLOXSEG4EI32_V_MF2_MF8 4875 11U, // PseudoVLOXSEG4EI32_V_MF2_MF8_MASK 4876 11U, // PseudoVLOXSEG4EI32_V_MF2_MF8_TU 4877 11U, // PseudoVLOXSEG4EI64_V_M1_M1 4878 11U, // PseudoVLOXSEG4EI64_V_M1_M1_MASK 4879 11U, // PseudoVLOXSEG4EI64_V_M1_M1_TU 4880 11U, // PseudoVLOXSEG4EI64_V_M1_MF2 4881 11U, // PseudoVLOXSEG4EI64_V_M1_MF2_MASK 4882 11U, // PseudoVLOXSEG4EI64_V_M1_MF2_TU 4883 11U, // PseudoVLOXSEG4EI64_V_M1_MF4 4884 11U, // PseudoVLOXSEG4EI64_V_M1_MF4_MASK 4885 11U, // PseudoVLOXSEG4EI64_V_M1_MF4_TU 4886 11U, // PseudoVLOXSEG4EI64_V_M1_MF8 4887 11U, // PseudoVLOXSEG4EI64_V_M1_MF8_MASK 4888 11U, // PseudoVLOXSEG4EI64_V_M1_MF8_TU 4889 11U, // PseudoVLOXSEG4EI64_V_M2_M1 4890 11U, // PseudoVLOXSEG4EI64_V_M2_M1_MASK 4891 11U, // PseudoVLOXSEG4EI64_V_M2_M1_TU 4892 11U, // PseudoVLOXSEG4EI64_V_M2_M2 4893 11U, // PseudoVLOXSEG4EI64_V_M2_M2_MASK 4894 11U, // PseudoVLOXSEG4EI64_V_M2_M2_TU 4895 11U, // PseudoVLOXSEG4EI64_V_M2_MF2 4896 11U, // PseudoVLOXSEG4EI64_V_M2_MF2_MASK 4897 11U, // PseudoVLOXSEG4EI64_V_M2_MF2_TU 4898 11U, // PseudoVLOXSEG4EI64_V_M2_MF4 4899 11U, // PseudoVLOXSEG4EI64_V_M2_MF4_MASK 4900 11U, // PseudoVLOXSEG4EI64_V_M2_MF4_TU 4901 11U, // PseudoVLOXSEG4EI64_V_M4_M1 4902 11U, // PseudoVLOXSEG4EI64_V_M4_M1_MASK 4903 11U, // PseudoVLOXSEG4EI64_V_M4_M1_TU 4904 11U, // PseudoVLOXSEG4EI64_V_M4_M2 4905 11U, // PseudoVLOXSEG4EI64_V_M4_M2_MASK 4906 11U, // PseudoVLOXSEG4EI64_V_M4_M2_TU 4907 11U, // PseudoVLOXSEG4EI64_V_M4_MF2 4908 11U, // PseudoVLOXSEG4EI64_V_M4_MF2_MASK 4909 11U, // PseudoVLOXSEG4EI64_V_M4_MF2_TU 4910 11U, // PseudoVLOXSEG4EI64_V_M8_M1 4911 11U, // PseudoVLOXSEG4EI64_V_M8_M1_MASK 4912 11U, // PseudoVLOXSEG4EI64_V_M8_M1_TU 4913 11U, // PseudoVLOXSEG4EI64_V_M8_M2 4914 11U, // PseudoVLOXSEG4EI64_V_M8_M2_MASK 4915 11U, // PseudoVLOXSEG4EI64_V_M8_M2_TU 4916 11U, // PseudoVLOXSEG4EI8_V_M1_M1 4917 11U, // PseudoVLOXSEG4EI8_V_M1_M1_MASK 4918 11U, // PseudoVLOXSEG4EI8_V_M1_M1_TU 4919 11U, // PseudoVLOXSEG4EI8_V_M1_M2 4920 11U, // PseudoVLOXSEG4EI8_V_M1_M2_MASK 4921 11U, // PseudoVLOXSEG4EI8_V_M1_M2_TU 4922 11U, // PseudoVLOXSEG4EI8_V_M2_M2 4923 11U, // PseudoVLOXSEG4EI8_V_M2_M2_MASK 4924 11U, // PseudoVLOXSEG4EI8_V_M2_M2_TU 4925 11U, // PseudoVLOXSEG4EI8_V_MF2_M1 4926 11U, // PseudoVLOXSEG4EI8_V_MF2_M1_MASK 4927 11U, // PseudoVLOXSEG4EI8_V_MF2_M1_TU 4928 11U, // PseudoVLOXSEG4EI8_V_MF2_M2 4929 11U, // PseudoVLOXSEG4EI8_V_MF2_M2_MASK 4930 11U, // PseudoVLOXSEG4EI8_V_MF2_M2_TU 4931 11U, // PseudoVLOXSEG4EI8_V_MF2_MF2 4932 11U, // PseudoVLOXSEG4EI8_V_MF2_MF2_MASK 4933 11U, // PseudoVLOXSEG4EI8_V_MF2_MF2_TU 4934 11U, // PseudoVLOXSEG4EI8_V_MF4_M1 4935 11U, // PseudoVLOXSEG4EI8_V_MF4_M1_MASK 4936 11U, // PseudoVLOXSEG4EI8_V_MF4_M1_TU 4937 11U, // PseudoVLOXSEG4EI8_V_MF4_M2 4938 11U, // PseudoVLOXSEG4EI8_V_MF4_M2_MASK 4939 11U, // PseudoVLOXSEG4EI8_V_MF4_M2_TU 4940 11U, // PseudoVLOXSEG4EI8_V_MF4_MF2 4941 11U, // PseudoVLOXSEG4EI8_V_MF4_MF2_MASK 4942 11U, // PseudoVLOXSEG4EI8_V_MF4_MF2_TU 4943 11U, // PseudoVLOXSEG4EI8_V_MF4_MF4 4944 11U, // PseudoVLOXSEG4EI8_V_MF4_MF4_MASK 4945 11U, // PseudoVLOXSEG4EI8_V_MF4_MF4_TU 4946 11U, // PseudoVLOXSEG4EI8_V_MF8_M1 4947 11U, // PseudoVLOXSEG4EI8_V_MF8_M1_MASK 4948 11U, // PseudoVLOXSEG4EI8_V_MF8_M1_TU 4949 11U, // PseudoVLOXSEG4EI8_V_MF8_MF2 4950 11U, // PseudoVLOXSEG4EI8_V_MF8_MF2_MASK 4951 11U, // PseudoVLOXSEG4EI8_V_MF8_MF2_TU 4952 11U, // PseudoVLOXSEG4EI8_V_MF8_MF4 4953 11U, // PseudoVLOXSEG4EI8_V_MF8_MF4_MASK 4954 11U, // PseudoVLOXSEG4EI8_V_MF8_MF4_TU 4955 11U, // PseudoVLOXSEG4EI8_V_MF8_MF8 4956 11U, // PseudoVLOXSEG4EI8_V_MF8_MF8_MASK 4957 11U, // PseudoVLOXSEG4EI8_V_MF8_MF8_TU 4958 11U, // PseudoVLOXSEG5EI16_V_M1_M1 4959 11U, // PseudoVLOXSEG5EI16_V_M1_M1_MASK 4960 11U, // PseudoVLOXSEG5EI16_V_M1_M1_TU 4961 11U, // PseudoVLOXSEG5EI16_V_M1_MF2 4962 11U, // PseudoVLOXSEG5EI16_V_M1_MF2_MASK 4963 11U, // PseudoVLOXSEG5EI16_V_M1_MF2_TU 4964 11U, // PseudoVLOXSEG5EI16_V_M2_M1 4965 11U, // PseudoVLOXSEG5EI16_V_M2_M1_MASK 4966 11U, // PseudoVLOXSEG5EI16_V_M2_M1_TU 4967 11U, // PseudoVLOXSEG5EI16_V_MF2_M1 4968 11U, // PseudoVLOXSEG5EI16_V_MF2_M1_MASK 4969 11U, // PseudoVLOXSEG5EI16_V_MF2_M1_TU 4970 11U, // PseudoVLOXSEG5EI16_V_MF2_MF2 4971 11U, // PseudoVLOXSEG5EI16_V_MF2_MF2_MASK 4972 11U, // PseudoVLOXSEG5EI16_V_MF2_MF2_TU 4973 11U, // PseudoVLOXSEG5EI16_V_MF2_MF4 4974 11U, // PseudoVLOXSEG5EI16_V_MF2_MF4_MASK 4975 11U, // PseudoVLOXSEG5EI16_V_MF2_MF4_TU 4976 11U, // PseudoVLOXSEG5EI16_V_MF4_M1 4977 11U, // PseudoVLOXSEG5EI16_V_MF4_M1_MASK 4978 11U, // PseudoVLOXSEG5EI16_V_MF4_M1_TU 4979 11U, // PseudoVLOXSEG5EI16_V_MF4_MF2 4980 11U, // PseudoVLOXSEG5EI16_V_MF4_MF2_MASK 4981 11U, // PseudoVLOXSEG5EI16_V_MF4_MF2_TU 4982 11U, // PseudoVLOXSEG5EI16_V_MF4_MF4 4983 11U, // PseudoVLOXSEG5EI16_V_MF4_MF4_MASK 4984 11U, // PseudoVLOXSEG5EI16_V_MF4_MF4_TU 4985 11U, // PseudoVLOXSEG5EI16_V_MF4_MF8 4986 11U, // PseudoVLOXSEG5EI16_V_MF4_MF8_MASK 4987 11U, // PseudoVLOXSEG5EI16_V_MF4_MF8_TU 4988 11U, // PseudoVLOXSEG5EI32_V_M1_M1 4989 11U, // PseudoVLOXSEG5EI32_V_M1_M1_MASK 4990 11U, // PseudoVLOXSEG5EI32_V_M1_M1_TU 4991 11U, // PseudoVLOXSEG5EI32_V_M1_MF2 4992 11U, // PseudoVLOXSEG5EI32_V_M1_MF2_MASK 4993 11U, // PseudoVLOXSEG5EI32_V_M1_MF2_TU 4994 11U, // PseudoVLOXSEG5EI32_V_M1_MF4 4995 11U, // PseudoVLOXSEG5EI32_V_M1_MF4_MASK 4996 11U, // PseudoVLOXSEG5EI32_V_M1_MF4_TU 4997 11U, // PseudoVLOXSEG5EI32_V_M2_M1 4998 11U, // PseudoVLOXSEG5EI32_V_M2_M1_MASK 4999 11U, // PseudoVLOXSEG5EI32_V_M2_M1_TU 5000 11U, // PseudoVLOXSEG5EI32_V_M2_MF2 5001 11U, // PseudoVLOXSEG5EI32_V_M2_MF2_MASK 5002 11U, // PseudoVLOXSEG5EI32_V_M2_MF2_TU 5003 11U, // PseudoVLOXSEG5EI32_V_M4_M1 5004 11U, // PseudoVLOXSEG5EI32_V_M4_M1_MASK 5005 11U, // PseudoVLOXSEG5EI32_V_M4_M1_TU 5006 11U, // PseudoVLOXSEG5EI32_V_MF2_M1 5007 11U, // PseudoVLOXSEG5EI32_V_MF2_M1_MASK 5008 11U, // PseudoVLOXSEG5EI32_V_MF2_M1_TU 5009 11U, // PseudoVLOXSEG5EI32_V_MF2_MF2 5010 11U, // PseudoVLOXSEG5EI32_V_MF2_MF2_MASK 5011 11U, // PseudoVLOXSEG5EI32_V_MF2_MF2_TU 5012 11U, // PseudoVLOXSEG5EI32_V_MF2_MF4 5013 11U, // PseudoVLOXSEG5EI32_V_MF2_MF4_MASK 5014 11U, // PseudoVLOXSEG5EI32_V_MF2_MF4_TU 5015 11U, // PseudoVLOXSEG5EI32_V_MF2_MF8 5016 11U, // PseudoVLOXSEG5EI32_V_MF2_MF8_MASK 5017 11U, // PseudoVLOXSEG5EI32_V_MF2_MF8_TU 5018 11U, // PseudoVLOXSEG5EI64_V_M1_M1 5019 11U, // PseudoVLOXSEG5EI64_V_M1_M1_MASK 5020 11U, // PseudoVLOXSEG5EI64_V_M1_M1_TU 5021 11U, // PseudoVLOXSEG5EI64_V_M1_MF2 5022 11U, // PseudoVLOXSEG5EI64_V_M1_MF2_MASK 5023 11U, // PseudoVLOXSEG5EI64_V_M1_MF2_TU 5024 11U, // PseudoVLOXSEG5EI64_V_M1_MF4 5025 11U, // PseudoVLOXSEG5EI64_V_M1_MF4_MASK 5026 11U, // PseudoVLOXSEG5EI64_V_M1_MF4_TU 5027 11U, // PseudoVLOXSEG5EI64_V_M1_MF8 5028 11U, // PseudoVLOXSEG5EI64_V_M1_MF8_MASK 5029 11U, // PseudoVLOXSEG5EI64_V_M1_MF8_TU 5030 11U, // PseudoVLOXSEG5EI64_V_M2_M1 5031 11U, // PseudoVLOXSEG5EI64_V_M2_M1_MASK 5032 11U, // PseudoVLOXSEG5EI64_V_M2_M1_TU 5033 11U, // PseudoVLOXSEG5EI64_V_M2_MF2 5034 11U, // PseudoVLOXSEG5EI64_V_M2_MF2_MASK 5035 11U, // PseudoVLOXSEG5EI64_V_M2_MF2_TU 5036 11U, // PseudoVLOXSEG5EI64_V_M2_MF4 5037 11U, // PseudoVLOXSEG5EI64_V_M2_MF4_MASK 5038 11U, // PseudoVLOXSEG5EI64_V_M2_MF4_TU 5039 11U, // PseudoVLOXSEG5EI64_V_M4_M1 5040 11U, // PseudoVLOXSEG5EI64_V_M4_M1_MASK 5041 11U, // PseudoVLOXSEG5EI64_V_M4_M1_TU 5042 11U, // PseudoVLOXSEG5EI64_V_M4_MF2 5043 11U, // PseudoVLOXSEG5EI64_V_M4_MF2_MASK 5044 11U, // PseudoVLOXSEG5EI64_V_M4_MF2_TU 5045 11U, // PseudoVLOXSEG5EI64_V_M8_M1 5046 11U, // PseudoVLOXSEG5EI64_V_M8_M1_MASK 5047 11U, // PseudoVLOXSEG5EI64_V_M8_M1_TU 5048 11U, // PseudoVLOXSEG5EI8_V_M1_M1 5049 11U, // PseudoVLOXSEG5EI8_V_M1_M1_MASK 5050 11U, // PseudoVLOXSEG5EI8_V_M1_M1_TU 5051 11U, // PseudoVLOXSEG5EI8_V_MF2_M1 5052 11U, // PseudoVLOXSEG5EI8_V_MF2_M1_MASK 5053 11U, // PseudoVLOXSEG5EI8_V_MF2_M1_TU 5054 11U, // PseudoVLOXSEG5EI8_V_MF2_MF2 5055 11U, // PseudoVLOXSEG5EI8_V_MF2_MF2_MASK 5056 11U, // PseudoVLOXSEG5EI8_V_MF2_MF2_TU 5057 11U, // PseudoVLOXSEG5EI8_V_MF4_M1 5058 11U, // PseudoVLOXSEG5EI8_V_MF4_M1_MASK 5059 11U, // PseudoVLOXSEG5EI8_V_MF4_M1_TU 5060 11U, // PseudoVLOXSEG5EI8_V_MF4_MF2 5061 11U, // PseudoVLOXSEG5EI8_V_MF4_MF2_MASK 5062 11U, // PseudoVLOXSEG5EI8_V_MF4_MF2_TU 5063 11U, // PseudoVLOXSEG5EI8_V_MF4_MF4 5064 11U, // PseudoVLOXSEG5EI8_V_MF4_MF4_MASK 5065 11U, // PseudoVLOXSEG5EI8_V_MF4_MF4_TU 5066 11U, // PseudoVLOXSEG5EI8_V_MF8_M1 5067 11U, // PseudoVLOXSEG5EI8_V_MF8_M1_MASK 5068 11U, // PseudoVLOXSEG5EI8_V_MF8_M1_TU 5069 11U, // PseudoVLOXSEG5EI8_V_MF8_MF2 5070 11U, // PseudoVLOXSEG5EI8_V_MF8_MF2_MASK 5071 11U, // PseudoVLOXSEG5EI8_V_MF8_MF2_TU 5072 11U, // PseudoVLOXSEG5EI8_V_MF8_MF4 5073 11U, // PseudoVLOXSEG5EI8_V_MF8_MF4_MASK 5074 11U, // PseudoVLOXSEG5EI8_V_MF8_MF4_TU 5075 11U, // PseudoVLOXSEG5EI8_V_MF8_MF8 5076 11U, // PseudoVLOXSEG5EI8_V_MF8_MF8_MASK 5077 11U, // PseudoVLOXSEG5EI8_V_MF8_MF8_TU 5078 11U, // PseudoVLOXSEG6EI16_V_M1_M1 5079 11U, // PseudoVLOXSEG6EI16_V_M1_M1_MASK 5080 11U, // PseudoVLOXSEG6EI16_V_M1_M1_TU 5081 11U, // PseudoVLOXSEG6EI16_V_M1_MF2 5082 11U, // PseudoVLOXSEG6EI16_V_M1_MF2_MASK 5083 11U, // PseudoVLOXSEG6EI16_V_M1_MF2_TU 5084 11U, // PseudoVLOXSEG6EI16_V_M2_M1 5085 11U, // PseudoVLOXSEG6EI16_V_M2_M1_MASK 5086 11U, // PseudoVLOXSEG6EI16_V_M2_M1_TU 5087 11U, // PseudoVLOXSEG6EI16_V_MF2_M1 5088 11U, // PseudoVLOXSEG6EI16_V_MF2_M1_MASK 5089 11U, // PseudoVLOXSEG6EI16_V_MF2_M1_TU 5090 11U, // PseudoVLOXSEG6EI16_V_MF2_MF2 5091 11U, // PseudoVLOXSEG6EI16_V_MF2_MF2_MASK 5092 11U, // PseudoVLOXSEG6EI16_V_MF2_MF2_TU 5093 11U, // PseudoVLOXSEG6EI16_V_MF2_MF4 5094 11U, // PseudoVLOXSEG6EI16_V_MF2_MF4_MASK 5095 11U, // PseudoVLOXSEG6EI16_V_MF2_MF4_TU 5096 11U, // PseudoVLOXSEG6EI16_V_MF4_M1 5097 11U, // PseudoVLOXSEG6EI16_V_MF4_M1_MASK 5098 11U, // PseudoVLOXSEG6EI16_V_MF4_M1_TU 5099 11U, // PseudoVLOXSEG6EI16_V_MF4_MF2 5100 11U, // PseudoVLOXSEG6EI16_V_MF4_MF2_MASK 5101 11U, // PseudoVLOXSEG6EI16_V_MF4_MF2_TU 5102 11U, // PseudoVLOXSEG6EI16_V_MF4_MF4 5103 11U, // PseudoVLOXSEG6EI16_V_MF4_MF4_MASK 5104 11U, // PseudoVLOXSEG6EI16_V_MF4_MF4_TU 5105 11U, // PseudoVLOXSEG6EI16_V_MF4_MF8 5106 11U, // PseudoVLOXSEG6EI16_V_MF4_MF8_MASK 5107 11U, // PseudoVLOXSEG6EI16_V_MF4_MF8_TU 5108 11U, // PseudoVLOXSEG6EI32_V_M1_M1 5109 11U, // PseudoVLOXSEG6EI32_V_M1_M1_MASK 5110 11U, // PseudoVLOXSEG6EI32_V_M1_M1_TU 5111 11U, // PseudoVLOXSEG6EI32_V_M1_MF2 5112 11U, // PseudoVLOXSEG6EI32_V_M1_MF2_MASK 5113 11U, // PseudoVLOXSEG6EI32_V_M1_MF2_TU 5114 11U, // PseudoVLOXSEG6EI32_V_M1_MF4 5115 11U, // PseudoVLOXSEG6EI32_V_M1_MF4_MASK 5116 11U, // PseudoVLOXSEG6EI32_V_M1_MF4_TU 5117 11U, // PseudoVLOXSEG6EI32_V_M2_M1 5118 11U, // PseudoVLOXSEG6EI32_V_M2_M1_MASK 5119 11U, // PseudoVLOXSEG6EI32_V_M2_M1_TU 5120 11U, // PseudoVLOXSEG6EI32_V_M2_MF2 5121 11U, // PseudoVLOXSEG6EI32_V_M2_MF2_MASK 5122 11U, // PseudoVLOXSEG6EI32_V_M2_MF2_TU 5123 11U, // PseudoVLOXSEG6EI32_V_M4_M1 5124 11U, // PseudoVLOXSEG6EI32_V_M4_M1_MASK 5125 11U, // PseudoVLOXSEG6EI32_V_M4_M1_TU 5126 11U, // PseudoVLOXSEG6EI32_V_MF2_M1 5127 11U, // PseudoVLOXSEG6EI32_V_MF2_M1_MASK 5128 11U, // PseudoVLOXSEG6EI32_V_MF2_M1_TU 5129 11U, // PseudoVLOXSEG6EI32_V_MF2_MF2 5130 11U, // PseudoVLOXSEG6EI32_V_MF2_MF2_MASK 5131 11U, // PseudoVLOXSEG6EI32_V_MF2_MF2_TU 5132 11U, // PseudoVLOXSEG6EI32_V_MF2_MF4 5133 11U, // PseudoVLOXSEG6EI32_V_MF2_MF4_MASK 5134 11U, // PseudoVLOXSEG6EI32_V_MF2_MF4_TU 5135 11U, // PseudoVLOXSEG6EI32_V_MF2_MF8 5136 11U, // PseudoVLOXSEG6EI32_V_MF2_MF8_MASK 5137 11U, // PseudoVLOXSEG6EI32_V_MF2_MF8_TU 5138 11U, // PseudoVLOXSEG6EI64_V_M1_M1 5139 11U, // PseudoVLOXSEG6EI64_V_M1_M1_MASK 5140 11U, // PseudoVLOXSEG6EI64_V_M1_M1_TU 5141 11U, // PseudoVLOXSEG6EI64_V_M1_MF2 5142 11U, // PseudoVLOXSEG6EI64_V_M1_MF2_MASK 5143 11U, // PseudoVLOXSEG6EI64_V_M1_MF2_TU 5144 11U, // PseudoVLOXSEG6EI64_V_M1_MF4 5145 11U, // PseudoVLOXSEG6EI64_V_M1_MF4_MASK 5146 11U, // PseudoVLOXSEG6EI64_V_M1_MF4_TU 5147 11U, // PseudoVLOXSEG6EI64_V_M1_MF8 5148 11U, // PseudoVLOXSEG6EI64_V_M1_MF8_MASK 5149 11U, // PseudoVLOXSEG6EI64_V_M1_MF8_TU 5150 11U, // PseudoVLOXSEG6EI64_V_M2_M1 5151 11U, // PseudoVLOXSEG6EI64_V_M2_M1_MASK 5152 11U, // PseudoVLOXSEG6EI64_V_M2_M1_TU 5153 11U, // PseudoVLOXSEG6EI64_V_M2_MF2 5154 11U, // PseudoVLOXSEG6EI64_V_M2_MF2_MASK 5155 11U, // PseudoVLOXSEG6EI64_V_M2_MF2_TU 5156 11U, // PseudoVLOXSEG6EI64_V_M2_MF4 5157 11U, // PseudoVLOXSEG6EI64_V_M2_MF4_MASK 5158 11U, // PseudoVLOXSEG6EI64_V_M2_MF4_TU 5159 11U, // PseudoVLOXSEG6EI64_V_M4_M1 5160 11U, // PseudoVLOXSEG6EI64_V_M4_M1_MASK 5161 11U, // PseudoVLOXSEG6EI64_V_M4_M1_TU 5162 11U, // PseudoVLOXSEG6EI64_V_M4_MF2 5163 11U, // PseudoVLOXSEG6EI64_V_M4_MF2_MASK 5164 11U, // PseudoVLOXSEG6EI64_V_M4_MF2_TU 5165 11U, // PseudoVLOXSEG6EI64_V_M8_M1 5166 11U, // PseudoVLOXSEG6EI64_V_M8_M1_MASK 5167 11U, // PseudoVLOXSEG6EI64_V_M8_M1_TU 5168 11U, // PseudoVLOXSEG6EI8_V_M1_M1 5169 11U, // PseudoVLOXSEG6EI8_V_M1_M1_MASK 5170 11U, // PseudoVLOXSEG6EI8_V_M1_M1_TU 5171 11U, // PseudoVLOXSEG6EI8_V_MF2_M1 5172 11U, // PseudoVLOXSEG6EI8_V_MF2_M1_MASK 5173 11U, // PseudoVLOXSEG6EI8_V_MF2_M1_TU 5174 11U, // PseudoVLOXSEG6EI8_V_MF2_MF2 5175 11U, // PseudoVLOXSEG6EI8_V_MF2_MF2_MASK 5176 11U, // PseudoVLOXSEG6EI8_V_MF2_MF2_TU 5177 11U, // PseudoVLOXSEG6EI8_V_MF4_M1 5178 11U, // PseudoVLOXSEG6EI8_V_MF4_M1_MASK 5179 11U, // PseudoVLOXSEG6EI8_V_MF4_M1_TU 5180 11U, // PseudoVLOXSEG6EI8_V_MF4_MF2 5181 11U, // PseudoVLOXSEG6EI8_V_MF4_MF2_MASK 5182 11U, // PseudoVLOXSEG6EI8_V_MF4_MF2_TU 5183 11U, // PseudoVLOXSEG6EI8_V_MF4_MF4 5184 11U, // PseudoVLOXSEG6EI8_V_MF4_MF4_MASK 5185 11U, // PseudoVLOXSEG6EI8_V_MF4_MF4_TU 5186 11U, // PseudoVLOXSEG6EI8_V_MF8_M1 5187 11U, // PseudoVLOXSEG6EI8_V_MF8_M1_MASK 5188 11U, // PseudoVLOXSEG6EI8_V_MF8_M1_TU 5189 11U, // PseudoVLOXSEG6EI8_V_MF8_MF2 5190 11U, // PseudoVLOXSEG6EI8_V_MF8_MF2_MASK 5191 11U, // PseudoVLOXSEG6EI8_V_MF8_MF2_TU 5192 11U, // PseudoVLOXSEG6EI8_V_MF8_MF4 5193 11U, // PseudoVLOXSEG6EI8_V_MF8_MF4_MASK 5194 11U, // PseudoVLOXSEG6EI8_V_MF8_MF4_TU 5195 11U, // PseudoVLOXSEG6EI8_V_MF8_MF8 5196 11U, // PseudoVLOXSEG6EI8_V_MF8_MF8_MASK 5197 11U, // PseudoVLOXSEG6EI8_V_MF8_MF8_TU 5198 11U, // PseudoVLOXSEG7EI16_V_M1_M1 5199 11U, // PseudoVLOXSEG7EI16_V_M1_M1_MASK 5200 11U, // PseudoVLOXSEG7EI16_V_M1_M1_TU 5201 11U, // PseudoVLOXSEG7EI16_V_M1_MF2 5202 11U, // PseudoVLOXSEG7EI16_V_M1_MF2_MASK 5203 11U, // PseudoVLOXSEG7EI16_V_M1_MF2_TU 5204 11U, // PseudoVLOXSEG7EI16_V_M2_M1 5205 11U, // PseudoVLOXSEG7EI16_V_M2_M1_MASK 5206 11U, // PseudoVLOXSEG7EI16_V_M2_M1_TU 5207 11U, // PseudoVLOXSEG7EI16_V_MF2_M1 5208 11U, // PseudoVLOXSEG7EI16_V_MF2_M1_MASK 5209 11U, // PseudoVLOXSEG7EI16_V_MF2_M1_TU 5210 11U, // PseudoVLOXSEG7EI16_V_MF2_MF2 5211 11U, // PseudoVLOXSEG7EI16_V_MF2_MF2_MASK 5212 11U, // PseudoVLOXSEG7EI16_V_MF2_MF2_TU 5213 11U, // PseudoVLOXSEG7EI16_V_MF2_MF4 5214 11U, // PseudoVLOXSEG7EI16_V_MF2_MF4_MASK 5215 11U, // PseudoVLOXSEG7EI16_V_MF2_MF4_TU 5216 11U, // PseudoVLOXSEG7EI16_V_MF4_M1 5217 11U, // PseudoVLOXSEG7EI16_V_MF4_M1_MASK 5218 11U, // PseudoVLOXSEG7EI16_V_MF4_M1_TU 5219 11U, // PseudoVLOXSEG7EI16_V_MF4_MF2 5220 11U, // PseudoVLOXSEG7EI16_V_MF4_MF2_MASK 5221 11U, // PseudoVLOXSEG7EI16_V_MF4_MF2_TU 5222 11U, // PseudoVLOXSEG7EI16_V_MF4_MF4 5223 11U, // PseudoVLOXSEG7EI16_V_MF4_MF4_MASK 5224 11U, // PseudoVLOXSEG7EI16_V_MF4_MF4_TU 5225 11U, // PseudoVLOXSEG7EI16_V_MF4_MF8 5226 11U, // PseudoVLOXSEG7EI16_V_MF4_MF8_MASK 5227 11U, // PseudoVLOXSEG7EI16_V_MF4_MF8_TU 5228 11U, // PseudoVLOXSEG7EI32_V_M1_M1 5229 11U, // PseudoVLOXSEG7EI32_V_M1_M1_MASK 5230 11U, // PseudoVLOXSEG7EI32_V_M1_M1_TU 5231 11U, // PseudoVLOXSEG7EI32_V_M1_MF2 5232 11U, // PseudoVLOXSEG7EI32_V_M1_MF2_MASK 5233 11U, // PseudoVLOXSEG7EI32_V_M1_MF2_TU 5234 11U, // PseudoVLOXSEG7EI32_V_M1_MF4 5235 11U, // PseudoVLOXSEG7EI32_V_M1_MF4_MASK 5236 11U, // PseudoVLOXSEG7EI32_V_M1_MF4_TU 5237 11U, // PseudoVLOXSEG7EI32_V_M2_M1 5238 11U, // PseudoVLOXSEG7EI32_V_M2_M1_MASK 5239 11U, // PseudoVLOXSEG7EI32_V_M2_M1_TU 5240 11U, // PseudoVLOXSEG7EI32_V_M2_MF2 5241 11U, // PseudoVLOXSEG7EI32_V_M2_MF2_MASK 5242 11U, // PseudoVLOXSEG7EI32_V_M2_MF2_TU 5243 11U, // PseudoVLOXSEG7EI32_V_M4_M1 5244 11U, // PseudoVLOXSEG7EI32_V_M4_M1_MASK 5245 11U, // PseudoVLOXSEG7EI32_V_M4_M1_TU 5246 11U, // PseudoVLOXSEG7EI32_V_MF2_M1 5247 11U, // PseudoVLOXSEG7EI32_V_MF2_M1_MASK 5248 11U, // PseudoVLOXSEG7EI32_V_MF2_M1_TU 5249 11U, // PseudoVLOXSEG7EI32_V_MF2_MF2 5250 11U, // PseudoVLOXSEG7EI32_V_MF2_MF2_MASK 5251 11U, // PseudoVLOXSEG7EI32_V_MF2_MF2_TU 5252 11U, // PseudoVLOXSEG7EI32_V_MF2_MF4 5253 11U, // PseudoVLOXSEG7EI32_V_MF2_MF4_MASK 5254 11U, // PseudoVLOXSEG7EI32_V_MF2_MF4_TU 5255 11U, // PseudoVLOXSEG7EI32_V_MF2_MF8 5256 11U, // PseudoVLOXSEG7EI32_V_MF2_MF8_MASK 5257 11U, // PseudoVLOXSEG7EI32_V_MF2_MF8_TU 5258 11U, // PseudoVLOXSEG7EI64_V_M1_M1 5259 11U, // PseudoVLOXSEG7EI64_V_M1_M1_MASK 5260 11U, // PseudoVLOXSEG7EI64_V_M1_M1_TU 5261 11U, // PseudoVLOXSEG7EI64_V_M1_MF2 5262 11U, // PseudoVLOXSEG7EI64_V_M1_MF2_MASK 5263 11U, // PseudoVLOXSEG7EI64_V_M1_MF2_TU 5264 11U, // PseudoVLOXSEG7EI64_V_M1_MF4 5265 11U, // PseudoVLOXSEG7EI64_V_M1_MF4_MASK 5266 11U, // PseudoVLOXSEG7EI64_V_M1_MF4_TU 5267 11U, // PseudoVLOXSEG7EI64_V_M1_MF8 5268 11U, // PseudoVLOXSEG7EI64_V_M1_MF8_MASK 5269 11U, // PseudoVLOXSEG7EI64_V_M1_MF8_TU 5270 11U, // PseudoVLOXSEG7EI64_V_M2_M1 5271 11U, // PseudoVLOXSEG7EI64_V_M2_M1_MASK 5272 11U, // PseudoVLOXSEG7EI64_V_M2_M1_TU 5273 11U, // PseudoVLOXSEG7EI64_V_M2_MF2 5274 11U, // PseudoVLOXSEG7EI64_V_M2_MF2_MASK 5275 11U, // PseudoVLOXSEG7EI64_V_M2_MF2_TU 5276 11U, // PseudoVLOXSEG7EI64_V_M2_MF4 5277 11U, // PseudoVLOXSEG7EI64_V_M2_MF4_MASK 5278 11U, // PseudoVLOXSEG7EI64_V_M2_MF4_TU 5279 11U, // PseudoVLOXSEG7EI64_V_M4_M1 5280 11U, // PseudoVLOXSEG7EI64_V_M4_M1_MASK 5281 11U, // PseudoVLOXSEG7EI64_V_M4_M1_TU 5282 11U, // PseudoVLOXSEG7EI64_V_M4_MF2 5283 11U, // PseudoVLOXSEG7EI64_V_M4_MF2_MASK 5284 11U, // PseudoVLOXSEG7EI64_V_M4_MF2_TU 5285 11U, // PseudoVLOXSEG7EI64_V_M8_M1 5286 11U, // PseudoVLOXSEG7EI64_V_M8_M1_MASK 5287 11U, // PseudoVLOXSEG7EI64_V_M8_M1_TU 5288 11U, // PseudoVLOXSEG7EI8_V_M1_M1 5289 11U, // PseudoVLOXSEG7EI8_V_M1_M1_MASK 5290 11U, // PseudoVLOXSEG7EI8_V_M1_M1_TU 5291 11U, // PseudoVLOXSEG7EI8_V_MF2_M1 5292 11U, // PseudoVLOXSEG7EI8_V_MF2_M1_MASK 5293 11U, // PseudoVLOXSEG7EI8_V_MF2_M1_TU 5294 11U, // PseudoVLOXSEG7EI8_V_MF2_MF2 5295 11U, // PseudoVLOXSEG7EI8_V_MF2_MF2_MASK 5296 11U, // PseudoVLOXSEG7EI8_V_MF2_MF2_TU 5297 11U, // PseudoVLOXSEG7EI8_V_MF4_M1 5298 11U, // PseudoVLOXSEG7EI8_V_MF4_M1_MASK 5299 11U, // PseudoVLOXSEG7EI8_V_MF4_M1_TU 5300 11U, // PseudoVLOXSEG7EI8_V_MF4_MF2 5301 11U, // PseudoVLOXSEG7EI8_V_MF4_MF2_MASK 5302 11U, // PseudoVLOXSEG7EI8_V_MF4_MF2_TU 5303 11U, // PseudoVLOXSEG7EI8_V_MF4_MF4 5304 11U, // PseudoVLOXSEG7EI8_V_MF4_MF4_MASK 5305 11U, // PseudoVLOXSEG7EI8_V_MF4_MF4_TU 5306 11U, // PseudoVLOXSEG7EI8_V_MF8_M1 5307 11U, // PseudoVLOXSEG7EI8_V_MF8_M1_MASK 5308 11U, // PseudoVLOXSEG7EI8_V_MF8_M1_TU 5309 11U, // PseudoVLOXSEG7EI8_V_MF8_MF2 5310 11U, // PseudoVLOXSEG7EI8_V_MF8_MF2_MASK 5311 11U, // PseudoVLOXSEG7EI8_V_MF8_MF2_TU 5312 11U, // PseudoVLOXSEG7EI8_V_MF8_MF4 5313 11U, // PseudoVLOXSEG7EI8_V_MF8_MF4_MASK 5314 11U, // PseudoVLOXSEG7EI8_V_MF8_MF4_TU 5315 11U, // PseudoVLOXSEG7EI8_V_MF8_MF8 5316 11U, // PseudoVLOXSEG7EI8_V_MF8_MF8_MASK 5317 11U, // PseudoVLOXSEG7EI8_V_MF8_MF8_TU 5318 11U, // PseudoVLOXSEG8EI16_V_M1_M1 5319 11U, // PseudoVLOXSEG8EI16_V_M1_M1_MASK 5320 11U, // PseudoVLOXSEG8EI16_V_M1_M1_TU 5321 11U, // PseudoVLOXSEG8EI16_V_M1_MF2 5322 11U, // PseudoVLOXSEG8EI16_V_M1_MF2_MASK 5323 11U, // PseudoVLOXSEG8EI16_V_M1_MF2_TU 5324 11U, // PseudoVLOXSEG8EI16_V_M2_M1 5325 11U, // PseudoVLOXSEG8EI16_V_M2_M1_MASK 5326 11U, // PseudoVLOXSEG8EI16_V_M2_M1_TU 5327 11U, // PseudoVLOXSEG8EI16_V_MF2_M1 5328 11U, // PseudoVLOXSEG8EI16_V_MF2_M1_MASK 5329 11U, // PseudoVLOXSEG8EI16_V_MF2_M1_TU 5330 11U, // PseudoVLOXSEG8EI16_V_MF2_MF2 5331 11U, // PseudoVLOXSEG8EI16_V_MF2_MF2_MASK 5332 11U, // PseudoVLOXSEG8EI16_V_MF2_MF2_TU 5333 11U, // PseudoVLOXSEG8EI16_V_MF2_MF4 5334 11U, // PseudoVLOXSEG8EI16_V_MF2_MF4_MASK 5335 11U, // PseudoVLOXSEG8EI16_V_MF2_MF4_TU 5336 11U, // PseudoVLOXSEG8EI16_V_MF4_M1 5337 11U, // PseudoVLOXSEG8EI16_V_MF4_M1_MASK 5338 11U, // PseudoVLOXSEG8EI16_V_MF4_M1_TU 5339 11U, // PseudoVLOXSEG8EI16_V_MF4_MF2 5340 11U, // PseudoVLOXSEG8EI16_V_MF4_MF2_MASK 5341 11U, // PseudoVLOXSEG8EI16_V_MF4_MF2_TU 5342 11U, // PseudoVLOXSEG8EI16_V_MF4_MF4 5343 11U, // PseudoVLOXSEG8EI16_V_MF4_MF4_MASK 5344 11U, // PseudoVLOXSEG8EI16_V_MF4_MF4_TU 5345 11U, // PseudoVLOXSEG8EI16_V_MF4_MF8 5346 11U, // PseudoVLOXSEG8EI16_V_MF4_MF8_MASK 5347 11U, // PseudoVLOXSEG8EI16_V_MF4_MF8_TU 5348 11U, // PseudoVLOXSEG8EI32_V_M1_M1 5349 11U, // PseudoVLOXSEG8EI32_V_M1_M1_MASK 5350 11U, // PseudoVLOXSEG8EI32_V_M1_M1_TU 5351 11U, // PseudoVLOXSEG8EI32_V_M1_MF2 5352 11U, // PseudoVLOXSEG8EI32_V_M1_MF2_MASK 5353 11U, // PseudoVLOXSEG8EI32_V_M1_MF2_TU 5354 11U, // PseudoVLOXSEG8EI32_V_M1_MF4 5355 11U, // PseudoVLOXSEG8EI32_V_M1_MF4_MASK 5356 11U, // PseudoVLOXSEG8EI32_V_M1_MF4_TU 5357 11U, // PseudoVLOXSEG8EI32_V_M2_M1 5358 11U, // PseudoVLOXSEG8EI32_V_M2_M1_MASK 5359 11U, // PseudoVLOXSEG8EI32_V_M2_M1_TU 5360 11U, // PseudoVLOXSEG8EI32_V_M2_MF2 5361 11U, // PseudoVLOXSEG8EI32_V_M2_MF2_MASK 5362 11U, // PseudoVLOXSEG8EI32_V_M2_MF2_TU 5363 11U, // PseudoVLOXSEG8EI32_V_M4_M1 5364 11U, // PseudoVLOXSEG8EI32_V_M4_M1_MASK 5365 11U, // PseudoVLOXSEG8EI32_V_M4_M1_TU 5366 11U, // PseudoVLOXSEG8EI32_V_MF2_M1 5367 11U, // PseudoVLOXSEG8EI32_V_MF2_M1_MASK 5368 11U, // PseudoVLOXSEG8EI32_V_MF2_M1_TU 5369 11U, // PseudoVLOXSEG8EI32_V_MF2_MF2 5370 11U, // PseudoVLOXSEG8EI32_V_MF2_MF2_MASK 5371 11U, // PseudoVLOXSEG8EI32_V_MF2_MF2_TU 5372 11U, // PseudoVLOXSEG8EI32_V_MF2_MF4 5373 11U, // PseudoVLOXSEG8EI32_V_MF2_MF4_MASK 5374 11U, // PseudoVLOXSEG8EI32_V_MF2_MF4_TU 5375 11U, // PseudoVLOXSEG8EI32_V_MF2_MF8 5376 11U, // PseudoVLOXSEG8EI32_V_MF2_MF8_MASK 5377 11U, // PseudoVLOXSEG8EI32_V_MF2_MF8_TU 5378 11U, // PseudoVLOXSEG8EI64_V_M1_M1 5379 11U, // PseudoVLOXSEG8EI64_V_M1_M1_MASK 5380 11U, // PseudoVLOXSEG8EI64_V_M1_M1_TU 5381 11U, // PseudoVLOXSEG8EI64_V_M1_MF2 5382 11U, // PseudoVLOXSEG8EI64_V_M1_MF2_MASK 5383 11U, // PseudoVLOXSEG8EI64_V_M1_MF2_TU 5384 11U, // PseudoVLOXSEG8EI64_V_M1_MF4 5385 11U, // PseudoVLOXSEG8EI64_V_M1_MF4_MASK 5386 11U, // PseudoVLOXSEG8EI64_V_M1_MF4_TU 5387 11U, // PseudoVLOXSEG8EI64_V_M1_MF8 5388 11U, // PseudoVLOXSEG8EI64_V_M1_MF8_MASK 5389 11U, // PseudoVLOXSEG8EI64_V_M1_MF8_TU 5390 11U, // PseudoVLOXSEG8EI64_V_M2_M1 5391 11U, // PseudoVLOXSEG8EI64_V_M2_M1_MASK 5392 11U, // PseudoVLOXSEG8EI64_V_M2_M1_TU 5393 11U, // PseudoVLOXSEG8EI64_V_M2_MF2 5394 11U, // PseudoVLOXSEG8EI64_V_M2_MF2_MASK 5395 11U, // PseudoVLOXSEG8EI64_V_M2_MF2_TU 5396 11U, // PseudoVLOXSEG8EI64_V_M2_MF4 5397 11U, // PseudoVLOXSEG8EI64_V_M2_MF4_MASK 5398 11U, // PseudoVLOXSEG8EI64_V_M2_MF4_TU 5399 11U, // PseudoVLOXSEG8EI64_V_M4_M1 5400 11U, // PseudoVLOXSEG8EI64_V_M4_M1_MASK 5401 11U, // PseudoVLOXSEG8EI64_V_M4_M1_TU 5402 11U, // PseudoVLOXSEG8EI64_V_M4_MF2 5403 11U, // PseudoVLOXSEG8EI64_V_M4_MF2_MASK 5404 11U, // PseudoVLOXSEG8EI64_V_M4_MF2_TU 5405 11U, // PseudoVLOXSEG8EI64_V_M8_M1 5406 11U, // PseudoVLOXSEG8EI64_V_M8_M1_MASK 5407 11U, // PseudoVLOXSEG8EI64_V_M8_M1_TU 5408 11U, // PseudoVLOXSEG8EI8_V_M1_M1 5409 11U, // PseudoVLOXSEG8EI8_V_M1_M1_MASK 5410 11U, // PseudoVLOXSEG8EI8_V_M1_M1_TU 5411 11U, // PseudoVLOXSEG8EI8_V_MF2_M1 5412 11U, // PseudoVLOXSEG8EI8_V_MF2_M1_MASK 5413 11U, // PseudoVLOXSEG8EI8_V_MF2_M1_TU 5414 11U, // PseudoVLOXSEG8EI8_V_MF2_MF2 5415 11U, // PseudoVLOXSEG8EI8_V_MF2_MF2_MASK 5416 11U, // PseudoVLOXSEG8EI8_V_MF2_MF2_TU 5417 11U, // PseudoVLOXSEG8EI8_V_MF4_M1 5418 11U, // PseudoVLOXSEG8EI8_V_MF4_M1_MASK 5419 11U, // PseudoVLOXSEG8EI8_V_MF4_M1_TU 5420 11U, // PseudoVLOXSEG8EI8_V_MF4_MF2 5421 11U, // PseudoVLOXSEG8EI8_V_MF4_MF2_MASK 5422 11U, // PseudoVLOXSEG8EI8_V_MF4_MF2_TU 5423 11U, // PseudoVLOXSEG8EI8_V_MF4_MF4 5424 11U, // PseudoVLOXSEG8EI8_V_MF4_MF4_MASK 5425 11U, // PseudoVLOXSEG8EI8_V_MF4_MF4_TU 5426 11U, // PseudoVLOXSEG8EI8_V_MF8_M1 5427 11U, // PseudoVLOXSEG8EI8_V_MF8_M1_MASK 5428 11U, // PseudoVLOXSEG8EI8_V_MF8_M1_TU 5429 11U, // PseudoVLOXSEG8EI8_V_MF8_MF2 5430 11U, // PseudoVLOXSEG8EI8_V_MF8_MF2_MASK 5431 11U, // PseudoVLOXSEG8EI8_V_MF8_MF2_TU 5432 11U, // PseudoVLOXSEG8EI8_V_MF8_MF4 5433 11U, // PseudoVLOXSEG8EI8_V_MF8_MF4_MASK 5434 11U, // PseudoVLOXSEG8EI8_V_MF8_MF4_TU 5435 11U, // PseudoVLOXSEG8EI8_V_MF8_MF8 5436 11U, // PseudoVLOXSEG8EI8_V_MF8_MF8_MASK 5437 11U, // PseudoVLOXSEG8EI8_V_MF8_MF8_TU 5438 11U, // PseudoVLSE16_V_M1 5439 11U, // PseudoVLSE16_V_M1_MASK 5440 11U, // PseudoVLSE16_V_M1_TU 5441 11U, // PseudoVLSE16_V_M2 5442 11U, // PseudoVLSE16_V_M2_MASK 5443 11U, // PseudoVLSE16_V_M2_TU 5444 11U, // PseudoVLSE16_V_M4 5445 11U, // PseudoVLSE16_V_M4_MASK 5446 11U, // PseudoVLSE16_V_M4_TU 5447 11U, // PseudoVLSE16_V_M8 5448 11U, // PseudoVLSE16_V_M8_MASK 5449 11U, // PseudoVLSE16_V_M8_TU 5450 11U, // PseudoVLSE16_V_MF2 5451 11U, // PseudoVLSE16_V_MF2_MASK 5452 11U, // PseudoVLSE16_V_MF2_TU 5453 11U, // PseudoVLSE16_V_MF4 5454 11U, // PseudoVLSE16_V_MF4_MASK 5455 11U, // PseudoVLSE16_V_MF4_TU 5456 11U, // PseudoVLSE32_V_M1 5457 11U, // PseudoVLSE32_V_M1_MASK 5458 11U, // PseudoVLSE32_V_M1_TU 5459 11U, // PseudoVLSE32_V_M2 5460 11U, // PseudoVLSE32_V_M2_MASK 5461 11U, // PseudoVLSE32_V_M2_TU 5462 11U, // PseudoVLSE32_V_M4 5463 11U, // PseudoVLSE32_V_M4_MASK 5464 11U, // PseudoVLSE32_V_M4_TU 5465 11U, // PseudoVLSE32_V_M8 5466 11U, // PseudoVLSE32_V_M8_MASK 5467 11U, // PseudoVLSE32_V_M8_TU 5468 11U, // PseudoVLSE32_V_MF2 5469 11U, // PseudoVLSE32_V_MF2_MASK 5470 11U, // PseudoVLSE32_V_MF2_TU 5471 11U, // PseudoVLSE64_V_M1 5472 11U, // PseudoVLSE64_V_M1_MASK 5473 11U, // PseudoVLSE64_V_M1_TU 5474 11U, // PseudoVLSE64_V_M2 5475 11U, // PseudoVLSE64_V_M2_MASK 5476 11U, // PseudoVLSE64_V_M2_TU 5477 11U, // PseudoVLSE64_V_M4 5478 11U, // PseudoVLSE64_V_M4_MASK 5479 11U, // PseudoVLSE64_V_M4_TU 5480 11U, // PseudoVLSE64_V_M8 5481 11U, // PseudoVLSE64_V_M8_MASK 5482 11U, // PseudoVLSE64_V_M8_TU 5483 11U, // PseudoVLSE8_V_M1 5484 11U, // PseudoVLSE8_V_M1_MASK 5485 11U, // PseudoVLSE8_V_M1_TU 5486 11U, // PseudoVLSE8_V_M2 5487 11U, // PseudoVLSE8_V_M2_MASK 5488 11U, // PseudoVLSE8_V_M2_TU 5489 11U, // PseudoVLSE8_V_M4 5490 11U, // PseudoVLSE8_V_M4_MASK 5491 11U, // PseudoVLSE8_V_M4_TU 5492 11U, // PseudoVLSE8_V_M8 5493 11U, // PseudoVLSE8_V_M8_MASK 5494 11U, // PseudoVLSE8_V_M8_TU 5495 11U, // PseudoVLSE8_V_MF2 5496 11U, // PseudoVLSE8_V_MF2_MASK 5497 11U, // PseudoVLSE8_V_MF2_TU 5498 11U, // PseudoVLSE8_V_MF4 5499 11U, // PseudoVLSE8_V_MF4_MASK 5500 11U, // PseudoVLSE8_V_MF4_TU 5501 11U, // PseudoVLSE8_V_MF8 5502 11U, // PseudoVLSE8_V_MF8_MASK 5503 11U, // PseudoVLSE8_V_MF8_TU 5504 11U, // PseudoVLSEG2E16FF_V_M1 5505 11U, // PseudoVLSEG2E16FF_V_M1_MASK 5506 11U, // PseudoVLSEG2E16FF_V_M1_TU 5507 11U, // PseudoVLSEG2E16FF_V_M2 5508 11U, // PseudoVLSEG2E16FF_V_M2_MASK 5509 11U, // PseudoVLSEG2E16FF_V_M2_TU 5510 11U, // PseudoVLSEG2E16FF_V_M4 5511 11U, // PseudoVLSEG2E16FF_V_M4_MASK 5512 11U, // PseudoVLSEG2E16FF_V_M4_TU 5513 11U, // PseudoVLSEG2E16FF_V_MF2 5514 11U, // PseudoVLSEG2E16FF_V_MF2_MASK 5515 11U, // PseudoVLSEG2E16FF_V_MF2_TU 5516 11U, // PseudoVLSEG2E16FF_V_MF4 5517 11U, // PseudoVLSEG2E16FF_V_MF4_MASK 5518 11U, // PseudoVLSEG2E16FF_V_MF4_TU 5519 11U, // PseudoVLSEG2E16_V_M1 5520 11U, // PseudoVLSEG2E16_V_M1_MASK 5521 11U, // PseudoVLSEG2E16_V_M1_TU 5522 11U, // PseudoVLSEG2E16_V_M2 5523 11U, // PseudoVLSEG2E16_V_M2_MASK 5524 11U, // PseudoVLSEG2E16_V_M2_TU 5525 11U, // PseudoVLSEG2E16_V_M4 5526 11U, // PseudoVLSEG2E16_V_M4_MASK 5527 11U, // PseudoVLSEG2E16_V_M4_TU 5528 11U, // PseudoVLSEG2E16_V_MF2 5529 11U, // PseudoVLSEG2E16_V_MF2_MASK 5530 11U, // PseudoVLSEG2E16_V_MF2_TU 5531 11U, // PseudoVLSEG2E16_V_MF4 5532 11U, // PseudoVLSEG2E16_V_MF4_MASK 5533 11U, // PseudoVLSEG2E16_V_MF4_TU 5534 11U, // PseudoVLSEG2E32FF_V_M1 5535 11U, // PseudoVLSEG2E32FF_V_M1_MASK 5536 11U, // PseudoVLSEG2E32FF_V_M1_TU 5537 11U, // PseudoVLSEG2E32FF_V_M2 5538 11U, // PseudoVLSEG2E32FF_V_M2_MASK 5539 11U, // PseudoVLSEG2E32FF_V_M2_TU 5540 11U, // PseudoVLSEG2E32FF_V_M4 5541 11U, // PseudoVLSEG2E32FF_V_M4_MASK 5542 11U, // PseudoVLSEG2E32FF_V_M4_TU 5543 11U, // PseudoVLSEG2E32FF_V_MF2 5544 11U, // PseudoVLSEG2E32FF_V_MF2_MASK 5545 11U, // PseudoVLSEG2E32FF_V_MF2_TU 5546 11U, // PseudoVLSEG2E32_V_M1 5547 11U, // PseudoVLSEG2E32_V_M1_MASK 5548 11U, // PseudoVLSEG2E32_V_M1_TU 5549 11U, // PseudoVLSEG2E32_V_M2 5550 11U, // PseudoVLSEG2E32_V_M2_MASK 5551 11U, // PseudoVLSEG2E32_V_M2_TU 5552 11U, // PseudoVLSEG2E32_V_M4 5553 11U, // PseudoVLSEG2E32_V_M4_MASK 5554 11U, // PseudoVLSEG2E32_V_M4_TU 5555 11U, // PseudoVLSEG2E32_V_MF2 5556 11U, // PseudoVLSEG2E32_V_MF2_MASK 5557 11U, // PseudoVLSEG2E32_V_MF2_TU 5558 11U, // PseudoVLSEG2E64FF_V_M1 5559 11U, // PseudoVLSEG2E64FF_V_M1_MASK 5560 11U, // PseudoVLSEG2E64FF_V_M1_TU 5561 11U, // PseudoVLSEG2E64FF_V_M2 5562 11U, // PseudoVLSEG2E64FF_V_M2_MASK 5563 11U, // PseudoVLSEG2E64FF_V_M2_TU 5564 11U, // PseudoVLSEG2E64FF_V_M4 5565 11U, // PseudoVLSEG2E64FF_V_M4_MASK 5566 11U, // PseudoVLSEG2E64FF_V_M4_TU 5567 11U, // PseudoVLSEG2E64_V_M1 5568 11U, // PseudoVLSEG2E64_V_M1_MASK 5569 11U, // PseudoVLSEG2E64_V_M1_TU 5570 11U, // PseudoVLSEG2E64_V_M2 5571 11U, // PseudoVLSEG2E64_V_M2_MASK 5572 11U, // PseudoVLSEG2E64_V_M2_TU 5573 11U, // PseudoVLSEG2E64_V_M4 5574 11U, // PseudoVLSEG2E64_V_M4_MASK 5575 11U, // PseudoVLSEG2E64_V_M4_TU 5576 11U, // PseudoVLSEG2E8FF_V_M1 5577 11U, // PseudoVLSEG2E8FF_V_M1_MASK 5578 11U, // PseudoVLSEG2E8FF_V_M1_TU 5579 11U, // PseudoVLSEG2E8FF_V_M2 5580 11U, // PseudoVLSEG2E8FF_V_M2_MASK 5581 11U, // PseudoVLSEG2E8FF_V_M2_TU 5582 11U, // PseudoVLSEG2E8FF_V_M4 5583 11U, // PseudoVLSEG2E8FF_V_M4_MASK 5584 11U, // PseudoVLSEG2E8FF_V_M4_TU 5585 11U, // PseudoVLSEG2E8FF_V_MF2 5586 11U, // PseudoVLSEG2E8FF_V_MF2_MASK 5587 11U, // PseudoVLSEG2E8FF_V_MF2_TU 5588 11U, // PseudoVLSEG2E8FF_V_MF4 5589 11U, // PseudoVLSEG2E8FF_V_MF4_MASK 5590 11U, // PseudoVLSEG2E8FF_V_MF4_TU 5591 11U, // PseudoVLSEG2E8FF_V_MF8 5592 11U, // PseudoVLSEG2E8FF_V_MF8_MASK 5593 11U, // PseudoVLSEG2E8FF_V_MF8_TU 5594 11U, // PseudoVLSEG2E8_V_M1 5595 11U, // PseudoVLSEG2E8_V_M1_MASK 5596 11U, // PseudoVLSEG2E8_V_M1_TU 5597 11U, // PseudoVLSEG2E8_V_M2 5598 11U, // PseudoVLSEG2E8_V_M2_MASK 5599 11U, // PseudoVLSEG2E8_V_M2_TU 5600 11U, // PseudoVLSEG2E8_V_M4 5601 11U, // PseudoVLSEG2E8_V_M4_MASK 5602 11U, // PseudoVLSEG2E8_V_M4_TU 5603 11U, // PseudoVLSEG2E8_V_MF2 5604 11U, // PseudoVLSEG2E8_V_MF2_MASK 5605 11U, // PseudoVLSEG2E8_V_MF2_TU 5606 11U, // PseudoVLSEG2E8_V_MF4 5607 11U, // PseudoVLSEG2E8_V_MF4_MASK 5608 11U, // PseudoVLSEG2E8_V_MF4_TU 5609 11U, // PseudoVLSEG2E8_V_MF8 5610 11U, // PseudoVLSEG2E8_V_MF8_MASK 5611 11U, // PseudoVLSEG2E8_V_MF8_TU 5612 11U, // PseudoVLSEG3E16FF_V_M1 5613 11U, // PseudoVLSEG3E16FF_V_M1_MASK 5614 11U, // PseudoVLSEG3E16FF_V_M1_TU 5615 11U, // PseudoVLSEG3E16FF_V_M2 5616 11U, // PseudoVLSEG3E16FF_V_M2_MASK 5617 11U, // PseudoVLSEG3E16FF_V_M2_TU 5618 11U, // PseudoVLSEG3E16FF_V_MF2 5619 11U, // PseudoVLSEG3E16FF_V_MF2_MASK 5620 11U, // PseudoVLSEG3E16FF_V_MF2_TU 5621 11U, // PseudoVLSEG3E16FF_V_MF4 5622 11U, // PseudoVLSEG3E16FF_V_MF4_MASK 5623 11U, // PseudoVLSEG3E16FF_V_MF4_TU 5624 11U, // PseudoVLSEG3E16_V_M1 5625 11U, // PseudoVLSEG3E16_V_M1_MASK 5626 11U, // PseudoVLSEG3E16_V_M1_TU 5627 11U, // PseudoVLSEG3E16_V_M2 5628 11U, // PseudoVLSEG3E16_V_M2_MASK 5629 11U, // PseudoVLSEG3E16_V_M2_TU 5630 11U, // PseudoVLSEG3E16_V_MF2 5631 11U, // PseudoVLSEG3E16_V_MF2_MASK 5632 11U, // PseudoVLSEG3E16_V_MF2_TU 5633 11U, // PseudoVLSEG3E16_V_MF4 5634 11U, // PseudoVLSEG3E16_V_MF4_MASK 5635 11U, // PseudoVLSEG3E16_V_MF4_TU 5636 11U, // PseudoVLSEG3E32FF_V_M1 5637 11U, // PseudoVLSEG3E32FF_V_M1_MASK 5638 11U, // PseudoVLSEG3E32FF_V_M1_TU 5639 11U, // PseudoVLSEG3E32FF_V_M2 5640 11U, // PseudoVLSEG3E32FF_V_M2_MASK 5641 11U, // PseudoVLSEG3E32FF_V_M2_TU 5642 11U, // PseudoVLSEG3E32FF_V_MF2 5643 11U, // PseudoVLSEG3E32FF_V_MF2_MASK 5644 11U, // PseudoVLSEG3E32FF_V_MF2_TU 5645 11U, // PseudoVLSEG3E32_V_M1 5646 11U, // PseudoVLSEG3E32_V_M1_MASK 5647 11U, // PseudoVLSEG3E32_V_M1_TU 5648 11U, // PseudoVLSEG3E32_V_M2 5649 11U, // PseudoVLSEG3E32_V_M2_MASK 5650 11U, // PseudoVLSEG3E32_V_M2_TU 5651 11U, // PseudoVLSEG3E32_V_MF2 5652 11U, // PseudoVLSEG3E32_V_MF2_MASK 5653 11U, // PseudoVLSEG3E32_V_MF2_TU 5654 11U, // PseudoVLSEG3E64FF_V_M1 5655 11U, // PseudoVLSEG3E64FF_V_M1_MASK 5656 11U, // PseudoVLSEG3E64FF_V_M1_TU 5657 11U, // PseudoVLSEG3E64FF_V_M2 5658 11U, // PseudoVLSEG3E64FF_V_M2_MASK 5659 11U, // PseudoVLSEG3E64FF_V_M2_TU 5660 11U, // PseudoVLSEG3E64_V_M1 5661 11U, // PseudoVLSEG3E64_V_M1_MASK 5662 11U, // PseudoVLSEG3E64_V_M1_TU 5663 11U, // PseudoVLSEG3E64_V_M2 5664 11U, // PseudoVLSEG3E64_V_M2_MASK 5665 11U, // PseudoVLSEG3E64_V_M2_TU 5666 11U, // PseudoVLSEG3E8FF_V_M1 5667 11U, // PseudoVLSEG3E8FF_V_M1_MASK 5668 11U, // PseudoVLSEG3E8FF_V_M1_TU 5669 11U, // PseudoVLSEG3E8FF_V_M2 5670 11U, // PseudoVLSEG3E8FF_V_M2_MASK 5671 11U, // PseudoVLSEG3E8FF_V_M2_TU 5672 11U, // PseudoVLSEG3E8FF_V_MF2 5673 11U, // PseudoVLSEG3E8FF_V_MF2_MASK 5674 11U, // PseudoVLSEG3E8FF_V_MF2_TU 5675 11U, // PseudoVLSEG3E8FF_V_MF4 5676 11U, // PseudoVLSEG3E8FF_V_MF4_MASK 5677 11U, // PseudoVLSEG3E8FF_V_MF4_TU 5678 11U, // PseudoVLSEG3E8FF_V_MF8 5679 11U, // PseudoVLSEG3E8FF_V_MF8_MASK 5680 11U, // PseudoVLSEG3E8FF_V_MF8_TU 5681 11U, // PseudoVLSEG3E8_V_M1 5682 11U, // PseudoVLSEG3E8_V_M1_MASK 5683 11U, // PseudoVLSEG3E8_V_M1_TU 5684 11U, // PseudoVLSEG3E8_V_M2 5685 11U, // PseudoVLSEG3E8_V_M2_MASK 5686 11U, // PseudoVLSEG3E8_V_M2_TU 5687 11U, // PseudoVLSEG3E8_V_MF2 5688 11U, // PseudoVLSEG3E8_V_MF2_MASK 5689 11U, // PseudoVLSEG3E8_V_MF2_TU 5690 11U, // PseudoVLSEG3E8_V_MF4 5691 11U, // PseudoVLSEG3E8_V_MF4_MASK 5692 11U, // PseudoVLSEG3E8_V_MF4_TU 5693 11U, // PseudoVLSEG3E8_V_MF8 5694 11U, // PseudoVLSEG3E8_V_MF8_MASK 5695 11U, // PseudoVLSEG3E8_V_MF8_TU 5696 11U, // PseudoVLSEG4E16FF_V_M1 5697 11U, // PseudoVLSEG4E16FF_V_M1_MASK 5698 11U, // PseudoVLSEG4E16FF_V_M1_TU 5699 11U, // PseudoVLSEG4E16FF_V_M2 5700 11U, // PseudoVLSEG4E16FF_V_M2_MASK 5701 11U, // PseudoVLSEG4E16FF_V_M2_TU 5702 11U, // PseudoVLSEG4E16FF_V_MF2 5703 11U, // PseudoVLSEG4E16FF_V_MF2_MASK 5704 11U, // PseudoVLSEG4E16FF_V_MF2_TU 5705 11U, // PseudoVLSEG4E16FF_V_MF4 5706 11U, // PseudoVLSEG4E16FF_V_MF4_MASK 5707 11U, // PseudoVLSEG4E16FF_V_MF4_TU 5708 11U, // PseudoVLSEG4E16_V_M1 5709 11U, // PseudoVLSEG4E16_V_M1_MASK 5710 11U, // PseudoVLSEG4E16_V_M1_TU 5711 11U, // PseudoVLSEG4E16_V_M2 5712 11U, // PseudoVLSEG4E16_V_M2_MASK 5713 11U, // PseudoVLSEG4E16_V_M2_TU 5714 11U, // PseudoVLSEG4E16_V_MF2 5715 11U, // PseudoVLSEG4E16_V_MF2_MASK 5716 11U, // PseudoVLSEG4E16_V_MF2_TU 5717 11U, // PseudoVLSEG4E16_V_MF4 5718 11U, // PseudoVLSEG4E16_V_MF4_MASK 5719 11U, // PseudoVLSEG4E16_V_MF4_TU 5720 11U, // PseudoVLSEG4E32FF_V_M1 5721 11U, // PseudoVLSEG4E32FF_V_M1_MASK 5722 11U, // PseudoVLSEG4E32FF_V_M1_TU 5723 11U, // PseudoVLSEG4E32FF_V_M2 5724 11U, // PseudoVLSEG4E32FF_V_M2_MASK 5725 11U, // PseudoVLSEG4E32FF_V_M2_TU 5726 11U, // PseudoVLSEG4E32FF_V_MF2 5727 11U, // PseudoVLSEG4E32FF_V_MF2_MASK 5728 11U, // PseudoVLSEG4E32FF_V_MF2_TU 5729 11U, // PseudoVLSEG4E32_V_M1 5730 11U, // PseudoVLSEG4E32_V_M1_MASK 5731 11U, // PseudoVLSEG4E32_V_M1_TU 5732 11U, // PseudoVLSEG4E32_V_M2 5733 11U, // PseudoVLSEG4E32_V_M2_MASK 5734 11U, // PseudoVLSEG4E32_V_M2_TU 5735 11U, // PseudoVLSEG4E32_V_MF2 5736 11U, // PseudoVLSEG4E32_V_MF2_MASK 5737 11U, // PseudoVLSEG4E32_V_MF2_TU 5738 11U, // PseudoVLSEG4E64FF_V_M1 5739 11U, // PseudoVLSEG4E64FF_V_M1_MASK 5740 11U, // PseudoVLSEG4E64FF_V_M1_TU 5741 11U, // PseudoVLSEG4E64FF_V_M2 5742 11U, // PseudoVLSEG4E64FF_V_M2_MASK 5743 11U, // PseudoVLSEG4E64FF_V_M2_TU 5744 11U, // PseudoVLSEG4E64_V_M1 5745 11U, // PseudoVLSEG4E64_V_M1_MASK 5746 11U, // PseudoVLSEG4E64_V_M1_TU 5747 11U, // PseudoVLSEG4E64_V_M2 5748 11U, // PseudoVLSEG4E64_V_M2_MASK 5749 11U, // PseudoVLSEG4E64_V_M2_TU 5750 11U, // PseudoVLSEG4E8FF_V_M1 5751 11U, // PseudoVLSEG4E8FF_V_M1_MASK 5752 11U, // PseudoVLSEG4E8FF_V_M1_TU 5753 11U, // PseudoVLSEG4E8FF_V_M2 5754 11U, // PseudoVLSEG4E8FF_V_M2_MASK 5755 11U, // PseudoVLSEG4E8FF_V_M2_TU 5756 11U, // PseudoVLSEG4E8FF_V_MF2 5757 11U, // PseudoVLSEG4E8FF_V_MF2_MASK 5758 11U, // PseudoVLSEG4E8FF_V_MF2_TU 5759 11U, // PseudoVLSEG4E8FF_V_MF4 5760 11U, // PseudoVLSEG4E8FF_V_MF4_MASK 5761 11U, // PseudoVLSEG4E8FF_V_MF4_TU 5762 11U, // PseudoVLSEG4E8FF_V_MF8 5763 11U, // PseudoVLSEG4E8FF_V_MF8_MASK 5764 11U, // PseudoVLSEG4E8FF_V_MF8_TU 5765 11U, // PseudoVLSEG4E8_V_M1 5766 11U, // PseudoVLSEG4E8_V_M1_MASK 5767 11U, // PseudoVLSEG4E8_V_M1_TU 5768 11U, // PseudoVLSEG4E8_V_M2 5769 11U, // PseudoVLSEG4E8_V_M2_MASK 5770 11U, // PseudoVLSEG4E8_V_M2_TU 5771 11U, // PseudoVLSEG4E8_V_MF2 5772 11U, // PseudoVLSEG4E8_V_MF2_MASK 5773 11U, // PseudoVLSEG4E8_V_MF2_TU 5774 11U, // PseudoVLSEG4E8_V_MF4 5775 11U, // PseudoVLSEG4E8_V_MF4_MASK 5776 11U, // PseudoVLSEG4E8_V_MF4_TU 5777 11U, // PseudoVLSEG4E8_V_MF8 5778 11U, // PseudoVLSEG4E8_V_MF8_MASK 5779 11U, // PseudoVLSEG4E8_V_MF8_TU 5780 11U, // PseudoVLSEG5E16FF_V_M1 5781 11U, // PseudoVLSEG5E16FF_V_M1_MASK 5782 11U, // PseudoVLSEG5E16FF_V_M1_TU 5783 11U, // PseudoVLSEG5E16FF_V_MF2 5784 11U, // PseudoVLSEG5E16FF_V_MF2_MASK 5785 11U, // PseudoVLSEG5E16FF_V_MF2_TU 5786 11U, // PseudoVLSEG5E16FF_V_MF4 5787 11U, // PseudoVLSEG5E16FF_V_MF4_MASK 5788 11U, // PseudoVLSEG5E16FF_V_MF4_TU 5789 11U, // PseudoVLSEG5E16_V_M1 5790 11U, // PseudoVLSEG5E16_V_M1_MASK 5791 11U, // PseudoVLSEG5E16_V_M1_TU 5792 11U, // PseudoVLSEG5E16_V_MF2 5793 11U, // PseudoVLSEG5E16_V_MF2_MASK 5794 11U, // PseudoVLSEG5E16_V_MF2_TU 5795 11U, // PseudoVLSEG5E16_V_MF4 5796 11U, // PseudoVLSEG5E16_V_MF4_MASK 5797 11U, // PseudoVLSEG5E16_V_MF4_TU 5798 11U, // PseudoVLSEG5E32FF_V_M1 5799 11U, // PseudoVLSEG5E32FF_V_M1_MASK 5800 11U, // PseudoVLSEG5E32FF_V_M1_TU 5801 11U, // PseudoVLSEG5E32FF_V_MF2 5802 11U, // PseudoVLSEG5E32FF_V_MF2_MASK 5803 11U, // PseudoVLSEG5E32FF_V_MF2_TU 5804 11U, // PseudoVLSEG5E32_V_M1 5805 11U, // PseudoVLSEG5E32_V_M1_MASK 5806 11U, // PseudoVLSEG5E32_V_M1_TU 5807 11U, // PseudoVLSEG5E32_V_MF2 5808 11U, // PseudoVLSEG5E32_V_MF2_MASK 5809 11U, // PseudoVLSEG5E32_V_MF2_TU 5810 11U, // PseudoVLSEG5E64FF_V_M1 5811 11U, // PseudoVLSEG5E64FF_V_M1_MASK 5812 11U, // PseudoVLSEG5E64FF_V_M1_TU 5813 11U, // PseudoVLSEG5E64_V_M1 5814 11U, // PseudoVLSEG5E64_V_M1_MASK 5815 11U, // PseudoVLSEG5E64_V_M1_TU 5816 11U, // PseudoVLSEG5E8FF_V_M1 5817 11U, // PseudoVLSEG5E8FF_V_M1_MASK 5818 11U, // PseudoVLSEG5E8FF_V_M1_TU 5819 11U, // PseudoVLSEG5E8FF_V_MF2 5820 11U, // PseudoVLSEG5E8FF_V_MF2_MASK 5821 11U, // PseudoVLSEG5E8FF_V_MF2_TU 5822 11U, // PseudoVLSEG5E8FF_V_MF4 5823 11U, // PseudoVLSEG5E8FF_V_MF4_MASK 5824 11U, // PseudoVLSEG5E8FF_V_MF4_TU 5825 11U, // PseudoVLSEG5E8FF_V_MF8 5826 11U, // PseudoVLSEG5E8FF_V_MF8_MASK 5827 11U, // PseudoVLSEG5E8FF_V_MF8_TU 5828 11U, // PseudoVLSEG5E8_V_M1 5829 11U, // PseudoVLSEG5E8_V_M1_MASK 5830 11U, // PseudoVLSEG5E8_V_M1_TU 5831 11U, // PseudoVLSEG5E8_V_MF2 5832 11U, // PseudoVLSEG5E8_V_MF2_MASK 5833 11U, // PseudoVLSEG5E8_V_MF2_TU 5834 11U, // PseudoVLSEG5E8_V_MF4 5835 11U, // PseudoVLSEG5E8_V_MF4_MASK 5836 11U, // PseudoVLSEG5E8_V_MF4_TU 5837 11U, // PseudoVLSEG5E8_V_MF8 5838 11U, // PseudoVLSEG5E8_V_MF8_MASK 5839 11U, // PseudoVLSEG5E8_V_MF8_TU 5840 11U, // PseudoVLSEG6E16FF_V_M1 5841 11U, // PseudoVLSEG6E16FF_V_M1_MASK 5842 11U, // PseudoVLSEG6E16FF_V_M1_TU 5843 11U, // PseudoVLSEG6E16FF_V_MF2 5844 11U, // PseudoVLSEG6E16FF_V_MF2_MASK 5845 11U, // PseudoVLSEG6E16FF_V_MF2_TU 5846 11U, // PseudoVLSEG6E16FF_V_MF4 5847 11U, // PseudoVLSEG6E16FF_V_MF4_MASK 5848 11U, // PseudoVLSEG6E16FF_V_MF4_TU 5849 11U, // PseudoVLSEG6E16_V_M1 5850 11U, // PseudoVLSEG6E16_V_M1_MASK 5851 11U, // PseudoVLSEG6E16_V_M1_TU 5852 11U, // PseudoVLSEG6E16_V_MF2 5853 11U, // PseudoVLSEG6E16_V_MF2_MASK 5854 11U, // PseudoVLSEG6E16_V_MF2_TU 5855 11U, // PseudoVLSEG6E16_V_MF4 5856 11U, // PseudoVLSEG6E16_V_MF4_MASK 5857 11U, // PseudoVLSEG6E16_V_MF4_TU 5858 11U, // PseudoVLSEG6E32FF_V_M1 5859 11U, // PseudoVLSEG6E32FF_V_M1_MASK 5860 11U, // PseudoVLSEG6E32FF_V_M1_TU 5861 11U, // PseudoVLSEG6E32FF_V_MF2 5862 11U, // PseudoVLSEG6E32FF_V_MF2_MASK 5863 11U, // PseudoVLSEG6E32FF_V_MF2_TU 5864 11U, // PseudoVLSEG6E32_V_M1 5865 11U, // PseudoVLSEG6E32_V_M1_MASK 5866 11U, // PseudoVLSEG6E32_V_M1_TU 5867 11U, // PseudoVLSEG6E32_V_MF2 5868 11U, // PseudoVLSEG6E32_V_MF2_MASK 5869 11U, // PseudoVLSEG6E32_V_MF2_TU 5870 11U, // PseudoVLSEG6E64FF_V_M1 5871 11U, // PseudoVLSEG6E64FF_V_M1_MASK 5872 11U, // PseudoVLSEG6E64FF_V_M1_TU 5873 11U, // PseudoVLSEG6E64_V_M1 5874 11U, // PseudoVLSEG6E64_V_M1_MASK 5875 11U, // PseudoVLSEG6E64_V_M1_TU 5876 11U, // PseudoVLSEG6E8FF_V_M1 5877 11U, // PseudoVLSEG6E8FF_V_M1_MASK 5878 11U, // PseudoVLSEG6E8FF_V_M1_TU 5879 11U, // PseudoVLSEG6E8FF_V_MF2 5880 11U, // PseudoVLSEG6E8FF_V_MF2_MASK 5881 11U, // PseudoVLSEG6E8FF_V_MF2_TU 5882 11U, // PseudoVLSEG6E8FF_V_MF4 5883 11U, // PseudoVLSEG6E8FF_V_MF4_MASK 5884 11U, // PseudoVLSEG6E8FF_V_MF4_TU 5885 11U, // PseudoVLSEG6E8FF_V_MF8 5886 11U, // PseudoVLSEG6E8FF_V_MF8_MASK 5887 11U, // PseudoVLSEG6E8FF_V_MF8_TU 5888 11U, // PseudoVLSEG6E8_V_M1 5889 11U, // PseudoVLSEG6E8_V_M1_MASK 5890 11U, // PseudoVLSEG6E8_V_M1_TU 5891 11U, // PseudoVLSEG6E8_V_MF2 5892 11U, // PseudoVLSEG6E8_V_MF2_MASK 5893 11U, // PseudoVLSEG6E8_V_MF2_TU 5894 11U, // PseudoVLSEG6E8_V_MF4 5895 11U, // PseudoVLSEG6E8_V_MF4_MASK 5896 11U, // PseudoVLSEG6E8_V_MF4_TU 5897 11U, // PseudoVLSEG6E8_V_MF8 5898 11U, // PseudoVLSEG6E8_V_MF8_MASK 5899 11U, // PseudoVLSEG6E8_V_MF8_TU 5900 11U, // PseudoVLSEG7E16FF_V_M1 5901 11U, // PseudoVLSEG7E16FF_V_M1_MASK 5902 11U, // PseudoVLSEG7E16FF_V_M1_TU 5903 11U, // PseudoVLSEG7E16FF_V_MF2 5904 11U, // PseudoVLSEG7E16FF_V_MF2_MASK 5905 11U, // PseudoVLSEG7E16FF_V_MF2_TU 5906 11U, // PseudoVLSEG7E16FF_V_MF4 5907 11U, // PseudoVLSEG7E16FF_V_MF4_MASK 5908 11U, // PseudoVLSEG7E16FF_V_MF4_TU 5909 11U, // PseudoVLSEG7E16_V_M1 5910 11U, // PseudoVLSEG7E16_V_M1_MASK 5911 11U, // PseudoVLSEG7E16_V_M1_TU 5912 11U, // PseudoVLSEG7E16_V_MF2 5913 11U, // PseudoVLSEG7E16_V_MF2_MASK 5914 11U, // PseudoVLSEG7E16_V_MF2_TU 5915 11U, // PseudoVLSEG7E16_V_MF4 5916 11U, // PseudoVLSEG7E16_V_MF4_MASK 5917 11U, // PseudoVLSEG7E16_V_MF4_TU 5918 11U, // PseudoVLSEG7E32FF_V_M1 5919 11U, // PseudoVLSEG7E32FF_V_M1_MASK 5920 11U, // PseudoVLSEG7E32FF_V_M1_TU 5921 11U, // PseudoVLSEG7E32FF_V_MF2 5922 11U, // PseudoVLSEG7E32FF_V_MF2_MASK 5923 11U, // PseudoVLSEG7E32FF_V_MF2_TU 5924 11U, // PseudoVLSEG7E32_V_M1 5925 11U, // PseudoVLSEG7E32_V_M1_MASK 5926 11U, // PseudoVLSEG7E32_V_M1_TU 5927 11U, // PseudoVLSEG7E32_V_MF2 5928 11U, // PseudoVLSEG7E32_V_MF2_MASK 5929 11U, // PseudoVLSEG7E32_V_MF2_TU 5930 11U, // PseudoVLSEG7E64FF_V_M1 5931 11U, // PseudoVLSEG7E64FF_V_M1_MASK 5932 11U, // PseudoVLSEG7E64FF_V_M1_TU 5933 11U, // PseudoVLSEG7E64_V_M1 5934 11U, // PseudoVLSEG7E64_V_M1_MASK 5935 11U, // PseudoVLSEG7E64_V_M1_TU 5936 11U, // PseudoVLSEG7E8FF_V_M1 5937 11U, // PseudoVLSEG7E8FF_V_M1_MASK 5938 11U, // PseudoVLSEG7E8FF_V_M1_TU 5939 11U, // PseudoVLSEG7E8FF_V_MF2 5940 11U, // PseudoVLSEG7E8FF_V_MF2_MASK 5941 11U, // PseudoVLSEG7E8FF_V_MF2_TU 5942 11U, // PseudoVLSEG7E8FF_V_MF4 5943 11U, // PseudoVLSEG7E8FF_V_MF4_MASK 5944 11U, // PseudoVLSEG7E8FF_V_MF4_TU 5945 11U, // PseudoVLSEG7E8FF_V_MF8 5946 11U, // PseudoVLSEG7E8FF_V_MF8_MASK 5947 11U, // PseudoVLSEG7E8FF_V_MF8_TU 5948 11U, // PseudoVLSEG7E8_V_M1 5949 11U, // PseudoVLSEG7E8_V_M1_MASK 5950 11U, // PseudoVLSEG7E8_V_M1_TU 5951 11U, // PseudoVLSEG7E8_V_MF2 5952 11U, // PseudoVLSEG7E8_V_MF2_MASK 5953 11U, // PseudoVLSEG7E8_V_MF2_TU 5954 11U, // PseudoVLSEG7E8_V_MF4 5955 11U, // PseudoVLSEG7E8_V_MF4_MASK 5956 11U, // PseudoVLSEG7E8_V_MF4_TU 5957 11U, // PseudoVLSEG7E8_V_MF8 5958 11U, // PseudoVLSEG7E8_V_MF8_MASK 5959 11U, // PseudoVLSEG7E8_V_MF8_TU 5960 11U, // PseudoVLSEG8E16FF_V_M1 5961 11U, // PseudoVLSEG8E16FF_V_M1_MASK 5962 11U, // PseudoVLSEG8E16FF_V_M1_TU 5963 11U, // PseudoVLSEG8E16FF_V_MF2 5964 11U, // PseudoVLSEG8E16FF_V_MF2_MASK 5965 11U, // PseudoVLSEG8E16FF_V_MF2_TU 5966 11U, // PseudoVLSEG8E16FF_V_MF4 5967 11U, // PseudoVLSEG8E16FF_V_MF4_MASK 5968 11U, // PseudoVLSEG8E16FF_V_MF4_TU 5969 11U, // PseudoVLSEG8E16_V_M1 5970 11U, // PseudoVLSEG8E16_V_M1_MASK 5971 11U, // PseudoVLSEG8E16_V_M1_TU 5972 11U, // PseudoVLSEG8E16_V_MF2 5973 11U, // PseudoVLSEG8E16_V_MF2_MASK 5974 11U, // PseudoVLSEG8E16_V_MF2_TU 5975 11U, // PseudoVLSEG8E16_V_MF4 5976 11U, // PseudoVLSEG8E16_V_MF4_MASK 5977 11U, // PseudoVLSEG8E16_V_MF4_TU 5978 11U, // PseudoVLSEG8E32FF_V_M1 5979 11U, // PseudoVLSEG8E32FF_V_M1_MASK 5980 11U, // PseudoVLSEG8E32FF_V_M1_TU 5981 11U, // PseudoVLSEG8E32FF_V_MF2 5982 11U, // PseudoVLSEG8E32FF_V_MF2_MASK 5983 11U, // PseudoVLSEG8E32FF_V_MF2_TU 5984 11U, // PseudoVLSEG8E32_V_M1 5985 11U, // PseudoVLSEG8E32_V_M1_MASK 5986 11U, // PseudoVLSEG8E32_V_M1_TU 5987 11U, // PseudoVLSEG8E32_V_MF2 5988 11U, // PseudoVLSEG8E32_V_MF2_MASK 5989 11U, // PseudoVLSEG8E32_V_MF2_TU 5990 11U, // PseudoVLSEG8E64FF_V_M1 5991 11U, // PseudoVLSEG8E64FF_V_M1_MASK 5992 11U, // PseudoVLSEG8E64FF_V_M1_TU 5993 11U, // PseudoVLSEG8E64_V_M1 5994 11U, // PseudoVLSEG8E64_V_M1_MASK 5995 11U, // PseudoVLSEG8E64_V_M1_TU 5996 11U, // PseudoVLSEG8E8FF_V_M1 5997 11U, // PseudoVLSEG8E8FF_V_M1_MASK 5998 11U, // PseudoVLSEG8E8FF_V_M1_TU 5999 11U, // PseudoVLSEG8E8FF_V_MF2 6000 11U, // PseudoVLSEG8E8FF_V_MF2_MASK 6001 11U, // PseudoVLSEG8E8FF_V_MF2_TU 6002 11U, // PseudoVLSEG8E8FF_V_MF4 6003 11U, // PseudoVLSEG8E8FF_V_MF4_MASK 6004 11U, // PseudoVLSEG8E8FF_V_MF4_TU 6005 11U, // PseudoVLSEG8E8FF_V_MF8 6006 11U, // PseudoVLSEG8E8FF_V_MF8_MASK 6007 11U, // PseudoVLSEG8E8FF_V_MF8_TU 6008 11U, // PseudoVLSEG8E8_V_M1 6009 11U, // PseudoVLSEG8E8_V_M1_MASK 6010 11U, // PseudoVLSEG8E8_V_M1_TU 6011 11U, // PseudoVLSEG8E8_V_MF2 6012 11U, // PseudoVLSEG8E8_V_MF2_MASK 6013 11U, // PseudoVLSEG8E8_V_MF2_TU 6014 11U, // PseudoVLSEG8E8_V_MF4 6015 11U, // PseudoVLSEG8E8_V_MF4_MASK 6016 11U, // PseudoVLSEG8E8_V_MF4_TU 6017 11U, // PseudoVLSEG8E8_V_MF8 6018 11U, // PseudoVLSEG8E8_V_MF8_MASK 6019 11U, // PseudoVLSEG8E8_V_MF8_TU 6020 11U, // PseudoVLSSEG2E16_V_M1 6021 11U, // PseudoVLSSEG2E16_V_M1_MASK 6022 11U, // PseudoVLSSEG2E16_V_M1_TU 6023 11U, // PseudoVLSSEG2E16_V_M2 6024 11U, // PseudoVLSSEG2E16_V_M2_MASK 6025 11U, // PseudoVLSSEG2E16_V_M2_TU 6026 11U, // PseudoVLSSEG2E16_V_M4 6027 11U, // PseudoVLSSEG2E16_V_M4_MASK 6028 11U, // PseudoVLSSEG2E16_V_M4_TU 6029 11U, // PseudoVLSSEG2E16_V_MF2 6030 11U, // PseudoVLSSEG2E16_V_MF2_MASK 6031 11U, // PseudoVLSSEG2E16_V_MF2_TU 6032 11U, // PseudoVLSSEG2E16_V_MF4 6033 11U, // PseudoVLSSEG2E16_V_MF4_MASK 6034 11U, // PseudoVLSSEG2E16_V_MF4_TU 6035 11U, // PseudoVLSSEG2E32_V_M1 6036 11U, // PseudoVLSSEG2E32_V_M1_MASK 6037 11U, // PseudoVLSSEG2E32_V_M1_TU 6038 11U, // PseudoVLSSEG2E32_V_M2 6039 11U, // PseudoVLSSEG2E32_V_M2_MASK 6040 11U, // PseudoVLSSEG2E32_V_M2_TU 6041 11U, // PseudoVLSSEG2E32_V_M4 6042 11U, // PseudoVLSSEG2E32_V_M4_MASK 6043 11U, // PseudoVLSSEG2E32_V_M4_TU 6044 11U, // PseudoVLSSEG2E32_V_MF2 6045 11U, // PseudoVLSSEG2E32_V_MF2_MASK 6046 11U, // PseudoVLSSEG2E32_V_MF2_TU 6047 11U, // PseudoVLSSEG2E64_V_M1 6048 11U, // PseudoVLSSEG2E64_V_M1_MASK 6049 11U, // PseudoVLSSEG2E64_V_M1_TU 6050 11U, // PseudoVLSSEG2E64_V_M2 6051 11U, // PseudoVLSSEG2E64_V_M2_MASK 6052 11U, // PseudoVLSSEG2E64_V_M2_TU 6053 11U, // PseudoVLSSEG2E64_V_M4 6054 11U, // PseudoVLSSEG2E64_V_M4_MASK 6055 11U, // PseudoVLSSEG2E64_V_M4_TU 6056 11U, // PseudoVLSSEG2E8_V_M1 6057 11U, // PseudoVLSSEG2E8_V_M1_MASK 6058 11U, // PseudoVLSSEG2E8_V_M1_TU 6059 11U, // PseudoVLSSEG2E8_V_M2 6060 11U, // PseudoVLSSEG2E8_V_M2_MASK 6061 11U, // PseudoVLSSEG2E8_V_M2_TU 6062 11U, // PseudoVLSSEG2E8_V_M4 6063 11U, // PseudoVLSSEG2E8_V_M4_MASK 6064 11U, // PseudoVLSSEG2E8_V_M4_TU 6065 11U, // PseudoVLSSEG2E8_V_MF2 6066 11U, // PseudoVLSSEG2E8_V_MF2_MASK 6067 11U, // PseudoVLSSEG2E8_V_MF2_TU 6068 11U, // PseudoVLSSEG2E8_V_MF4 6069 11U, // PseudoVLSSEG2E8_V_MF4_MASK 6070 11U, // PseudoVLSSEG2E8_V_MF4_TU 6071 11U, // PseudoVLSSEG2E8_V_MF8 6072 11U, // PseudoVLSSEG2E8_V_MF8_MASK 6073 11U, // PseudoVLSSEG2E8_V_MF8_TU 6074 11U, // PseudoVLSSEG3E16_V_M1 6075 11U, // PseudoVLSSEG3E16_V_M1_MASK 6076 11U, // PseudoVLSSEG3E16_V_M1_TU 6077 11U, // PseudoVLSSEG3E16_V_M2 6078 11U, // PseudoVLSSEG3E16_V_M2_MASK 6079 11U, // PseudoVLSSEG3E16_V_M2_TU 6080 11U, // PseudoVLSSEG3E16_V_MF2 6081 11U, // PseudoVLSSEG3E16_V_MF2_MASK 6082 11U, // PseudoVLSSEG3E16_V_MF2_TU 6083 11U, // PseudoVLSSEG3E16_V_MF4 6084 11U, // PseudoVLSSEG3E16_V_MF4_MASK 6085 11U, // PseudoVLSSEG3E16_V_MF4_TU 6086 11U, // PseudoVLSSEG3E32_V_M1 6087 11U, // PseudoVLSSEG3E32_V_M1_MASK 6088 11U, // PseudoVLSSEG3E32_V_M1_TU 6089 11U, // PseudoVLSSEG3E32_V_M2 6090 11U, // PseudoVLSSEG3E32_V_M2_MASK 6091 11U, // PseudoVLSSEG3E32_V_M2_TU 6092 11U, // PseudoVLSSEG3E32_V_MF2 6093 11U, // PseudoVLSSEG3E32_V_MF2_MASK 6094 11U, // PseudoVLSSEG3E32_V_MF2_TU 6095 11U, // PseudoVLSSEG3E64_V_M1 6096 11U, // PseudoVLSSEG3E64_V_M1_MASK 6097 11U, // PseudoVLSSEG3E64_V_M1_TU 6098 11U, // PseudoVLSSEG3E64_V_M2 6099 11U, // PseudoVLSSEG3E64_V_M2_MASK 6100 11U, // PseudoVLSSEG3E64_V_M2_TU 6101 11U, // PseudoVLSSEG3E8_V_M1 6102 11U, // PseudoVLSSEG3E8_V_M1_MASK 6103 11U, // PseudoVLSSEG3E8_V_M1_TU 6104 11U, // PseudoVLSSEG3E8_V_M2 6105 11U, // PseudoVLSSEG3E8_V_M2_MASK 6106 11U, // PseudoVLSSEG3E8_V_M2_TU 6107 11U, // PseudoVLSSEG3E8_V_MF2 6108 11U, // PseudoVLSSEG3E8_V_MF2_MASK 6109 11U, // PseudoVLSSEG3E8_V_MF2_TU 6110 11U, // PseudoVLSSEG3E8_V_MF4 6111 11U, // PseudoVLSSEG3E8_V_MF4_MASK 6112 11U, // PseudoVLSSEG3E8_V_MF4_TU 6113 11U, // PseudoVLSSEG3E8_V_MF8 6114 11U, // PseudoVLSSEG3E8_V_MF8_MASK 6115 11U, // PseudoVLSSEG3E8_V_MF8_TU 6116 11U, // PseudoVLSSEG4E16_V_M1 6117 11U, // PseudoVLSSEG4E16_V_M1_MASK 6118 11U, // PseudoVLSSEG4E16_V_M1_TU 6119 11U, // PseudoVLSSEG4E16_V_M2 6120 11U, // PseudoVLSSEG4E16_V_M2_MASK 6121 11U, // PseudoVLSSEG4E16_V_M2_TU 6122 11U, // PseudoVLSSEG4E16_V_MF2 6123 11U, // PseudoVLSSEG4E16_V_MF2_MASK 6124 11U, // PseudoVLSSEG4E16_V_MF2_TU 6125 11U, // PseudoVLSSEG4E16_V_MF4 6126 11U, // PseudoVLSSEG4E16_V_MF4_MASK 6127 11U, // PseudoVLSSEG4E16_V_MF4_TU 6128 11U, // PseudoVLSSEG4E32_V_M1 6129 11U, // PseudoVLSSEG4E32_V_M1_MASK 6130 11U, // PseudoVLSSEG4E32_V_M1_TU 6131 11U, // PseudoVLSSEG4E32_V_M2 6132 11U, // PseudoVLSSEG4E32_V_M2_MASK 6133 11U, // PseudoVLSSEG4E32_V_M2_TU 6134 11U, // PseudoVLSSEG4E32_V_MF2 6135 11U, // PseudoVLSSEG4E32_V_MF2_MASK 6136 11U, // PseudoVLSSEG4E32_V_MF2_TU 6137 11U, // PseudoVLSSEG4E64_V_M1 6138 11U, // PseudoVLSSEG4E64_V_M1_MASK 6139 11U, // PseudoVLSSEG4E64_V_M1_TU 6140 11U, // PseudoVLSSEG4E64_V_M2 6141 11U, // PseudoVLSSEG4E64_V_M2_MASK 6142 11U, // PseudoVLSSEG4E64_V_M2_TU 6143 11U, // PseudoVLSSEG4E8_V_M1 6144 11U, // PseudoVLSSEG4E8_V_M1_MASK 6145 11U, // PseudoVLSSEG4E8_V_M1_TU 6146 11U, // PseudoVLSSEG4E8_V_M2 6147 11U, // PseudoVLSSEG4E8_V_M2_MASK 6148 11U, // PseudoVLSSEG4E8_V_M2_TU 6149 11U, // PseudoVLSSEG4E8_V_MF2 6150 11U, // PseudoVLSSEG4E8_V_MF2_MASK 6151 11U, // PseudoVLSSEG4E8_V_MF2_TU 6152 11U, // PseudoVLSSEG4E8_V_MF4 6153 11U, // PseudoVLSSEG4E8_V_MF4_MASK 6154 11U, // PseudoVLSSEG4E8_V_MF4_TU 6155 11U, // PseudoVLSSEG4E8_V_MF8 6156 11U, // PseudoVLSSEG4E8_V_MF8_MASK 6157 11U, // PseudoVLSSEG4E8_V_MF8_TU 6158 11U, // PseudoVLSSEG5E16_V_M1 6159 11U, // PseudoVLSSEG5E16_V_M1_MASK 6160 11U, // PseudoVLSSEG5E16_V_M1_TU 6161 11U, // PseudoVLSSEG5E16_V_MF2 6162 11U, // PseudoVLSSEG5E16_V_MF2_MASK 6163 11U, // PseudoVLSSEG5E16_V_MF2_TU 6164 11U, // PseudoVLSSEG5E16_V_MF4 6165 11U, // PseudoVLSSEG5E16_V_MF4_MASK 6166 11U, // PseudoVLSSEG5E16_V_MF4_TU 6167 11U, // PseudoVLSSEG5E32_V_M1 6168 11U, // PseudoVLSSEG5E32_V_M1_MASK 6169 11U, // PseudoVLSSEG5E32_V_M1_TU 6170 11U, // PseudoVLSSEG5E32_V_MF2 6171 11U, // PseudoVLSSEG5E32_V_MF2_MASK 6172 11U, // PseudoVLSSEG5E32_V_MF2_TU 6173 11U, // PseudoVLSSEG5E64_V_M1 6174 11U, // PseudoVLSSEG5E64_V_M1_MASK 6175 11U, // PseudoVLSSEG5E64_V_M1_TU 6176 11U, // PseudoVLSSEG5E8_V_M1 6177 11U, // PseudoVLSSEG5E8_V_M1_MASK 6178 11U, // PseudoVLSSEG5E8_V_M1_TU 6179 11U, // PseudoVLSSEG5E8_V_MF2 6180 11U, // PseudoVLSSEG5E8_V_MF2_MASK 6181 11U, // PseudoVLSSEG5E8_V_MF2_TU 6182 11U, // PseudoVLSSEG5E8_V_MF4 6183 11U, // PseudoVLSSEG5E8_V_MF4_MASK 6184 11U, // PseudoVLSSEG5E8_V_MF4_TU 6185 11U, // PseudoVLSSEG5E8_V_MF8 6186 11U, // PseudoVLSSEG5E8_V_MF8_MASK 6187 11U, // PseudoVLSSEG5E8_V_MF8_TU 6188 11U, // PseudoVLSSEG6E16_V_M1 6189 11U, // PseudoVLSSEG6E16_V_M1_MASK 6190 11U, // PseudoVLSSEG6E16_V_M1_TU 6191 11U, // PseudoVLSSEG6E16_V_MF2 6192 11U, // PseudoVLSSEG6E16_V_MF2_MASK 6193 11U, // PseudoVLSSEG6E16_V_MF2_TU 6194 11U, // PseudoVLSSEG6E16_V_MF4 6195 11U, // PseudoVLSSEG6E16_V_MF4_MASK 6196 11U, // PseudoVLSSEG6E16_V_MF4_TU 6197 11U, // PseudoVLSSEG6E32_V_M1 6198 11U, // PseudoVLSSEG6E32_V_M1_MASK 6199 11U, // PseudoVLSSEG6E32_V_M1_TU 6200 11U, // PseudoVLSSEG6E32_V_MF2 6201 11U, // PseudoVLSSEG6E32_V_MF2_MASK 6202 11U, // PseudoVLSSEG6E32_V_MF2_TU 6203 11U, // PseudoVLSSEG6E64_V_M1 6204 11U, // PseudoVLSSEG6E64_V_M1_MASK 6205 11U, // PseudoVLSSEG6E64_V_M1_TU 6206 11U, // PseudoVLSSEG6E8_V_M1 6207 11U, // PseudoVLSSEG6E8_V_M1_MASK 6208 11U, // PseudoVLSSEG6E8_V_M1_TU 6209 11U, // PseudoVLSSEG6E8_V_MF2 6210 11U, // PseudoVLSSEG6E8_V_MF2_MASK 6211 11U, // PseudoVLSSEG6E8_V_MF2_TU 6212 11U, // PseudoVLSSEG6E8_V_MF4 6213 11U, // PseudoVLSSEG6E8_V_MF4_MASK 6214 11U, // PseudoVLSSEG6E8_V_MF4_TU 6215 11U, // PseudoVLSSEG6E8_V_MF8 6216 11U, // PseudoVLSSEG6E8_V_MF8_MASK 6217 11U, // PseudoVLSSEG6E8_V_MF8_TU 6218 11U, // PseudoVLSSEG7E16_V_M1 6219 11U, // PseudoVLSSEG7E16_V_M1_MASK 6220 11U, // PseudoVLSSEG7E16_V_M1_TU 6221 11U, // PseudoVLSSEG7E16_V_MF2 6222 11U, // PseudoVLSSEG7E16_V_MF2_MASK 6223 11U, // PseudoVLSSEG7E16_V_MF2_TU 6224 11U, // PseudoVLSSEG7E16_V_MF4 6225 11U, // PseudoVLSSEG7E16_V_MF4_MASK 6226 11U, // PseudoVLSSEG7E16_V_MF4_TU 6227 11U, // PseudoVLSSEG7E32_V_M1 6228 11U, // PseudoVLSSEG7E32_V_M1_MASK 6229 11U, // PseudoVLSSEG7E32_V_M1_TU 6230 11U, // PseudoVLSSEG7E32_V_MF2 6231 11U, // PseudoVLSSEG7E32_V_MF2_MASK 6232 11U, // PseudoVLSSEG7E32_V_MF2_TU 6233 11U, // PseudoVLSSEG7E64_V_M1 6234 11U, // PseudoVLSSEG7E64_V_M1_MASK 6235 11U, // PseudoVLSSEG7E64_V_M1_TU 6236 11U, // PseudoVLSSEG7E8_V_M1 6237 11U, // PseudoVLSSEG7E8_V_M1_MASK 6238 11U, // PseudoVLSSEG7E8_V_M1_TU 6239 11U, // PseudoVLSSEG7E8_V_MF2 6240 11U, // PseudoVLSSEG7E8_V_MF2_MASK 6241 11U, // PseudoVLSSEG7E8_V_MF2_TU 6242 11U, // PseudoVLSSEG7E8_V_MF4 6243 11U, // PseudoVLSSEG7E8_V_MF4_MASK 6244 11U, // PseudoVLSSEG7E8_V_MF4_TU 6245 11U, // PseudoVLSSEG7E8_V_MF8 6246 11U, // PseudoVLSSEG7E8_V_MF8_MASK 6247 11U, // PseudoVLSSEG7E8_V_MF8_TU 6248 11U, // PseudoVLSSEG8E16_V_M1 6249 11U, // PseudoVLSSEG8E16_V_M1_MASK 6250 11U, // PseudoVLSSEG8E16_V_M1_TU 6251 11U, // PseudoVLSSEG8E16_V_MF2 6252 11U, // PseudoVLSSEG8E16_V_MF2_MASK 6253 11U, // PseudoVLSSEG8E16_V_MF2_TU 6254 11U, // PseudoVLSSEG8E16_V_MF4 6255 11U, // PseudoVLSSEG8E16_V_MF4_MASK 6256 11U, // PseudoVLSSEG8E16_V_MF4_TU 6257 11U, // PseudoVLSSEG8E32_V_M1 6258 11U, // PseudoVLSSEG8E32_V_M1_MASK 6259 11U, // PseudoVLSSEG8E32_V_M1_TU 6260 11U, // PseudoVLSSEG8E32_V_MF2 6261 11U, // PseudoVLSSEG8E32_V_MF2_MASK 6262 11U, // PseudoVLSSEG8E32_V_MF2_TU 6263 11U, // PseudoVLSSEG8E64_V_M1 6264 11U, // PseudoVLSSEG8E64_V_M1_MASK 6265 11U, // PseudoVLSSEG8E64_V_M1_TU 6266 11U, // PseudoVLSSEG8E8_V_M1 6267 11U, // PseudoVLSSEG8E8_V_M1_MASK 6268 11U, // PseudoVLSSEG8E8_V_M1_TU 6269 11U, // PseudoVLSSEG8E8_V_MF2 6270 11U, // PseudoVLSSEG8E8_V_MF2_MASK 6271 11U, // PseudoVLSSEG8E8_V_MF2_TU 6272 11U, // PseudoVLSSEG8E8_V_MF4 6273 11U, // PseudoVLSSEG8E8_V_MF4_MASK 6274 11U, // PseudoVLSSEG8E8_V_MF4_TU 6275 11U, // PseudoVLSSEG8E8_V_MF8 6276 11U, // PseudoVLSSEG8E8_V_MF8_MASK 6277 11U, // PseudoVLSSEG8E8_V_MF8_TU 6278 11U, // PseudoVLUXEI16_V_M1_M1 6279 11U, // PseudoVLUXEI16_V_M1_M1_MASK 6280 11U, // PseudoVLUXEI16_V_M1_M1_TU 6281 11U, // PseudoVLUXEI16_V_M1_M2 6282 11U, // PseudoVLUXEI16_V_M1_M2_MASK 6283 11U, // PseudoVLUXEI16_V_M1_M2_TU 6284 11U, // PseudoVLUXEI16_V_M1_M4 6285 11U, // PseudoVLUXEI16_V_M1_M4_MASK 6286 11U, // PseudoVLUXEI16_V_M1_M4_TU 6287 11U, // PseudoVLUXEI16_V_M1_MF2 6288 11U, // PseudoVLUXEI16_V_M1_MF2_MASK 6289 11U, // PseudoVLUXEI16_V_M1_MF2_TU 6290 11U, // PseudoVLUXEI16_V_M2_M1 6291 11U, // PseudoVLUXEI16_V_M2_M1_MASK 6292 11U, // PseudoVLUXEI16_V_M2_M1_TU 6293 11U, // PseudoVLUXEI16_V_M2_M2 6294 11U, // PseudoVLUXEI16_V_M2_M2_MASK 6295 11U, // PseudoVLUXEI16_V_M2_M2_TU 6296 11U, // PseudoVLUXEI16_V_M2_M4 6297 11U, // PseudoVLUXEI16_V_M2_M4_MASK 6298 11U, // PseudoVLUXEI16_V_M2_M4_TU 6299 11U, // PseudoVLUXEI16_V_M2_M8 6300 11U, // PseudoVLUXEI16_V_M2_M8_MASK 6301 11U, // PseudoVLUXEI16_V_M2_M8_TU 6302 11U, // PseudoVLUXEI16_V_M4_M2 6303 11U, // PseudoVLUXEI16_V_M4_M2_MASK 6304 11U, // PseudoVLUXEI16_V_M4_M2_TU 6305 11U, // PseudoVLUXEI16_V_M4_M4 6306 11U, // PseudoVLUXEI16_V_M4_M4_MASK 6307 11U, // PseudoVLUXEI16_V_M4_M4_TU 6308 11U, // PseudoVLUXEI16_V_M4_M8 6309 11U, // PseudoVLUXEI16_V_M4_M8_MASK 6310 11U, // PseudoVLUXEI16_V_M4_M8_TU 6311 11U, // PseudoVLUXEI16_V_M8_M4 6312 11U, // PseudoVLUXEI16_V_M8_M4_MASK 6313 11U, // PseudoVLUXEI16_V_M8_M4_TU 6314 11U, // PseudoVLUXEI16_V_M8_M8 6315 11U, // PseudoVLUXEI16_V_M8_M8_MASK 6316 11U, // PseudoVLUXEI16_V_M8_M8_TU 6317 11U, // PseudoVLUXEI16_V_MF2_M1 6318 11U, // PseudoVLUXEI16_V_MF2_M1_MASK 6319 11U, // PseudoVLUXEI16_V_MF2_M1_TU 6320 11U, // PseudoVLUXEI16_V_MF2_M2 6321 11U, // PseudoVLUXEI16_V_MF2_M2_MASK 6322 11U, // PseudoVLUXEI16_V_MF2_M2_TU 6323 11U, // PseudoVLUXEI16_V_MF2_MF2 6324 11U, // PseudoVLUXEI16_V_MF2_MF2_MASK 6325 11U, // PseudoVLUXEI16_V_MF2_MF2_TU 6326 11U, // PseudoVLUXEI16_V_MF2_MF4 6327 11U, // PseudoVLUXEI16_V_MF2_MF4_MASK 6328 11U, // PseudoVLUXEI16_V_MF2_MF4_TU 6329 11U, // PseudoVLUXEI16_V_MF4_M1 6330 11U, // PseudoVLUXEI16_V_MF4_M1_MASK 6331 11U, // PseudoVLUXEI16_V_MF4_M1_TU 6332 11U, // PseudoVLUXEI16_V_MF4_MF2 6333 11U, // PseudoVLUXEI16_V_MF4_MF2_MASK 6334 11U, // PseudoVLUXEI16_V_MF4_MF2_TU 6335 11U, // PseudoVLUXEI16_V_MF4_MF4 6336 11U, // PseudoVLUXEI16_V_MF4_MF4_MASK 6337 11U, // PseudoVLUXEI16_V_MF4_MF4_TU 6338 11U, // PseudoVLUXEI16_V_MF4_MF8 6339 11U, // PseudoVLUXEI16_V_MF4_MF8_MASK 6340 11U, // PseudoVLUXEI16_V_MF4_MF8_TU 6341 11U, // PseudoVLUXEI32_V_M1_M1 6342 11U, // PseudoVLUXEI32_V_M1_M1_MASK 6343 11U, // PseudoVLUXEI32_V_M1_M1_TU 6344 11U, // PseudoVLUXEI32_V_M1_M2 6345 11U, // PseudoVLUXEI32_V_M1_M2_MASK 6346 11U, // PseudoVLUXEI32_V_M1_M2_TU 6347 11U, // PseudoVLUXEI32_V_M1_MF2 6348 11U, // PseudoVLUXEI32_V_M1_MF2_MASK 6349 11U, // PseudoVLUXEI32_V_M1_MF2_TU 6350 11U, // PseudoVLUXEI32_V_M1_MF4 6351 11U, // PseudoVLUXEI32_V_M1_MF4_MASK 6352 11U, // PseudoVLUXEI32_V_M1_MF4_TU 6353 11U, // PseudoVLUXEI32_V_M2_M1 6354 11U, // PseudoVLUXEI32_V_M2_M1_MASK 6355 11U, // PseudoVLUXEI32_V_M2_M1_TU 6356 11U, // PseudoVLUXEI32_V_M2_M2 6357 11U, // PseudoVLUXEI32_V_M2_M2_MASK 6358 11U, // PseudoVLUXEI32_V_M2_M2_TU 6359 11U, // PseudoVLUXEI32_V_M2_M4 6360 11U, // PseudoVLUXEI32_V_M2_M4_MASK 6361 11U, // PseudoVLUXEI32_V_M2_M4_TU 6362 11U, // PseudoVLUXEI32_V_M2_MF2 6363 11U, // PseudoVLUXEI32_V_M2_MF2_MASK 6364 11U, // PseudoVLUXEI32_V_M2_MF2_TU 6365 11U, // PseudoVLUXEI32_V_M4_M1 6366 11U, // PseudoVLUXEI32_V_M4_M1_MASK 6367 11U, // PseudoVLUXEI32_V_M4_M1_TU 6368 11U, // PseudoVLUXEI32_V_M4_M2 6369 11U, // PseudoVLUXEI32_V_M4_M2_MASK 6370 11U, // PseudoVLUXEI32_V_M4_M2_TU 6371 11U, // PseudoVLUXEI32_V_M4_M4 6372 11U, // PseudoVLUXEI32_V_M4_M4_MASK 6373 11U, // PseudoVLUXEI32_V_M4_M4_TU 6374 11U, // PseudoVLUXEI32_V_M4_M8 6375 11U, // PseudoVLUXEI32_V_M4_M8_MASK 6376 11U, // PseudoVLUXEI32_V_M4_M8_TU 6377 11U, // PseudoVLUXEI32_V_M8_M2 6378 11U, // PseudoVLUXEI32_V_M8_M2_MASK 6379 11U, // PseudoVLUXEI32_V_M8_M2_TU 6380 11U, // PseudoVLUXEI32_V_M8_M4 6381 11U, // PseudoVLUXEI32_V_M8_M4_MASK 6382 11U, // PseudoVLUXEI32_V_M8_M4_TU 6383 11U, // PseudoVLUXEI32_V_M8_M8 6384 11U, // PseudoVLUXEI32_V_M8_M8_MASK 6385 11U, // PseudoVLUXEI32_V_M8_M8_TU 6386 11U, // PseudoVLUXEI32_V_MF2_M1 6387 11U, // PseudoVLUXEI32_V_MF2_M1_MASK 6388 11U, // PseudoVLUXEI32_V_MF2_M1_TU 6389 11U, // PseudoVLUXEI32_V_MF2_MF2 6390 11U, // PseudoVLUXEI32_V_MF2_MF2_MASK 6391 11U, // PseudoVLUXEI32_V_MF2_MF2_TU 6392 11U, // PseudoVLUXEI32_V_MF2_MF4 6393 11U, // PseudoVLUXEI32_V_MF2_MF4_MASK 6394 11U, // PseudoVLUXEI32_V_MF2_MF4_TU 6395 11U, // PseudoVLUXEI32_V_MF2_MF8 6396 11U, // PseudoVLUXEI32_V_MF2_MF8_MASK 6397 11U, // PseudoVLUXEI32_V_MF2_MF8_TU 6398 11U, // PseudoVLUXEI64_V_M1_M1 6399 11U, // PseudoVLUXEI64_V_M1_M1_MASK 6400 11U, // PseudoVLUXEI64_V_M1_M1_TU 6401 11U, // PseudoVLUXEI64_V_M1_MF2 6402 11U, // PseudoVLUXEI64_V_M1_MF2_MASK 6403 11U, // PseudoVLUXEI64_V_M1_MF2_TU 6404 11U, // PseudoVLUXEI64_V_M1_MF4 6405 11U, // PseudoVLUXEI64_V_M1_MF4_MASK 6406 11U, // PseudoVLUXEI64_V_M1_MF4_TU 6407 11U, // PseudoVLUXEI64_V_M1_MF8 6408 11U, // PseudoVLUXEI64_V_M1_MF8_MASK 6409 11U, // PseudoVLUXEI64_V_M1_MF8_TU 6410 11U, // PseudoVLUXEI64_V_M2_M1 6411 11U, // PseudoVLUXEI64_V_M2_M1_MASK 6412 11U, // PseudoVLUXEI64_V_M2_M1_TU 6413 11U, // PseudoVLUXEI64_V_M2_M2 6414 11U, // PseudoVLUXEI64_V_M2_M2_MASK 6415 11U, // PseudoVLUXEI64_V_M2_M2_TU 6416 11U, // PseudoVLUXEI64_V_M2_MF2 6417 11U, // PseudoVLUXEI64_V_M2_MF2_MASK 6418 11U, // PseudoVLUXEI64_V_M2_MF2_TU 6419 11U, // PseudoVLUXEI64_V_M2_MF4 6420 11U, // PseudoVLUXEI64_V_M2_MF4_MASK 6421 11U, // PseudoVLUXEI64_V_M2_MF4_TU 6422 11U, // PseudoVLUXEI64_V_M4_M1 6423 11U, // PseudoVLUXEI64_V_M4_M1_MASK 6424 11U, // PseudoVLUXEI64_V_M4_M1_TU 6425 11U, // PseudoVLUXEI64_V_M4_M2 6426 11U, // PseudoVLUXEI64_V_M4_M2_MASK 6427 11U, // PseudoVLUXEI64_V_M4_M2_TU 6428 11U, // PseudoVLUXEI64_V_M4_M4 6429 11U, // PseudoVLUXEI64_V_M4_M4_MASK 6430 11U, // PseudoVLUXEI64_V_M4_M4_TU 6431 11U, // PseudoVLUXEI64_V_M4_MF2 6432 11U, // PseudoVLUXEI64_V_M4_MF2_MASK 6433 11U, // PseudoVLUXEI64_V_M4_MF2_TU 6434 11U, // PseudoVLUXEI64_V_M8_M1 6435 11U, // PseudoVLUXEI64_V_M8_M1_MASK 6436 11U, // PseudoVLUXEI64_V_M8_M1_TU 6437 11U, // PseudoVLUXEI64_V_M8_M2 6438 11U, // PseudoVLUXEI64_V_M8_M2_MASK 6439 11U, // PseudoVLUXEI64_V_M8_M2_TU 6440 11U, // PseudoVLUXEI64_V_M8_M4 6441 11U, // PseudoVLUXEI64_V_M8_M4_MASK 6442 11U, // PseudoVLUXEI64_V_M8_M4_TU 6443 11U, // PseudoVLUXEI64_V_M8_M8 6444 11U, // PseudoVLUXEI64_V_M8_M8_MASK 6445 11U, // PseudoVLUXEI64_V_M8_M8_TU 6446 11U, // PseudoVLUXEI8_V_M1_M1 6447 11U, // PseudoVLUXEI8_V_M1_M1_MASK 6448 11U, // PseudoVLUXEI8_V_M1_M1_TU 6449 11U, // PseudoVLUXEI8_V_M1_M2 6450 11U, // PseudoVLUXEI8_V_M1_M2_MASK 6451 11U, // PseudoVLUXEI8_V_M1_M2_TU 6452 11U, // PseudoVLUXEI8_V_M1_M4 6453 11U, // PseudoVLUXEI8_V_M1_M4_MASK 6454 11U, // PseudoVLUXEI8_V_M1_M4_TU 6455 11U, // PseudoVLUXEI8_V_M1_M8 6456 11U, // PseudoVLUXEI8_V_M1_M8_MASK 6457 11U, // PseudoVLUXEI8_V_M1_M8_TU 6458 11U, // PseudoVLUXEI8_V_M2_M2 6459 11U, // PseudoVLUXEI8_V_M2_M2_MASK 6460 11U, // PseudoVLUXEI8_V_M2_M2_TU 6461 11U, // PseudoVLUXEI8_V_M2_M4 6462 11U, // PseudoVLUXEI8_V_M2_M4_MASK 6463 11U, // PseudoVLUXEI8_V_M2_M4_TU 6464 11U, // PseudoVLUXEI8_V_M2_M8 6465 11U, // PseudoVLUXEI8_V_M2_M8_MASK 6466 11U, // PseudoVLUXEI8_V_M2_M8_TU 6467 11U, // PseudoVLUXEI8_V_M4_M4 6468 11U, // PseudoVLUXEI8_V_M4_M4_MASK 6469 11U, // PseudoVLUXEI8_V_M4_M4_TU 6470 11U, // PseudoVLUXEI8_V_M4_M8 6471 11U, // PseudoVLUXEI8_V_M4_M8_MASK 6472 11U, // PseudoVLUXEI8_V_M4_M8_TU 6473 11U, // PseudoVLUXEI8_V_M8_M8 6474 11U, // PseudoVLUXEI8_V_M8_M8_MASK 6475 11U, // PseudoVLUXEI8_V_M8_M8_TU 6476 11U, // PseudoVLUXEI8_V_MF2_M1 6477 11U, // PseudoVLUXEI8_V_MF2_M1_MASK 6478 11U, // PseudoVLUXEI8_V_MF2_M1_TU 6479 11U, // PseudoVLUXEI8_V_MF2_M2 6480 11U, // PseudoVLUXEI8_V_MF2_M2_MASK 6481 11U, // PseudoVLUXEI8_V_MF2_M2_TU 6482 11U, // PseudoVLUXEI8_V_MF2_M4 6483 11U, // PseudoVLUXEI8_V_MF2_M4_MASK 6484 11U, // PseudoVLUXEI8_V_MF2_M4_TU 6485 11U, // PseudoVLUXEI8_V_MF2_MF2 6486 11U, // PseudoVLUXEI8_V_MF2_MF2_MASK 6487 11U, // PseudoVLUXEI8_V_MF2_MF2_TU 6488 11U, // PseudoVLUXEI8_V_MF4_M1 6489 11U, // PseudoVLUXEI8_V_MF4_M1_MASK 6490 11U, // PseudoVLUXEI8_V_MF4_M1_TU 6491 11U, // PseudoVLUXEI8_V_MF4_M2 6492 11U, // PseudoVLUXEI8_V_MF4_M2_MASK 6493 11U, // PseudoVLUXEI8_V_MF4_M2_TU 6494 11U, // PseudoVLUXEI8_V_MF4_MF2 6495 11U, // PseudoVLUXEI8_V_MF4_MF2_MASK 6496 11U, // PseudoVLUXEI8_V_MF4_MF2_TU 6497 11U, // PseudoVLUXEI8_V_MF4_MF4 6498 11U, // PseudoVLUXEI8_V_MF4_MF4_MASK 6499 11U, // PseudoVLUXEI8_V_MF4_MF4_TU 6500 11U, // PseudoVLUXEI8_V_MF8_M1 6501 11U, // PseudoVLUXEI8_V_MF8_M1_MASK 6502 11U, // PseudoVLUXEI8_V_MF8_M1_TU 6503 11U, // PseudoVLUXEI8_V_MF8_MF2 6504 11U, // PseudoVLUXEI8_V_MF8_MF2_MASK 6505 11U, // PseudoVLUXEI8_V_MF8_MF2_TU 6506 11U, // PseudoVLUXEI8_V_MF8_MF4 6507 11U, // PseudoVLUXEI8_V_MF8_MF4_MASK 6508 11U, // PseudoVLUXEI8_V_MF8_MF4_TU 6509 11U, // PseudoVLUXEI8_V_MF8_MF8 6510 11U, // PseudoVLUXEI8_V_MF8_MF8_MASK 6511 11U, // PseudoVLUXEI8_V_MF8_MF8_TU 6512 11U, // PseudoVLUXSEG2EI16_V_M1_M1 6513 11U, // PseudoVLUXSEG2EI16_V_M1_M1_MASK 6514 11U, // PseudoVLUXSEG2EI16_V_M1_M1_TU 6515 11U, // PseudoVLUXSEG2EI16_V_M1_M2 6516 11U, // PseudoVLUXSEG2EI16_V_M1_M2_MASK 6517 11U, // PseudoVLUXSEG2EI16_V_M1_M2_TU 6518 11U, // PseudoVLUXSEG2EI16_V_M1_M4 6519 11U, // PseudoVLUXSEG2EI16_V_M1_M4_MASK 6520 11U, // PseudoVLUXSEG2EI16_V_M1_M4_TU 6521 11U, // PseudoVLUXSEG2EI16_V_M1_MF2 6522 11U, // PseudoVLUXSEG2EI16_V_M1_MF2_MASK 6523 11U, // PseudoVLUXSEG2EI16_V_M1_MF2_TU 6524 11U, // PseudoVLUXSEG2EI16_V_M2_M1 6525 11U, // PseudoVLUXSEG2EI16_V_M2_M1_MASK 6526 11U, // PseudoVLUXSEG2EI16_V_M2_M1_TU 6527 11U, // PseudoVLUXSEG2EI16_V_M2_M2 6528 11U, // PseudoVLUXSEG2EI16_V_M2_M2_MASK 6529 11U, // PseudoVLUXSEG2EI16_V_M2_M2_TU 6530 11U, // PseudoVLUXSEG2EI16_V_M2_M4 6531 11U, // PseudoVLUXSEG2EI16_V_M2_M4_MASK 6532 11U, // PseudoVLUXSEG2EI16_V_M2_M4_TU 6533 11U, // PseudoVLUXSEG2EI16_V_M4_M2 6534 11U, // PseudoVLUXSEG2EI16_V_M4_M2_MASK 6535 11U, // PseudoVLUXSEG2EI16_V_M4_M2_TU 6536 11U, // PseudoVLUXSEG2EI16_V_M4_M4 6537 11U, // PseudoVLUXSEG2EI16_V_M4_M4_MASK 6538 11U, // PseudoVLUXSEG2EI16_V_M4_M4_TU 6539 11U, // PseudoVLUXSEG2EI16_V_M8_M4 6540 11U, // PseudoVLUXSEG2EI16_V_M8_M4_MASK 6541 11U, // PseudoVLUXSEG2EI16_V_M8_M4_TU 6542 11U, // PseudoVLUXSEG2EI16_V_MF2_M1 6543 11U, // PseudoVLUXSEG2EI16_V_MF2_M1_MASK 6544 11U, // PseudoVLUXSEG2EI16_V_MF2_M1_TU 6545 11U, // PseudoVLUXSEG2EI16_V_MF2_M2 6546 11U, // PseudoVLUXSEG2EI16_V_MF2_M2_MASK 6547 11U, // PseudoVLUXSEG2EI16_V_MF2_M2_TU 6548 11U, // PseudoVLUXSEG2EI16_V_MF2_MF2 6549 11U, // PseudoVLUXSEG2EI16_V_MF2_MF2_MASK 6550 11U, // PseudoVLUXSEG2EI16_V_MF2_MF2_TU 6551 11U, // PseudoVLUXSEG2EI16_V_MF2_MF4 6552 11U, // PseudoVLUXSEG2EI16_V_MF2_MF4_MASK 6553 11U, // PseudoVLUXSEG2EI16_V_MF2_MF4_TU 6554 11U, // PseudoVLUXSEG2EI16_V_MF4_M1 6555 11U, // PseudoVLUXSEG2EI16_V_MF4_M1_MASK 6556 11U, // PseudoVLUXSEG2EI16_V_MF4_M1_TU 6557 11U, // PseudoVLUXSEG2EI16_V_MF4_MF2 6558 11U, // PseudoVLUXSEG2EI16_V_MF4_MF2_MASK 6559 11U, // PseudoVLUXSEG2EI16_V_MF4_MF2_TU 6560 11U, // PseudoVLUXSEG2EI16_V_MF4_MF4 6561 11U, // PseudoVLUXSEG2EI16_V_MF4_MF4_MASK 6562 11U, // PseudoVLUXSEG2EI16_V_MF4_MF4_TU 6563 11U, // PseudoVLUXSEG2EI16_V_MF4_MF8 6564 11U, // PseudoVLUXSEG2EI16_V_MF4_MF8_MASK 6565 11U, // PseudoVLUXSEG2EI16_V_MF4_MF8_TU 6566 11U, // PseudoVLUXSEG2EI32_V_M1_M1 6567 11U, // PseudoVLUXSEG2EI32_V_M1_M1_MASK 6568 11U, // PseudoVLUXSEG2EI32_V_M1_M1_TU 6569 11U, // PseudoVLUXSEG2EI32_V_M1_M2 6570 11U, // PseudoVLUXSEG2EI32_V_M1_M2_MASK 6571 11U, // PseudoVLUXSEG2EI32_V_M1_M2_TU 6572 11U, // PseudoVLUXSEG2EI32_V_M1_MF2 6573 11U, // PseudoVLUXSEG2EI32_V_M1_MF2_MASK 6574 11U, // PseudoVLUXSEG2EI32_V_M1_MF2_TU 6575 11U, // PseudoVLUXSEG2EI32_V_M1_MF4 6576 11U, // PseudoVLUXSEG2EI32_V_M1_MF4_MASK 6577 11U, // PseudoVLUXSEG2EI32_V_M1_MF4_TU 6578 11U, // PseudoVLUXSEG2EI32_V_M2_M1 6579 11U, // PseudoVLUXSEG2EI32_V_M2_M1_MASK 6580 11U, // PseudoVLUXSEG2EI32_V_M2_M1_TU 6581 11U, // PseudoVLUXSEG2EI32_V_M2_M2 6582 11U, // PseudoVLUXSEG2EI32_V_M2_M2_MASK 6583 11U, // PseudoVLUXSEG2EI32_V_M2_M2_TU 6584 11U, // PseudoVLUXSEG2EI32_V_M2_M4 6585 11U, // PseudoVLUXSEG2EI32_V_M2_M4_MASK 6586 11U, // PseudoVLUXSEG2EI32_V_M2_M4_TU 6587 11U, // PseudoVLUXSEG2EI32_V_M2_MF2 6588 11U, // PseudoVLUXSEG2EI32_V_M2_MF2_MASK 6589 11U, // PseudoVLUXSEG2EI32_V_M2_MF2_TU 6590 11U, // PseudoVLUXSEG2EI32_V_M4_M1 6591 11U, // PseudoVLUXSEG2EI32_V_M4_M1_MASK 6592 11U, // PseudoVLUXSEG2EI32_V_M4_M1_TU 6593 11U, // PseudoVLUXSEG2EI32_V_M4_M2 6594 11U, // PseudoVLUXSEG2EI32_V_M4_M2_MASK 6595 11U, // PseudoVLUXSEG2EI32_V_M4_M2_TU 6596 11U, // PseudoVLUXSEG2EI32_V_M4_M4 6597 11U, // PseudoVLUXSEG2EI32_V_M4_M4_MASK 6598 11U, // PseudoVLUXSEG2EI32_V_M4_M4_TU 6599 11U, // PseudoVLUXSEG2EI32_V_M8_M2 6600 11U, // PseudoVLUXSEG2EI32_V_M8_M2_MASK 6601 11U, // PseudoVLUXSEG2EI32_V_M8_M2_TU 6602 11U, // PseudoVLUXSEG2EI32_V_M8_M4 6603 11U, // PseudoVLUXSEG2EI32_V_M8_M4_MASK 6604 11U, // PseudoVLUXSEG2EI32_V_M8_M4_TU 6605 11U, // PseudoVLUXSEG2EI32_V_MF2_M1 6606 11U, // PseudoVLUXSEG2EI32_V_MF2_M1_MASK 6607 11U, // PseudoVLUXSEG2EI32_V_MF2_M1_TU 6608 11U, // PseudoVLUXSEG2EI32_V_MF2_MF2 6609 11U, // PseudoVLUXSEG2EI32_V_MF2_MF2_MASK 6610 11U, // PseudoVLUXSEG2EI32_V_MF2_MF2_TU 6611 11U, // PseudoVLUXSEG2EI32_V_MF2_MF4 6612 11U, // PseudoVLUXSEG2EI32_V_MF2_MF4_MASK 6613 11U, // PseudoVLUXSEG2EI32_V_MF2_MF4_TU 6614 11U, // PseudoVLUXSEG2EI32_V_MF2_MF8 6615 11U, // PseudoVLUXSEG2EI32_V_MF2_MF8_MASK 6616 11U, // PseudoVLUXSEG2EI32_V_MF2_MF8_TU 6617 11U, // PseudoVLUXSEG2EI64_V_M1_M1 6618 11U, // PseudoVLUXSEG2EI64_V_M1_M1_MASK 6619 11U, // PseudoVLUXSEG2EI64_V_M1_M1_TU 6620 11U, // PseudoVLUXSEG2EI64_V_M1_MF2 6621 11U, // PseudoVLUXSEG2EI64_V_M1_MF2_MASK 6622 11U, // PseudoVLUXSEG2EI64_V_M1_MF2_TU 6623 11U, // PseudoVLUXSEG2EI64_V_M1_MF4 6624 11U, // PseudoVLUXSEG2EI64_V_M1_MF4_MASK 6625 11U, // PseudoVLUXSEG2EI64_V_M1_MF4_TU 6626 11U, // PseudoVLUXSEG2EI64_V_M1_MF8 6627 11U, // PseudoVLUXSEG2EI64_V_M1_MF8_MASK 6628 11U, // PseudoVLUXSEG2EI64_V_M1_MF8_TU 6629 11U, // PseudoVLUXSEG2EI64_V_M2_M1 6630 11U, // PseudoVLUXSEG2EI64_V_M2_M1_MASK 6631 11U, // PseudoVLUXSEG2EI64_V_M2_M1_TU 6632 11U, // PseudoVLUXSEG2EI64_V_M2_M2 6633 11U, // PseudoVLUXSEG2EI64_V_M2_M2_MASK 6634 11U, // PseudoVLUXSEG2EI64_V_M2_M2_TU 6635 11U, // PseudoVLUXSEG2EI64_V_M2_MF2 6636 11U, // PseudoVLUXSEG2EI64_V_M2_MF2_MASK 6637 11U, // PseudoVLUXSEG2EI64_V_M2_MF2_TU 6638 11U, // PseudoVLUXSEG2EI64_V_M2_MF4 6639 11U, // PseudoVLUXSEG2EI64_V_M2_MF4_MASK 6640 11U, // PseudoVLUXSEG2EI64_V_M2_MF4_TU 6641 11U, // PseudoVLUXSEG2EI64_V_M4_M1 6642 11U, // PseudoVLUXSEG2EI64_V_M4_M1_MASK 6643 11U, // PseudoVLUXSEG2EI64_V_M4_M1_TU 6644 11U, // PseudoVLUXSEG2EI64_V_M4_M2 6645 11U, // PseudoVLUXSEG2EI64_V_M4_M2_MASK 6646 11U, // PseudoVLUXSEG2EI64_V_M4_M2_TU 6647 11U, // PseudoVLUXSEG2EI64_V_M4_M4 6648 11U, // PseudoVLUXSEG2EI64_V_M4_M4_MASK 6649 11U, // PseudoVLUXSEG2EI64_V_M4_M4_TU 6650 11U, // PseudoVLUXSEG2EI64_V_M4_MF2 6651 11U, // PseudoVLUXSEG2EI64_V_M4_MF2_MASK 6652 11U, // PseudoVLUXSEG2EI64_V_M4_MF2_TU 6653 11U, // PseudoVLUXSEG2EI64_V_M8_M1 6654 11U, // PseudoVLUXSEG2EI64_V_M8_M1_MASK 6655 11U, // PseudoVLUXSEG2EI64_V_M8_M1_TU 6656 11U, // PseudoVLUXSEG2EI64_V_M8_M2 6657 11U, // PseudoVLUXSEG2EI64_V_M8_M2_MASK 6658 11U, // PseudoVLUXSEG2EI64_V_M8_M2_TU 6659 11U, // PseudoVLUXSEG2EI64_V_M8_M4 6660 11U, // PseudoVLUXSEG2EI64_V_M8_M4_MASK 6661 11U, // PseudoVLUXSEG2EI64_V_M8_M4_TU 6662 11U, // PseudoVLUXSEG2EI8_V_M1_M1 6663 11U, // PseudoVLUXSEG2EI8_V_M1_M1_MASK 6664 11U, // PseudoVLUXSEG2EI8_V_M1_M1_TU 6665 11U, // PseudoVLUXSEG2EI8_V_M1_M2 6666 11U, // PseudoVLUXSEG2EI8_V_M1_M2_MASK 6667 11U, // PseudoVLUXSEG2EI8_V_M1_M2_TU 6668 11U, // PseudoVLUXSEG2EI8_V_M1_M4 6669 11U, // PseudoVLUXSEG2EI8_V_M1_M4_MASK 6670 11U, // PseudoVLUXSEG2EI8_V_M1_M4_TU 6671 11U, // PseudoVLUXSEG2EI8_V_M2_M2 6672 11U, // PseudoVLUXSEG2EI8_V_M2_M2_MASK 6673 11U, // PseudoVLUXSEG2EI8_V_M2_M2_TU 6674 11U, // PseudoVLUXSEG2EI8_V_M2_M4 6675 11U, // PseudoVLUXSEG2EI8_V_M2_M4_MASK 6676 11U, // PseudoVLUXSEG2EI8_V_M2_M4_TU 6677 11U, // PseudoVLUXSEG2EI8_V_M4_M4 6678 11U, // PseudoVLUXSEG2EI8_V_M4_M4_MASK 6679 11U, // PseudoVLUXSEG2EI8_V_M4_M4_TU 6680 11U, // PseudoVLUXSEG2EI8_V_MF2_M1 6681 11U, // PseudoVLUXSEG2EI8_V_MF2_M1_MASK 6682 11U, // PseudoVLUXSEG2EI8_V_MF2_M1_TU 6683 11U, // PseudoVLUXSEG2EI8_V_MF2_M2 6684 11U, // PseudoVLUXSEG2EI8_V_MF2_M2_MASK 6685 11U, // PseudoVLUXSEG2EI8_V_MF2_M2_TU 6686 11U, // PseudoVLUXSEG2EI8_V_MF2_M4 6687 11U, // PseudoVLUXSEG2EI8_V_MF2_M4_MASK 6688 11U, // PseudoVLUXSEG2EI8_V_MF2_M4_TU 6689 11U, // PseudoVLUXSEG2EI8_V_MF2_MF2 6690 11U, // PseudoVLUXSEG2EI8_V_MF2_MF2_MASK 6691 11U, // PseudoVLUXSEG2EI8_V_MF2_MF2_TU 6692 11U, // PseudoVLUXSEG2EI8_V_MF4_M1 6693 11U, // PseudoVLUXSEG2EI8_V_MF4_M1_MASK 6694 11U, // PseudoVLUXSEG2EI8_V_MF4_M1_TU 6695 11U, // PseudoVLUXSEG2EI8_V_MF4_M2 6696 11U, // PseudoVLUXSEG2EI8_V_MF4_M2_MASK 6697 11U, // PseudoVLUXSEG2EI8_V_MF4_M2_TU 6698 11U, // PseudoVLUXSEG2EI8_V_MF4_MF2 6699 11U, // PseudoVLUXSEG2EI8_V_MF4_MF2_MASK 6700 11U, // PseudoVLUXSEG2EI8_V_MF4_MF2_TU 6701 11U, // PseudoVLUXSEG2EI8_V_MF4_MF4 6702 11U, // PseudoVLUXSEG2EI8_V_MF4_MF4_MASK 6703 11U, // PseudoVLUXSEG2EI8_V_MF4_MF4_TU 6704 11U, // PseudoVLUXSEG2EI8_V_MF8_M1 6705 11U, // PseudoVLUXSEG2EI8_V_MF8_M1_MASK 6706 11U, // PseudoVLUXSEG2EI8_V_MF8_M1_TU 6707 11U, // PseudoVLUXSEG2EI8_V_MF8_MF2 6708 11U, // PseudoVLUXSEG2EI8_V_MF8_MF2_MASK 6709 11U, // PseudoVLUXSEG2EI8_V_MF8_MF2_TU 6710 11U, // PseudoVLUXSEG2EI8_V_MF8_MF4 6711 11U, // PseudoVLUXSEG2EI8_V_MF8_MF4_MASK 6712 11U, // PseudoVLUXSEG2EI8_V_MF8_MF4_TU 6713 11U, // PseudoVLUXSEG2EI8_V_MF8_MF8 6714 11U, // PseudoVLUXSEG2EI8_V_MF8_MF8_MASK 6715 11U, // PseudoVLUXSEG2EI8_V_MF8_MF8_TU 6716 11U, // PseudoVLUXSEG3EI16_V_M1_M1 6717 11U, // PseudoVLUXSEG3EI16_V_M1_M1_MASK 6718 11U, // PseudoVLUXSEG3EI16_V_M1_M1_TU 6719 11U, // PseudoVLUXSEG3EI16_V_M1_M2 6720 11U, // PseudoVLUXSEG3EI16_V_M1_M2_MASK 6721 11U, // PseudoVLUXSEG3EI16_V_M1_M2_TU 6722 11U, // PseudoVLUXSEG3EI16_V_M1_MF2 6723 11U, // PseudoVLUXSEG3EI16_V_M1_MF2_MASK 6724 11U, // PseudoVLUXSEG3EI16_V_M1_MF2_TU 6725 11U, // PseudoVLUXSEG3EI16_V_M2_M1 6726 11U, // PseudoVLUXSEG3EI16_V_M2_M1_MASK 6727 11U, // PseudoVLUXSEG3EI16_V_M2_M1_TU 6728 11U, // PseudoVLUXSEG3EI16_V_M2_M2 6729 11U, // PseudoVLUXSEG3EI16_V_M2_M2_MASK 6730 11U, // PseudoVLUXSEG3EI16_V_M2_M2_TU 6731 11U, // PseudoVLUXSEG3EI16_V_M4_M2 6732 11U, // PseudoVLUXSEG3EI16_V_M4_M2_MASK 6733 11U, // PseudoVLUXSEG3EI16_V_M4_M2_TU 6734 11U, // PseudoVLUXSEG3EI16_V_MF2_M1 6735 11U, // PseudoVLUXSEG3EI16_V_MF2_M1_MASK 6736 11U, // PseudoVLUXSEG3EI16_V_MF2_M1_TU 6737 11U, // PseudoVLUXSEG3EI16_V_MF2_M2 6738 11U, // PseudoVLUXSEG3EI16_V_MF2_M2_MASK 6739 11U, // PseudoVLUXSEG3EI16_V_MF2_M2_TU 6740 11U, // PseudoVLUXSEG3EI16_V_MF2_MF2 6741 11U, // PseudoVLUXSEG3EI16_V_MF2_MF2_MASK 6742 11U, // PseudoVLUXSEG3EI16_V_MF2_MF2_TU 6743 11U, // PseudoVLUXSEG3EI16_V_MF2_MF4 6744 11U, // PseudoVLUXSEG3EI16_V_MF2_MF4_MASK 6745 11U, // PseudoVLUXSEG3EI16_V_MF2_MF4_TU 6746 11U, // PseudoVLUXSEG3EI16_V_MF4_M1 6747 11U, // PseudoVLUXSEG3EI16_V_MF4_M1_MASK 6748 11U, // PseudoVLUXSEG3EI16_V_MF4_M1_TU 6749 11U, // PseudoVLUXSEG3EI16_V_MF4_MF2 6750 11U, // PseudoVLUXSEG3EI16_V_MF4_MF2_MASK 6751 11U, // PseudoVLUXSEG3EI16_V_MF4_MF2_TU 6752 11U, // PseudoVLUXSEG3EI16_V_MF4_MF4 6753 11U, // PseudoVLUXSEG3EI16_V_MF4_MF4_MASK 6754 11U, // PseudoVLUXSEG3EI16_V_MF4_MF4_TU 6755 11U, // PseudoVLUXSEG3EI16_V_MF4_MF8 6756 11U, // PseudoVLUXSEG3EI16_V_MF4_MF8_MASK 6757 11U, // PseudoVLUXSEG3EI16_V_MF4_MF8_TU 6758 11U, // PseudoVLUXSEG3EI32_V_M1_M1 6759 11U, // PseudoVLUXSEG3EI32_V_M1_M1_MASK 6760 11U, // PseudoVLUXSEG3EI32_V_M1_M1_TU 6761 11U, // PseudoVLUXSEG3EI32_V_M1_M2 6762 11U, // PseudoVLUXSEG3EI32_V_M1_M2_MASK 6763 11U, // PseudoVLUXSEG3EI32_V_M1_M2_TU 6764 11U, // PseudoVLUXSEG3EI32_V_M1_MF2 6765 11U, // PseudoVLUXSEG3EI32_V_M1_MF2_MASK 6766 11U, // PseudoVLUXSEG3EI32_V_M1_MF2_TU 6767 11U, // PseudoVLUXSEG3EI32_V_M1_MF4 6768 11U, // PseudoVLUXSEG3EI32_V_M1_MF4_MASK 6769 11U, // PseudoVLUXSEG3EI32_V_M1_MF4_TU 6770 11U, // PseudoVLUXSEG3EI32_V_M2_M1 6771 11U, // PseudoVLUXSEG3EI32_V_M2_M1_MASK 6772 11U, // PseudoVLUXSEG3EI32_V_M2_M1_TU 6773 11U, // PseudoVLUXSEG3EI32_V_M2_M2 6774 11U, // PseudoVLUXSEG3EI32_V_M2_M2_MASK 6775 11U, // PseudoVLUXSEG3EI32_V_M2_M2_TU 6776 11U, // PseudoVLUXSEG3EI32_V_M2_MF2 6777 11U, // PseudoVLUXSEG3EI32_V_M2_MF2_MASK 6778 11U, // PseudoVLUXSEG3EI32_V_M2_MF2_TU 6779 11U, // PseudoVLUXSEG3EI32_V_M4_M1 6780 11U, // PseudoVLUXSEG3EI32_V_M4_M1_MASK 6781 11U, // PseudoVLUXSEG3EI32_V_M4_M1_TU 6782 11U, // PseudoVLUXSEG3EI32_V_M4_M2 6783 11U, // PseudoVLUXSEG3EI32_V_M4_M2_MASK 6784 11U, // PseudoVLUXSEG3EI32_V_M4_M2_TU 6785 11U, // PseudoVLUXSEG3EI32_V_M8_M2 6786 11U, // PseudoVLUXSEG3EI32_V_M8_M2_MASK 6787 11U, // PseudoVLUXSEG3EI32_V_M8_M2_TU 6788 11U, // PseudoVLUXSEG3EI32_V_MF2_M1 6789 11U, // PseudoVLUXSEG3EI32_V_MF2_M1_MASK 6790 11U, // PseudoVLUXSEG3EI32_V_MF2_M1_TU 6791 11U, // PseudoVLUXSEG3EI32_V_MF2_MF2 6792 11U, // PseudoVLUXSEG3EI32_V_MF2_MF2_MASK 6793 11U, // PseudoVLUXSEG3EI32_V_MF2_MF2_TU 6794 11U, // PseudoVLUXSEG3EI32_V_MF2_MF4 6795 11U, // PseudoVLUXSEG3EI32_V_MF2_MF4_MASK 6796 11U, // PseudoVLUXSEG3EI32_V_MF2_MF4_TU 6797 11U, // PseudoVLUXSEG3EI32_V_MF2_MF8 6798 11U, // PseudoVLUXSEG3EI32_V_MF2_MF8_MASK 6799 11U, // PseudoVLUXSEG3EI32_V_MF2_MF8_TU 6800 11U, // PseudoVLUXSEG3EI64_V_M1_M1 6801 11U, // PseudoVLUXSEG3EI64_V_M1_M1_MASK 6802 11U, // PseudoVLUXSEG3EI64_V_M1_M1_TU 6803 11U, // PseudoVLUXSEG3EI64_V_M1_MF2 6804 11U, // PseudoVLUXSEG3EI64_V_M1_MF2_MASK 6805 11U, // PseudoVLUXSEG3EI64_V_M1_MF2_TU 6806 11U, // PseudoVLUXSEG3EI64_V_M1_MF4 6807 11U, // PseudoVLUXSEG3EI64_V_M1_MF4_MASK 6808 11U, // PseudoVLUXSEG3EI64_V_M1_MF4_TU 6809 11U, // PseudoVLUXSEG3EI64_V_M1_MF8 6810 11U, // PseudoVLUXSEG3EI64_V_M1_MF8_MASK 6811 11U, // PseudoVLUXSEG3EI64_V_M1_MF8_TU 6812 11U, // PseudoVLUXSEG3EI64_V_M2_M1 6813 11U, // PseudoVLUXSEG3EI64_V_M2_M1_MASK 6814 11U, // PseudoVLUXSEG3EI64_V_M2_M1_TU 6815 11U, // PseudoVLUXSEG3EI64_V_M2_M2 6816 11U, // PseudoVLUXSEG3EI64_V_M2_M2_MASK 6817 11U, // PseudoVLUXSEG3EI64_V_M2_M2_TU 6818 11U, // PseudoVLUXSEG3EI64_V_M2_MF2 6819 11U, // PseudoVLUXSEG3EI64_V_M2_MF2_MASK 6820 11U, // PseudoVLUXSEG3EI64_V_M2_MF2_TU 6821 11U, // PseudoVLUXSEG3EI64_V_M2_MF4 6822 11U, // PseudoVLUXSEG3EI64_V_M2_MF4_MASK 6823 11U, // PseudoVLUXSEG3EI64_V_M2_MF4_TU 6824 11U, // PseudoVLUXSEG3EI64_V_M4_M1 6825 11U, // PseudoVLUXSEG3EI64_V_M4_M1_MASK 6826 11U, // PseudoVLUXSEG3EI64_V_M4_M1_TU 6827 11U, // PseudoVLUXSEG3EI64_V_M4_M2 6828 11U, // PseudoVLUXSEG3EI64_V_M4_M2_MASK 6829 11U, // PseudoVLUXSEG3EI64_V_M4_M2_TU 6830 11U, // PseudoVLUXSEG3EI64_V_M4_MF2 6831 11U, // PseudoVLUXSEG3EI64_V_M4_MF2_MASK 6832 11U, // PseudoVLUXSEG3EI64_V_M4_MF2_TU 6833 11U, // PseudoVLUXSEG3EI64_V_M8_M1 6834 11U, // PseudoVLUXSEG3EI64_V_M8_M1_MASK 6835 11U, // PseudoVLUXSEG3EI64_V_M8_M1_TU 6836 11U, // PseudoVLUXSEG3EI64_V_M8_M2 6837 11U, // PseudoVLUXSEG3EI64_V_M8_M2_MASK 6838 11U, // PseudoVLUXSEG3EI64_V_M8_M2_TU 6839 11U, // PseudoVLUXSEG3EI8_V_M1_M1 6840 11U, // PseudoVLUXSEG3EI8_V_M1_M1_MASK 6841 11U, // PseudoVLUXSEG3EI8_V_M1_M1_TU 6842 11U, // PseudoVLUXSEG3EI8_V_M1_M2 6843 11U, // PseudoVLUXSEG3EI8_V_M1_M2_MASK 6844 11U, // PseudoVLUXSEG3EI8_V_M1_M2_TU 6845 11U, // PseudoVLUXSEG3EI8_V_M2_M2 6846 11U, // PseudoVLUXSEG3EI8_V_M2_M2_MASK 6847 11U, // PseudoVLUXSEG3EI8_V_M2_M2_TU 6848 11U, // PseudoVLUXSEG3EI8_V_MF2_M1 6849 11U, // PseudoVLUXSEG3EI8_V_MF2_M1_MASK 6850 11U, // PseudoVLUXSEG3EI8_V_MF2_M1_TU 6851 11U, // PseudoVLUXSEG3EI8_V_MF2_M2 6852 11U, // PseudoVLUXSEG3EI8_V_MF2_M2_MASK 6853 11U, // PseudoVLUXSEG3EI8_V_MF2_M2_TU 6854 11U, // PseudoVLUXSEG3EI8_V_MF2_MF2 6855 11U, // PseudoVLUXSEG3EI8_V_MF2_MF2_MASK 6856 11U, // PseudoVLUXSEG3EI8_V_MF2_MF2_TU 6857 11U, // PseudoVLUXSEG3EI8_V_MF4_M1 6858 11U, // PseudoVLUXSEG3EI8_V_MF4_M1_MASK 6859 11U, // PseudoVLUXSEG3EI8_V_MF4_M1_TU 6860 11U, // PseudoVLUXSEG3EI8_V_MF4_M2 6861 11U, // PseudoVLUXSEG3EI8_V_MF4_M2_MASK 6862 11U, // PseudoVLUXSEG3EI8_V_MF4_M2_TU 6863 11U, // PseudoVLUXSEG3EI8_V_MF4_MF2 6864 11U, // PseudoVLUXSEG3EI8_V_MF4_MF2_MASK 6865 11U, // PseudoVLUXSEG3EI8_V_MF4_MF2_TU 6866 11U, // PseudoVLUXSEG3EI8_V_MF4_MF4 6867 11U, // PseudoVLUXSEG3EI8_V_MF4_MF4_MASK 6868 11U, // PseudoVLUXSEG3EI8_V_MF4_MF4_TU 6869 11U, // PseudoVLUXSEG3EI8_V_MF8_M1 6870 11U, // PseudoVLUXSEG3EI8_V_MF8_M1_MASK 6871 11U, // PseudoVLUXSEG3EI8_V_MF8_M1_TU 6872 11U, // PseudoVLUXSEG3EI8_V_MF8_MF2 6873 11U, // PseudoVLUXSEG3EI8_V_MF8_MF2_MASK 6874 11U, // PseudoVLUXSEG3EI8_V_MF8_MF2_TU 6875 11U, // PseudoVLUXSEG3EI8_V_MF8_MF4 6876 11U, // PseudoVLUXSEG3EI8_V_MF8_MF4_MASK 6877 11U, // PseudoVLUXSEG3EI8_V_MF8_MF4_TU 6878 11U, // PseudoVLUXSEG3EI8_V_MF8_MF8 6879 11U, // PseudoVLUXSEG3EI8_V_MF8_MF8_MASK 6880 11U, // PseudoVLUXSEG3EI8_V_MF8_MF8_TU 6881 11U, // PseudoVLUXSEG4EI16_V_M1_M1 6882 11U, // PseudoVLUXSEG4EI16_V_M1_M1_MASK 6883 11U, // PseudoVLUXSEG4EI16_V_M1_M1_TU 6884 11U, // PseudoVLUXSEG4EI16_V_M1_M2 6885 11U, // PseudoVLUXSEG4EI16_V_M1_M2_MASK 6886 11U, // PseudoVLUXSEG4EI16_V_M1_M2_TU 6887 11U, // PseudoVLUXSEG4EI16_V_M1_MF2 6888 11U, // PseudoVLUXSEG4EI16_V_M1_MF2_MASK 6889 11U, // PseudoVLUXSEG4EI16_V_M1_MF2_TU 6890 11U, // PseudoVLUXSEG4EI16_V_M2_M1 6891 11U, // PseudoVLUXSEG4EI16_V_M2_M1_MASK 6892 11U, // PseudoVLUXSEG4EI16_V_M2_M1_TU 6893 11U, // PseudoVLUXSEG4EI16_V_M2_M2 6894 11U, // PseudoVLUXSEG4EI16_V_M2_M2_MASK 6895 11U, // PseudoVLUXSEG4EI16_V_M2_M2_TU 6896 11U, // PseudoVLUXSEG4EI16_V_M4_M2 6897 11U, // PseudoVLUXSEG4EI16_V_M4_M2_MASK 6898 11U, // PseudoVLUXSEG4EI16_V_M4_M2_TU 6899 11U, // PseudoVLUXSEG4EI16_V_MF2_M1 6900 11U, // PseudoVLUXSEG4EI16_V_MF2_M1_MASK 6901 11U, // PseudoVLUXSEG4EI16_V_MF2_M1_TU 6902 11U, // PseudoVLUXSEG4EI16_V_MF2_M2 6903 11U, // PseudoVLUXSEG4EI16_V_MF2_M2_MASK 6904 11U, // PseudoVLUXSEG4EI16_V_MF2_M2_TU 6905 11U, // PseudoVLUXSEG4EI16_V_MF2_MF2 6906 11U, // PseudoVLUXSEG4EI16_V_MF2_MF2_MASK 6907 11U, // PseudoVLUXSEG4EI16_V_MF2_MF2_TU 6908 11U, // PseudoVLUXSEG4EI16_V_MF2_MF4 6909 11U, // PseudoVLUXSEG4EI16_V_MF2_MF4_MASK 6910 11U, // PseudoVLUXSEG4EI16_V_MF2_MF4_TU 6911 11U, // PseudoVLUXSEG4EI16_V_MF4_M1 6912 11U, // PseudoVLUXSEG4EI16_V_MF4_M1_MASK 6913 11U, // PseudoVLUXSEG4EI16_V_MF4_M1_TU 6914 11U, // PseudoVLUXSEG4EI16_V_MF4_MF2 6915 11U, // PseudoVLUXSEG4EI16_V_MF4_MF2_MASK 6916 11U, // PseudoVLUXSEG4EI16_V_MF4_MF2_TU 6917 11U, // PseudoVLUXSEG4EI16_V_MF4_MF4 6918 11U, // PseudoVLUXSEG4EI16_V_MF4_MF4_MASK 6919 11U, // PseudoVLUXSEG4EI16_V_MF4_MF4_TU 6920 11U, // PseudoVLUXSEG4EI16_V_MF4_MF8 6921 11U, // PseudoVLUXSEG4EI16_V_MF4_MF8_MASK 6922 11U, // PseudoVLUXSEG4EI16_V_MF4_MF8_TU 6923 11U, // PseudoVLUXSEG4EI32_V_M1_M1 6924 11U, // PseudoVLUXSEG4EI32_V_M1_M1_MASK 6925 11U, // PseudoVLUXSEG4EI32_V_M1_M1_TU 6926 11U, // PseudoVLUXSEG4EI32_V_M1_M2 6927 11U, // PseudoVLUXSEG4EI32_V_M1_M2_MASK 6928 11U, // PseudoVLUXSEG4EI32_V_M1_M2_TU 6929 11U, // PseudoVLUXSEG4EI32_V_M1_MF2 6930 11U, // PseudoVLUXSEG4EI32_V_M1_MF2_MASK 6931 11U, // PseudoVLUXSEG4EI32_V_M1_MF2_TU 6932 11U, // PseudoVLUXSEG4EI32_V_M1_MF4 6933 11U, // PseudoVLUXSEG4EI32_V_M1_MF4_MASK 6934 11U, // PseudoVLUXSEG4EI32_V_M1_MF4_TU 6935 11U, // PseudoVLUXSEG4EI32_V_M2_M1 6936 11U, // PseudoVLUXSEG4EI32_V_M2_M1_MASK 6937 11U, // PseudoVLUXSEG4EI32_V_M2_M1_TU 6938 11U, // PseudoVLUXSEG4EI32_V_M2_M2 6939 11U, // PseudoVLUXSEG4EI32_V_M2_M2_MASK 6940 11U, // PseudoVLUXSEG4EI32_V_M2_M2_TU 6941 11U, // PseudoVLUXSEG4EI32_V_M2_MF2 6942 11U, // PseudoVLUXSEG4EI32_V_M2_MF2_MASK 6943 11U, // PseudoVLUXSEG4EI32_V_M2_MF2_TU 6944 11U, // PseudoVLUXSEG4EI32_V_M4_M1 6945 11U, // PseudoVLUXSEG4EI32_V_M4_M1_MASK 6946 11U, // PseudoVLUXSEG4EI32_V_M4_M1_TU 6947 11U, // PseudoVLUXSEG4EI32_V_M4_M2 6948 11U, // PseudoVLUXSEG4EI32_V_M4_M2_MASK 6949 11U, // PseudoVLUXSEG4EI32_V_M4_M2_TU 6950 11U, // PseudoVLUXSEG4EI32_V_M8_M2 6951 11U, // PseudoVLUXSEG4EI32_V_M8_M2_MASK 6952 11U, // PseudoVLUXSEG4EI32_V_M8_M2_TU 6953 11U, // PseudoVLUXSEG4EI32_V_MF2_M1 6954 11U, // PseudoVLUXSEG4EI32_V_MF2_M1_MASK 6955 11U, // PseudoVLUXSEG4EI32_V_MF2_M1_TU 6956 11U, // PseudoVLUXSEG4EI32_V_MF2_MF2 6957 11U, // PseudoVLUXSEG4EI32_V_MF2_MF2_MASK 6958 11U, // PseudoVLUXSEG4EI32_V_MF2_MF2_TU 6959 11U, // PseudoVLUXSEG4EI32_V_MF2_MF4 6960 11U, // PseudoVLUXSEG4EI32_V_MF2_MF4_MASK 6961 11U, // PseudoVLUXSEG4EI32_V_MF2_MF4_TU 6962 11U, // PseudoVLUXSEG4EI32_V_MF2_MF8 6963 11U, // PseudoVLUXSEG4EI32_V_MF2_MF8_MASK 6964 11U, // PseudoVLUXSEG4EI32_V_MF2_MF8_TU 6965 11U, // PseudoVLUXSEG4EI64_V_M1_M1 6966 11U, // PseudoVLUXSEG4EI64_V_M1_M1_MASK 6967 11U, // PseudoVLUXSEG4EI64_V_M1_M1_TU 6968 11U, // PseudoVLUXSEG4EI64_V_M1_MF2 6969 11U, // PseudoVLUXSEG4EI64_V_M1_MF2_MASK 6970 11U, // PseudoVLUXSEG4EI64_V_M1_MF2_TU 6971 11U, // PseudoVLUXSEG4EI64_V_M1_MF4 6972 11U, // PseudoVLUXSEG4EI64_V_M1_MF4_MASK 6973 11U, // PseudoVLUXSEG4EI64_V_M1_MF4_TU 6974 11U, // PseudoVLUXSEG4EI64_V_M1_MF8 6975 11U, // PseudoVLUXSEG4EI64_V_M1_MF8_MASK 6976 11U, // PseudoVLUXSEG4EI64_V_M1_MF8_TU 6977 11U, // PseudoVLUXSEG4EI64_V_M2_M1 6978 11U, // PseudoVLUXSEG4EI64_V_M2_M1_MASK 6979 11U, // PseudoVLUXSEG4EI64_V_M2_M1_TU 6980 11U, // PseudoVLUXSEG4EI64_V_M2_M2 6981 11U, // PseudoVLUXSEG4EI64_V_M2_M2_MASK 6982 11U, // PseudoVLUXSEG4EI64_V_M2_M2_TU 6983 11U, // PseudoVLUXSEG4EI64_V_M2_MF2 6984 11U, // PseudoVLUXSEG4EI64_V_M2_MF2_MASK 6985 11U, // PseudoVLUXSEG4EI64_V_M2_MF2_TU 6986 11U, // PseudoVLUXSEG4EI64_V_M2_MF4 6987 11U, // PseudoVLUXSEG4EI64_V_M2_MF4_MASK 6988 11U, // PseudoVLUXSEG4EI64_V_M2_MF4_TU 6989 11U, // PseudoVLUXSEG4EI64_V_M4_M1 6990 11U, // PseudoVLUXSEG4EI64_V_M4_M1_MASK 6991 11U, // PseudoVLUXSEG4EI64_V_M4_M1_TU 6992 11U, // PseudoVLUXSEG4EI64_V_M4_M2 6993 11U, // PseudoVLUXSEG4EI64_V_M4_M2_MASK 6994 11U, // PseudoVLUXSEG4EI64_V_M4_M2_TU 6995 11U, // PseudoVLUXSEG4EI64_V_M4_MF2 6996 11U, // PseudoVLUXSEG4EI64_V_M4_MF2_MASK 6997 11U, // PseudoVLUXSEG4EI64_V_M4_MF2_TU 6998 11U, // PseudoVLUXSEG4EI64_V_M8_M1 6999 11U, // PseudoVLUXSEG4EI64_V_M8_M1_MASK 7000 11U, // PseudoVLUXSEG4EI64_V_M8_M1_TU 7001 11U, // PseudoVLUXSEG4EI64_V_M8_M2 7002 11U, // PseudoVLUXSEG4EI64_V_M8_M2_MASK 7003 11U, // PseudoVLUXSEG4EI64_V_M8_M2_TU 7004 11U, // PseudoVLUXSEG4EI8_V_M1_M1 7005 11U, // PseudoVLUXSEG4EI8_V_M1_M1_MASK 7006 11U, // PseudoVLUXSEG4EI8_V_M1_M1_TU 7007 11U, // PseudoVLUXSEG4EI8_V_M1_M2 7008 11U, // PseudoVLUXSEG4EI8_V_M1_M2_MASK 7009 11U, // PseudoVLUXSEG4EI8_V_M1_M2_TU 7010 11U, // PseudoVLUXSEG4EI8_V_M2_M2 7011 11U, // PseudoVLUXSEG4EI8_V_M2_M2_MASK 7012 11U, // PseudoVLUXSEG4EI8_V_M2_M2_TU 7013 11U, // PseudoVLUXSEG4EI8_V_MF2_M1 7014 11U, // PseudoVLUXSEG4EI8_V_MF2_M1_MASK 7015 11U, // PseudoVLUXSEG4EI8_V_MF2_M1_TU 7016 11U, // PseudoVLUXSEG4EI8_V_MF2_M2 7017 11U, // PseudoVLUXSEG4EI8_V_MF2_M2_MASK 7018 11U, // PseudoVLUXSEG4EI8_V_MF2_M2_TU 7019 11U, // PseudoVLUXSEG4EI8_V_MF2_MF2 7020 11U, // PseudoVLUXSEG4EI8_V_MF2_MF2_MASK 7021 11U, // PseudoVLUXSEG4EI8_V_MF2_MF2_TU 7022 11U, // PseudoVLUXSEG4EI8_V_MF4_M1 7023 11U, // PseudoVLUXSEG4EI8_V_MF4_M1_MASK 7024 11U, // PseudoVLUXSEG4EI8_V_MF4_M1_TU 7025 11U, // PseudoVLUXSEG4EI8_V_MF4_M2 7026 11U, // PseudoVLUXSEG4EI8_V_MF4_M2_MASK 7027 11U, // PseudoVLUXSEG4EI8_V_MF4_M2_TU 7028 11U, // PseudoVLUXSEG4EI8_V_MF4_MF2 7029 11U, // PseudoVLUXSEG4EI8_V_MF4_MF2_MASK 7030 11U, // PseudoVLUXSEG4EI8_V_MF4_MF2_TU 7031 11U, // PseudoVLUXSEG4EI8_V_MF4_MF4 7032 11U, // PseudoVLUXSEG4EI8_V_MF4_MF4_MASK 7033 11U, // PseudoVLUXSEG4EI8_V_MF4_MF4_TU 7034 11U, // PseudoVLUXSEG4EI8_V_MF8_M1 7035 11U, // PseudoVLUXSEG4EI8_V_MF8_M1_MASK 7036 11U, // PseudoVLUXSEG4EI8_V_MF8_M1_TU 7037 11U, // PseudoVLUXSEG4EI8_V_MF8_MF2 7038 11U, // PseudoVLUXSEG4EI8_V_MF8_MF2_MASK 7039 11U, // PseudoVLUXSEG4EI8_V_MF8_MF2_TU 7040 11U, // PseudoVLUXSEG4EI8_V_MF8_MF4 7041 11U, // PseudoVLUXSEG4EI8_V_MF8_MF4_MASK 7042 11U, // PseudoVLUXSEG4EI8_V_MF8_MF4_TU 7043 11U, // PseudoVLUXSEG4EI8_V_MF8_MF8 7044 11U, // PseudoVLUXSEG4EI8_V_MF8_MF8_MASK 7045 11U, // PseudoVLUXSEG4EI8_V_MF8_MF8_TU 7046 11U, // PseudoVLUXSEG5EI16_V_M1_M1 7047 11U, // PseudoVLUXSEG5EI16_V_M1_M1_MASK 7048 11U, // PseudoVLUXSEG5EI16_V_M1_M1_TU 7049 11U, // PseudoVLUXSEG5EI16_V_M1_MF2 7050 11U, // PseudoVLUXSEG5EI16_V_M1_MF2_MASK 7051 11U, // PseudoVLUXSEG5EI16_V_M1_MF2_TU 7052 11U, // PseudoVLUXSEG5EI16_V_M2_M1 7053 11U, // PseudoVLUXSEG5EI16_V_M2_M1_MASK 7054 11U, // PseudoVLUXSEG5EI16_V_M2_M1_TU 7055 11U, // PseudoVLUXSEG5EI16_V_MF2_M1 7056 11U, // PseudoVLUXSEG5EI16_V_MF2_M1_MASK 7057 11U, // PseudoVLUXSEG5EI16_V_MF2_M1_TU 7058 11U, // PseudoVLUXSEG5EI16_V_MF2_MF2 7059 11U, // PseudoVLUXSEG5EI16_V_MF2_MF2_MASK 7060 11U, // PseudoVLUXSEG5EI16_V_MF2_MF2_TU 7061 11U, // PseudoVLUXSEG5EI16_V_MF2_MF4 7062 11U, // PseudoVLUXSEG5EI16_V_MF2_MF4_MASK 7063 11U, // PseudoVLUXSEG5EI16_V_MF2_MF4_TU 7064 11U, // PseudoVLUXSEG5EI16_V_MF4_M1 7065 11U, // PseudoVLUXSEG5EI16_V_MF4_M1_MASK 7066 11U, // PseudoVLUXSEG5EI16_V_MF4_M1_TU 7067 11U, // PseudoVLUXSEG5EI16_V_MF4_MF2 7068 11U, // PseudoVLUXSEG5EI16_V_MF4_MF2_MASK 7069 11U, // PseudoVLUXSEG5EI16_V_MF4_MF2_TU 7070 11U, // PseudoVLUXSEG5EI16_V_MF4_MF4 7071 11U, // PseudoVLUXSEG5EI16_V_MF4_MF4_MASK 7072 11U, // PseudoVLUXSEG5EI16_V_MF4_MF4_TU 7073 11U, // PseudoVLUXSEG5EI16_V_MF4_MF8 7074 11U, // PseudoVLUXSEG5EI16_V_MF4_MF8_MASK 7075 11U, // PseudoVLUXSEG5EI16_V_MF4_MF8_TU 7076 11U, // PseudoVLUXSEG5EI32_V_M1_M1 7077 11U, // PseudoVLUXSEG5EI32_V_M1_M1_MASK 7078 11U, // PseudoVLUXSEG5EI32_V_M1_M1_TU 7079 11U, // PseudoVLUXSEG5EI32_V_M1_MF2 7080 11U, // PseudoVLUXSEG5EI32_V_M1_MF2_MASK 7081 11U, // PseudoVLUXSEG5EI32_V_M1_MF2_TU 7082 11U, // PseudoVLUXSEG5EI32_V_M1_MF4 7083 11U, // PseudoVLUXSEG5EI32_V_M1_MF4_MASK 7084 11U, // PseudoVLUXSEG5EI32_V_M1_MF4_TU 7085 11U, // PseudoVLUXSEG5EI32_V_M2_M1 7086 11U, // PseudoVLUXSEG5EI32_V_M2_M1_MASK 7087 11U, // PseudoVLUXSEG5EI32_V_M2_M1_TU 7088 11U, // PseudoVLUXSEG5EI32_V_M2_MF2 7089 11U, // PseudoVLUXSEG5EI32_V_M2_MF2_MASK 7090 11U, // PseudoVLUXSEG5EI32_V_M2_MF2_TU 7091 11U, // PseudoVLUXSEG5EI32_V_M4_M1 7092 11U, // PseudoVLUXSEG5EI32_V_M4_M1_MASK 7093 11U, // PseudoVLUXSEG5EI32_V_M4_M1_TU 7094 11U, // PseudoVLUXSEG5EI32_V_MF2_M1 7095 11U, // PseudoVLUXSEG5EI32_V_MF2_M1_MASK 7096 11U, // PseudoVLUXSEG5EI32_V_MF2_M1_TU 7097 11U, // PseudoVLUXSEG5EI32_V_MF2_MF2 7098 11U, // PseudoVLUXSEG5EI32_V_MF2_MF2_MASK 7099 11U, // PseudoVLUXSEG5EI32_V_MF2_MF2_TU 7100 11U, // PseudoVLUXSEG5EI32_V_MF2_MF4 7101 11U, // PseudoVLUXSEG5EI32_V_MF2_MF4_MASK 7102 11U, // PseudoVLUXSEG5EI32_V_MF2_MF4_TU 7103 11U, // PseudoVLUXSEG5EI32_V_MF2_MF8 7104 11U, // PseudoVLUXSEG5EI32_V_MF2_MF8_MASK 7105 11U, // PseudoVLUXSEG5EI32_V_MF2_MF8_TU 7106 11U, // PseudoVLUXSEG5EI64_V_M1_M1 7107 11U, // PseudoVLUXSEG5EI64_V_M1_M1_MASK 7108 11U, // PseudoVLUXSEG5EI64_V_M1_M1_TU 7109 11U, // PseudoVLUXSEG5EI64_V_M1_MF2 7110 11U, // PseudoVLUXSEG5EI64_V_M1_MF2_MASK 7111 11U, // PseudoVLUXSEG5EI64_V_M1_MF2_TU 7112 11U, // PseudoVLUXSEG5EI64_V_M1_MF4 7113 11U, // PseudoVLUXSEG5EI64_V_M1_MF4_MASK 7114 11U, // PseudoVLUXSEG5EI64_V_M1_MF4_TU 7115 11U, // PseudoVLUXSEG5EI64_V_M1_MF8 7116 11U, // PseudoVLUXSEG5EI64_V_M1_MF8_MASK 7117 11U, // PseudoVLUXSEG5EI64_V_M1_MF8_TU 7118 11U, // PseudoVLUXSEG5EI64_V_M2_M1 7119 11U, // PseudoVLUXSEG5EI64_V_M2_M1_MASK 7120 11U, // PseudoVLUXSEG5EI64_V_M2_M1_TU 7121 11U, // PseudoVLUXSEG5EI64_V_M2_MF2 7122 11U, // PseudoVLUXSEG5EI64_V_M2_MF2_MASK 7123 11U, // PseudoVLUXSEG5EI64_V_M2_MF2_TU 7124 11U, // PseudoVLUXSEG5EI64_V_M2_MF4 7125 11U, // PseudoVLUXSEG5EI64_V_M2_MF4_MASK 7126 11U, // PseudoVLUXSEG5EI64_V_M2_MF4_TU 7127 11U, // PseudoVLUXSEG5EI64_V_M4_M1 7128 11U, // PseudoVLUXSEG5EI64_V_M4_M1_MASK 7129 11U, // PseudoVLUXSEG5EI64_V_M4_M1_TU 7130 11U, // PseudoVLUXSEG5EI64_V_M4_MF2 7131 11U, // PseudoVLUXSEG5EI64_V_M4_MF2_MASK 7132 11U, // PseudoVLUXSEG5EI64_V_M4_MF2_TU 7133 11U, // PseudoVLUXSEG5EI64_V_M8_M1 7134 11U, // PseudoVLUXSEG5EI64_V_M8_M1_MASK 7135 11U, // PseudoVLUXSEG5EI64_V_M8_M1_TU 7136 11U, // PseudoVLUXSEG5EI8_V_M1_M1 7137 11U, // PseudoVLUXSEG5EI8_V_M1_M1_MASK 7138 11U, // PseudoVLUXSEG5EI8_V_M1_M1_TU 7139 11U, // PseudoVLUXSEG5EI8_V_MF2_M1 7140 11U, // PseudoVLUXSEG5EI8_V_MF2_M1_MASK 7141 11U, // PseudoVLUXSEG5EI8_V_MF2_M1_TU 7142 11U, // PseudoVLUXSEG5EI8_V_MF2_MF2 7143 11U, // PseudoVLUXSEG5EI8_V_MF2_MF2_MASK 7144 11U, // PseudoVLUXSEG5EI8_V_MF2_MF2_TU 7145 11U, // PseudoVLUXSEG5EI8_V_MF4_M1 7146 11U, // PseudoVLUXSEG5EI8_V_MF4_M1_MASK 7147 11U, // PseudoVLUXSEG5EI8_V_MF4_M1_TU 7148 11U, // PseudoVLUXSEG5EI8_V_MF4_MF2 7149 11U, // PseudoVLUXSEG5EI8_V_MF4_MF2_MASK 7150 11U, // PseudoVLUXSEG5EI8_V_MF4_MF2_TU 7151 11U, // PseudoVLUXSEG5EI8_V_MF4_MF4 7152 11U, // PseudoVLUXSEG5EI8_V_MF4_MF4_MASK 7153 11U, // PseudoVLUXSEG5EI8_V_MF4_MF4_TU 7154 11U, // PseudoVLUXSEG5EI8_V_MF8_M1 7155 11U, // PseudoVLUXSEG5EI8_V_MF8_M1_MASK 7156 11U, // PseudoVLUXSEG5EI8_V_MF8_M1_TU 7157 11U, // PseudoVLUXSEG5EI8_V_MF8_MF2 7158 11U, // PseudoVLUXSEG5EI8_V_MF8_MF2_MASK 7159 11U, // PseudoVLUXSEG5EI8_V_MF8_MF2_TU 7160 11U, // PseudoVLUXSEG5EI8_V_MF8_MF4 7161 11U, // PseudoVLUXSEG5EI8_V_MF8_MF4_MASK 7162 11U, // PseudoVLUXSEG5EI8_V_MF8_MF4_TU 7163 11U, // PseudoVLUXSEG5EI8_V_MF8_MF8 7164 11U, // PseudoVLUXSEG5EI8_V_MF8_MF8_MASK 7165 11U, // PseudoVLUXSEG5EI8_V_MF8_MF8_TU 7166 11U, // PseudoVLUXSEG6EI16_V_M1_M1 7167 11U, // PseudoVLUXSEG6EI16_V_M1_M1_MASK 7168 11U, // PseudoVLUXSEG6EI16_V_M1_M1_TU 7169 11U, // PseudoVLUXSEG6EI16_V_M1_MF2 7170 11U, // PseudoVLUXSEG6EI16_V_M1_MF2_MASK 7171 11U, // PseudoVLUXSEG6EI16_V_M1_MF2_TU 7172 11U, // PseudoVLUXSEG6EI16_V_M2_M1 7173 11U, // PseudoVLUXSEG6EI16_V_M2_M1_MASK 7174 11U, // PseudoVLUXSEG6EI16_V_M2_M1_TU 7175 11U, // PseudoVLUXSEG6EI16_V_MF2_M1 7176 11U, // PseudoVLUXSEG6EI16_V_MF2_M1_MASK 7177 11U, // PseudoVLUXSEG6EI16_V_MF2_M1_TU 7178 11U, // PseudoVLUXSEG6EI16_V_MF2_MF2 7179 11U, // PseudoVLUXSEG6EI16_V_MF2_MF2_MASK 7180 11U, // PseudoVLUXSEG6EI16_V_MF2_MF2_TU 7181 11U, // PseudoVLUXSEG6EI16_V_MF2_MF4 7182 11U, // PseudoVLUXSEG6EI16_V_MF2_MF4_MASK 7183 11U, // PseudoVLUXSEG6EI16_V_MF2_MF4_TU 7184 11U, // PseudoVLUXSEG6EI16_V_MF4_M1 7185 11U, // PseudoVLUXSEG6EI16_V_MF4_M1_MASK 7186 11U, // PseudoVLUXSEG6EI16_V_MF4_M1_TU 7187 11U, // PseudoVLUXSEG6EI16_V_MF4_MF2 7188 11U, // PseudoVLUXSEG6EI16_V_MF4_MF2_MASK 7189 11U, // PseudoVLUXSEG6EI16_V_MF4_MF2_TU 7190 11U, // PseudoVLUXSEG6EI16_V_MF4_MF4 7191 11U, // PseudoVLUXSEG6EI16_V_MF4_MF4_MASK 7192 11U, // PseudoVLUXSEG6EI16_V_MF4_MF4_TU 7193 11U, // PseudoVLUXSEG6EI16_V_MF4_MF8 7194 11U, // PseudoVLUXSEG6EI16_V_MF4_MF8_MASK 7195 11U, // PseudoVLUXSEG6EI16_V_MF4_MF8_TU 7196 11U, // PseudoVLUXSEG6EI32_V_M1_M1 7197 11U, // PseudoVLUXSEG6EI32_V_M1_M1_MASK 7198 11U, // PseudoVLUXSEG6EI32_V_M1_M1_TU 7199 11U, // PseudoVLUXSEG6EI32_V_M1_MF2 7200 11U, // PseudoVLUXSEG6EI32_V_M1_MF2_MASK 7201 11U, // PseudoVLUXSEG6EI32_V_M1_MF2_TU 7202 11U, // PseudoVLUXSEG6EI32_V_M1_MF4 7203 11U, // PseudoVLUXSEG6EI32_V_M1_MF4_MASK 7204 11U, // PseudoVLUXSEG6EI32_V_M1_MF4_TU 7205 11U, // PseudoVLUXSEG6EI32_V_M2_M1 7206 11U, // PseudoVLUXSEG6EI32_V_M2_M1_MASK 7207 11U, // PseudoVLUXSEG6EI32_V_M2_M1_TU 7208 11U, // PseudoVLUXSEG6EI32_V_M2_MF2 7209 11U, // PseudoVLUXSEG6EI32_V_M2_MF2_MASK 7210 11U, // PseudoVLUXSEG6EI32_V_M2_MF2_TU 7211 11U, // PseudoVLUXSEG6EI32_V_M4_M1 7212 11U, // PseudoVLUXSEG6EI32_V_M4_M1_MASK 7213 11U, // PseudoVLUXSEG6EI32_V_M4_M1_TU 7214 11U, // PseudoVLUXSEG6EI32_V_MF2_M1 7215 11U, // PseudoVLUXSEG6EI32_V_MF2_M1_MASK 7216 11U, // PseudoVLUXSEG6EI32_V_MF2_M1_TU 7217 11U, // PseudoVLUXSEG6EI32_V_MF2_MF2 7218 11U, // PseudoVLUXSEG6EI32_V_MF2_MF2_MASK 7219 11U, // PseudoVLUXSEG6EI32_V_MF2_MF2_TU 7220 11U, // PseudoVLUXSEG6EI32_V_MF2_MF4 7221 11U, // PseudoVLUXSEG6EI32_V_MF2_MF4_MASK 7222 11U, // PseudoVLUXSEG6EI32_V_MF2_MF4_TU 7223 11U, // PseudoVLUXSEG6EI32_V_MF2_MF8 7224 11U, // PseudoVLUXSEG6EI32_V_MF2_MF8_MASK 7225 11U, // PseudoVLUXSEG6EI32_V_MF2_MF8_TU 7226 11U, // PseudoVLUXSEG6EI64_V_M1_M1 7227 11U, // PseudoVLUXSEG6EI64_V_M1_M1_MASK 7228 11U, // PseudoVLUXSEG6EI64_V_M1_M1_TU 7229 11U, // PseudoVLUXSEG6EI64_V_M1_MF2 7230 11U, // PseudoVLUXSEG6EI64_V_M1_MF2_MASK 7231 11U, // PseudoVLUXSEG6EI64_V_M1_MF2_TU 7232 11U, // PseudoVLUXSEG6EI64_V_M1_MF4 7233 11U, // PseudoVLUXSEG6EI64_V_M1_MF4_MASK 7234 11U, // PseudoVLUXSEG6EI64_V_M1_MF4_TU 7235 11U, // PseudoVLUXSEG6EI64_V_M1_MF8 7236 11U, // PseudoVLUXSEG6EI64_V_M1_MF8_MASK 7237 11U, // PseudoVLUXSEG6EI64_V_M1_MF8_TU 7238 11U, // PseudoVLUXSEG6EI64_V_M2_M1 7239 11U, // PseudoVLUXSEG6EI64_V_M2_M1_MASK 7240 11U, // PseudoVLUXSEG6EI64_V_M2_M1_TU 7241 11U, // PseudoVLUXSEG6EI64_V_M2_MF2 7242 11U, // PseudoVLUXSEG6EI64_V_M2_MF2_MASK 7243 11U, // PseudoVLUXSEG6EI64_V_M2_MF2_TU 7244 11U, // PseudoVLUXSEG6EI64_V_M2_MF4 7245 11U, // PseudoVLUXSEG6EI64_V_M2_MF4_MASK 7246 11U, // PseudoVLUXSEG6EI64_V_M2_MF4_TU 7247 11U, // PseudoVLUXSEG6EI64_V_M4_M1 7248 11U, // PseudoVLUXSEG6EI64_V_M4_M1_MASK 7249 11U, // PseudoVLUXSEG6EI64_V_M4_M1_TU 7250 11U, // PseudoVLUXSEG6EI64_V_M4_MF2 7251 11U, // PseudoVLUXSEG6EI64_V_M4_MF2_MASK 7252 11U, // PseudoVLUXSEG6EI64_V_M4_MF2_TU 7253 11U, // PseudoVLUXSEG6EI64_V_M8_M1 7254 11U, // PseudoVLUXSEG6EI64_V_M8_M1_MASK 7255 11U, // PseudoVLUXSEG6EI64_V_M8_M1_TU 7256 11U, // PseudoVLUXSEG6EI8_V_M1_M1 7257 11U, // PseudoVLUXSEG6EI8_V_M1_M1_MASK 7258 11U, // PseudoVLUXSEG6EI8_V_M1_M1_TU 7259 11U, // PseudoVLUXSEG6EI8_V_MF2_M1 7260 11U, // PseudoVLUXSEG6EI8_V_MF2_M1_MASK 7261 11U, // PseudoVLUXSEG6EI8_V_MF2_M1_TU 7262 11U, // PseudoVLUXSEG6EI8_V_MF2_MF2 7263 11U, // PseudoVLUXSEG6EI8_V_MF2_MF2_MASK 7264 11U, // PseudoVLUXSEG6EI8_V_MF2_MF2_TU 7265 11U, // PseudoVLUXSEG6EI8_V_MF4_M1 7266 11U, // PseudoVLUXSEG6EI8_V_MF4_M1_MASK 7267 11U, // PseudoVLUXSEG6EI8_V_MF4_M1_TU 7268 11U, // PseudoVLUXSEG6EI8_V_MF4_MF2 7269 11U, // PseudoVLUXSEG6EI8_V_MF4_MF2_MASK 7270 11U, // PseudoVLUXSEG6EI8_V_MF4_MF2_TU 7271 11U, // PseudoVLUXSEG6EI8_V_MF4_MF4 7272 11U, // PseudoVLUXSEG6EI8_V_MF4_MF4_MASK 7273 11U, // PseudoVLUXSEG6EI8_V_MF4_MF4_TU 7274 11U, // PseudoVLUXSEG6EI8_V_MF8_M1 7275 11U, // PseudoVLUXSEG6EI8_V_MF8_M1_MASK 7276 11U, // PseudoVLUXSEG6EI8_V_MF8_M1_TU 7277 11U, // PseudoVLUXSEG6EI8_V_MF8_MF2 7278 11U, // PseudoVLUXSEG6EI8_V_MF8_MF2_MASK 7279 11U, // PseudoVLUXSEG6EI8_V_MF8_MF2_TU 7280 11U, // PseudoVLUXSEG6EI8_V_MF8_MF4 7281 11U, // PseudoVLUXSEG6EI8_V_MF8_MF4_MASK 7282 11U, // PseudoVLUXSEG6EI8_V_MF8_MF4_TU 7283 11U, // PseudoVLUXSEG6EI8_V_MF8_MF8 7284 11U, // PseudoVLUXSEG6EI8_V_MF8_MF8_MASK 7285 11U, // PseudoVLUXSEG6EI8_V_MF8_MF8_TU 7286 11U, // PseudoVLUXSEG7EI16_V_M1_M1 7287 11U, // PseudoVLUXSEG7EI16_V_M1_M1_MASK 7288 11U, // PseudoVLUXSEG7EI16_V_M1_M1_TU 7289 11U, // PseudoVLUXSEG7EI16_V_M1_MF2 7290 11U, // PseudoVLUXSEG7EI16_V_M1_MF2_MASK 7291 11U, // PseudoVLUXSEG7EI16_V_M1_MF2_TU 7292 11U, // PseudoVLUXSEG7EI16_V_M2_M1 7293 11U, // PseudoVLUXSEG7EI16_V_M2_M1_MASK 7294 11U, // PseudoVLUXSEG7EI16_V_M2_M1_TU 7295 11U, // PseudoVLUXSEG7EI16_V_MF2_M1 7296 11U, // PseudoVLUXSEG7EI16_V_MF2_M1_MASK 7297 11U, // PseudoVLUXSEG7EI16_V_MF2_M1_TU 7298 11U, // PseudoVLUXSEG7EI16_V_MF2_MF2 7299 11U, // PseudoVLUXSEG7EI16_V_MF2_MF2_MASK 7300 11U, // PseudoVLUXSEG7EI16_V_MF2_MF2_TU 7301 11U, // PseudoVLUXSEG7EI16_V_MF2_MF4 7302 11U, // PseudoVLUXSEG7EI16_V_MF2_MF4_MASK 7303 11U, // PseudoVLUXSEG7EI16_V_MF2_MF4_TU 7304 11U, // PseudoVLUXSEG7EI16_V_MF4_M1 7305 11U, // PseudoVLUXSEG7EI16_V_MF4_M1_MASK 7306 11U, // PseudoVLUXSEG7EI16_V_MF4_M1_TU 7307 11U, // PseudoVLUXSEG7EI16_V_MF4_MF2 7308 11U, // PseudoVLUXSEG7EI16_V_MF4_MF2_MASK 7309 11U, // PseudoVLUXSEG7EI16_V_MF4_MF2_TU 7310 11U, // PseudoVLUXSEG7EI16_V_MF4_MF4 7311 11U, // PseudoVLUXSEG7EI16_V_MF4_MF4_MASK 7312 11U, // PseudoVLUXSEG7EI16_V_MF4_MF4_TU 7313 11U, // PseudoVLUXSEG7EI16_V_MF4_MF8 7314 11U, // PseudoVLUXSEG7EI16_V_MF4_MF8_MASK 7315 11U, // PseudoVLUXSEG7EI16_V_MF4_MF8_TU 7316 11U, // PseudoVLUXSEG7EI32_V_M1_M1 7317 11U, // PseudoVLUXSEG7EI32_V_M1_M1_MASK 7318 11U, // PseudoVLUXSEG7EI32_V_M1_M1_TU 7319 11U, // PseudoVLUXSEG7EI32_V_M1_MF2 7320 11U, // PseudoVLUXSEG7EI32_V_M1_MF2_MASK 7321 11U, // PseudoVLUXSEG7EI32_V_M1_MF2_TU 7322 11U, // PseudoVLUXSEG7EI32_V_M1_MF4 7323 11U, // PseudoVLUXSEG7EI32_V_M1_MF4_MASK 7324 11U, // PseudoVLUXSEG7EI32_V_M1_MF4_TU 7325 11U, // PseudoVLUXSEG7EI32_V_M2_M1 7326 11U, // PseudoVLUXSEG7EI32_V_M2_M1_MASK 7327 11U, // PseudoVLUXSEG7EI32_V_M2_M1_TU 7328 11U, // PseudoVLUXSEG7EI32_V_M2_MF2 7329 11U, // PseudoVLUXSEG7EI32_V_M2_MF2_MASK 7330 11U, // PseudoVLUXSEG7EI32_V_M2_MF2_TU 7331 11U, // PseudoVLUXSEG7EI32_V_M4_M1 7332 11U, // PseudoVLUXSEG7EI32_V_M4_M1_MASK 7333 11U, // PseudoVLUXSEG7EI32_V_M4_M1_TU 7334 11U, // PseudoVLUXSEG7EI32_V_MF2_M1 7335 11U, // PseudoVLUXSEG7EI32_V_MF2_M1_MASK 7336 11U, // PseudoVLUXSEG7EI32_V_MF2_M1_TU 7337 11U, // PseudoVLUXSEG7EI32_V_MF2_MF2 7338 11U, // PseudoVLUXSEG7EI32_V_MF2_MF2_MASK 7339 11U, // PseudoVLUXSEG7EI32_V_MF2_MF2_TU 7340 11U, // PseudoVLUXSEG7EI32_V_MF2_MF4 7341 11U, // PseudoVLUXSEG7EI32_V_MF2_MF4_MASK 7342 11U, // PseudoVLUXSEG7EI32_V_MF2_MF4_TU 7343 11U, // PseudoVLUXSEG7EI32_V_MF2_MF8 7344 11U, // PseudoVLUXSEG7EI32_V_MF2_MF8_MASK 7345 11U, // PseudoVLUXSEG7EI32_V_MF2_MF8_TU 7346 11U, // PseudoVLUXSEG7EI64_V_M1_M1 7347 11U, // PseudoVLUXSEG7EI64_V_M1_M1_MASK 7348 11U, // PseudoVLUXSEG7EI64_V_M1_M1_TU 7349 11U, // PseudoVLUXSEG7EI64_V_M1_MF2 7350 11U, // PseudoVLUXSEG7EI64_V_M1_MF2_MASK 7351 11U, // PseudoVLUXSEG7EI64_V_M1_MF2_TU 7352 11U, // PseudoVLUXSEG7EI64_V_M1_MF4 7353 11U, // PseudoVLUXSEG7EI64_V_M1_MF4_MASK 7354 11U, // PseudoVLUXSEG7EI64_V_M1_MF4_TU 7355 11U, // PseudoVLUXSEG7EI64_V_M1_MF8 7356 11U, // PseudoVLUXSEG7EI64_V_M1_MF8_MASK 7357 11U, // PseudoVLUXSEG7EI64_V_M1_MF8_TU 7358 11U, // PseudoVLUXSEG7EI64_V_M2_M1 7359 11U, // PseudoVLUXSEG7EI64_V_M2_M1_MASK 7360 11U, // PseudoVLUXSEG7EI64_V_M2_M1_TU 7361 11U, // PseudoVLUXSEG7EI64_V_M2_MF2 7362 11U, // PseudoVLUXSEG7EI64_V_M2_MF2_MASK 7363 11U, // PseudoVLUXSEG7EI64_V_M2_MF2_TU 7364 11U, // PseudoVLUXSEG7EI64_V_M2_MF4 7365 11U, // PseudoVLUXSEG7EI64_V_M2_MF4_MASK 7366 11U, // PseudoVLUXSEG7EI64_V_M2_MF4_TU 7367 11U, // PseudoVLUXSEG7EI64_V_M4_M1 7368 11U, // PseudoVLUXSEG7EI64_V_M4_M1_MASK 7369 11U, // PseudoVLUXSEG7EI64_V_M4_M1_TU 7370 11U, // PseudoVLUXSEG7EI64_V_M4_MF2 7371 11U, // PseudoVLUXSEG7EI64_V_M4_MF2_MASK 7372 11U, // PseudoVLUXSEG7EI64_V_M4_MF2_TU 7373 11U, // PseudoVLUXSEG7EI64_V_M8_M1 7374 11U, // PseudoVLUXSEG7EI64_V_M8_M1_MASK 7375 11U, // PseudoVLUXSEG7EI64_V_M8_M1_TU 7376 11U, // PseudoVLUXSEG7EI8_V_M1_M1 7377 11U, // PseudoVLUXSEG7EI8_V_M1_M1_MASK 7378 11U, // PseudoVLUXSEG7EI8_V_M1_M1_TU 7379 11U, // PseudoVLUXSEG7EI8_V_MF2_M1 7380 11U, // PseudoVLUXSEG7EI8_V_MF2_M1_MASK 7381 11U, // PseudoVLUXSEG7EI8_V_MF2_M1_TU 7382 11U, // PseudoVLUXSEG7EI8_V_MF2_MF2 7383 11U, // PseudoVLUXSEG7EI8_V_MF2_MF2_MASK 7384 11U, // PseudoVLUXSEG7EI8_V_MF2_MF2_TU 7385 11U, // PseudoVLUXSEG7EI8_V_MF4_M1 7386 11U, // PseudoVLUXSEG7EI8_V_MF4_M1_MASK 7387 11U, // PseudoVLUXSEG7EI8_V_MF4_M1_TU 7388 11U, // PseudoVLUXSEG7EI8_V_MF4_MF2 7389 11U, // PseudoVLUXSEG7EI8_V_MF4_MF2_MASK 7390 11U, // PseudoVLUXSEG7EI8_V_MF4_MF2_TU 7391 11U, // PseudoVLUXSEG7EI8_V_MF4_MF4 7392 11U, // PseudoVLUXSEG7EI8_V_MF4_MF4_MASK 7393 11U, // PseudoVLUXSEG7EI8_V_MF4_MF4_TU 7394 11U, // PseudoVLUXSEG7EI8_V_MF8_M1 7395 11U, // PseudoVLUXSEG7EI8_V_MF8_M1_MASK 7396 11U, // PseudoVLUXSEG7EI8_V_MF8_M1_TU 7397 11U, // PseudoVLUXSEG7EI8_V_MF8_MF2 7398 11U, // PseudoVLUXSEG7EI8_V_MF8_MF2_MASK 7399 11U, // PseudoVLUXSEG7EI8_V_MF8_MF2_TU 7400 11U, // PseudoVLUXSEG7EI8_V_MF8_MF4 7401 11U, // PseudoVLUXSEG7EI8_V_MF8_MF4_MASK 7402 11U, // PseudoVLUXSEG7EI8_V_MF8_MF4_TU 7403 11U, // PseudoVLUXSEG7EI8_V_MF8_MF8 7404 11U, // PseudoVLUXSEG7EI8_V_MF8_MF8_MASK 7405 11U, // PseudoVLUXSEG7EI8_V_MF8_MF8_TU 7406 11U, // PseudoVLUXSEG8EI16_V_M1_M1 7407 11U, // PseudoVLUXSEG8EI16_V_M1_M1_MASK 7408 11U, // PseudoVLUXSEG8EI16_V_M1_M1_TU 7409 11U, // PseudoVLUXSEG8EI16_V_M1_MF2 7410 11U, // PseudoVLUXSEG8EI16_V_M1_MF2_MASK 7411 11U, // PseudoVLUXSEG8EI16_V_M1_MF2_TU 7412 11U, // PseudoVLUXSEG8EI16_V_M2_M1 7413 11U, // PseudoVLUXSEG8EI16_V_M2_M1_MASK 7414 11U, // PseudoVLUXSEG8EI16_V_M2_M1_TU 7415 11U, // PseudoVLUXSEG8EI16_V_MF2_M1 7416 11U, // PseudoVLUXSEG8EI16_V_MF2_M1_MASK 7417 11U, // PseudoVLUXSEG8EI16_V_MF2_M1_TU 7418 11U, // PseudoVLUXSEG8EI16_V_MF2_MF2 7419 11U, // PseudoVLUXSEG8EI16_V_MF2_MF2_MASK 7420 11U, // PseudoVLUXSEG8EI16_V_MF2_MF2_TU 7421 11U, // PseudoVLUXSEG8EI16_V_MF2_MF4 7422 11U, // PseudoVLUXSEG8EI16_V_MF2_MF4_MASK 7423 11U, // PseudoVLUXSEG8EI16_V_MF2_MF4_TU 7424 11U, // PseudoVLUXSEG8EI16_V_MF4_M1 7425 11U, // PseudoVLUXSEG8EI16_V_MF4_M1_MASK 7426 11U, // PseudoVLUXSEG8EI16_V_MF4_M1_TU 7427 11U, // PseudoVLUXSEG8EI16_V_MF4_MF2 7428 11U, // PseudoVLUXSEG8EI16_V_MF4_MF2_MASK 7429 11U, // PseudoVLUXSEG8EI16_V_MF4_MF2_TU 7430 11U, // PseudoVLUXSEG8EI16_V_MF4_MF4 7431 11U, // PseudoVLUXSEG8EI16_V_MF4_MF4_MASK 7432 11U, // PseudoVLUXSEG8EI16_V_MF4_MF4_TU 7433 11U, // PseudoVLUXSEG8EI16_V_MF4_MF8 7434 11U, // PseudoVLUXSEG8EI16_V_MF4_MF8_MASK 7435 11U, // PseudoVLUXSEG8EI16_V_MF4_MF8_TU 7436 11U, // PseudoVLUXSEG8EI32_V_M1_M1 7437 11U, // PseudoVLUXSEG8EI32_V_M1_M1_MASK 7438 11U, // PseudoVLUXSEG8EI32_V_M1_M1_TU 7439 11U, // PseudoVLUXSEG8EI32_V_M1_MF2 7440 11U, // PseudoVLUXSEG8EI32_V_M1_MF2_MASK 7441 11U, // PseudoVLUXSEG8EI32_V_M1_MF2_TU 7442 11U, // PseudoVLUXSEG8EI32_V_M1_MF4 7443 11U, // PseudoVLUXSEG8EI32_V_M1_MF4_MASK 7444 11U, // PseudoVLUXSEG8EI32_V_M1_MF4_TU 7445 11U, // PseudoVLUXSEG8EI32_V_M2_M1 7446 11U, // PseudoVLUXSEG8EI32_V_M2_M1_MASK 7447 11U, // PseudoVLUXSEG8EI32_V_M2_M1_TU 7448 11U, // PseudoVLUXSEG8EI32_V_M2_MF2 7449 11U, // PseudoVLUXSEG8EI32_V_M2_MF2_MASK 7450 11U, // PseudoVLUXSEG8EI32_V_M2_MF2_TU 7451 11U, // PseudoVLUXSEG8EI32_V_M4_M1 7452 11U, // PseudoVLUXSEG8EI32_V_M4_M1_MASK 7453 11U, // PseudoVLUXSEG8EI32_V_M4_M1_TU 7454 11U, // PseudoVLUXSEG8EI32_V_MF2_M1 7455 11U, // PseudoVLUXSEG8EI32_V_MF2_M1_MASK 7456 11U, // PseudoVLUXSEG8EI32_V_MF2_M1_TU 7457 11U, // PseudoVLUXSEG8EI32_V_MF2_MF2 7458 11U, // PseudoVLUXSEG8EI32_V_MF2_MF2_MASK 7459 11U, // PseudoVLUXSEG8EI32_V_MF2_MF2_TU 7460 11U, // PseudoVLUXSEG8EI32_V_MF2_MF4 7461 11U, // PseudoVLUXSEG8EI32_V_MF2_MF4_MASK 7462 11U, // PseudoVLUXSEG8EI32_V_MF2_MF4_TU 7463 11U, // PseudoVLUXSEG8EI32_V_MF2_MF8 7464 11U, // PseudoVLUXSEG8EI32_V_MF2_MF8_MASK 7465 11U, // PseudoVLUXSEG8EI32_V_MF2_MF8_TU 7466 11U, // PseudoVLUXSEG8EI64_V_M1_M1 7467 11U, // PseudoVLUXSEG8EI64_V_M1_M1_MASK 7468 11U, // PseudoVLUXSEG8EI64_V_M1_M1_TU 7469 11U, // PseudoVLUXSEG8EI64_V_M1_MF2 7470 11U, // PseudoVLUXSEG8EI64_V_M1_MF2_MASK 7471 11U, // PseudoVLUXSEG8EI64_V_M1_MF2_TU 7472 11U, // PseudoVLUXSEG8EI64_V_M1_MF4 7473 11U, // PseudoVLUXSEG8EI64_V_M1_MF4_MASK 7474 11U, // PseudoVLUXSEG8EI64_V_M1_MF4_TU 7475 11U, // PseudoVLUXSEG8EI64_V_M1_MF8 7476 11U, // PseudoVLUXSEG8EI64_V_M1_MF8_MASK 7477 11U, // PseudoVLUXSEG8EI64_V_M1_MF8_TU 7478 11U, // PseudoVLUXSEG8EI64_V_M2_M1 7479 11U, // PseudoVLUXSEG8EI64_V_M2_M1_MASK 7480 11U, // PseudoVLUXSEG8EI64_V_M2_M1_TU 7481 11U, // PseudoVLUXSEG8EI64_V_M2_MF2 7482 11U, // PseudoVLUXSEG8EI64_V_M2_MF2_MASK 7483 11U, // PseudoVLUXSEG8EI64_V_M2_MF2_TU 7484 11U, // PseudoVLUXSEG8EI64_V_M2_MF4 7485 11U, // PseudoVLUXSEG8EI64_V_M2_MF4_MASK 7486 11U, // PseudoVLUXSEG8EI64_V_M2_MF4_TU 7487 11U, // PseudoVLUXSEG8EI64_V_M4_M1 7488 11U, // PseudoVLUXSEG8EI64_V_M4_M1_MASK 7489 11U, // PseudoVLUXSEG8EI64_V_M4_M1_TU 7490 11U, // PseudoVLUXSEG8EI64_V_M4_MF2 7491 11U, // PseudoVLUXSEG8EI64_V_M4_MF2_MASK 7492 11U, // PseudoVLUXSEG8EI64_V_M4_MF2_TU 7493 11U, // PseudoVLUXSEG8EI64_V_M8_M1 7494 11U, // PseudoVLUXSEG8EI64_V_M8_M1_MASK 7495 11U, // PseudoVLUXSEG8EI64_V_M8_M1_TU 7496 11U, // PseudoVLUXSEG8EI8_V_M1_M1 7497 11U, // PseudoVLUXSEG8EI8_V_M1_M1_MASK 7498 11U, // PseudoVLUXSEG8EI8_V_M1_M1_TU 7499 11U, // PseudoVLUXSEG8EI8_V_MF2_M1 7500 11U, // PseudoVLUXSEG8EI8_V_MF2_M1_MASK 7501 11U, // PseudoVLUXSEG8EI8_V_MF2_M1_TU 7502 11U, // PseudoVLUXSEG8EI8_V_MF2_MF2 7503 11U, // PseudoVLUXSEG8EI8_V_MF2_MF2_MASK 7504 11U, // PseudoVLUXSEG8EI8_V_MF2_MF2_TU 7505 11U, // PseudoVLUXSEG8EI8_V_MF4_M1 7506 11U, // PseudoVLUXSEG8EI8_V_MF4_M1_MASK 7507 11U, // PseudoVLUXSEG8EI8_V_MF4_M1_TU 7508 11U, // PseudoVLUXSEG8EI8_V_MF4_MF2 7509 11U, // PseudoVLUXSEG8EI8_V_MF4_MF2_MASK 7510 11U, // PseudoVLUXSEG8EI8_V_MF4_MF2_TU 7511 11U, // PseudoVLUXSEG8EI8_V_MF4_MF4 7512 11U, // PseudoVLUXSEG8EI8_V_MF4_MF4_MASK 7513 11U, // PseudoVLUXSEG8EI8_V_MF4_MF4_TU 7514 11U, // PseudoVLUXSEG8EI8_V_MF8_M1 7515 11U, // PseudoVLUXSEG8EI8_V_MF8_M1_MASK 7516 11U, // PseudoVLUXSEG8EI8_V_MF8_M1_TU 7517 11U, // PseudoVLUXSEG8EI8_V_MF8_MF2 7518 11U, // PseudoVLUXSEG8EI8_V_MF8_MF2_MASK 7519 11U, // PseudoVLUXSEG8EI8_V_MF8_MF2_TU 7520 11U, // PseudoVLUXSEG8EI8_V_MF8_MF4 7521 11U, // PseudoVLUXSEG8EI8_V_MF8_MF4_MASK 7522 11U, // PseudoVLUXSEG8EI8_V_MF8_MF4_TU 7523 11U, // PseudoVLUXSEG8EI8_V_MF8_MF8 7524 11U, // PseudoVLUXSEG8EI8_V_MF8_MF8_MASK 7525 11U, // PseudoVLUXSEG8EI8_V_MF8_MF8_TU 7526 11U, // PseudoVMACC_VV_M1 7527 11U, // PseudoVMACC_VV_M1_MASK 7528 11U, // PseudoVMACC_VV_M2 7529 11U, // PseudoVMACC_VV_M2_MASK 7530 11U, // PseudoVMACC_VV_M4 7531 11U, // PseudoVMACC_VV_M4_MASK 7532 11U, // PseudoVMACC_VV_M8 7533 11U, // PseudoVMACC_VV_M8_MASK 7534 11U, // PseudoVMACC_VV_MF2 7535 11U, // PseudoVMACC_VV_MF2_MASK 7536 11U, // PseudoVMACC_VV_MF4 7537 11U, // PseudoVMACC_VV_MF4_MASK 7538 11U, // PseudoVMACC_VV_MF8 7539 11U, // PseudoVMACC_VV_MF8_MASK 7540 11U, // PseudoVMACC_VX_M1 7541 11U, // PseudoVMACC_VX_M1_MASK 7542 11U, // PseudoVMACC_VX_M2 7543 11U, // PseudoVMACC_VX_M2_MASK 7544 11U, // PseudoVMACC_VX_M4 7545 11U, // PseudoVMACC_VX_M4_MASK 7546 11U, // PseudoVMACC_VX_M8 7547 11U, // PseudoVMACC_VX_M8_MASK 7548 11U, // PseudoVMACC_VX_MF2 7549 11U, // PseudoVMACC_VX_MF2_MASK 7550 11U, // PseudoVMACC_VX_MF4 7551 11U, // PseudoVMACC_VX_MF4_MASK 7552 11U, // PseudoVMACC_VX_MF8 7553 11U, // PseudoVMACC_VX_MF8_MASK 7554 11U, // PseudoVMADC_VIM_M1 7555 11U, // PseudoVMADC_VIM_M2 7556 11U, // PseudoVMADC_VIM_M4 7557 11U, // PseudoVMADC_VIM_M8 7558 11U, // PseudoVMADC_VIM_MF2 7559 11U, // PseudoVMADC_VIM_MF4 7560 11U, // PseudoVMADC_VIM_MF8 7561 11U, // PseudoVMADC_VI_M1 7562 11U, // PseudoVMADC_VI_M2 7563 11U, // PseudoVMADC_VI_M4 7564 11U, // PseudoVMADC_VI_M8 7565 11U, // PseudoVMADC_VI_MF2 7566 11U, // PseudoVMADC_VI_MF4 7567 11U, // PseudoVMADC_VI_MF8 7568 11U, // PseudoVMADC_VVM_M1 7569 11U, // PseudoVMADC_VVM_M2 7570 11U, // PseudoVMADC_VVM_M4 7571 11U, // PseudoVMADC_VVM_M8 7572 11U, // PseudoVMADC_VVM_MF2 7573 11U, // PseudoVMADC_VVM_MF4 7574 11U, // PseudoVMADC_VVM_MF8 7575 11U, // PseudoVMADC_VV_M1 7576 11U, // PseudoVMADC_VV_M2 7577 11U, // PseudoVMADC_VV_M4 7578 11U, // PseudoVMADC_VV_M8 7579 11U, // PseudoVMADC_VV_MF2 7580 11U, // PseudoVMADC_VV_MF4 7581 11U, // PseudoVMADC_VV_MF8 7582 11U, // PseudoVMADC_VXM_M1 7583 11U, // PseudoVMADC_VXM_M2 7584 11U, // PseudoVMADC_VXM_M4 7585 11U, // PseudoVMADC_VXM_M8 7586 11U, // PseudoVMADC_VXM_MF2 7587 11U, // PseudoVMADC_VXM_MF4 7588 11U, // PseudoVMADC_VXM_MF8 7589 11U, // PseudoVMADC_VX_M1 7590 11U, // PseudoVMADC_VX_M2 7591 11U, // PseudoVMADC_VX_M4 7592 11U, // PseudoVMADC_VX_M8 7593 11U, // PseudoVMADC_VX_MF2 7594 11U, // PseudoVMADC_VX_MF4 7595 11U, // PseudoVMADC_VX_MF8 7596 11U, // PseudoVMADD_VV_M1 7597 11U, // PseudoVMADD_VV_M1_MASK 7598 11U, // PseudoVMADD_VV_M2 7599 11U, // PseudoVMADD_VV_M2_MASK 7600 11U, // PseudoVMADD_VV_M4 7601 11U, // PseudoVMADD_VV_M4_MASK 7602 11U, // PseudoVMADD_VV_M8 7603 11U, // PseudoVMADD_VV_M8_MASK 7604 11U, // PseudoVMADD_VV_MF2 7605 11U, // PseudoVMADD_VV_MF2_MASK 7606 11U, // PseudoVMADD_VV_MF4 7607 11U, // PseudoVMADD_VV_MF4_MASK 7608 11U, // PseudoVMADD_VV_MF8 7609 11U, // PseudoVMADD_VV_MF8_MASK 7610 11U, // PseudoVMADD_VX_M1 7611 11U, // PseudoVMADD_VX_M1_MASK 7612 11U, // PseudoVMADD_VX_M2 7613 11U, // PseudoVMADD_VX_M2_MASK 7614 11U, // PseudoVMADD_VX_M4 7615 11U, // PseudoVMADD_VX_M4_MASK 7616 11U, // PseudoVMADD_VX_M8 7617 11U, // PseudoVMADD_VX_M8_MASK 7618 11U, // PseudoVMADD_VX_MF2 7619 11U, // PseudoVMADD_VX_MF2_MASK 7620 11U, // PseudoVMADD_VX_MF4 7621 11U, // PseudoVMADD_VX_MF4_MASK 7622 11U, // PseudoVMADD_VX_MF8 7623 11U, // PseudoVMADD_VX_MF8_MASK 7624 11U, // PseudoVMANDN_MM_M1 7625 11U, // PseudoVMANDN_MM_M2 7626 11U, // PseudoVMANDN_MM_M4 7627 11U, // PseudoVMANDN_MM_M8 7628 11U, // PseudoVMANDN_MM_MF2 7629 11U, // PseudoVMANDN_MM_MF4 7630 11U, // PseudoVMANDN_MM_MF8 7631 11U, // PseudoVMAND_MM_M1 7632 11U, // PseudoVMAND_MM_M2 7633 11U, // PseudoVMAND_MM_M4 7634 11U, // PseudoVMAND_MM_M8 7635 11U, // PseudoVMAND_MM_MF2 7636 11U, // PseudoVMAND_MM_MF4 7637 11U, // PseudoVMAND_MM_MF8 7638 11U, // PseudoVMAXU_VV_M1 7639 11U, // PseudoVMAXU_VV_M1_MASK 7640 11U, // PseudoVMAXU_VV_M1_TU 7641 11U, // PseudoVMAXU_VV_M2 7642 11U, // PseudoVMAXU_VV_M2_MASK 7643 11U, // PseudoVMAXU_VV_M2_TU 7644 11U, // PseudoVMAXU_VV_M4 7645 11U, // PseudoVMAXU_VV_M4_MASK 7646 11U, // PseudoVMAXU_VV_M4_TU 7647 11U, // PseudoVMAXU_VV_M8 7648 11U, // PseudoVMAXU_VV_M8_MASK 7649 11U, // PseudoVMAXU_VV_M8_TU 7650 11U, // PseudoVMAXU_VV_MF2 7651 11U, // PseudoVMAXU_VV_MF2_MASK 7652 11U, // PseudoVMAXU_VV_MF2_TU 7653 11U, // PseudoVMAXU_VV_MF4 7654 11U, // PseudoVMAXU_VV_MF4_MASK 7655 11U, // PseudoVMAXU_VV_MF4_TU 7656 11U, // PseudoVMAXU_VV_MF8 7657 11U, // PseudoVMAXU_VV_MF8_MASK 7658 11U, // PseudoVMAXU_VV_MF8_TU 7659 11U, // PseudoVMAXU_VX_M1 7660 11U, // PseudoVMAXU_VX_M1_MASK 7661 11U, // PseudoVMAXU_VX_M1_TU 7662 11U, // PseudoVMAXU_VX_M2 7663 11U, // PseudoVMAXU_VX_M2_MASK 7664 11U, // PseudoVMAXU_VX_M2_TU 7665 11U, // PseudoVMAXU_VX_M4 7666 11U, // PseudoVMAXU_VX_M4_MASK 7667 11U, // PseudoVMAXU_VX_M4_TU 7668 11U, // PseudoVMAXU_VX_M8 7669 11U, // PseudoVMAXU_VX_M8_MASK 7670 11U, // PseudoVMAXU_VX_M8_TU 7671 11U, // PseudoVMAXU_VX_MF2 7672 11U, // PseudoVMAXU_VX_MF2_MASK 7673 11U, // PseudoVMAXU_VX_MF2_TU 7674 11U, // PseudoVMAXU_VX_MF4 7675 11U, // PseudoVMAXU_VX_MF4_MASK 7676 11U, // PseudoVMAXU_VX_MF4_TU 7677 11U, // PseudoVMAXU_VX_MF8 7678 11U, // PseudoVMAXU_VX_MF8_MASK 7679 11U, // PseudoVMAXU_VX_MF8_TU 7680 11U, // PseudoVMAX_VV_M1 7681 11U, // PseudoVMAX_VV_M1_MASK 7682 11U, // PseudoVMAX_VV_M1_TU 7683 11U, // PseudoVMAX_VV_M2 7684 11U, // PseudoVMAX_VV_M2_MASK 7685 11U, // PseudoVMAX_VV_M2_TU 7686 11U, // PseudoVMAX_VV_M4 7687 11U, // PseudoVMAX_VV_M4_MASK 7688 11U, // PseudoVMAX_VV_M4_TU 7689 11U, // PseudoVMAX_VV_M8 7690 11U, // PseudoVMAX_VV_M8_MASK 7691 11U, // PseudoVMAX_VV_M8_TU 7692 11U, // PseudoVMAX_VV_MF2 7693 11U, // PseudoVMAX_VV_MF2_MASK 7694 11U, // PseudoVMAX_VV_MF2_TU 7695 11U, // PseudoVMAX_VV_MF4 7696 11U, // PseudoVMAX_VV_MF4_MASK 7697 11U, // PseudoVMAX_VV_MF4_TU 7698 11U, // PseudoVMAX_VV_MF8 7699 11U, // PseudoVMAX_VV_MF8_MASK 7700 11U, // PseudoVMAX_VV_MF8_TU 7701 11U, // PseudoVMAX_VX_M1 7702 11U, // PseudoVMAX_VX_M1_MASK 7703 11U, // PseudoVMAX_VX_M1_TU 7704 11U, // PseudoVMAX_VX_M2 7705 11U, // PseudoVMAX_VX_M2_MASK 7706 11U, // PseudoVMAX_VX_M2_TU 7707 11U, // PseudoVMAX_VX_M4 7708 11U, // PseudoVMAX_VX_M4_MASK 7709 11U, // PseudoVMAX_VX_M4_TU 7710 11U, // PseudoVMAX_VX_M8 7711 11U, // PseudoVMAX_VX_M8_MASK 7712 11U, // PseudoVMAX_VX_M8_TU 7713 11U, // PseudoVMAX_VX_MF2 7714 11U, // PseudoVMAX_VX_MF2_MASK 7715 11U, // PseudoVMAX_VX_MF2_TU 7716 11U, // PseudoVMAX_VX_MF4 7717 11U, // PseudoVMAX_VX_MF4_MASK 7718 11U, // PseudoVMAX_VX_MF4_TU 7719 11U, // PseudoVMAX_VX_MF8 7720 11U, // PseudoVMAX_VX_MF8_MASK 7721 11U, // PseudoVMAX_VX_MF8_TU 7722 11U, // PseudoVMCLR_M_B1 7723 11U, // PseudoVMCLR_M_B16 7724 11U, // PseudoVMCLR_M_B2 7725 11U, // PseudoVMCLR_M_B32 7726 11U, // PseudoVMCLR_M_B4 7727 11U, // PseudoVMCLR_M_B64 7728 11U, // PseudoVMCLR_M_B8 7729 11U, // PseudoVMERGE_VIM_M1 7730 11U, // PseudoVMERGE_VIM_M1_TU 7731 11U, // PseudoVMERGE_VIM_M2 7732 11U, // PseudoVMERGE_VIM_M2_TU 7733 11U, // PseudoVMERGE_VIM_M4 7734 11U, // PseudoVMERGE_VIM_M4_TU 7735 11U, // PseudoVMERGE_VIM_M8 7736 11U, // PseudoVMERGE_VIM_M8_TU 7737 11U, // PseudoVMERGE_VIM_MF2 7738 11U, // PseudoVMERGE_VIM_MF2_TU 7739 11U, // PseudoVMERGE_VIM_MF4 7740 11U, // PseudoVMERGE_VIM_MF4_TU 7741 11U, // PseudoVMERGE_VIM_MF8 7742 11U, // PseudoVMERGE_VIM_MF8_TU 7743 11U, // PseudoVMERGE_VVM_M1 7744 11U, // PseudoVMERGE_VVM_M1_TU 7745 11U, // PseudoVMERGE_VVM_M2 7746 11U, // PseudoVMERGE_VVM_M2_TU 7747 11U, // PseudoVMERGE_VVM_M4 7748 11U, // PseudoVMERGE_VVM_M4_TU 7749 11U, // PseudoVMERGE_VVM_M8 7750 11U, // PseudoVMERGE_VVM_M8_TU 7751 11U, // PseudoVMERGE_VVM_MF2 7752 11U, // PseudoVMERGE_VVM_MF2_TU 7753 11U, // PseudoVMERGE_VVM_MF4 7754 11U, // PseudoVMERGE_VVM_MF4_TU 7755 11U, // PseudoVMERGE_VVM_MF8 7756 11U, // PseudoVMERGE_VVM_MF8_TU 7757 11U, // PseudoVMERGE_VXM_M1 7758 11U, // PseudoVMERGE_VXM_M1_TU 7759 11U, // PseudoVMERGE_VXM_M2 7760 11U, // PseudoVMERGE_VXM_M2_TU 7761 11U, // PseudoVMERGE_VXM_M4 7762 11U, // PseudoVMERGE_VXM_M4_TU 7763 11U, // PseudoVMERGE_VXM_M8 7764 11U, // PseudoVMERGE_VXM_M8_TU 7765 11U, // PseudoVMERGE_VXM_MF2 7766 11U, // PseudoVMERGE_VXM_MF2_TU 7767 11U, // PseudoVMERGE_VXM_MF4 7768 11U, // PseudoVMERGE_VXM_MF4_TU 7769 11U, // PseudoVMERGE_VXM_MF8 7770 11U, // PseudoVMERGE_VXM_MF8_TU 7771 11U, // PseudoVMFEQ_VF16_M1 7772 11U, // PseudoVMFEQ_VF16_M1_MASK 7773 11U, // PseudoVMFEQ_VF16_M2 7774 11U, // PseudoVMFEQ_VF16_M2_MASK 7775 11U, // PseudoVMFEQ_VF16_M4 7776 11U, // PseudoVMFEQ_VF16_M4_MASK 7777 11U, // PseudoVMFEQ_VF16_M8 7778 11U, // PseudoVMFEQ_VF16_M8_MASK 7779 11U, // PseudoVMFEQ_VF16_MF2 7780 11U, // PseudoVMFEQ_VF16_MF2_MASK 7781 11U, // PseudoVMFEQ_VF16_MF4 7782 11U, // PseudoVMFEQ_VF16_MF4_MASK 7783 11U, // PseudoVMFEQ_VF32_M1 7784 11U, // PseudoVMFEQ_VF32_M1_MASK 7785 11U, // PseudoVMFEQ_VF32_M2 7786 11U, // PseudoVMFEQ_VF32_M2_MASK 7787 11U, // PseudoVMFEQ_VF32_M4 7788 11U, // PseudoVMFEQ_VF32_M4_MASK 7789 11U, // PseudoVMFEQ_VF32_M8 7790 11U, // PseudoVMFEQ_VF32_M8_MASK 7791 11U, // PseudoVMFEQ_VF32_MF2 7792 11U, // PseudoVMFEQ_VF32_MF2_MASK 7793 11U, // PseudoVMFEQ_VF64_M1 7794 11U, // PseudoVMFEQ_VF64_M1_MASK 7795 11U, // PseudoVMFEQ_VF64_M2 7796 11U, // PseudoVMFEQ_VF64_M2_MASK 7797 11U, // PseudoVMFEQ_VF64_M4 7798 11U, // PseudoVMFEQ_VF64_M4_MASK 7799 11U, // PseudoVMFEQ_VF64_M8 7800 11U, // PseudoVMFEQ_VF64_M8_MASK 7801 11U, // PseudoVMFEQ_VV_M1 7802 11U, // PseudoVMFEQ_VV_M1_MASK 7803 11U, // PseudoVMFEQ_VV_M2 7804 11U, // PseudoVMFEQ_VV_M2_MASK 7805 11U, // PseudoVMFEQ_VV_M4 7806 11U, // PseudoVMFEQ_VV_M4_MASK 7807 11U, // PseudoVMFEQ_VV_M8 7808 11U, // PseudoVMFEQ_VV_M8_MASK 7809 11U, // PseudoVMFEQ_VV_MF2 7810 11U, // PseudoVMFEQ_VV_MF2_MASK 7811 11U, // PseudoVMFEQ_VV_MF4 7812 11U, // PseudoVMFEQ_VV_MF4_MASK 7813 11U, // PseudoVMFGE_VF16_M1 7814 11U, // PseudoVMFGE_VF16_M1_MASK 7815 11U, // PseudoVMFGE_VF16_M2 7816 11U, // PseudoVMFGE_VF16_M2_MASK 7817 11U, // PseudoVMFGE_VF16_M4 7818 11U, // PseudoVMFGE_VF16_M4_MASK 7819 11U, // PseudoVMFGE_VF16_M8 7820 11U, // PseudoVMFGE_VF16_M8_MASK 7821 11U, // PseudoVMFGE_VF16_MF2 7822 11U, // PseudoVMFGE_VF16_MF2_MASK 7823 11U, // PseudoVMFGE_VF16_MF4 7824 11U, // PseudoVMFGE_VF16_MF4_MASK 7825 11U, // PseudoVMFGE_VF32_M1 7826 11U, // PseudoVMFGE_VF32_M1_MASK 7827 11U, // PseudoVMFGE_VF32_M2 7828 11U, // PseudoVMFGE_VF32_M2_MASK 7829 11U, // PseudoVMFGE_VF32_M4 7830 11U, // PseudoVMFGE_VF32_M4_MASK 7831 11U, // PseudoVMFGE_VF32_M8 7832 11U, // PseudoVMFGE_VF32_M8_MASK 7833 11U, // PseudoVMFGE_VF32_MF2 7834 11U, // PseudoVMFGE_VF32_MF2_MASK 7835 11U, // PseudoVMFGE_VF64_M1 7836 11U, // PseudoVMFGE_VF64_M1_MASK 7837 11U, // PseudoVMFGE_VF64_M2 7838 11U, // PseudoVMFGE_VF64_M2_MASK 7839 11U, // PseudoVMFGE_VF64_M4 7840 11U, // PseudoVMFGE_VF64_M4_MASK 7841 11U, // PseudoVMFGE_VF64_M8 7842 11U, // PseudoVMFGE_VF64_M8_MASK 7843 11U, // PseudoVMFGT_VF16_M1 7844 11U, // PseudoVMFGT_VF16_M1_MASK 7845 11U, // PseudoVMFGT_VF16_M2 7846 11U, // PseudoVMFGT_VF16_M2_MASK 7847 11U, // PseudoVMFGT_VF16_M4 7848 11U, // PseudoVMFGT_VF16_M4_MASK 7849 11U, // PseudoVMFGT_VF16_M8 7850 11U, // PseudoVMFGT_VF16_M8_MASK 7851 11U, // PseudoVMFGT_VF16_MF2 7852 11U, // PseudoVMFGT_VF16_MF2_MASK 7853 11U, // PseudoVMFGT_VF16_MF4 7854 11U, // PseudoVMFGT_VF16_MF4_MASK 7855 11U, // PseudoVMFGT_VF32_M1 7856 11U, // PseudoVMFGT_VF32_M1_MASK 7857 11U, // PseudoVMFGT_VF32_M2 7858 11U, // PseudoVMFGT_VF32_M2_MASK 7859 11U, // PseudoVMFGT_VF32_M4 7860 11U, // PseudoVMFGT_VF32_M4_MASK 7861 11U, // PseudoVMFGT_VF32_M8 7862 11U, // PseudoVMFGT_VF32_M8_MASK 7863 11U, // PseudoVMFGT_VF32_MF2 7864 11U, // PseudoVMFGT_VF32_MF2_MASK 7865 11U, // PseudoVMFGT_VF64_M1 7866 11U, // PseudoVMFGT_VF64_M1_MASK 7867 11U, // PseudoVMFGT_VF64_M2 7868 11U, // PseudoVMFGT_VF64_M2_MASK 7869 11U, // PseudoVMFGT_VF64_M4 7870 11U, // PseudoVMFGT_VF64_M4_MASK 7871 11U, // PseudoVMFGT_VF64_M8 7872 11U, // PseudoVMFGT_VF64_M8_MASK 7873 11U, // PseudoVMFLE_VF16_M1 7874 11U, // PseudoVMFLE_VF16_M1_MASK 7875 11U, // PseudoVMFLE_VF16_M2 7876 11U, // PseudoVMFLE_VF16_M2_MASK 7877 11U, // PseudoVMFLE_VF16_M4 7878 11U, // PseudoVMFLE_VF16_M4_MASK 7879 11U, // PseudoVMFLE_VF16_M8 7880 11U, // PseudoVMFLE_VF16_M8_MASK 7881 11U, // PseudoVMFLE_VF16_MF2 7882 11U, // PseudoVMFLE_VF16_MF2_MASK 7883 11U, // PseudoVMFLE_VF16_MF4 7884 11U, // PseudoVMFLE_VF16_MF4_MASK 7885 11U, // PseudoVMFLE_VF32_M1 7886 11U, // PseudoVMFLE_VF32_M1_MASK 7887 11U, // PseudoVMFLE_VF32_M2 7888 11U, // PseudoVMFLE_VF32_M2_MASK 7889 11U, // PseudoVMFLE_VF32_M4 7890 11U, // PseudoVMFLE_VF32_M4_MASK 7891 11U, // PseudoVMFLE_VF32_M8 7892 11U, // PseudoVMFLE_VF32_M8_MASK 7893 11U, // PseudoVMFLE_VF32_MF2 7894 11U, // PseudoVMFLE_VF32_MF2_MASK 7895 11U, // PseudoVMFLE_VF64_M1 7896 11U, // PseudoVMFLE_VF64_M1_MASK 7897 11U, // PseudoVMFLE_VF64_M2 7898 11U, // PseudoVMFLE_VF64_M2_MASK 7899 11U, // PseudoVMFLE_VF64_M4 7900 11U, // PseudoVMFLE_VF64_M4_MASK 7901 11U, // PseudoVMFLE_VF64_M8 7902 11U, // PseudoVMFLE_VF64_M8_MASK 7903 11U, // PseudoVMFLE_VV_M1 7904 11U, // PseudoVMFLE_VV_M1_MASK 7905 11U, // PseudoVMFLE_VV_M2 7906 11U, // PseudoVMFLE_VV_M2_MASK 7907 11U, // PseudoVMFLE_VV_M4 7908 11U, // PseudoVMFLE_VV_M4_MASK 7909 11U, // PseudoVMFLE_VV_M8 7910 11U, // PseudoVMFLE_VV_M8_MASK 7911 11U, // PseudoVMFLE_VV_MF2 7912 11U, // PseudoVMFLE_VV_MF2_MASK 7913 11U, // PseudoVMFLE_VV_MF4 7914 11U, // PseudoVMFLE_VV_MF4_MASK 7915 11U, // PseudoVMFLT_VF16_M1 7916 11U, // PseudoVMFLT_VF16_M1_MASK 7917 11U, // PseudoVMFLT_VF16_M2 7918 11U, // PseudoVMFLT_VF16_M2_MASK 7919 11U, // PseudoVMFLT_VF16_M4 7920 11U, // PseudoVMFLT_VF16_M4_MASK 7921 11U, // PseudoVMFLT_VF16_M8 7922 11U, // PseudoVMFLT_VF16_M8_MASK 7923 11U, // PseudoVMFLT_VF16_MF2 7924 11U, // PseudoVMFLT_VF16_MF2_MASK 7925 11U, // PseudoVMFLT_VF16_MF4 7926 11U, // PseudoVMFLT_VF16_MF4_MASK 7927 11U, // PseudoVMFLT_VF32_M1 7928 11U, // PseudoVMFLT_VF32_M1_MASK 7929 11U, // PseudoVMFLT_VF32_M2 7930 11U, // PseudoVMFLT_VF32_M2_MASK 7931 11U, // PseudoVMFLT_VF32_M4 7932 11U, // PseudoVMFLT_VF32_M4_MASK 7933 11U, // PseudoVMFLT_VF32_M8 7934 11U, // PseudoVMFLT_VF32_M8_MASK 7935 11U, // PseudoVMFLT_VF32_MF2 7936 11U, // PseudoVMFLT_VF32_MF2_MASK 7937 11U, // PseudoVMFLT_VF64_M1 7938 11U, // PseudoVMFLT_VF64_M1_MASK 7939 11U, // PseudoVMFLT_VF64_M2 7940 11U, // PseudoVMFLT_VF64_M2_MASK 7941 11U, // PseudoVMFLT_VF64_M4 7942 11U, // PseudoVMFLT_VF64_M4_MASK 7943 11U, // PseudoVMFLT_VF64_M8 7944 11U, // PseudoVMFLT_VF64_M8_MASK 7945 11U, // PseudoVMFLT_VV_M1 7946 11U, // PseudoVMFLT_VV_M1_MASK 7947 11U, // PseudoVMFLT_VV_M2 7948 11U, // PseudoVMFLT_VV_M2_MASK 7949 11U, // PseudoVMFLT_VV_M4 7950 11U, // PseudoVMFLT_VV_M4_MASK 7951 11U, // PseudoVMFLT_VV_M8 7952 11U, // PseudoVMFLT_VV_M8_MASK 7953 11U, // PseudoVMFLT_VV_MF2 7954 11U, // PseudoVMFLT_VV_MF2_MASK 7955 11U, // PseudoVMFLT_VV_MF4 7956 11U, // PseudoVMFLT_VV_MF4_MASK 7957 11U, // PseudoVMFNE_VF16_M1 7958 11U, // PseudoVMFNE_VF16_M1_MASK 7959 11U, // PseudoVMFNE_VF16_M2 7960 11U, // PseudoVMFNE_VF16_M2_MASK 7961 11U, // PseudoVMFNE_VF16_M4 7962 11U, // PseudoVMFNE_VF16_M4_MASK 7963 11U, // PseudoVMFNE_VF16_M8 7964 11U, // PseudoVMFNE_VF16_M8_MASK 7965 11U, // PseudoVMFNE_VF16_MF2 7966 11U, // PseudoVMFNE_VF16_MF2_MASK 7967 11U, // PseudoVMFNE_VF16_MF4 7968 11U, // PseudoVMFNE_VF16_MF4_MASK 7969 11U, // PseudoVMFNE_VF32_M1 7970 11U, // PseudoVMFNE_VF32_M1_MASK 7971 11U, // PseudoVMFNE_VF32_M2 7972 11U, // PseudoVMFNE_VF32_M2_MASK 7973 11U, // PseudoVMFNE_VF32_M4 7974 11U, // PseudoVMFNE_VF32_M4_MASK 7975 11U, // PseudoVMFNE_VF32_M8 7976 11U, // PseudoVMFNE_VF32_M8_MASK 7977 11U, // PseudoVMFNE_VF32_MF2 7978 11U, // PseudoVMFNE_VF32_MF2_MASK 7979 11U, // PseudoVMFNE_VF64_M1 7980 11U, // PseudoVMFNE_VF64_M1_MASK 7981 11U, // PseudoVMFNE_VF64_M2 7982 11U, // PseudoVMFNE_VF64_M2_MASK 7983 11U, // PseudoVMFNE_VF64_M4 7984 11U, // PseudoVMFNE_VF64_M4_MASK 7985 11U, // PseudoVMFNE_VF64_M8 7986 11U, // PseudoVMFNE_VF64_M8_MASK 7987 11U, // PseudoVMFNE_VV_M1 7988 11U, // PseudoVMFNE_VV_M1_MASK 7989 11U, // PseudoVMFNE_VV_M2 7990 11U, // PseudoVMFNE_VV_M2_MASK 7991 11U, // PseudoVMFNE_VV_M4 7992 11U, // PseudoVMFNE_VV_M4_MASK 7993 11U, // PseudoVMFNE_VV_M8 7994 11U, // PseudoVMFNE_VV_M8_MASK 7995 11U, // PseudoVMFNE_VV_MF2 7996 11U, // PseudoVMFNE_VV_MF2_MASK 7997 11U, // PseudoVMFNE_VV_MF4 7998 11U, // PseudoVMFNE_VV_MF4_MASK 7999 11U, // PseudoVMINU_VV_M1 8000 11U, // PseudoVMINU_VV_M1_MASK 8001 11U, // PseudoVMINU_VV_M1_TU 8002 11U, // PseudoVMINU_VV_M2 8003 11U, // PseudoVMINU_VV_M2_MASK 8004 11U, // PseudoVMINU_VV_M2_TU 8005 11U, // PseudoVMINU_VV_M4 8006 11U, // PseudoVMINU_VV_M4_MASK 8007 11U, // PseudoVMINU_VV_M4_TU 8008 11U, // PseudoVMINU_VV_M8 8009 11U, // PseudoVMINU_VV_M8_MASK 8010 11U, // PseudoVMINU_VV_M8_TU 8011 11U, // PseudoVMINU_VV_MF2 8012 11U, // PseudoVMINU_VV_MF2_MASK 8013 11U, // PseudoVMINU_VV_MF2_TU 8014 11U, // PseudoVMINU_VV_MF4 8015 11U, // PseudoVMINU_VV_MF4_MASK 8016 11U, // PseudoVMINU_VV_MF4_TU 8017 11U, // PseudoVMINU_VV_MF8 8018 11U, // PseudoVMINU_VV_MF8_MASK 8019 11U, // PseudoVMINU_VV_MF8_TU 8020 11U, // PseudoVMINU_VX_M1 8021 11U, // PseudoVMINU_VX_M1_MASK 8022 11U, // PseudoVMINU_VX_M1_TU 8023 11U, // PseudoVMINU_VX_M2 8024 11U, // PseudoVMINU_VX_M2_MASK 8025 11U, // PseudoVMINU_VX_M2_TU 8026 11U, // PseudoVMINU_VX_M4 8027 11U, // PseudoVMINU_VX_M4_MASK 8028 11U, // PseudoVMINU_VX_M4_TU 8029 11U, // PseudoVMINU_VX_M8 8030 11U, // PseudoVMINU_VX_M8_MASK 8031 11U, // PseudoVMINU_VX_M8_TU 8032 11U, // PseudoVMINU_VX_MF2 8033 11U, // PseudoVMINU_VX_MF2_MASK 8034 11U, // PseudoVMINU_VX_MF2_TU 8035 11U, // PseudoVMINU_VX_MF4 8036 11U, // PseudoVMINU_VX_MF4_MASK 8037 11U, // PseudoVMINU_VX_MF4_TU 8038 11U, // PseudoVMINU_VX_MF8 8039 11U, // PseudoVMINU_VX_MF8_MASK 8040 11U, // PseudoVMINU_VX_MF8_TU 8041 11U, // PseudoVMIN_VV_M1 8042 11U, // PseudoVMIN_VV_M1_MASK 8043 11U, // PseudoVMIN_VV_M1_TU 8044 11U, // PseudoVMIN_VV_M2 8045 11U, // PseudoVMIN_VV_M2_MASK 8046 11U, // PseudoVMIN_VV_M2_TU 8047 11U, // PseudoVMIN_VV_M4 8048 11U, // PseudoVMIN_VV_M4_MASK 8049 11U, // PseudoVMIN_VV_M4_TU 8050 11U, // PseudoVMIN_VV_M8 8051 11U, // PseudoVMIN_VV_M8_MASK 8052 11U, // PseudoVMIN_VV_M8_TU 8053 11U, // PseudoVMIN_VV_MF2 8054 11U, // PseudoVMIN_VV_MF2_MASK 8055 11U, // PseudoVMIN_VV_MF2_TU 8056 11U, // PseudoVMIN_VV_MF4 8057 11U, // PseudoVMIN_VV_MF4_MASK 8058 11U, // PseudoVMIN_VV_MF4_TU 8059 11U, // PseudoVMIN_VV_MF8 8060 11U, // PseudoVMIN_VV_MF8_MASK 8061 11U, // PseudoVMIN_VV_MF8_TU 8062 11U, // PseudoVMIN_VX_M1 8063 11U, // PseudoVMIN_VX_M1_MASK 8064 11U, // PseudoVMIN_VX_M1_TU 8065 11U, // PseudoVMIN_VX_M2 8066 11U, // PseudoVMIN_VX_M2_MASK 8067 11U, // PseudoVMIN_VX_M2_TU 8068 11U, // PseudoVMIN_VX_M4 8069 11U, // PseudoVMIN_VX_M4_MASK 8070 11U, // PseudoVMIN_VX_M4_TU 8071 11U, // PseudoVMIN_VX_M8 8072 11U, // PseudoVMIN_VX_M8_MASK 8073 11U, // PseudoVMIN_VX_M8_TU 8074 11U, // PseudoVMIN_VX_MF2 8075 11U, // PseudoVMIN_VX_MF2_MASK 8076 11U, // PseudoVMIN_VX_MF2_TU 8077 11U, // PseudoVMIN_VX_MF4 8078 11U, // PseudoVMIN_VX_MF4_MASK 8079 11U, // PseudoVMIN_VX_MF4_TU 8080 11U, // PseudoVMIN_VX_MF8 8081 11U, // PseudoVMIN_VX_MF8_MASK 8082 11U, // PseudoVMIN_VX_MF8_TU 8083 11U, // PseudoVMNAND_MM_M1 8084 11U, // PseudoVMNAND_MM_M2 8085 11U, // PseudoVMNAND_MM_M4 8086 11U, // PseudoVMNAND_MM_M8 8087 11U, // PseudoVMNAND_MM_MF2 8088 11U, // PseudoVMNAND_MM_MF4 8089 11U, // PseudoVMNAND_MM_MF8 8090 11U, // PseudoVMNOR_MM_M1 8091 11U, // PseudoVMNOR_MM_M2 8092 11U, // PseudoVMNOR_MM_M4 8093 11U, // PseudoVMNOR_MM_M8 8094 11U, // PseudoVMNOR_MM_MF2 8095 11U, // PseudoVMNOR_MM_MF4 8096 11U, // PseudoVMNOR_MM_MF8 8097 11U, // PseudoVMORN_MM_M1 8098 11U, // PseudoVMORN_MM_M2 8099 11U, // PseudoVMORN_MM_M4 8100 11U, // PseudoVMORN_MM_M8 8101 11U, // PseudoVMORN_MM_MF2 8102 11U, // PseudoVMORN_MM_MF4 8103 11U, // PseudoVMORN_MM_MF8 8104 11U, // PseudoVMOR_MM_M1 8105 11U, // PseudoVMOR_MM_M2 8106 11U, // PseudoVMOR_MM_M4 8107 11U, // PseudoVMOR_MM_M8 8108 11U, // PseudoVMOR_MM_MF2 8109 11U, // PseudoVMOR_MM_MF4 8110 11U, // PseudoVMOR_MM_MF8 8111 11U, // PseudoVMSBC_VVM_M1 8112 11U, // PseudoVMSBC_VVM_M2 8113 11U, // PseudoVMSBC_VVM_M4 8114 11U, // PseudoVMSBC_VVM_M8 8115 11U, // PseudoVMSBC_VVM_MF2 8116 11U, // PseudoVMSBC_VVM_MF4 8117 11U, // PseudoVMSBC_VVM_MF8 8118 11U, // PseudoVMSBC_VV_M1 8119 11U, // PseudoVMSBC_VV_M2 8120 11U, // PseudoVMSBC_VV_M4 8121 11U, // PseudoVMSBC_VV_M8 8122 11U, // PseudoVMSBC_VV_MF2 8123 11U, // PseudoVMSBC_VV_MF4 8124 11U, // PseudoVMSBC_VV_MF8 8125 11U, // PseudoVMSBC_VXM_M1 8126 11U, // PseudoVMSBC_VXM_M2 8127 11U, // PseudoVMSBC_VXM_M4 8128 11U, // PseudoVMSBC_VXM_M8 8129 11U, // PseudoVMSBC_VXM_MF2 8130 11U, // PseudoVMSBC_VXM_MF4 8131 11U, // PseudoVMSBC_VXM_MF8 8132 11U, // PseudoVMSBC_VX_M1 8133 11U, // PseudoVMSBC_VX_M2 8134 11U, // PseudoVMSBC_VX_M4 8135 11U, // PseudoVMSBC_VX_M8 8136 11U, // PseudoVMSBC_VX_MF2 8137 11U, // PseudoVMSBC_VX_MF4 8138 11U, // PseudoVMSBC_VX_MF8 8139 11U, // PseudoVMSBF_M_B1 8140 11U, // PseudoVMSBF_M_B16 8141 11U, // PseudoVMSBF_M_B16_MASK 8142 11U, // PseudoVMSBF_M_B1_MASK 8143 11U, // PseudoVMSBF_M_B2 8144 11U, // PseudoVMSBF_M_B2_MASK 8145 11U, // PseudoVMSBF_M_B32 8146 11U, // PseudoVMSBF_M_B32_MASK 8147 11U, // PseudoVMSBF_M_B4 8148 11U, // PseudoVMSBF_M_B4_MASK 8149 11U, // PseudoVMSBF_M_B64 8150 11U, // PseudoVMSBF_M_B64_MASK 8151 11U, // PseudoVMSBF_M_B8 8152 11U, // PseudoVMSBF_M_B8_MASK 8153 11U, // PseudoVMSEQ_VI_M1 8154 11U, // PseudoVMSEQ_VI_M1_MASK 8155 11U, // PseudoVMSEQ_VI_M2 8156 11U, // PseudoVMSEQ_VI_M2_MASK 8157 11U, // PseudoVMSEQ_VI_M4 8158 11U, // PseudoVMSEQ_VI_M4_MASK 8159 11U, // PseudoVMSEQ_VI_M8 8160 11U, // PseudoVMSEQ_VI_M8_MASK 8161 11U, // PseudoVMSEQ_VI_MF2 8162 11U, // PseudoVMSEQ_VI_MF2_MASK 8163 11U, // PseudoVMSEQ_VI_MF4 8164 11U, // PseudoVMSEQ_VI_MF4_MASK 8165 11U, // PseudoVMSEQ_VI_MF8 8166 11U, // PseudoVMSEQ_VI_MF8_MASK 8167 11U, // PseudoVMSEQ_VV_M1 8168 11U, // PseudoVMSEQ_VV_M1_MASK 8169 11U, // PseudoVMSEQ_VV_M2 8170 11U, // PseudoVMSEQ_VV_M2_MASK 8171 11U, // PseudoVMSEQ_VV_M4 8172 11U, // PseudoVMSEQ_VV_M4_MASK 8173 11U, // PseudoVMSEQ_VV_M8 8174 11U, // PseudoVMSEQ_VV_M8_MASK 8175 11U, // PseudoVMSEQ_VV_MF2 8176 11U, // PseudoVMSEQ_VV_MF2_MASK 8177 11U, // PseudoVMSEQ_VV_MF4 8178 11U, // PseudoVMSEQ_VV_MF4_MASK 8179 11U, // PseudoVMSEQ_VV_MF8 8180 11U, // PseudoVMSEQ_VV_MF8_MASK 8181 11U, // PseudoVMSEQ_VX_M1 8182 11U, // PseudoVMSEQ_VX_M1_MASK 8183 11U, // PseudoVMSEQ_VX_M2 8184 11U, // PseudoVMSEQ_VX_M2_MASK 8185 11U, // PseudoVMSEQ_VX_M4 8186 11U, // PseudoVMSEQ_VX_M4_MASK 8187 11U, // PseudoVMSEQ_VX_M8 8188 11U, // PseudoVMSEQ_VX_M8_MASK 8189 11U, // PseudoVMSEQ_VX_MF2 8190 11U, // PseudoVMSEQ_VX_MF2_MASK 8191 11U, // PseudoVMSEQ_VX_MF4 8192 11U, // PseudoVMSEQ_VX_MF4_MASK 8193 11U, // PseudoVMSEQ_VX_MF8 8194 11U, // PseudoVMSEQ_VX_MF8_MASK 8195 11U, // PseudoVMSET_M_B1 8196 11U, // PseudoVMSET_M_B16 8197 11U, // PseudoVMSET_M_B2 8198 11U, // PseudoVMSET_M_B32 8199 11U, // PseudoVMSET_M_B4 8200 11U, // PseudoVMSET_M_B64 8201 11U, // PseudoVMSET_M_B8 8202 536889327U, // PseudoVMSGEU_VI 8203 268463072U, // PseudoVMSGEU_VX 8204 536898528U, // PseudoVMSGEU_VX_M 8205 873491424U, // PseudoVMSGEU_VX_M_T 8206 536889170U, // PseudoVMSGE_VI 8207 268462719U, // PseudoVMSGE_VX 8208 536898175U, // PseudoVMSGE_VX_M 8209 873491071U, // PseudoVMSGE_VX_M_T 8210 11U, // PseudoVMSGTU_VI_M1 8211 11U, // PseudoVMSGTU_VI_M1_MASK 8212 11U, // PseudoVMSGTU_VI_M2 8213 11U, // PseudoVMSGTU_VI_M2_MASK 8214 11U, // PseudoVMSGTU_VI_M4 8215 11U, // PseudoVMSGTU_VI_M4_MASK 8216 11U, // PseudoVMSGTU_VI_M8 8217 11U, // PseudoVMSGTU_VI_M8_MASK 8218 11U, // PseudoVMSGTU_VI_MF2 8219 11U, // PseudoVMSGTU_VI_MF2_MASK 8220 11U, // PseudoVMSGTU_VI_MF4 8221 11U, // PseudoVMSGTU_VI_MF4_MASK 8222 11U, // PseudoVMSGTU_VI_MF8 8223 11U, // PseudoVMSGTU_VI_MF8_MASK 8224 11U, // PseudoVMSGTU_VX_M1 8225 11U, // PseudoVMSGTU_VX_M1_MASK 8226 11U, // PseudoVMSGTU_VX_M2 8227 11U, // PseudoVMSGTU_VX_M2_MASK 8228 11U, // PseudoVMSGTU_VX_M4 8229 11U, // PseudoVMSGTU_VX_M4_MASK 8230 11U, // PseudoVMSGTU_VX_M8 8231 11U, // PseudoVMSGTU_VX_M8_MASK 8232 11U, // PseudoVMSGTU_VX_MF2 8233 11U, // PseudoVMSGTU_VX_MF2_MASK 8234 11U, // PseudoVMSGTU_VX_MF4 8235 11U, // PseudoVMSGTU_VX_MF4_MASK 8236 11U, // PseudoVMSGTU_VX_MF8 8237 11U, // PseudoVMSGTU_VX_MF8_MASK 8238 11U, // PseudoVMSGT_VI_M1 8239 11U, // PseudoVMSGT_VI_M1_MASK 8240 11U, // PseudoVMSGT_VI_M2 8241 11U, // PseudoVMSGT_VI_M2_MASK 8242 11U, // PseudoVMSGT_VI_M4 8243 11U, // PseudoVMSGT_VI_M4_MASK 8244 11U, // PseudoVMSGT_VI_M8 8245 11U, // PseudoVMSGT_VI_M8_MASK 8246 11U, // PseudoVMSGT_VI_MF2 8247 11U, // PseudoVMSGT_VI_MF2_MASK 8248 11U, // PseudoVMSGT_VI_MF4 8249 11U, // PseudoVMSGT_VI_MF4_MASK 8250 11U, // PseudoVMSGT_VI_MF8 8251 11U, // PseudoVMSGT_VI_MF8_MASK 8252 11U, // PseudoVMSGT_VX_M1 8253 11U, // PseudoVMSGT_VX_M1_MASK 8254 11U, // PseudoVMSGT_VX_M2 8255 11U, // PseudoVMSGT_VX_M2_MASK 8256 11U, // PseudoVMSGT_VX_M4 8257 11U, // PseudoVMSGT_VX_M4_MASK 8258 11U, // PseudoVMSGT_VX_M8 8259 11U, // PseudoVMSGT_VX_M8_MASK 8260 11U, // PseudoVMSGT_VX_MF2 8261 11U, // PseudoVMSGT_VX_MF2_MASK 8262 11U, // PseudoVMSGT_VX_MF4 8263 11U, // PseudoVMSGT_VX_MF4_MASK 8264 11U, // PseudoVMSGT_VX_MF8 8265 11U, // PseudoVMSGT_VX_MF8_MASK 8266 11U, // PseudoVMSIF_M_B1 8267 11U, // PseudoVMSIF_M_B16 8268 11U, // PseudoVMSIF_M_B16_MASK 8269 11U, // PseudoVMSIF_M_B1_MASK 8270 11U, // PseudoVMSIF_M_B2 8271 11U, // PseudoVMSIF_M_B2_MASK 8272 11U, // PseudoVMSIF_M_B32 8273 11U, // PseudoVMSIF_M_B32_MASK 8274 11U, // PseudoVMSIF_M_B4 8275 11U, // PseudoVMSIF_M_B4_MASK 8276 11U, // PseudoVMSIF_M_B64 8277 11U, // PseudoVMSIF_M_B64_MASK 8278 11U, // PseudoVMSIF_M_B8 8279 11U, // PseudoVMSIF_M_B8_MASK 8280 11U, // PseudoVMSLEU_VI_M1 8281 11U, // PseudoVMSLEU_VI_M1_MASK 8282 11U, // PseudoVMSLEU_VI_M2 8283 11U, // PseudoVMSLEU_VI_M2_MASK 8284 11U, // PseudoVMSLEU_VI_M4 8285 11U, // PseudoVMSLEU_VI_M4_MASK 8286 11U, // PseudoVMSLEU_VI_M8 8287 11U, // PseudoVMSLEU_VI_M8_MASK 8288 11U, // PseudoVMSLEU_VI_MF2 8289 11U, // PseudoVMSLEU_VI_MF2_MASK 8290 11U, // PseudoVMSLEU_VI_MF4 8291 11U, // PseudoVMSLEU_VI_MF4_MASK 8292 11U, // PseudoVMSLEU_VI_MF8 8293 11U, // PseudoVMSLEU_VI_MF8_MASK 8294 11U, // PseudoVMSLEU_VV_M1 8295 11U, // PseudoVMSLEU_VV_M1_MASK 8296 11U, // PseudoVMSLEU_VV_M2 8297 11U, // PseudoVMSLEU_VV_M2_MASK 8298 11U, // PseudoVMSLEU_VV_M4 8299 11U, // PseudoVMSLEU_VV_M4_MASK 8300 11U, // PseudoVMSLEU_VV_M8 8301 11U, // PseudoVMSLEU_VV_M8_MASK 8302 11U, // PseudoVMSLEU_VV_MF2 8303 11U, // PseudoVMSLEU_VV_MF2_MASK 8304 11U, // PseudoVMSLEU_VV_MF4 8305 11U, // PseudoVMSLEU_VV_MF4_MASK 8306 11U, // PseudoVMSLEU_VV_MF8 8307 11U, // PseudoVMSLEU_VV_MF8_MASK 8308 11U, // PseudoVMSLEU_VX_M1 8309 11U, // PseudoVMSLEU_VX_M1_MASK 8310 11U, // PseudoVMSLEU_VX_M2 8311 11U, // PseudoVMSLEU_VX_M2_MASK 8312 11U, // PseudoVMSLEU_VX_M4 8313 11U, // PseudoVMSLEU_VX_M4_MASK 8314 11U, // PseudoVMSLEU_VX_M8 8315 11U, // PseudoVMSLEU_VX_M8_MASK 8316 11U, // PseudoVMSLEU_VX_MF2 8317 11U, // PseudoVMSLEU_VX_MF2_MASK 8318 11U, // PseudoVMSLEU_VX_MF4 8319 11U, // PseudoVMSLEU_VX_MF4_MASK 8320 11U, // PseudoVMSLEU_VX_MF8 8321 11U, // PseudoVMSLEU_VX_MF8_MASK 8322 11U, // PseudoVMSLE_VI_M1 8323 11U, // PseudoVMSLE_VI_M1_MASK 8324 11U, // PseudoVMSLE_VI_M2 8325 11U, // PseudoVMSLE_VI_M2_MASK 8326 11U, // PseudoVMSLE_VI_M4 8327 11U, // PseudoVMSLE_VI_M4_MASK 8328 11U, // PseudoVMSLE_VI_M8 8329 11U, // PseudoVMSLE_VI_M8_MASK 8330 11U, // PseudoVMSLE_VI_MF2 8331 11U, // PseudoVMSLE_VI_MF2_MASK 8332 11U, // PseudoVMSLE_VI_MF4 8333 11U, // PseudoVMSLE_VI_MF4_MASK 8334 11U, // PseudoVMSLE_VI_MF8 8335 11U, // PseudoVMSLE_VI_MF8_MASK 8336 11U, // PseudoVMSLE_VV_M1 8337 11U, // PseudoVMSLE_VV_M1_MASK 8338 11U, // PseudoVMSLE_VV_M2 8339 11U, // PseudoVMSLE_VV_M2_MASK 8340 11U, // PseudoVMSLE_VV_M4 8341 11U, // PseudoVMSLE_VV_M4_MASK 8342 11U, // PseudoVMSLE_VV_M8 8343 11U, // PseudoVMSLE_VV_M8_MASK 8344 11U, // PseudoVMSLE_VV_MF2 8345 11U, // PseudoVMSLE_VV_MF2_MASK 8346 11U, // PseudoVMSLE_VV_MF4 8347 11U, // PseudoVMSLE_VV_MF4_MASK 8348 11U, // PseudoVMSLE_VV_MF8 8349 11U, // PseudoVMSLE_VV_MF8_MASK 8350 11U, // PseudoVMSLE_VX_M1 8351 11U, // PseudoVMSLE_VX_M1_MASK 8352 11U, // PseudoVMSLE_VX_M2 8353 11U, // PseudoVMSLE_VX_M2_MASK 8354 11U, // PseudoVMSLE_VX_M4 8355 11U, // PseudoVMSLE_VX_M4_MASK 8356 11U, // PseudoVMSLE_VX_M8 8357 11U, // PseudoVMSLE_VX_M8_MASK 8358 11U, // PseudoVMSLE_VX_MF2 8359 11U, // PseudoVMSLE_VX_MF2_MASK 8360 11U, // PseudoVMSLE_VX_MF4 8361 11U, // PseudoVMSLE_VX_MF4_MASK 8362 11U, // PseudoVMSLE_VX_MF8 8363 11U, // PseudoVMSLE_VX_MF8_MASK 8364 536889360U, // PseudoVMSLTU_VI 8365 11U, // PseudoVMSLTU_VV_M1 8366 11U, // PseudoVMSLTU_VV_M1_MASK 8367 11U, // PseudoVMSLTU_VV_M2 8368 11U, // PseudoVMSLTU_VV_M2_MASK 8369 11U, // PseudoVMSLTU_VV_M4 8370 11U, // PseudoVMSLTU_VV_M4_MASK 8371 11U, // PseudoVMSLTU_VV_M8 8372 11U, // PseudoVMSLTU_VV_M8_MASK 8373 11U, // PseudoVMSLTU_VV_MF2 8374 11U, // PseudoVMSLTU_VV_MF2_MASK 8375 11U, // PseudoVMSLTU_VV_MF4 8376 11U, // PseudoVMSLTU_VV_MF4_MASK 8377 11U, // PseudoVMSLTU_VV_MF8 8378 11U, // PseudoVMSLTU_VV_MF8_MASK 8379 11U, // PseudoVMSLTU_VX_M1 8380 11U, // PseudoVMSLTU_VX_M1_MASK 8381 11U, // PseudoVMSLTU_VX_M2 8382 11U, // PseudoVMSLTU_VX_M2_MASK 8383 11U, // PseudoVMSLTU_VX_M4 8384 11U, // PseudoVMSLTU_VX_M4_MASK 8385 11U, // PseudoVMSLTU_VX_M8 8386 11U, // PseudoVMSLTU_VX_M8_MASK 8387 11U, // PseudoVMSLTU_VX_MF2 8388 11U, // PseudoVMSLTU_VX_MF2_MASK 8389 11U, // PseudoVMSLTU_VX_MF4 8390 11U, // PseudoVMSLTU_VX_MF4_MASK 8391 11U, // PseudoVMSLTU_VX_MF8 8392 11U, // PseudoVMSLTU_VX_MF8_MASK 8393 536889306U, // PseudoVMSLT_VI 8394 11U, // PseudoVMSLT_VV_M1 8395 11U, // PseudoVMSLT_VV_M1_MASK 8396 11U, // PseudoVMSLT_VV_M2 8397 11U, // PseudoVMSLT_VV_M2_MASK 8398 11U, // PseudoVMSLT_VV_M4 8399 11U, // PseudoVMSLT_VV_M4_MASK 8400 11U, // PseudoVMSLT_VV_M8 8401 11U, // PseudoVMSLT_VV_M8_MASK 8402 11U, // PseudoVMSLT_VV_MF2 8403 11U, // PseudoVMSLT_VV_MF2_MASK 8404 11U, // PseudoVMSLT_VV_MF4 8405 11U, // PseudoVMSLT_VV_MF4_MASK 8406 11U, // PseudoVMSLT_VV_MF8 8407 11U, // PseudoVMSLT_VV_MF8_MASK 8408 11U, // PseudoVMSLT_VX_M1 8409 11U, // PseudoVMSLT_VX_M1_MASK 8410 11U, // PseudoVMSLT_VX_M2 8411 11U, // PseudoVMSLT_VX_M2_MASK 8412 11U, // PseudoVMSLT_VX_M4 8413 11U, // PseudoVMSLT_VX_M4_MASK 8414 11U, // PseudoVMSLT_VX_M8 8415 11U, // PseudoVMSLT_VX_M8_MASK 8416 11U, // PseudoVMSLT_VX_MF2 8417 11U, // PseudoVMSLT_VX_MF2_MASK 8418 11U, // PseudoVMSLT_VX_MF4 8419 11U, // PseudoVMSLT_VX_MF4_MASK 8420 11U, // PseudoVMSLT_VX_MF8 8421 11U, // PseudoVMSLT_VX_MF8_MASK 8422 11U, // PseudoVMSNE_VI_M1 8423 11U, // PseudoVMSNE_VI_M1_MASK 8424 11U, // PseudoVMSNE_VI_M2 8425 11U, // PseudoVMSNE_VI_M2_MASK 8426 11U, // PseudoVMSNE_VI_M4 8427 11U, // PseudoVMSNE_VI_M4_MASK 8428 11U, // PseudoVMSNE_VI_M8 8429 11U, // PseudoVMSNE_VI_M8_MASK 8430 11U, // PseudoVMSNE_VI_MF2 8431 11U, // PseudoVMSNE_VI_MF2_MASK 8432 11U, // PseudoVMSNE_VI_MF4 8433 11U, // PseudoVMSNE_VI_MF4_MASK 8434 11U, // PseudoVMSNE_VI_MF8 8435 11U, // PseudoVMSNE_VI_MF8_MASK 8436 11U, // PseudoVMSNE_VV_M1 8437 11U, // PseudoVMSNE_VV_M1_MASK 8438 11U, // PseudoVMSNE_VV_M2 8439 11U, // PseudoVMSNE_VV_M2_MASK 8440 11U, // PseudoVMSNE_VV_M4 8441 11U, // PseudoVMSNE_VV_M4_MASK 8442 11U, // PseudoVMSNE_VV_M8 8443 11U, // PseudoVMSNE_VV_M8_MASK 8444 11U, // PseudoVMSNE_VV_MF2 8445 11U, // PseudoVMSNE_VV_MF2_MASK 8446 11U, // PseudoVMSNE_VV_MF4 8447 11U, // PseudoVMSNE_VV_MF4_MASK 8448 11U, // PseudoVMSNE_VV_MF8 8449 11U, // PseudoVMSNE_VV_MF8_MASK 8450 11U, // PseudoVMSNE_VX_M1 8451 11U, // PseudoVMSNE_VX_M1_MASK 8452 11U, // PseudoVMSNE_VX_M2 8453 11U, // PseudoVMSNE_VX_M2_MASK 8454 11U, // PseudoVMSNE_VX_M4 8455 11U, // PseudoVMSNE_VX_M4_MASK 8456 11U, // PseudoVMSNE_VX_M8 8457 11U, // PseudoVMSNE_VX_M8_MASK 8458 11U, // PseudoVMSNE_VX_MF2 8459 11U, // PseudoVMSNE_VX_MF2_MASK 8460 11U, // PseudoVMSNE_VX_MF4 8461 11U, // PseudoVMSNE_VX_MF4_MASK 8462 11U, // PseudoVMSNE_VX_MF8 8463 11U, // PseudoVMSNE_VX_MF8_MASK 8464 11U, // PseudoVMSOF_M_B1 8465 11U, // PseudoVMSOF_M_B16 8466 11U, // PseudoVMSOF_M_B16_MASK 8467 11U, // PseudoVMSOF_M_B1_MASK 8468 11U, // PseudoVMSOF_M_B2 8469 11U, // PseudoVMSOF_M_B2_MASK 8470 11U, // PseudoVMSOF_M_B32 8471 11U, // PseudoVMSOF_M_B32_MASK 8472 11U, // PseudoVMSOF_M_B4 8473 11U, // PseudoVMSOF_M_B4_MASK 8474 11U, // PseudoVMSOF_M_B64 8475 11U, // PseudoVMSOF_M_B64_MASK 8476 11U, // PseudoVMSOF_M_B8 8477 11U, // PseudoVMSOF_M_B8_MASK 8478 11U, // PseudoVMULHSU_VV_M1 8479 11U, // PseudoVMULHSU_VV_M1_MASK 8480 11U, // PseudoVMULHSU_VV_M1_TU 8481 11U, // PseudoVMULHSU_VV_M2 8482 11U, // PseudoVMULHSU_VV_M2_MASK 8483 11U, // PseudoVMULHSU_VV_M2_TU 8484 11U, // PseudoVMULHSU_VV_M4 8485 11U, // PseudoVMULHSU_VV_M4_MASK 8486 11U, // PseudoVMULHSU_VV_M4_TU 8487 11U, // PseudoVMULHSU_VV_M8 8488 11U, // PseudoVMULHSU_VV_M8_MASK 8489 11U, // PseudoVMULHSU_VV_M8_TU 8490 11U, // PseudoVMULHSU_VV_MF2 8491 11U, // PseudoVMULHSU_VV_MF2_MASK 8492 11U, // PseudoVMULHSU_VV_MF2_TU 8493 11U, // PseudoVMULHSU_VV_MF4 8494 11U, // PseudoVMULHSU_VV_MF4_MASK 8495 11U, // PseudoVMULHSU_VV_MF4_TU 8496 11U, // PseudoVMULHSU_VV_MF8 8497 11U, // PseudoVMULHSU_VV_MF8_MASK 8498 11U, // PseudoVMULHSU_VV_MF8_TU 8499 11U, // PseudoVMULHSU_VX_M1 8500 11U, // PseudoVMULHSU_VX_M1_MASK 8501 11U, // PseudoVMULHSU_VX_M1_TU 8502 11U, // PseudoVMULHSU_VX_M2 8503 11U, // PseudoVMULHSU_VX_M2_MASK 8504 11U, // PseudoVMULHSU_VX_M2_TU 8505 11U, // PseudoVMULHSU_VX_M4 8506 11U, // PseudoVMULHSU_VX_M4_MASK 8507 11U, // PseudoVMULHSU_VX_M4_TU 8508 11U, // PseudoVMULHSU_VX_M8 8509 11U, // PseudoVMULHSU_VX_M8_MASK 8510 11U, // PseudoVMULHSU_VX_M8_TU 8511 11U, // PseudoVMULHSU_VX_MF2 8512 11U, // PseudoVMULHSU_VX_MF2_MASK 8513 11U, // PseudoVMULHSU_VX_MF2_TU 8514 11U, // PseudoVMULHSU_VX_MF4 8515 11U, // PseudoVMULHSU_VX_MF4_MASK 8516 11U, // PseudoVMULHSU_VX_MF4_TU 8517 11U, // PseudoVMULHSU_VX_MF8 8518 11U, // PseudoVMULHSU_VX_MF8_MASK 8519 11U, // PseudoVMULHSU_VX_MF8_TU 8520 11U, // PseudoVMULHU_VV_M1 8521 11U, // PseudoVMULHU_VV_M1_MASK 8522 11U, // PseudoVMULHU_VV_M1_TU 8523 11U, // PseudoVMULHU_VV_M2 8524 11U, // PseudoVMULHU_VV_M2_MASK 8525 11U, // PseudoVMULHU_VV_M2_TU 8526 11U, // PseudoVMULHU_VV_M4 8527 11U, // PseudoVMULHU_VV_M4_MASK 8528 11U, // PseudoVMULHU_VV_M4_TU 8529 11U, // PseudoVMULHU_VV_M8 8530 11U, // PseudoVMULHU_VV_M8_MASK 8531 11U, // PseudoVMULHU_VV_M8_TU 8532 11U, // PseudoVMULHU_VV_MF2 8533 11U, // PseudoVMULHU_VV_MF2_MASK 8534 11U, // PseudoVMULHU_VV_MF2_TU 8535 11U, // PseudoVMULHU_VV_MF4 8536 11U, // PseudoVMULHU_VV_MF4_MASK 8537 11U, // PseudoVMULHU_VV_MF4_TU 8538 11U, // PseudoVMULHU_VV_MF8 8539 11U, // PseudoVMULHU_VV_MF8_MASK 8540 11U, // PseudoVMULHU_VV_MF8_TU 8541 11U, // PseudoVMULHU_VX_M1 8542 11U, // PseudoVMULHU_VX_M1_MASK 8543 11U, // PseudoVMULHU_VX_M1_TU 8544 11U, // PseudoVMULHU_VX_M2 8545 11U, // PseudoVMULHU_VX_M2_MASK 8546 11U, // PseudoVMULHU_VX_M2_TU 8547 11U, // PseudoVMULHU_VX_M4 8548 11U, // PseudoVMULHU_VX_M4_MASK 8549 11U, // PseudoVMULHU_VX_M4_TU 8550 11U, // PseudoVMULHU_VX_M8 8551 11U, // PseudoVMULHU_VX_M8_MASK 8552 11U, // PseudoVMULHU_VX_M8_TU 8553 11U, // PseudoVMULHU_VX_MF2 8554 11U, // PseudoVMULHU_VX_MF2_MASK 8555 11U, // PseudoVMULHU_VX_MF2_TU 8556 11U, // PseudoVMULHU_VX_MF4 8557 11U, // PseudoVMULHU_VX_MF4_MASK 8558 11U, // PseudoVMULHU_VX_MF4_TU 8559 11U, // PseudoVMULHU_VX_MF8 8560 11U, // PseudoVMULHU_VX_MF8_MASK 8561 11U, // PseudoVMULHU_VX_MF8_TU 8562 11U, // PseudoVMULH_VV_M1 8563 11U, // PseudoVMULH_VV_M1_MASK 8564 11U, // PseudoVMULH_VV_M1_TU 8565 11U, // PseudoVMULH_VV_M2 8566 11U, // PseudoVMULH_VV_M2_MASK 8567 11U, // PseudoVMULH_VV_M2_TU 8568 11U, // PseudoVMULH_VV_M4 8569 11U, // PseudoVMULH_VV_M4_MASK 8570 11U, // PseudoVMULH_VV_M4_TU 8571 11U, // PseudoVMULH_VV_M8 8572 11U, // PseudoVMULH_VV_M8_MASK 8573 11U, // PseudoVMULH_VV_M8_TU 8574 11U, // PseudoVMULH_VV_MF2 8575 11U, // PseudoVMULH_VV_MF2_MASK 8576 11U, // PseudoVMULH_VV_MF2_TU 8577 11U, // PseudoVMULH_VV_MF4 8578 11U, // PseudoVMULH_VV_MF4_MASK 8579 11U, // PseudoVMULH_VV_MF4_TU 8580 11U, // PseudoVMULH_VV_MF8 8581 11U, // PseudoVMULH_VV_MF8_MASK 8582 11U, // PseudoVMULH_VV_MF8_TU 8583 11U, // PseudoVMULH_VX_M1 8584 11U, // PseudoVMULH_VX_M1_MASK 8585 11U, // PseudoVMULH_VX_M1_TU 8586 11U, // PseudoVMULH_VX_M2 8587 11U, // PseudoVMULH_VX_M2_MASK 8588 11U, // PseudoVMULH_VX_M2_TU 8589 11U, // PseudoVMULH_VX_M4 8590 11U, // PseudoVMULH_VX_M4_MASK 8591 11U, // PseudoVMULH_VX_M4_TU 8592 11U, // PseudoVMULH_VX_M8 8593 11U, // PseudoVMULH_VX_M8_MASK 8594 11U, // PseudoVMULH_VX_M8_TU 8595 11U, // PseudoVMULH_VX_MF2 8596 11U, // PseudoVMULH_VX_MF2_MASK 8597 11U, // PseudoVMULH_VX_MF2_TU 8598 11U, // PseudoVMULH_VX_MF4 8599 11U, // PseudoVMULH_VX_MF4_MASK 8600 11U, // PseudoVMULH_VX_MF4_TU 8601 11U, // PseudoVMULH_VX_MF8 8602 11U, // PseudoVMULH_VX_MF8_MASK 8603 11U, // PseudoVMULH_VX_MF8_TU 8604 11U, // PseudoVMUL_VV_M1 8605 11U, // PseudoVMUL_VV_M1_MASK 8606 11U, // PseudoVMUL_VV_M1_TU 8607 11U, // PseudoVMUL_VV_M2 8608 11U, // PseudoVMUL_VV_M2_MASK 8609 11U, // PseudoVMUL_VV_M2_TU 8610 11U, // PseudoVMUL_VV_M4 8611 11U, // PseudoVMUL_VV_M4_MASK 8612 11U, // PseudoVMUL_VV_M4_TU 8613 11U, // PseudoVMUL_VV_M8 8614 11U, // PseudoVMUL_VV_M8_MASK 8615 11U, // PseudoVMUL_VV_M8_TU 8616 11U, // PseudoVMUL_VV_MF2 8617 11U, // PseudoVMUL_VV_MF2_MASK 8618 11U, // PseudoVMUL_VV_MF2_TU 8619 11U, // PseudoVMUL_VV_MF4 8620 11U, // PseudoVMUL_VV_MF4_MASK 8621 11U, // PseudoVMUL_VV_MF4_TU 8622 11U, // PseudoVMUL_VV_MF8 8623 11U, // PseudoVMUL_VV_MF8_MASK 8624 11U, // PseudoVMUL_VV_MF8_TU 8625 11U, // PseudoVMUL_VX_M1 8626 11U, // PseudoVMUL_VX_M1_MASK 8627 11U, // PseudoVMUL_VX_M1_TU 8628 11U, // PseudoVMUL_VX_M2 8629 11U, // PseudoVMUL_VX_M2_MASK 8630 11U, // PseudoVMUL_VX_M2_TU 8631 11U, // PseudoVMUL_VX_M4 8632 11U, // PseudoVMUL_VX_M4_MASK 8633 11U, // PseudoVMUL_VX_M4_TU 8634 11U, // PseudoVMUL_VX_M8 8635 11U, // PseudoVMUL_VX_M8_MASK 8636 11U, // PseudoVMUL_VX_M8_TU 8637 11U, // PseudoVMUL_VX_MF2 8638 11U, // PseudoVMUL_VX_MF2_MASK 8639 11U, // PseudoVMUL_VX_MF2_TU 8640 11U, // PseudoVMUL_VX_MF4 8641 11U, // PseudoVMUL_VX_MF4_MASK 8642 11U, // PseudoVMUL_VX_MF4_TU 8643 11U, // PseudoVMUL_VX_MF8 8644 11U, // PseudoVMUL_VX_MF8_MASK 8645 11U, // PseudoVMUL_VX_MF8_TU 8646 11U, // PseudoVMV_S_X_M1 8647 11U, // PseudoVMV_S_X_M2 8648 11U, // PseudoVMV_S_X_M4 8649 11U, // PseudoVMV_S_X_M8 8650 11U, // PseudoVMV_S_X_MF2 8651 11U, // PseudoVMV_S_X_MF4 8652 11U, // PseudoVMV_S_X_MF8 8653 11U, // PseudoVMV_V_I_M1 8654 11U, // PseudoVMV_V_I_M1_TU 8655 11U, // PseudoVMV_V_I_M2 8656 11U, // PseudoVMV_V_I_M2_TU 8657 11U, // PseudoVMV_V_I_M4 8658 11U, // PseudoVMV_V_I_M4_TU 8659 11U, // PseudoVMV_V_I_M8 8660 11U, // PseudoVMV_V_I_M8_TU 8661 11U, // PseudoVMV_V_I_MF2 8662 11U, // PseudoVMV_V_I_MF2_TU 8663 11U, // PseudoVMV_V_I_MF4 8664 11U, // PseudoVMV_V_I_MF4_TU 8665 11U, // PseudoVMV_V_I_MF8 8666 11U, // PseudoVMV_V_I_MF8_TU 8667 11U, // PseudoVMV_V_V_M1 8668 11U, // PseudoVMV_V_V_M1_TU 8669 11U, // PseudoVMV_V_V_M2 8670 11U, // PseudoVMV_V_V_M2_TU 8671 11U, // PseudoVMV_V_V_M4 8672 11U, // PseudoVMV_V_V_M4_TU 8673 11U, // PseudoVMV_V_V_M8 8674 11U, // PseudoVMV_V_V_M8_TU 8675 11U, // PseudoVMV_V_V_MF2 8676 11U, // PseudoVMV_V_V_MF2_TU 8677 11U, // PseudoVMV_V_V_MF4 8678 11U, // PseudoVMV_V_V_MF4_TU 8679 11U, // PseudoVMV_V_V_MF8 8680 11U, // PseudoVMV_V_V_MF8_TU 8681 11U, // PseudoVMV_V_X_M1 8682 11U, // PseudoVMV_V_X_M1_TU 8683 11U, // PseudoVMV_V_X_M2 8684 11U, // PseudoVMV_V_X_M2_TU 8685 11U, // PseudoVMV_V_X_M4 8686 11U, // PseudoVMV_V_X_M4_TU 8687 11U, // PseudoVMV_V_X_M8 8688 11U, // PseudoVMV_V_X_M8_TU 8689 11U, // PseudoVMV_V_X_MF2 8690 11U, // PseudoVMV_V_X_MF2_TU 8691 11U, // PseudoVMV_V_X_MF4 8692 11U, // PseudoVMV_V_X_MF4_TU 8693 11U, // PseudoVMV_V_X_MF8 8694 11U, // PseudoVMV_V_X_MF8_TU 8695 11U, // PseudoVMV_X_S_M1 8696 11U, // PseudoVMV_X_S_M2 8697 11U, // PseudoVMV_X_S_M4 8698 11U, // PseudoVMV_X_S_M8 8699 11U, // PseudoVMV_X_S_MF2 8700 11U, // PseudoVMV_X_S_MF4 8701 11U, // PseudoVMV_X_S_MF8 8702 11U, // PseudoVMXNOR_MM_M1 8703 11U, // PseudoVMXNOR_MM_M2 8704 11U, // PseudoVMXNOR_MM_M4 8705 11U, // PseudoVMXNOR_MM_M8 8706 11U, // PseudoVMXNOR_MM_MF2 8707 11U, // PseudoVMXNOR_MM_MF4 8708 11U, // PseudoVMXNOR_MM_MF8 8709 11U, // PseudoVMXOR_MM_M1 8710 11U, // PseudoVMXOR_MM_M2 8711 11U, // PseudoVMXOR_MM_M4 8712 11U, // PseudoVMXOR_MM_M8 8713 11U, // PseudoVMXOR_MM_MF2 8714 11U, // PseudoVMXOR_MM_MF4 8715 11U, // PseudoVMXOR_MM_MF8 8716 11U, // PseudoVNCLIPU_WI_M1 8717 11U, // PseudoVNCLIPU_WI_M1_MASK 8718 11U, // PseudoVNCLIPU_WI_M1_TU 8719 11U, // PseudoVNCLIPU_WI_M2 8720 11U, // PseudoVNCLIPU_WI_M2_MASK 8721 11U, // PseudoVNCLIPU_WI_M2_TU 8722 11U, // PseudoVNCLIPU_WI_M4 8723 11U, // PseudoVNCLIPU_WI_M4_MASK 8724 11U, // PseudoVNCLIPU_WI_M4_TU 8725 11U, // PseudoVNCLIPU_WI_MF2 8726 11U, // PseudoVNCLIPU_WI_MF2_MASK 8727 11U, // PseudoVNCLIPU_WI_MF2_TU 8728 11U, // PseudoVNCLIPU_WI_MF4 8729 11U, // PseudoVNCLIPU_WI_MF4_MASK 8730 11U, // PseudoVNCLIPU_WI_MF4_TU 8731 11U, // PseudoVNCLIPU_WI_MF8 8732 11U, // PseudoVNCLIPU_WI_MF8_MASK 8733 11U, // PseudoVNCLIPU_WI_MF8_TU 8734 11U, // PseudoVNCLIPU_WV_M1 8735 11U, // PseudoVNCLIPU_WV_M1_MASK 8736 11U, // PseudoVNCLIPU_WV_M1_TU 8737 11U, // PseudoVNCLIPU_WV_M2 8738 11U, // PseudoVNCLIPU_WV_M2_MASK 8739 11U, // PseudoVNCLIPU_WV_M2_TU 8740 11U, // PseudoVNCLIPU_WV_M4 8741 11U, // PseudoVNCLIPU_WV_M4_MASK 8742 11U, // PseudoVNCLIPU_WV_M4_TU 8743 11U, // PseudoVNCLIPU_WV_MF2 8744 11U, // PseudoVNCLIPU_WV_MF2_MASK 8745 11U, // PseudoVNCLIPU_WV_MF2_TU 8746 11U, // PseudoVNCLIPU_WV_MF4 8747 11U, // PseudoVNCLIPU_WV_MF4_MASK 8748 11U, // PseudoVNCLIPU_WV_MF4_TU 8749 11U, // PseudoVNCLIPU_WV_MF8 8750 11U, // PseudoVNCLIPU_WV_MF8_MASK 8751 11U, // PseudoVNCLIPU_WV_MF8_TU 8752 11U, // PseudoVNCLIPU_WX_M1 8753 11U, // PseudoVNCLIPU_WX_M1_MASK 8754 11U, // PseudoVNCLIPU_WX_M1_TU 8755 11U, // PseudoVNCLIPU_WX_M2 8756 11U, // PseudoVNCLIPU_WX_M2_MASK 8757 11U, // PseudoVNCLIPU_WX_M2_TU 8758 11U, // PseudoVNCLIPU_WX_M4 8759 11U, // PseudoVNCLIPU_WX_M4_MASK 8760 11U, // PseudoVNCLIPU_WX_M4_TU 8761 11U, // PseudoVNCLIPU_WX_MF2 8762 11U, // PseudoVNCLIPU_WX_MF2_MASK 8763 11U, // PseudoVNCLIPU_WX_MF2_TU 8764 11U, // PseudoVNCLIPU_WX_MF4 8765 11U, // PseudoVNCLIPU_WX_MF4_MASK 8766 11U, // PseudoVNCLIPU_WX_MF4_TU 8767 11U, // PseudoVNCLIPU_WX_MF8 8768 11U, // PseudoVNCLIPU_WX_MF8_MASK 8769 11U, // PseudoVNCLIPU_WX_MF8_TU 8770 11U, // PseudoVNCLIP_WI_M1 8771 11U, // PseudoVNCLIP_WI_M1_MASK 8772 11U, // PseudoVNCLIP_WI_M1_TU 8773 11U, // PseudoVNCLIP_WI_M2 8774 11U, // PseudoVNCLIP_WI_M2_MASK 8775 11U, // PseudoVNCLIP_WI_M2_TU 8776 11U, // PseudoVNCLIP_WI_M4 8777 11U, // PseudoVNCLIP_WI_M4_MASK 8778 11U, // PseudoVNCLIP_WI_M4_TU 8779 11U, // PseudoVNCLIP_WI_MF2 8780 11U, // PseudoVNCLIP_WI_MF2_MASK 8781 11U, // PseudoVNCLIP_WI_MF2_TU 8782 11U, // PseudoVNCLIP_WI_MF4 8783 11U, // PseudoVNCLIP_WI_MF4_MASK 8784 11U, // PseudoVNCLIP_WI_MF4_TU 8785 11U, // PseudoVNCLIP_WI_MF8 8786 11U, // PseudoVNCLIP_WI_MF8_MASK 8787 11U, // PseudoVNCLIP_WI_MF8_TU 8788 11U, // PseudoVNCLIP_WV_M1 8789 11U, // PseudoVNCLIP_WV_M1_MASK 8790 11U, // PseudoVNCLIP_WV_M1_TU 8791 11U, // PseudoVNCLIP_WV_M2 8792 11U, // PseudoVNCLIP_WV_M2_MASK 8793 11U, // PseudoVNCLIP_WV_M2_TU 8794 11U, // PseudoVNCLIP_WV_M4 8795 11U, // PseudoVNCLIP_WV_M4_MASK 8796 11U, // PseudoVNCLIP_WV_M4_TU 8797 11U, // PseudoVNCLIP_WV_MF2 8798 11U, // PseudoVNCLIP_WV_MF2_MASK 8799 11U, // PseudoVNCLIP_WV_MF2_TU 8800 11U, // PseudoVNCLIP_WV_MF4 8801 11U, // PseudoVNCLIP_WV_MF4_MASK 8802 11U, // PseudoVNCLIP_WV_MF4_TU 8803 11U, // PseudoVNCLIP_WV_MF8 8804 11U, // PseudoVNCLIP_WV_MF8_MASK 8805 11U, // PseudoVNCLIP_WV_MF8_TU 8806 11U, // PseudoVNCLIP_WX_M1 8807 11U, // PseudoVNCLIP_WX_M1_MASK 8808 11U, // PseudoVNCLIP_WX_M1_TU 8809 11U, // PseudoVNCLIP_WX_M2 8810 11U, // PseudoVNCLIP_WX_M2_MASK 8811 11U, // PseudoVNCLIP_WX_M2_TU 8812 11U, // PseudoVNCLIP_WX_M4 8813 11U, // PseudoVNCLIP_WX_M4_MASK 8814 11U, // PseudoVNCLIP_WX_M4_TU 8815 11U, // PseudoVNCLIP_WX_MF2 8816 11U, // PseudoVNCLIP_WX_MF2_MASK 8817 11U, // PseudoVNCLIP_WX_MF2_TU 8818 11U, // PseudoVNCLIP_WX_MF4 8819 11U, // PseudoVNCLIP_WX_MF4_MASK 8820 11U, // PseudoVNCLIP_WX_MF4_TU 8821 11U, // PseudoVNCLIP_WX_MF8 8822 11U, // PseudoVNCLIP_WX_MF8_MASK 8823 11U, // PseudoVNCLIP_WX_MF8_TU 8824 11U, // PseudoVNMSAC_VV_M1 8825 11U, // PseudoVNMSAC_VV_M1_MASK 8826 11U, // PseudoVNMSAC_VV_M2 8827 11U, // PseudoVNMSAC_VV_M2_MASK 8828 11U, // PseudoVNMSAC_VV_M4 8829 11U, // PseudoVNMSAC_VV_M4_MASK 8830 11U, // PseudoVNMSAC_VV_M8 8831 11U, // PseudoVNMSAC_VV_M8_MASK 8832 11U, // PseudoVNMSAC_VV_MF2 8833 11U, // PseudoVNMSAC_VV_MF2_MASK 8834 11U, // PseudoVNMSAC_VV_MF4 8835 11U, // PseudoVNMSAC_VV_MF4_MASK 8836 11U, // PseudoVNMSAC_VV_MF8 8837 11U, // PseudoVNMSAC_VV_MF8_MASK 8838 11U, // PseudoVNMSAC_VX_M1 8839 11U, // PseudoVNMSAC_VX_M1_MASK 8840 11U, // PseudoVNMSAC_VX_M2 8841 11U, // PseudoVNMSAC_VX_M2_MASK 8842 11U, // PseudoVNMSAC_VX_M4 8843 11U, // PseudoVNMSAC_VX_M4_MASK 8844 11U, // PseudoVNMSAC_VX_M8 8845 11U, // PseudoVNMSAC_VX_M8_MASK 8846 11U, // PseudoVNMSAC_VX_MF2 8847 11U, // PseudoVNMSAC_VX_MF2_MASK 8848 11U, // PseudoVNMSAC_VX_MF4 8849 11U, // PseudoVNMSAC_VX_MF4_MASK 8850 11U, // PseudoVNMSAC_VX_MF8 8851 11U, // PseudoVNMSAC_VX_MF8_MASK 8852 11U, // PseudoVNMSUB_VV_M1 8853 11U, // PseudoVNMSUB_VV_M1_MASK 8854 11U, // PseudoVNMSUB_VV_M2 8855 11U, // PseudoVNMSUB_VV_M2_MASK 8856 11U, // PseudoVNMSUB_VV_M4 8857 11U, // PseudoVNMSUB_VV_M4_MASK 8858 11U, // PseudoVNMSUB_VV_M8 8859 11U, // PseudoVNMSUB_VV_M8_MASK 8860 11U, // PseudoVNMSUB_VV_MF2 8861 11U, // PseudoVNMSUB_VV_MF2_MASK 8862 11U, // PseudoVNMSUB_VV_MF4 8863 11U, // PseudoVNMSUB_VV_MF4_MASK 8864 11U, // PseudoVNMSUB_VV_MF8 8865 11U, // PseudoVNMSUB_VV_MF8_MASK 8866 11U, // PseudoVNMSUB_VX_M1 8867 11U, // PseudoVNMSUB_VX_M1_MASK 8868 11U, // PseudoVNMSUB_VX_M2 8869 11U, // PseudoVNMSUB_VX_M2_MASK 8870 11U, // PseudoVNMSUB_VX_M4 8871 11U, // PseudoVNMSUB_VX_M4_MASK 8872 11U, // PseudoVNMSUB_VX_M8 8873 11U, // PseudoVNMSUB_VX_M8_MASK 8874 11U, // PseudoVNMSUB_VX_MF2 8875 11U, // PseudoVNMSUB_VX_MF2_MASK 8876 11U, // PseudoVNMSUB_VX_MF4 8877 11U, // PseudoVNMSUB_VX_MF4_MASK 8878 11U, // PseudoVNMSUB_VX_MF8 8879 11U, // PseudoVNMSUB_VX_MF8_MASK 8880 11U, // PseudoVNSRA_WI_M1 8881 11U, // PseudoVNSRA_WI_M1_MASK 8882 11U, // PseudoVNSRA_WI_M1_TU 8883 11U, // PseudoVNSRA_WI_M2 8884 11U, // PseudoVNSRA_WI_M2_MASK 8885 11U, // PseudoVNSRA_WI_M2_TU 8886 11U, // PseudoVNSRA_WI_M4 8887 11U, // PseudoVNSRA_WI_M4_MASK 8888 11U, // PseudoVNSRA_WI_M4_TU 8889 11U, // PseudoVNSRA_WI_MF2 8890 11U, // PseudoVNSRA_WI_MF2_MASK 8891 11U, // PseudoVNSRA_WI_MF2_TU 8892 11U, // PseudoVNSRA_WI_MF4 8893 11U, // PseudoVNSRA_WI_MF4_MASK 8894 11U, // PseudoVNSRA_WI_MF4_TU 8895 11U, // PseudoVNSRA_WI_MF8 8896 11U, // PseudoVNSRA_WI_MF8_MASK 8897 11U, // PseudoVNSRA_WI_MF8_TU 8898 11U, // PseudoVNSRA_WV_M1 8899 11U, // PseudoVNSRA_WV_M1_MASK 8900 11U, // PseudoVNSRA_WV_M1_TU 8901 11U, // PseudoVNSRA_WV_M2 8902 11U, // PseudoVNSRA_WV_M2_MASK 8903 11U, // PseudoVNSRA_WV_M2_TU 8904 11U, // PseudoVNSRA_WV_M4 8905 11U, // PseudoVNSRA_WV_M4_MASK 8906 11U, // PseudoVNSRA_WV_M4_TU 8907 11U, // PseudoVNSRA_WV_MF2 8908 11U, // PseudoVNSRA_WV_MF2_MASK 8909 11U, // PseudoVNSRA_WV_MF2_TU 8910 11U, // PseudoVNSRA_WV_MF4 8911 11U, // PseudoVNSRA_WV_MF4_MASK 8912 11U, // PseudoVNSRA_WV_MF4_TU 8913 11U, // PseudoVNSRA_WV_MF8 8914 11U, // PseudoVNSRA_WV_MF8_MASK 8915 11U, // PseudoVNSRA_WV_MF8_TU 8916 11U, // PseudoVNSRA_WX_M1 8917 11U, // PseudoVNSRA_WX_M1_MASK 8918 11U, // PseudoVNSRA_WX_M1_TU 8919 11U, // PseudoVNSRA_WX_M2 8920 11U, // PseudoVNSRA_WX_M2_MASK 8921 11U, // PseudoVNSRA_WX_M2_TU 8922 11U, // PseudoVNSRA_WX_M4 8923 11U, // PseudoVNSRA_WX_M4_MASK 8924 11U, // PseudoVNSRA_WX_M4_TU 8925 11U, // PseudoVNSRA_WX_MF2 8926 11U, // PseudoVNSRA_WX_MF2_MASK 8927 11U, // PseudoVNSRA_WX_MF2_TU 8928 11U, // PseudoVNSRA_WX_MF4 8929 11U, // PseudoVNSRA_WX_MF4_MASK 8930 11U, // PseudoVNSRA_WX_MF4_TU 8931 11U, // PseudoVNSRA_WX_MF8 8932 11U, // PseudoVNSRA_WX_MF8_MASK 8933 11U, // PseudoVNSRA_WX_MF8_TU 8934 11U, // PseudoVNSRL_WI_M1 8935 11U, // PseudoVNSRL_WI_M1_MASK 8936 11U, // PseudoVNSRL_WI_M1_TU 8937 11U, // PseudoVNSRL_WI_M2 8938 11U, // PseudoVNSRL_WI_M2_MASK 8939 11U, // PseudoVNSRL_WI_M2_TU 8940 11U, // PseudoVNSRL_WI_M4 8941 11U, // PseudoVNSRL_WI_M4_MASK 8942 11U, // PseudoVNSRL_WI_M4_TU 8943 11U, // PseudoVNSRL_WI_MF2 8944 11U, // PseudoVNSRL_WI_MF2_MASK 8945 11U, // PseudoVNSRL_WI_MF2_TU 8946 11U, // PseudoVNSRL_WI_MF4 8947 11U, // PseudoVNSRL_WI_MF4_MASK 8948 11U, // PseudoVNSRL_WI_MF4_TU 8949 11U, // PseudoVNSRL_WI_MF8 8950 11U, // PseudoVNSRL_WI_MF8_MASK 8951 11U, // PseudoVNSRL_WI_MF8_TU 8952 11U, // PseudoVNSRL_WV_M1 8953 11U, // PseudoVNSRL_WV_M1_MASK 8954 11U, // PseudoVNSRL_WV_M1_TU 8955 11U, // PseudoVNSRL_WV_M2 8956 11U, // PseudoVNSRL_WV_M2_MASK 8957 11U, // PseudoVNSRL_WV_M2_TU 8958 11U, // PseudoVNSRL_WV_M4 8959 11U, // PseudoVNSRL_WV_M4_MASK 8960 11U, // PseudoVNSRL_WV_M4_TU 8961 11U, // PseudoVNSRL_WV_MF2 8962 11U, // PseudoVNSRL_WV_MF2_MASK 8963 11U, // PseudoVNSRL_WV_MF2_TU 8964 11U, // PseudoVNSRL_WV_MF4 8965 11U, // PseudoVNSRL_WV_MF4_MASK 8966 11U, // PseudoVNSRL_WV_MF4_TU 8967 11U, // PseudoVNSRL_WV_MF8 8968 11U, // PseudoVNSRL_WV_MF8_MASK 8969 11U, // PseudoVNSRL_WV_MF8_TU 8970 11U, // PseudoVNSRL_WX_M1 8971 11U, // PseudoVNSRL_WX_M1_MASK 8972 11U, // PseudoVNSRL_WX_M1_TU 8973 11U, // PseudoVNSRL_WX_M2 8974 11U, // PseudoVNSRL_WX_M2_MASK 8975 11U, // PseudoVNSRL_WX_M2_TU 8976 11U, // PseudoVNSRL_WX_M4 8977 11U, // PseudoVNSRL_WX_M4_MASK 8978 11U, // PseudoVNSRL_WX_M4_TU 8979 11U, // PseudoVNSRL_WX_MF2 8980 11U, // PseudoVNSRL_WX_MF2_MASK 8981 11U, // PseudoVNSRL_WX_MF2_TU 8982 11U, // PseudoVNSRL_WX_MF4 8983 11U, // PseudoVNSRL_WX_MF4_MASK 8984 11U, // PseudoVNSRL_WX_MF4_TU 8985 11U, // PseudoVNSRL_WX_MF8 8986 11U, // PseudoVNSRL_WX_MF8_MASK 8987 11U, // PseudoVNSRL_WX_MF8_TU 8988 11U, // PseudoVOR_VI_M1 8989 11U, // PseudoVOR_VI_M1_MASK 8990 11U, // PseudoVOR_VI_M1_TU 8991 11U, // PseudoVOR_VI_M2 8992 11U, // PseudoVOR_VI_M2_MASK 8993 11U, // PseudoVOR_VI_M2_TU 8994 11U, // PseudoVOR_VI_M4 8995 11U, // PseudoVOR_VI_M4_MASK 8996 11U, // PseudoVOR_VI_M4_TU 8997 11U, // PseudoVOR_VI_M8 8998 11U, // PseudoVOR_VI_M8_MASK 8999 11U, // PseudoVOR_VI_M8_TU 9000 11U, // PseudoVOR_VI_MF2 9001 11U, // PseudoVOR_VI_MF2_MASK 9002 11U, // PseudoVOR_VI_MF2_TU 9003 11U, // PseudoVOR_VI_MF4 9004 11U, // PseudoVOR_VI_MF4_MASK 9005 11U, // PseudoVOR_VI_MF4_TU 9006 11U, // PseudoVOR_VI_MF8 9007 11U, // PseudoVOR_VI_MF8_MASK 9008 11U, // PseudoVOR_VI_MF8_TU 9009 11U, // PseudoVOR_VV_M1 9010 11U, // PseudoVOR_VV_M1_MASK 9011 11U, // PseudoVOR_VV_M1_TU 9012 11U, // PseudoVOR_VV_M2 9013 11U, // PseudoVOR_VV_M2_MASK 9014 11U, // PseudoVOR_VV_M2_TU 9015 11U, // PseudoVOR_VV_M4 9016 11U, // PseudoVOR_VV_M4_MASK 9017 11U, // PseudoVOR_VV_M4_TU 9018 11U, // PseudoVOR_VV_M8 9019 11U, // PseudoVOR_VV_M8_MASK 9020 11U, // PseudoVOR_VV_M8_TU 9021 11U, // PseudoVOR_VV_MF2 9022 11U, // PseudoVOR_VV_MF2_MASK 9023 11U, // PseudoVOR_VV_MF2_TU 9024 11U, // PseudoVOR_VV_MF4 9025 11U, // PseudoVOR_VV_MF4_MASK 9026 11U, // PseudoVOR_VV_MF4_TU 9027 11U, // PseudoVOR_VV_MF8 9028 11U, // PseudoVOR_VV_MF8_MASK 9029 11U, // PseudoVOR_VV_MF8_TU 9030 11U, // PseudoVOR_VX_M1 9031 11U, // PseudoVOR_VX_M1_MASK 9032 11U, // PseudoVOR_VX_M1_TU 9033 11U, // PseudoVOR_VX_M2 9034 11U, // PseudoVOR_VX_M2_MASK 9035 11U, // PseudoVOR_VX_M2_TU 9036 11U, // PseudoVOR_VX_M4 9037 11U, // PseudoVOR_VX_M4_MASK 9038 11U, // PseudoVOR_VX_M4_TU 9039 11U, // PseudoVOR_VX_M8 9040 11U, // PseudoVOR_VX_M8_MASK 9041 11U, // PseudoVOR_VX_M8_TU 9042 11U, // PseudoVOR_VX_MF2 9043 11U, // PseudoVOR_VX_MF2_MASK 9044 11U, // PseudoVOR_VX_MF2_TU 9045 11U, // PseudoVOR_VX_MF4 9046 11U, // PseudoVOR_VX_MF4_MASK 9047 11U, // PseudoVOR_VX_MF4_TU 9048 11U, // PseudoVOR_VX_MF8 9049 11U, // PseudoVOR_VX_MF8_MASK 9050 11U, // PseudoVOR_VX_MF8_TU 9051 11U, // PseudoVREDAND_VS_M1 9052 11U, // PseudoVREDAND_VS_M1_MASK 9053 11U, // PseudoVREDAND_VS_M2 9054 11U, // PseudoVREDAND_VS_M2_MASK 9055 11U, // PseudoVREDAND_VS_M4 9056 11U, // PseudoVREDAND_VS_M4_MASK 9057 11U, // PseudoVREDAND_VS_M8 9058 11U, // PseudoVREDAND_VS_M8_MASK 9059 11U, // PseudoVREDAND_VS_MF2 9060 11U, // PseudoVREDAND_VS_MF2_MASK 9061 11U, // PseudoVREDAND_VS_MF4 9062 11U, // PseudoVREDAND_VS_MF4_MASK 9063 11U, // PseudoVREDAND_VS_MF8 9064 11U, // PseudoVREDAND_VS_MF8_MASK 9065 11U, // PseudoVREDMAXU_VS_M1 9066 11U, // PseudoVREDMAXU_VS_M1_MASK 9067 11U, // PseudoVREDMAXU_VS_M2 9068 11U, // PseudoVREDMAXU_VS_M2_MASK 9069 11U, // PseudoVREDMAXU_VS_M4 9070 11U, // PseudoVREDMAXU_VS_M4_MASK 9071 11U, // PseudoVREDMAXU_VS_M8 9072 11U, // PseudoVREDMAXU_VS_M8_MASK 9073 11U, // PseudoVREDMAXU_VS_MF2 9074 11U, // PseudoVREDMAXU_VS_MF2_MASK 9075 11U, // PseudoVREDMAXU_VS_MF4 9076 11U, // PseudoVREDMAXU_VS_MF4_MASK 9077 11U, // PseudoVREDMAXU_VS_MF8 9078 11U, // PseudoVREDMAXU_VS_MF8_MASK 9079 11U, // PseudoVREDMAX_VS_M1 9080 11U, // PseudoVREDMAX_VS_M1_MASK 9081 11U, // PseudoVREDMAX_VS_M2 9082 11U, // PseudoVREDMAX_VS_M2_MASK 9083 11U, // PseudoVREDMAX_VS_M4 9084 11U, // PseudoVREDMAX_VS_M4_MASK 9085 11U, // PseudoVREDMAX_VS_M8 9086 11U, // PseudoVREDMAX_VS_M8_MASK 9087 11U, // PseudoVREDMAX_VS_MF2 9088 11U, // PseudoVREDMAX_VS_MF2_MASK 9089 11U, // PseudoVREDMAX_VS_MF4 9090 11U, // PseudoVREDMAX_VS_MF4_MASK 9091 11U, // PseudoVREDMAX_VS_MF8 9092 11U, // PseudoVREDMAX_VS_MF8_MASK 9093 11U, // PseudoVREDMINU_VS_M1 9094 11U, // PseudoVREDMINU_VS_M1_MASK 9095 11U, // PseudoVREDMINU_VS_M2 9096 11U, // PseudoVREDMINU_VS_M2_MASK 9097 11U, // PseudoVREDMINU_VS_M4 9098 11U, // PseudoVREDMINU_VS_M4_MASK 9099 11U, // PseudoVREDMINU_VS_M8 9100 11U, // PseudoVREDMINU_VS_M8_MASK 9101 11U, // PseudoVREDMINU_VS_MF2 9102 11U, // PseudoVREDMINU_VS_MF2_MASK 9103 11U, // PseudoVREDMINU_VS_MF4 9104 11U, // PseudoVREDMINU_VS_MF4_MASK 9105 11U, // PseudoVREDMINU_VS_MF8 9106 11U, // PseudoVREDMINU_VS_MF8_MASK 9107 11U, // PseudoVREDMIN_VS_M1 9108 11U, // PseudoVREDMIN_VS_M1_MASK 9109 11U, // PseudoVREDMIN_VS_M2 9110 11U, // PseudoVREDMIN_VS_M2_MASK 9111 11U, // PseudoVREDMIN_VS_M4 9112 11U, // PseudoVREDMIN_VS_M4_MASK 9113 11U, // PseudoVREDMIN_VS_M8 9114 11U, // PseudoVREDMIN_VS_M8_MASK 9115 11U, // PseudoVREDMIN_VS_MF2 9116 11U, // PseudoVREDMIN_VS_MF2_MASK 9117 11U, // PseudoVREDMIN_VS_MF4 9118 11U, // PseudoVREDMIN_VS_MF4_MASK 9119 11U, // PseudoVREDMIN_VS_MF8 9120 11U, // PseudoVREDMIN_VS_MF8_MASK 9121 11U, // PseudoVREDOR_VS_M1 9122 11U, // PseudoVREDOR_VS_M1_MASK 9123 11U, // PseudoVREDOR_VS_M2 9124 11U, // PseudoVREDOR_VS_M2_MASK 9125 11U, // PseudoVREDOR_VS_M4 9126 11U, // PseudoVREDOR_VS_M4_MASK 9127 11U, // PseudoVREDOR_VS_M8 9128 11U, // PseudoVREDOR_VS_M8_MASK 9129 11U, // PseudoVREDOR_VS_MF2 9130 11U, // PseudoVREDOR_VS_MF2_MASK 9131 11U, // PseudoVREDOR_VS_MF4 9132 11U, // PseudoVREDOR_VS_MF4_MASK 9133 11U, // PseudoVREDOR_VS_MF8 9134 11U, // PseudoVREDOR_VS_MF8_MASK 9135 11U, // PseudoVREDSUM_VS_M1 9136 11U, // PseudoVREDSUM_VS_M1_MASK 9137 11U, // PseudoVREDSUM_VS_M2 9138 11U, // PseudoVREDSUM_VS_M2_MASK 9139 11U, // PseudoVREDSUM_VS_M4 9140 11U, // PseudoVREDSUM_VS_M4_MASK 9141 11U, // PseudoVREDSUM_VS_M8 9142 11U, // PseudoVREDSUM_VS_M8_MASK 9143 11U, // PseudoVREDSUM_VS_MF2 9144 11U, // PseudoVREDSUM_VS_MF2_MASK 9145 11U, // PseudoVREDSUM_VS_MF4 9146 11U, // PseudoVREDSUM_VS_MF4_MASK 9147 11U, // PseudoVREDSUM_VS_MF8 9148 11U, // PseudoVREDSUM_VS_MF8_MASK 9149 11U, // PseudoVREDXOR_VS_M1 9150 11U, // PseudoVREDXOR_VS_M1_MASK 9151 11U, // PseudoVREDXOR_VS_M2 9152 11U, // PseudoVREDXOR_VS_M2_MASK 9153 11U, // PseudoVREDXOR_VS_M4 9154 11U, // PseudoVREDXOR_VS_M4_MASK 9155 11U, // PseudoVREDXOR_VS_M8 9156 11U, // PseudoVREDXOR_VS_M8_MASK 9157 11U, // PseudoVREDXOR_VS_MF2 9158 11U, // PseudoVREDXOR_VS_MF2_MASK 9159 11U, // PseudoVREDXOR_VS_MF4 9160 11U, // PseudoVREDXOR_VS_MF4_MASK 9161 11U, // PseudoVREDXOR_VS_MF8 9162 11U, // PseudoVREDXOR_VS_MF8_MASK 9163 11U, // PseudoVRELOAD2_M1 9164 11U, // PseudoVRELOAD2_M2 9165 11U, // PseudoVRELOAD2_M4 9166 11U, // PseudoVRELOAD2_MF2 9167 11U, // PseudoVRELOAD2_MF4 9168 11U, // PseudoVRELOAD2_MF8 9169 11U, // PseudoVRELOAD3_M1 9170 11U, // PseudoVRELOAD3_M2 9171 11U, // PseudoVRELOAD3_MF2 9172 11U, // PseudoVRELOAD3_MF4 9173 11U, // PseudoVRELOAD3_MF8 9174 11U, // PseudoVRELOAD4_M1 9175 11U, // PseudoVRELOAD4_M2 9176 11U, // PseudoVRELOAD4_MF2 9177 11U, // PseudoVRELOAD4_MF4 9178 11U, // PseudoVRELOAD4_MF8 9179 11U, // PseudoVRELOAD5_M1 9180 11U, // PseudoVRELOAD5_MF2 9181 11U, // PseudoVRELOAD5_MF4 9182 11U, // PseudoVRELOAD5_MF8 9183 11U, // PseudoVRELOAD6_M1 9184 11U, // PseudoVRELOAD6_MF2 9185 11U, // PseudoVRELOAD6_MF4 9186 11U, // PseudoVRELOAD6_MF8 9187 11U, // PseudoVRELOAD7_M1 9188 11U, // PseudoVRELOAD7_MF2 9189 11U, // PseudoVRELOAD7_MF4 9190 11U, // PseudoVRELOAD7_MF8 9191 11U, // PseudoVRELOAD8_M1 9192 11U, // PseudoVRELOAD8_MF2 9193 11U, // PseudoVRELOAD8_MF4 9194 11U, // PseudoVRELOAD8_MF8 9195 11U, // PseudoVREMU_VV_M1 9196 11U, // PseudoVREMU_VV_M1_MASK 9197 11U, // PseudoVREMU_VV_M1_TU 9198 11U, // PseudoVREMU_VV_M2 9199 11U, // PseudoVREMU_VV_M2_MASK 9200 11U, // PseudoVREMU_VV_M2_TU 9201 11U, // PseudoVREMU_VV_M4 9202 11U, // PseudoVREMU_VV_M4_MASK 9203 11U, // PseudoVREMU_VV_M4_TU 9204 11U, // PseudoVREMU_VV_M8 9205 11U, // PseudoVREMU_VV_M8_MASK 9206 11U, // PseudoVREMU_VV_M8_TU 9207 11U, // PseudoVREMU_VV_MF2 9208 11U, // PseudoVREMU_VV_MF2_MASK 9209 11U, // PseudoVREMU_VV_MF2_TU 9210 11U, // PseudoVREMU_VV_MF4 9211 11U, // PseudoVREMU_VV_MF4_MASK 9212 11U, // PseudoVREMU_VV_MF4_TU 9213 11U, // PseudoVREMU_VV_MF8 9214 11U, // PseudoVREMU_VV_MF8_MASK 9215 11U, // PseudoVREMU_VV_MF8_TU 9216 11U, // PseudoVREMU_VX_M1 9217 11U, // PseudoVREMU_VX_M1_MASK 9218 11U, // PseudoVREMU_VX_M1_TU 9219 11U, // PseudoVREMU_VX_M2 9220 11U, // PseudoVREMU_VX_M2_MASK 9221 11U, // PseudoVREMU_VX_M2_TU 9222 11U, // PseudoVREMU_VX_M4 9223 11U, // PseudoVREMU_VX_M4_MASK 9224 11U, // PseudoVREMU_VX_M4_TU 9225 11U, // PseudoVREMU_VX_M8 9226 11U, // PseudoVREMU_VX_M8_MASK 9227 11U, // PseudoVREMU_VX_M8_TU 9228 11U, // PseudoVREMU_VX_MF2 9229 11U, // PseudoVREMU_VX_MF2_MASK 9230 11U, // PseudoVREMU_VX_MF2_TU 9231 11U, // PseudoVREMU_VX_MF4 9232 11U, // PseudoVREMU_VX_MF4_MASK 9233 11U, // PseudoVREMU_VX_MF4_TU 9234 11U, // PseudoVREMU_VX_MF8 9235 11U, // PseudoVREMU_VX_MF8_MASK 9236 11U, // PseudoVREMU_VX_MF8_TU 9237 11U, // PseudoVREM_VV_M1 9238 11U, // PseudoVREM_VV_M1_MASK 9239 11U, // PseudoVREM_VV_M1_TU 9240 11U, // PseudoVREM_VV_M2 9241 11U, // PseudoVREM_VV_M2_MASK 9242 11U, // PseudoVREM_VV_M2_TU 9243 11U, // PseudoVREM_VV_M4 9244 11U, // PseudoVREM_VV_M4_MASK 9245 11U, // PseudoVREM_VV_M4_TU 9246 11U, // PseudoVREM_VV_M8 9247 11U, // PseudoVREM_VV_M8_MASK 9248 11U, // PseudoVREM_VV_M8_TU 9249 11U, // PseudoVREM_VV_MF2 9250 11U, // PseudoVREM_VV_MF2_MASK 9251 11U, // PseudoVREM_VV_MF2_TU 9252 11U, // PseudoVREM_VV_MF4 9253 11U, // PseudoVREM_VV_MF4_MASK 9254 11U, // PseudoVREM_VV_MF4_TU 9255 11U, // PseudoVREM_VV_MF8 9256 11U, // PseudoVREM_VV_MF8_MASK 9257 11U, // PseudoVREM_VV_MF8_TU 9258 11U, // PseudoVREM_VX_M1 9259 11U, // PseudoVREM_VX_M1_MASK 9260 11U, // PseudoVREM_VX_M1_TU 9261 11U, // PseudoVREM_VX_M2 9262 11U, // PseudoVREM_VX_M2_MASK 9263 11U, // PseudoVREM_VX_M2_TU 9264 11U, // PseudoVREM_VX_M4 9265 11U, // PseudoVREM_VX_M4_MASK 9266 11U, // PseudoVREM_VX_M4_TU 9267 11U, // PseudoVREM_VX_M8 9268 11U, // PseudoVREM_VX_M8_MASK 9269 11U, // PseudoVREM_VX_M8_TU 9270 11U, // PseudoVREM_VX_MF2 9271 11U, // PseudoVREM_VX_MF2_MASK 9272 11U, // PseudoVREM_VX_MF2_TU 9273 11U, // PseudoVREM_VX_MF4 9274 11U, // PseudoVREM_VX_MF4_MASK 9275 11U, // PseudoVREM_VX_MF4_TU 9276 11U, // PseudoVREM_VX_MF8 9277 11U, // PseudoVREM_VX_MF8_MASK 9278 11U, // PseudoVREM_VX_MF8_TU 9279 11U, // PseudoVRGATHEREI16_VV_M1_M1 9280 11U, // PseudoVRGATHEREI16_VV_M1_M1_MASK 9281 11U, // PseudoVRGATHEREI16_VV_M1_M1_TU 9282 11U, // PseudoVRGATHEREI16_VV_M1_M2 9283 11U, // PseudoVRGATHEREI16_VV_M1_M2_MASK 9284 11U, // PseudoVRGATHEREI16_VV_M1_M2_TU 9285 11U, // PseudoVRGATHEREI16_VV_M1_MF2 9286 11U, // PseudoVRGATHEREI16_VV_M1_MF2_MASK 9287 11U, // PseudoVRGATHEREI16_VV_M1_MF2_TU 9288 11U, // PseudoVRGATHEREI16_VV_M1_MF4 9289 11U, // PseudoVRGATHEREI16_VV_M1_MF4_MASK 9290 11U, // PseudoVRGATHEREI16_VV_M1_MF4_TU 9291 11U, // PseudoVRGATHEREI16_VV_M2_M1 9292 11U, // PseudoVRGATHEREI16_VV_M2_M1_MASK 9293 11U, // PseudoVRGATHEREI16_VV_M2_M1_TU 9294 11U, // PseudoVRGATHEREI16_VV_M2_M2 9295 11U, // PseudoVRGATHEREI16_VV_M2_M2_MASK 9296 11U, // PseudoVRGATHEREI16_VV_M2_M2_TU 9297 11U, // PseudoVRGATHEREI16_VV_M2_M4 9298 11U, // PseudoVRGATHEREI16_VV_M2_M4_MASK 9299 11U, // PseudoVRGATHEREI16_VV_M2_M4_TU 9300 11U, // PseudoVRGATHEREI16_VV_M2_MF2 9301 11U, // PseudoVRGATHEREI16_VV_M2_MF2_MASK 9302 11U, // PseudoVRGATHEREI16_VV_M2_MF2_TU 9303 11U, // PseudoVRGATHEREI16_VV_M4_M1 9304 11U, // PseudoVRGATHEREI16_VV_M4_M1_MASK 9305 11U, // PseudoVRGATHEREI16_VV_M4_M1_TU 9306 11U, // PseudoVRGATHEREI16_VV_M4_M2 9307 11U, // PseudoVRGATHEREI16_VV_M4_M2_MASK 9308 11U, // PseudoVRGATHEREI16_VV_M4_M2_TU 9309 11U, // PseudoVRGATHEREI16_VV_M4_M4 9310 11U, // PseudoVRGATHEREI16_VV_M4_M4_MASK 9311 11U, // PseudoVRGATHEREI16_VV_M4_M4_TU 9312 11U, // PseudoVRGATHEREI16_VV_M4_M8 9313 11U, // PseudoVRGATHEREI16_VV_M4_M8_MASK 9314 11U, // PseudoVRGATHEREI16_VV_M4_M8_TU 9315 11U, // PseudoVRGATHEREI16_VV_M8_M2 9316 11U, // PseudoVRGATHEREI16_VV_M8_M2_MASK 9317 11U, // PseudoVRGATHEREI16_VV_M8_M2_TU 9318 11U, // PseudoVRGATHEREI16_VV_M8_M4 9319 11U, // PseudoVRGATHEREI16_VV_M8_M4_MASK 9320 11U, // PseudoVRGATHEREI16_VV_M8_M4_TU 9321 11U, // PseudoVRGATHEREI16_VV_M8_M8 9322 11U, // PseudoVRGATHEREI16_VV_M8_M8_MASK 9323 11U, // PseudoVRGATHEREI16_VV_M8_M8_TU 9324 11U, // PseudoVRGATHEREI16_VV_MF2_M1 9325 11U, // PseudoVRGATHEREI16_VV_MF2_M1_MASK 9326 11U, // PseudoVRGATHEREI16_VV_MF2_M1_TU 9327 11U, // PseudoVRGATHEREI16_VV_MF2_MF2 9328 11U, // PseudoVRGATHEREI16_VV_MF2_MF2_MASK 9329 11U, // PseudoVRGATHEREI16_VV_MF2_MF2_TU 9330 11U, // PseudoVRGATHEREI16_VV_MF2_MF4 9331 11U, // PseudoVRGATHEREI16_VV_MF2_MF4_MASK 9332 11U, // PseudoVRGATHEREI16_VV_MF2_MF4_TU 9333 11U, // PseudoVRGATHEREI16_VV_MF2_MF8 9334 11U, // PseudoVRGATHEREI16_VV_MF2_MF8_MASK 9335 11U, // PseudoVRGATHEREI16_VV_MF2_MF8_TU 9336 11U, // PseudoVRGATHEREI16_VV_MF4_MF2 9337 11U, // PseudoVRGATHEREI16_VV_MF4_MF2_MASK 9338 11U, // PseudoVRGATHEREI16_VV_MF4_MF2_TU 9339 11U, // PseudoVRGATHEREI16_VV_MF4_MF4 9340 11U, // PseudoVRGATHEREI16_VV_MF4_MF4_MASK 9341 11U, // PseudoVRGATHEREI16_VV_MF4_MF4_TU 9342 11U, // PseudoVRGATHEREI16_VV_MF4_MF8 9343 11U, // PseudoVRGATHEREI16_VV_MF4_MF8_MASK 9344 11U, // PseudoVRGATHEREI16_VV_MF4_MF8_TU 9345 11U, // PseudoVRGATHEREI16_VV_MF8_MF4 9346 11U, // PseudoVRGATHEREI16_VV_MF8_MF4_MASK 9347 11U, // PseudoVRGATHEREI16_VV_MF8_MF4_TU 9348 11U, // PseudoVRGATHEREI16_VV_MF8_MF8 9349 11U, // PseudoVRGATHEREI16_VV_MF8_MF8_MASK 9350 11U, // PseudoVRGATHEREI16_VV_MF8_MF8_TU 9351 11U, // PseudoVRGATHER_VI_M1 9352 11U, // PseudoVRGATHER_VI_M1_MASK 9353 11U, // PseudoVRGATHER_VI_M1_TU 9354 11U, // PseudoVRGATHER_VI_M2 9355 11U, // PseudoVRGATHER_VI_M2_MASK 9356 11U, // PseudoVRGATHER_VI_M2_TU 9357 11U, // PseudoVRGATHER_VI_M4 9358 11U, // PseudoVRGATHER_VI_M4_MASK 9359 11U, // PseudoVRGATHER_VI_M4_TU 9360 11U, // PseudoVRGATHER_VI_M8 9361 11U, // PseudoVRGATHER_VI_M8_MASK 9362 11U, // PseudoVRGATHER_VI_M8_TU 9363 11U, // PseudoVRGATHER_VI_MF2 9364 11U, // PseudoVRGATHER_VI_MF2_MASK 9365 11U, // PseudoVRGATHER_VI_MF2_TU 9366 11U, // PseudoVRGATHER_VI_MF4 9367 11U, // PseudoVRGATHER_VI_MF4_MASK 9368 11U, // PseudoVRGATHER_VI_MF4_TU 9369 11U, // PseudoVRGATHER_VI_MF8 9370 11U, // PseudoVRGATHER_VI_MF8_MASK 9371 11U, // PseudoVRGATHER_VI_MF8_TU 9372 11U, // PseudoVRGATHER_VV_M1 9373 11U, // PseudoVRGATHER_VV_M1_MASK 9374 11U, // PseudoVRGATHER_VV_M1_TU 9375 11U, // PseudoVRGATHER_VV_M2 9376 11U, // PseudoVRGATHER_VV_M2_MASK 9377 11U, // PseudoVRGATHER_VV_M2_TU 9378 11U, // PseudoVRGATHER_VV_M4 9379 11U, // PseudoVRGATHER_VV_M4_MASK 9380 11U, // PseudoVRGATHER_VV_M4_TU 9381 11U, // PseudoVRGATHER_VV_M8 9382 11U, // PseudoVRGATHER_VV_M8_MASK 9383 11U, // PseudoVRGATHER_VV_M8_TU 9384 11U, // PseudoVRGATHER_VV_MF2 9385 11U, // PseudoVRGATHER_VV_MF2_MASK 9386 11U, // PseudoVRGATHER_VV_MF2_TU 9387 11U, // PseudoVRGATHER_VV_MF4 9388 11U, // PseudoVRGATHER_VV_MF4_MASK 9389 11U, // PseudoVRGATHER_VV_MF4_TU 9390 11U, // PseudoVRGATHER_VV_MF8 9391 11U, // PseudoVRGATHER_VV_MF8_MASK 9392 11U, // PseudoVRGATHER_VV_MF8_TU 9393 11U, // PseudoVRGATHER_VX_M1 9394 11U, // PseudoVRGATHER_VX_M1_MASK 9395 11U, // PseudoVRGATHER_VX_M1_TU 9396 11U, // PseudoVRGATHER_VX_M2 9397 11U, // PseudoVRGATHER_VX_M2_MASK 9398 11U, // PseudoVRGATHER_VX_M2_TU 9399 11U, // PseudoVRGATHER_VX_M4 9400 11U, // PseudoVRGATHER_VX_M4_MASK 9401 11U, // PseudoVRGATHER_VX_M4_TU 9402 11U, // PseudoVRGATHER_VX_M8 9403 11U, // PseudoVRGATHER_VX_M8_MASK 9404 11U, // PseudoVRGATHER_VX_M8_TU 9405 11U, // PseudoVRGATHER_VX_MF2 9406 11U, // PseudoVRGATHER_VX_MF2_MASK 9407 11U, // PseudoVRGATHER_VX_MF2_TU 9408 11U, // PseudoVRGATHER_VX_MF4 9409 11U, // PseudoVRGATHER_VX_MF4_MASK 9410 11U, // PseudoVRGATHER_VX_MF4_TU 9411 11U, // PseudoVRGATHER_VX_MF8 9412 11U, // PseudoVRGATHER_VX_MF8_MASK 9413 11U, // PseudoVRGATHER_VX_MF8_TU 9414 11U, // PseudoVRSUB_VI_M1 9415 11U, // PseudoVRSUB_VI_M1_MASK 9416 11U, // PseudoVRSUB_VI_M1_TU 9417 11U, // PseudoVRSUB_VI_M2 9418 11U, // PseudoVRSUB_VI_M2_MASK 9419 11U, // PseudoVRSUB_VI_M2_TU 9420 11U, // PseudoVRSUB_VI_M4 9421 11U, // PseudoVRSUB_VI_M4_MASK 9422 11U, // PseudoVRSUB_VI_M4_TU 9423 11U, // PseudoVRSUB_VI_M8 9424 11U, // PseudoVRSUB_VI_M8_MASK 9425 11U, // PseudoVRSUB_VI_M8_TU 9426 11U, // PseudoVRSUB_VI_MF2 9427 11U, // PseudoVRSUB_VI_MF2_MASK 9428 11U, // PseudoVRSUB_VI_MF2_TU 9429 11U, // PseudoVRSUB_VI_MF4 9430 11U, // PseudoVRSUB_VI_MF4_MASK 9431 11U, // PseudoVRSUB_VI_MF4_TU 9432 11U, // PseudoVRSUB_VI_MF8 9433 11U, // PseudoVRSUB_VI_MF8_MASK 9434 11U, // PseudoVRSUB_VI_MF8_TU 9435 11U, // PseudoVRSUB_VX_M1 9436 11U, // PseudoVRSUB_VX_M1_MASK 9437 11U, // PseudoVRSUB_VX_M1_TU 9438 11U, // PseudoVRSUB_VX_M2 9439 11U, // PseudoVRSUB_VX_M2_MASK 9440 11U, // PseudoVRSUB_VX_M2_TU 9441 11U, // PseudoVRSUB_VX_M4 9442 11U, // PseudoVRSUB_VX_M4_MASK 9443 11U, // PseudoVRSUB_VX_M4_TU 9444 11U, // PseudoVRSUB_VX_M8 9445 11U, // PseudoVRSUB_VX_M8_MASK 9446 11U, // PseudoVRSUB_VX_M8_TU 9447 11U, // PseudoVRSUB_VX_MF2 9448 11U, // PseudoVRSUB_VX_MF2_MASK 9449 11U, // PseudoVRSUB_VX_MF2_TU 9450 11U, // PseudoVRSUB_VX_MF4 9451 11U, // PseudoVRSUB_VX_MF4_MASK 9452 11U, // PseudoVRSUB_VX_MF4_TU 9453 11U, // PseudoVRSUB_VX_MF8 9454 11U, // PseudoVRSUB_VX_MF8_MASK 9455 11U, // PseudoVRSUB_VX_MF8_TU 9456 11U, // PseudoVSADDU_VI_M1 9457 11U, // PseudoVSADDU_VI_M1_MASK 9458 11U, // PseudoVSADDU_VI_M1_TU 9459 11U, // PseudoVSADDU_VI_M2 9460 11U, // PseudoVSADDU_VI_M2_MASK 9461 11U, // PseudoVSADDU_VI_M2_TU 9462 11U, // PseudoVSADDU_VI_M4 9463 11U, // PseudoVSADDU_VI_M4_MASK 9464 11U, // PseudoVSADDU_VI_M4_TU 9465 11U, // PseudoVSADDU_VI_M8 9466 11U, // PseudoVSADDU_VI_M8_MASK 9467 11U, // PseudoVSADDU_VI_M8_TU 9468 11U, // PseudoVSADDU_VI_MF2 9469 11U, // PseudoVSADDU_VI_MF2_MASK 9470 11U, // PseudoVSADDU_VI_MF2_TU 9471 11U, // PseudoVSADDU_VI_MF4 9472 11U, // PseudoVSADDU_VI_MF4_MASK 9473 11U, // PseudoVSADDU_VI_MF4_TU 9474 11U, // PseudoVSADDU_VI_MF8 9475 11U, // PseudoVSADDU_VI_MF8_MASK 9476 11U, // PseudoVSADDU_VI_MF8_TU 9477 11U, // PseudoVSADDU_VV_M1 9478 11U, // PseudoVSADDU_VV_M1_MASK 9479 11U, // PseudoVSADDU_VV_M1_TU 9480 11U, // PseudoVSADDU_VV_M2 9481 11U, // PseudoVSADDU_VV_M2_MASK 9482 11U, // PseudoVSADDU_VV_M2_TU 9483 11U, // PseudoVSADDU_VV_M4 9484 11U, // PseudoVSADDU_VV_M4_MASK 9485 11U, // PseudoVSADDU_VV_M4_TU 9486 11U, // PseudoVSADDU_VV_M8 9487 11U, // PseudoVSADDU_VV_M8_MASK 9488 11U, // PseudoVSADDU_VV_M8_TU 9489 11U, // PseudoVSADDU_VV_MF2 9490 11U, // PseudoVSADDU_VV_MF2_MASK 9491 11U, // PseudoVSADDU_VV_MF2_TU 9492 11U, // PseudoVSADDU_VV_MF4 9493 11U, // PseudoVSADDU_VV_MF4_MASK 9494 11U, // PseudoVSADDU_VV_MF4_TU 9495 11U, // PseudoVSADDU_VV_MF8 9496 11U, // PseudoVSADDU_VV_MF8_MASK 9497 11U, // PseudoVSADDU_VV_MF8_TU 9498 11U, // PseudoVSADDU_VX_M1 9499 11U, // PseudoVSADDU_VX_M1_MASK 9500 11U, // PseudoVSADDU_VX_M1_TU 9501 11U, // PseudoVSADDU_VX_M2 9502 11U, // PseudoVSADDU_VX_M2_MASK 9503 11U, // PseudoVSADDU_VX_M2_TU 9504 11U, // PseudoVSADDU_VX_M4 9505 11U, // PseudoVSADDU_VX_M4_MASK 9506 11U, // PseudoVSADDU_VX_M4_TU 9507 11U, // PseudoVSADDU_VX_M8 9508 11U, // PseudoVSADDU_VX_M8_MASK 9509 11U, // PseudoVSADDU_VX_M8_TU 9510 11U, // PseudoVSADDU_VX_MF2 9511 11U, // PseudoVSADDU_VX_MF2_MASK 9512 11U, // PseudoVSADDU_VX_MF2_TU 9513 11U, // PseudoVSADDU_VX_MF4 9514 11U, // PseudoVSADDU_VX_MF4_MASK 9515 11U, // PseudoVSADDU_VX_MF4_TU 9516 11U, // PseudoVSADDU_VX_MF8 9517 11U, // PseudoVSADDU_VX_MF8_MASK 9518 11U, // PseudoVSADDU_VX_MF8_TU 9519 11U, // PseudoVSADD_VI_M1 9520 11U, // PseudoVSADD_VI_M1_MASK 9521 11U, // PseudoVSADD_VI_M1_TU 9522 11U, // PseudoVSADD_VI_M2 9523 11U, // PseudoVSADD_VI_M2_MASK 9524 11U, // PseudoVSADD_VI_M2_TU 9525 11U, // PseudoVSADD_VI_M4 9526 11U, // PseudoVSADD_VI_M4_MASK 9527 11U, // PseudoVSADD_VI_M4_TU 9528 11U, // PseudoVSADD_VI_M8 9529 11U, // PseudoVSADD_VI_M8_MASK 9530 11U, // PseudoVSADD_VI_M8_TU 9531 11U, // PseudoVSADD_VI_MF2 9532 11U, // PseudoVSADD_VI_MF2_MASK 9533 11U, // PseudoVSADD_VI_MF2_TU 9534 11U, // PseudoVSADD_VI_MF4 9535 11U, // PseudoVSADD_VI_MF4_MASK 9536 11U, // PseudoVSADD_VI_MF4_TU 9537 11U, // PseudoVSADD_VI_MF8 9538 11U, // PseudoVSADD_VI_MF8_MASK 9539 11U, // PseudoVSADD_VI_MF8_TU 9540 11U, // PseudoVSADD_VV_M1 9541 11U, // PseudoVSADD_VV_M1_MASK 9542 11U, // PseudoVSADD_VV_M1_TU 9543 11U, // PseudoVSADD_VV_M2 9544 11U, // PseudoVSADD_VV_M2_MASK 9545 11U, // PseudoVSADD_VV_M2_TU 9546 11U, // PseudoVSADD_VV_M4 9547 11U, // PseudoVSADD_VV_M4_MASK 9548 11U, // PseudoVSADD_VV_M4_TU 9549 11U, // PseudoVSADD_VV_M8 9550 11U, // PseudoVSADD_VV_M8_MASK 9551 11U, // PseudoVSADD_VV_M8_TU 9552 11U, // PseudoVSADD_VV_MF2 9553 11U, // PseudoVSADD_VV_MF2_MASK 9554 11U, // PseudoVSADD_VV_MF2_TU 9555 11U, // PseudoVSADD_VV_MF4 9556 11U, // PseudoVSADD_VV_MF4_MASK 9557 11U, // PseudoVSADD_VV_MF4_TU 9558 11U, // PseudoVSADD_VV_MF8 9559 11U, // PseudoVSADD_VV_MF8_MASK 9560 11U, // PseudoVSADD_VV_MF8_TU 9561 11U, // PseudoVSADD_VX_M1 9562 11U, // PseudoVSADD_VX_M1_MASK 9563 11U, // PseudoVSADD_VX_M1_TU 9564 11U, // PseudoVSADD_VX_M2 9565 11U, // PseudoVSADD_VX_M2_MASK 9566 11U, // PseudoVSADD_VX_M2_TU 9567 11U, // PseudoVSADD_VX_M4 9568 11U, // PseudoVSADD_VX_M4_MASK 9569 11U, // PseudoVSADD_VX_M4_TU 9570 11U, // PseudoVSADD_VX_M8 9571 11U, // PseudoVSADD_VX_M8_MASK 9572 11U, // PseudoVSADD_VX_M8_TU 9573 11U, // PseudoVSADD_VX_MF2 9574 11U, // PseudoVSADD_VX_MF2_MASK 9575 11U, // PseudoVSADD_VX_MF2_TU 9576 11U, // PseudoVSADD_VX_MF4 9577 11U, // PseudoVSADD_VX_MF4_MASK 9578 11U, // PseudoVSADD_VX_MF4_TU 9579 11U, // PseudoVSADD_VX_MF8 9580 11U, // PseudoVSADD_VX_MF8_MASK 9581 11U, // PseudoVSADD_VX_MF8_TU 9582 11U, // PseudoVSBC_VVM_M1 9583 11U, // PseudoVSBC_VVM_M1_TU 9584 11U, // PseudoVSBC_VVM_M2 9585 11U, // PseudoVSBC_VVM_M2_TU 9586 11U, // PseudoVSBC_VVM_M4 9587 11U, // PseudoVSBC_VVM_M4_TU 9588 11U, // PseudoVSBC_VVM_M8 9589 11U, // PseudoVSBC_VVM_M8_TU 9590 11U, // PseudoVSBC_VVM_MF2 9591 11U, // PseudoVSBC_VVM_MF2_TU 9592 11U, // PseudoVSBC_VVM_MF4 9593 11U, // PseudoVSBC_VVM_MF4_TU 9594 11U, // PseudoVSBC_VVM_MF8 9595 11U, // PseudoVSBC_VVM_MF8_TU 9596 11U, // PseudoVSBC_VXM_M1 9597 11U, // PseudoVSBC_VXM_M1_TU 9598 11U, // PseudoVSBC_VXM_M2 9599 11U, // PseudoVSBC_VXM_M2_TU 9600 11U, // PseudoVSBC_VXM_M4 9601 11U, // PseudoVSBC_VXM_M4_TU 9602 11U, // PseudoVSBC_VXM_M8 9603 11U, // PseudoVSBC_VXM_M8_TU 9604 11U, // PseudoVSBC_VXM_MF2 9605 11U, // PseudoVSBC_VXM_MF2_TU 9606 11U, // PseudoVSBC_VXM_MF4 9607 11U, // PseudoVSBC_VXM_MF4_TU 9608 11U, // PseudoVSBC_VXM_MF8 9609 11U, // PseudoVSBC_VXM_MF8_TU 9610 11U, // PseudoVSE16_V_M1 9611 11U, // PseudoVSE16_V_M1_MASK 9612 11U, // PseudoVSE16_V_M2 9613 11U, // PseudoVSE16_V_M2_MASK 9614 11U, // PseudoVSE16_V_M4 9615 11U, // PseudoVSE16_V_M4_MASK 9616 11U, // PseudoVSE16_V_M8 9617 11U, // PseudoVSE16_V_M8_MASK 9618 11U, // PseudoVSE16_V_MF2 9619 11U, // PseudoVSE16_V_MF2_MASK 9620 11U, // PseudoVSE16_V_MF4 9621 11U, // PseudoVSE16_V_MF4_MASK 9622 11U, // PseudoVSE32_V_M1 9623 11U, // PseudoVSE32_V_M1_MASK 9624 11U, // PseudoVSE32_V_M2 9625 11U, // PseudoVSE32_V_M2_MASK 9626 11U, // PseudoVSE32_V_M4 9627 11U, // PseudoVSE32_V_M4_MASK 9628 11U, // PseudoVSE32_V_M8 9629 11U, // PseudoVSE32_V_M8_MASK 9630 11U, // PseudoVSE32_V_MF2 9631 11U, // PseudoVSE32_V_MF2_MASK 9632 11U, // PseudoVSE64_V_M1 9633 11U, // PseudoVSE64_V_M1_MASK 9634 11U, // PseudoVSE64_V_M2 9635 11U, // PseudoVSE64_V_M2_MASK 9636 11U, // PseudoVSE64_V_M4 9637 11U, // PseudoVSE64_V_M4_MASK 9638 11U, // PseudoVSE64_V_M8 9639 11U, // PseudoVSE64_V_M8_MASK 9640 11U, // PseudoVSE8_V_M1 9641 11U, // PseudoVSE8_V_M1_MASK 9642 11U, // PseudoVSE8_V_M2 9643 11U, // PseudoVSE8_V_M2_MASK 9644 11U, // PseudoVSE8_V_M4 9645 11U, // PseudoVSE8_V_M4_MASK 9646 11U, // PseudoVSE8_V_M8 9647 11U, // PseudoVSE8_V_M8_MASK 9648 11U, // PseudoVSE8_V_MF2 9649 11U, // PseudoVSE8_V_MF2_MASK 9650 11U, // PseudoVSE8_V_MF4 9651 11U, // PseudoVSE8_V_MF4_MASK 9652 11U, // PseudoVSE8_V_MF8 9653 11U, // PseudoVSE8_V_MF8_MASK 9654 11U, // PseudoVSETIVLI 9655 11U, // PseudoVSETVLI 9656 11U, // PseudoVSETVLIX0 9657 11U, // PseudoVSEXT_VF2_M1 9658 11U, // PseudoVSEXT_VF2_M1_MASK 9659 11U, // PseudoVSEXT_VF2_M1_TU 9660 11U, // PseudoVSEXT_VF2_M2 9661 11U, // PseudoVSEXT_VF2_M2_MASK 9662 11U, // PseudoVSEXT_VF2_M2_TU 9663 11U, // PseudoVSEXT_VF2_M4 9664 11U, // PseudoVSEXT_VF2_M4_MASK 9665 11U, // PseudoVSEXT_VF2_M4_TU 9666 11U, // PseudoVSEXT_VF2_M8 9667 11U, // PseudoVSEXT_VF2_M8_MASK 9668 11U, // PseudoVSEXT_VF2_M8_TU 9669 11U, // PseudoVSEXT_VF2_MF2 9670 11U, // PseudoVSEXT_VF2_MF2_MASK 9671 11U, // PseudoVSEXT_VF2_MF2_TU 9672 11U, // PseudoVSEXT_VF2_MF4 9673 11U, // PseudoVSEXT_VF2_MF4_MASK 9674 11U, // PseudoVSEXT_VF2_MF4_TU 9675 11U, // PseudoVSEXT_VF4_M1 9676 11U, // PseudoVSEXT_VF4_M1_MASK 9677 11U, // PseudoVSEXT_VF4_M1_TU 9678 11U, // PseudoVSEXT_VF4_M2 9679 11U, // PseudoVSEXT_VF4_M2_MASK 9680 11U, // PseudoVSEXT_VF4_M2_TU 9681 11U, // PseudoVSEXT_VF4_M4 9682 11U, // PseudoVSEXT_VF4_M4_MASK 9683 11U, // PseudoVSEXT_VF4_M4_TU 9684 11U, // PseudoVSEXT_VF4_M8 9685 11U, // PseudoVSEXT_VF4_M8_MASK 9686 11U, // PseudoVSEXT_VF4_M8_TU 9687 11U, // PseudoVSEXT_VF4_MF2 9688 11U, // PseudoVSEXT_VF4_MF2_MASK 9689 11U, // PseudoVSEXT_VF4_MF2_TU 9690 11U, // PseudoVSEXT_VF8_M1 9691 11U, // PseudoVSEXT_VF8_M1_MASK 9692 11U, // PseudoVSEXT_VF8_M1_TU 9693 11U, // PseudoVSEXT_VF8_M2 9694 11U, // PseudoVSEXT_VF8_M2_MASK 9695 11U, // PseudoVSEXT_VF8_M2_TU 9696 11U, // PseudoVSEXT_VF8_M4 9697 11U, // PseudoVSEXT_VF8_M4_MASK 9698 11U, // PseudoVSEXT_VF8_M4_TU 9699 11U, // PseudoVSEXT_VF8_M8 9700 11U, // PseudoVSEXT_VF8_M8_MASK 9701 11U, // PseudoVSEXT_VF8_M8_TU 9702 11U, // PseudoVSLIDE1DOWN_VX_M1 9703 11U, // PseudoVSLIDE1DOWN_VX_M1_MASK 9704 11U, // PseudoVSLIDE1DOWN_VX_M1_TU 9705 11U, // PseudoVSLIDE1DOWN_VX_M2 9706 11U, // PseudoVSLIDE1DOWN_VX_M2_MASK 9707 11U, // PseudoVSLIDE1DOWN_VX_M2_TU 9708 11U, // PseudoVSLIDE1DOWN_VX_M4 9709 11U, // PseudoVSLIDE1DOWN_VX_M4_MASK 9710 11U, // PseudoVSLIDE1DOWN_VX_M4_TU 9711 11U, // PseudoVSLIDE1DOWN_VX_M8 9712 11U, // PseudoVSLIDE1DOWN_VX_M8_MASK 9713 11U, // PseudoVSLIDE1DOWN_VX_M8_TU 9714 11U, // PseudoVSLIDE1DOWN_VX_MF2 9715 11U, // PseudoVSLIDE1DOWN_VX_MF2_MASK 9716 11U, // PseudoVSLIDE1DOWN_VX_MF2_TU 9717 11U, // PseudoVSLIDE1DOWN_VX_MF4 9718 11U, // PseudoVSLIDE1DOWN_VX_MF4_MASK 9719 11U, // PseudoVSLIDE1DOWN_VX_MF4_TU 9720 11U, // PseudoVSLIDE1DOWN_VX_MF8 9721 11U, // PseudoVSLIDE1DOWN_VX_MF8_MASK 9722 11U, // PseudoVSLIDE1DOWN_VX_MF8_TU 9723 11U, // PseudoVSLIDE1UP_VX_M1 9724 11U, // PseudoVSLIDE1UP_VX_M1_MASK 9725 11U, // PseudoVSLIDE1UP_VX_M1_TU 9726 11U, // PseudoVSLIDE1UP_VX_M2 9727 11U, // PseudoVSLIDE1UP_VX_M2_MASK 9728 11U, // PseudoVSLIDE1UP_VX_M2_TU 9729 11U, // PseudoVSLIDE1UP_VX_M4 9730 11U, // PseudoVSLIDE1UP_VX_M4_MASK 9731 11U, // PseudoVSLIDE1UP_VX_M4_TU 9732 11U, // PseudoVSLIDE1UP_VX_M8 9733 11U, // PseudoVSLIDE1UP_VX_M8_MASK 9734 11U, // PseudoVSLIDE1UP_VX_M8_TU 9735 11U, // PseudoVSLIDE1UP_VX_MF2 9736 11U, // PseudoVSLIDE1UP_VX_MF2_MASK 9737 11U, // PseudoVSLIDE1UP_VX_MF2_TU 9738 11U, // PseudoVSLIDE1UP_VX_MF4 9739 11U, // PseudoVSLIDE1UP_VX_MF4_MASK 9740 11U, // PseudoVSLIDE1UP_VX_MF4_TU 9741 11U, // PseudoVSLIDE1UP_VX_MF8 9742 11U, // PseudoVSLIDE1UP_VX_MF8_MASK 9743 11U, // PseudoVSLIDE1UP_VX_MF8_TU 9744 11U, // PseudoVSLIDEDOWN_VI_M1 9745 11U, // PseudoVSLIDEDOWN_VI_M1_MASK 9746 11U, // PseudoVSLIDEDOWN_VI_M2 9747 11U, // PseudoVSLIDEDOWN_VI_M2_MASK 9748 11U, // PseudoVSLIDEDOWN_VI_M4 9749 11U, // PseudoVSLIDEDOWN_VI_M4_MASK 9750 11U, // PseudoVSLIDEDOWN_VI_M8 9751 11U, // PseudoVSLIDEDOWN_VI_M8_MASK 9752 11U, // PseudoVSLIDEDOWN_VI_MF2 9753 11U, // PseudoVSLIDEDOWN_VI_MF2_MASK 9754 11U, // PseudoVSLIDEDOWN_VI_MF4 9755 11U, // PseudoVSLIDEDOWN_VI_MF4_MASK 9756 11U, // PseudoVSLIDEDOWN_VI_MF8 9757 11U, // PseudoVSLIDEDOWN_VI_MF8_MASK 9758 11U, // PseudoVSLIDEDOWN_VX_M1 9759 11U, // PseudoVSLIDEDOWN_VX_M1_MASK 9760 11U, // PseudoVSLIDEDOWN_VX_M2 9761 11U, // PseudoVSLIDEDOWN_VX_M2_MASK 9762 11U, // PseudoVSLIDEDOWN_VX_M4 9763 11U, // PseudoVSLIDEDOWN_VX_M4_MASK 9764 11U, // PseudoVSLIDEDOWN_VX_M8 9765 11U, // PseudoVSLIDEDOWN_VX_M8_MASK 9766 11U, // PseudoVSLIDEDOWN_VX_MF2 9767 11U, // PseudoVSLIDEDOWN_VX_MF2_MASK 9768 11U, // PseudoVSLIDEDOWN_VX_MF4 9769 11U, // PseudoVSLIDEDOWN_VX_MF4_MASK 9770 11U, // PseudoVSLIDEDOWN_VX_MF8 9771 11U, // PseudoVSLIDEDOWN_VX_MF8_MASK 9772 11U, // PseudoVSLIDEUP_VI_M1 9773 11U, // PseudoVSLIDEUP_VI_M1_MASK 9774 11U, // PseudoVSLIDEUP_VI_M2 9775 11U, // PseudoVSLIDEUP_VI_M2_MASK 9776 11U, // PseudoVSLIDEUP_VI_M4 9777 11U, // PseudoVSLIDEUP_VI_M4_MASK 9778 11U, // PseudoVSLIDEUP_VI_M8 9779 11U, // PseudoVSLIDEUP_VI_M8_MASK 9780 11U, // PseudoVSLIDEUP_VI_MF2 9781 11U, // PseudoVSLIDEUP_VI_MF2_MASK 9782 11U, // PseudoVSLIDEUP_VI_MF4 9783 11U, // PseudoVSLIDEUP_VI_MF4_MASK 9784 11U, // PseudoVSLIDEUP_VI_MF8 9785 11U, // PseudoVSLIDEUP_VI_MF8_MASK 9786 11U, // PseudoVSLIDEUP_VX_M1 9787 11U, // PseudoVSLIDEUP_VX_M1_MASK 9788 11U, // PseudoVSLIDEUP_VX_M2 9789 11U, // PseudoVSLIDEUP_VX_M2_MASK 9790 11U, // PseudoVSLIDEUP_VX_M4 9791 11U, // PseudoVSLIDEUP_VX_M4_MASK 9792 11U, // PseudoVSLIDEUP_VX_M8 9793 11U, // PseudoVSLIDEUP_VX_M8_MASK 9794 11U, // PseudoVSLIDEUP_VX_MF2 9795 11U, // PseudoVSLIDEUP_VX_MF2_MASK 9796 11U, // PseudoVSLIDEUP_VX_MF4 9797 11U, // PseudoVSLIDEUP_VX_MF4_MASK 9798 11U, // PseudoVSLIDEUP_VX_MF8 9799 11U, // PseudoVSLIDEUP_VX_MF8_MASK 9800 11U, // PseudoVSLL_VI_M1 9801 11U, // PseudoVSLL_VI_M1_MASK 9802 11U, // PseudoVSLL_VI_M1_TU 9803 11U, // PseudoVSLL_VI_M2 9804 11U, // PseudoVSLL_VI_M2_MASK 9805 11U, // PseudoVSLL_VI_M2_TU 9806 11U, // PseudoVSLL_VI_M4 9807 11U, // PseudoVSLL_VI_M4_MASK 9808 11U, // PseudoVSLL_VI_M4_TU 9809 11U, // PseudoVSLL_VI_M8 9810 11U, // PseudoVSLL_VI_M8_MASK 9811 11U, // PseudoVSLL_VI_M8_TU 9812 11U, // PseudoVSLL_VI_MF2 9813 11U, // PseudoVSLL_VI_MF2_MASK 9814 11U, // PseudoVSLL_VI_MF2_TU 9815 11U, // PseudoVSLL_VI_MF4 9816 11U, // PseudoVSLL_VI_MF4_MASK 9817 11U, // PseudoVSLL_VI_MF4_TU 9818 11U, // PseudoVSLL_VI_MF8 9819 11U, // PseudoVSLL_VI_MF8_MASK 9820 11U, // PseudoVSLL_VI_MF8_TU 9821 11U, // PseudoVSLL_VV_M1 9822 11U, // PseudoVSLL_VV_M1_MASK 9823 11U, // PseudoVSLL_VV_M1_TU 9824 11U, // PseudoVSLL_VV_M2 9825 11U, // PseudoVSLL_VV_M2_MASK 9826 11U, // PseudoVSLL_VV_M2_TU 9827 11U, // PseudoVSLL_VV_M4 9828 11U, // PseudoVSLL_VV_M4_MASK 9829 11U, // PseudoVSLL_VV_M4_TU 9830 11U, // PseudoVSLL_VV_M8 9831 11U, // PseudoVSLL_VV_M8_MASK 9832 11U, // PseudoVSLL_VV_M8_TU 9833 11U, // PseudoVSLL_VV_MF2 9834 11U, // PseudoVSLL_VV_MF2_MASK 9835 11U, // PseudoVSLL_VV_MF2_TU 9836 11U, // PseudoVSLL_VV_MF4 9837 11U, // PseudoVSLL_VV_MF4_MASK 9838 11U, // PseudoVSLL_VV_MF4_TU 9839 11U, // PseudoVSLL_VV_MF8 9840 11U, // PseudoVSLL_VV_MF8_MASK 9841 11U, // PseudoVSLL_VV_MF8_TU 9842 11U, // PseudoVSLL_VX_M1 9843 11U, // PseudoVSLL_VX_M1_MASK 9844 11U, // PseudoVSLL_VX_M1_TU 9845 11U, // PseudoVSLL_VX_M2 9846 11U, // PseudoVSLL_VX_M2_MASK 9847 11U, // PseudoVSLL_VX_M2_TU 9848 11U, // PseudoVSLL_VX_M4 9849 11U, // PseudoVSLL_VX_M4_MASK 9850 11U, // PseudoVSLL_VX_M4_TU 9851 11U, // PseudoVSLL_VX_M8 9852 11U, // PseudoVSLL_VX_M8_MASK 9853 11U, // PseudoVSLL_VX_M8_TU 9854 11U, // PseudoVSLL_VX_MF2 9855 11U, // PseudoVSLL_VX_MF2_MASK 9856 11U, // PseudoVSLL_VX_MF2_TU 9857 11U, // PseudoVSLL_VX_MF4 9858 11U, // PseudoVSLL_VX_MF4_MASK 9859 11U, // PseudoVSLL_VX_MF4_TU 9860 11U, // PseudoVSLL_VX_MF8 9861 11U, // PseudoVSLL_VX_MF8_MASK 9862 11U, // PseudoVSLL_VX_MF8_TU 9863 11U, // PseudoVSMUL_VV_M1 9864 11U, // PseudoVSMUL_VV_M1_MASK 9865 11U, // PseudoVSMUL_VV_M1_TU 9866 11U, // PseudoVSMUL_VV_M2 9867 11U, // PseudoVSMUL_VV_M2_MASK 9868 11U, // PseudoVSMUL_VV_M2_TU 9869 11U, // PseudoVSMUL_VV_M4 9870 11U, // PseudoVSMUL_VV_M4_MASK 9871 11U, // PseudoVSMUL_VV_M4_TU 9872 11U, // PseudoVSMUL_VV_M8 9873 11U, // PseudoVSMUL_VV_M8_MASK 9874 11U, // PseudoVSMUL_VV_M8_TU 9875 11U, // PseudoVSMUL_VV_MF2 9876 11U, // PseudoVSMUL_VV_MF2_MASK 9877 11U, // PseudoVSMUL_VV_MF2_TU 9878 11U, // PseudoVSMUL_VV_MF4 9879 11U, // PseudoVSMUL_VV_MF4_MASK 9880 11U, // PseudoVSMUL_VV_MF4_TU 9881 11U, // PseudoVSMUL_VV_MF8 9882 11U, // PseudoVSMUL_VV_MF8_MASK 9883 11U, // PseudoVSMUL_VV_MF8_TU 9884 11U, // PseudoVSMUL_VX_M1 9885 11U, // PseudoVSMUL_VX_M1_MASK 9886 11U, // PseudoVSMUL_VX_M1_TU 9887 11U, // PseudoVSMUL_VX_M2 9888 11U, // PseudoVSMUL_VX_M2_MASK 9889 11U, // PseudoVSMUL_VX_M2_TU 9890 11U, // PseudoVSMUL_VX_M4 9891 11U, // PseudoVSMUL_VX_M4_MASK 9892 11U, // PseudoVSMUL_VX_M4_TU 9893 11U, // PseudoVSMUL_VX_M8 9894 11U, // PseudoVSMUL_VX_M8_MASK 9895 11U, // PseudoVSMUL_VX_M8_TU 9896 11U, // PseudoVSMUL_VX_MF2 9897 11U, // PseudoVSMUL_VX_MF2_MASK 9898 11U, // PseudoVSMUL_VX_MF2_TU 9899 11U, // PseudoVSMUL_VX_MF4 9900 11U, // PseudoVSMUL_VX_MF4_MASK 9901 11U, // PseudoVSMUL_VX_MF4_TU 9902 11U, // PseudoVSMUL_VX_MF8 9903 11U, // PseudoVSMUL_VX_MF8_MASK 9904 11U, // PseudoVSMUL_VX_MF8_TU 9905 11U, // PseudoVSM_V_B1 9906 11U, // PseudoVSM_V_B16 9907 11U, // PseudoVSM_V_B2 9908 11U, // PseudoVSM_V_B32 9909 11U, // PseudoVSM_V_B4 9910 11U, // PseudoVSM_V_B64 9911 11U, // PseudoVSM_V_B8 9912 11U, // PseudoVSOXEI16_V_M1_M1 9913 11U, // PseudoVSOXEI16_V_M1_M1_MASK 9914 11U, // PseudoVSOXEI16_V_M1_M2 9915 11U, // PseudoVSOXEI16_V_M1_M2_MASK 9916 11U, // PseudoVSOXEI16_V_M1_M4 9917 11U, // PseudoVSOXEI16_V_M1_M4_MASK 9918 11U, // PseudoVSOXEI16_V_M1_MF2 9919 11U, // PseudoVSOXEI16_V_M1_MF2_MASK 9920 11U, // PseudoVSOXEI16_V_M2_M1 9921 11U, // PseudoVSOXEI16_V_M2_M1_MASK 9922 11U, // PseudoVSOXEI16_V_M2_M2 9923 11U, // PseudoVSOXEI16_V_M2_M2_MASK 9924 11U, // PseudoVSOXEI16_V_M2_M4 9925 11U, // PseudoVSOXEI16_V_M2_M4_MASK 9926 11U, // PseudoVSOXEI16_V_M2_M8 9927 11U, // PseudoVSOXEI16_V_M2_M8_MASK 9928 11U, // PseudoVSOXEI16_V_M4_M2 9929 11U, // PseudoVSOXEI16_V_M4_M2_MASK 9930 11U, // PseudoVSOXEI16_V_M4_M4 9931 11U, // PseudoVSOXEI16_V_M4_M4_MASK 9932 11U, // PseudoVSOXEI16_V_M4_M8 9933 11U, // PseudoVSOXEI16_V_M4_M8_MASK 9934 11U, // PseudoVSOXEI16_V_M8_M4 9935 11U, // PseudoVSOXEI16_V_M8_M4_MASK 9936 11U, // PseudoVSOXEI16_V_M8_M8 9937 11U, // PseudoVSOXEI16_V_M8_M8_MASK 9938 11U, // PseudoVSOXEI16_V_MF2_M1 9939 11U, // PseudoVSOXEI16_V_MF2_M1_MASK 9940 11U, // PseudoVSOXEI16_V_MF2_M2 9941 11U, // PseudoVSOXEI16_V_MF2_M2_MASK 9942 11U, // PseudoVSOXEI16_V_MF2_MF2 9943 11U, // PseudoVSOXEI16_V_MF2_MF2_MASK 9944 11U, // PseudoVSOXEI16_V_MF2_MF4 9945 11U, // PseudoVSOXEI16_V_MF2_MF4_MASK 9946 11U, // PseudoVSOXEI16_V_MF4_M1 9947 11U, // PseudoVSOXEI16_V_MF4_M1_MASK 9948 11U, // PseudoVSOXEI16_V_MF4_MF2 9949 11U, // PseudoVSOXEI16_V_MF4_MF2_MASK 9950 11U, // PseudoVSOXEI16_V_MF4_MF4 9951 11U, // PseudoVSOXEI16_V_MF4_MF4_MASK 9952 11U, // PseudoVSOXEI16_V_MF4_MF8 9953 11U, // PseudoVSOXEI16_V_MF4_MF8_MASK 9954 11U, // PseudoVSOXEI32_V_M1_M1 9955 11U, // PseudoVSOXEI32_V_M1_M1_MASK 9956 11U, // PseudoVSOXEI32_V_M1_M2 9957 11U, // PseudoVSOXEI32_V_M1_M2_MASK 9958 11U, // PseudoVSOXEI32_V_M1_MF2 9959 11U, // PseudoVSOXEI32_V_M1_MF2_MASK 9960 11U, // PseudoVSOXEI32_V_M1_MF4 9961 11U, // PseudoVSOXEI32_V_M1_MF4_MASK 9962 11U, // PseudoVSOXEI32_V_M2_M1 9963 11U, // PseudoVSOXEI32_V_M2_M1_MASK 9964 11U, // PseudoVSOXEI32_V_M2_M2 9965 11U, // PseudoVSOXEI32_V_M2_M2_MASK 9966 11U, // PseudoVSOXEI32_V_M2_M4 9967 11U, // PseudoVSOXEI32_V_M2_M4_MASK 9968 11U, // PseudoVSOXEI32_V_M2_MF2 9969 11U, // PseudoVSOXEI32_V_M2_MF2_MASK 9970 11U, // PseudoVSOXEI32_V_M4_M1 9971 11U, // PseudoVSOXEI32_V_M4_M1_MASK 9972 11U, // PseudoVSOXEI32_V_M4_M2 9973 11U, // PseudoVSOXEI32_V_M4_M2_MASK 9974 11U, // PseudoVSOXEI32_V_M4_M4 9975 11U, // PseudoVSOXEI32_V_M4_M4_MASK 9976 11U, // PseudoVSOXEI32_V_M4_M8 9977 11U, // PseudoVSOXEI32_V_M4_M8_MASK 9978 11U, // PseudoVSOXEI32_V_M8_M2 9979 11U, // PseudoVSOXEI32_V_M8_M2_MASK 9980 11U, // PseudoVSOXEI32_V_M8_M4 9981 11U, // PseudoVSOXEI32_V_M8_M4_MASK 9982 11U, // PseudoVSOXEI32_V_M8_M8 9983 11U, // PseudoVSOXEI32_V_M8_M8_MASK 9984 11U, // PseudoVSOXEI32_V_MF2_M1 9985 11U, // PseudoVSOXEI32_V_MF2_M1_MASK 9986 11U, // PseudoVSOXEI32_V_MF2_MF2 9987 11U, // PseudoVSOXEI32_V_MF2_MF2_MASK 9988 11U, // PseudoVSOXEI32_V_MF2_MF4 9989 11U, // PseudoVSOXEI32_V_MF2_MF4_MASK 9990 11U, // PseudoVSOXEI32_V_MF2_MF8 9991 11U, // PseudoVSOXEI32_V_MF2_MF8_MASK 9992 11U, // PseudoVSOXEI64_V_M1_M1 9993 11U, // PseudoVSOXEI64_V_M1_M1_MASK 9994 11U, // PseudoVSOXEI64_V_M1_MF2 9995 11U, // PseudoVSOXEI64_V_M1_MF2_MASK 9996 11U, // PseudoVSOXEI64_V_M1_MF4 9997 11U, // PseudoVSOXEI64_V_M1_MF4_MASK 9998 11U, // PseudoVSOXEI64_V_M1_MF8 9999 11U, // PseudoVSOXEI64_V_M1_MF8_MASK 10000 11U, // PseudoVSOXEI64_V_M2_M1 10001 11U, // PseudoVSOXEI64_V_M2_M1_MASK 10002 11U, // PseudoVSOXEI64_V_M2_M2 10003 11U, // PseudoVSOXEI64_V_M2_M2_MASK 10004 11U, // PseudoVSOXEI64_V_M2_MF2 10005 11U, // PseudoVSOXEI64_V_M2_MF2_MASK 10006 11U, // PseudoVSOXEI64_V_M2_MF4 10007 11U, // PseudoVSOXEI64_V_M2_MF4_MASK 10008 11U, // PseudoVSOXEI64_V_M4_M1 10009 11U, // PseudoVSOXEI64_V_M4_M1_MASK 10010 11U, // PseudoVSOXEI64_V_M4_M2 10011 11U, // PseudoVSOXEI64_V_M4_M2_MASK 10012 11U, // PseudoVSOXEI64_V_M4_M4 10013 11U, // PseudoVSOXEI64_V_M4_M4_MASK 10014 11U, // PseudoVSOXEI64_V_M4_MF2 10015 11U, // PseudoVSOXEI64_V_M4_MF2_MASK 10016 11U, // PseudoVSOXEI64_V_M8_M1 10017 11U, // PseudoVSOXEI64_V_M8_M1_MASK 10018 11U, // PseudoVSOXEI64_V_M8_M2 10019 11U, // PseudoVSOXEI64_V_M8_M2_MASK 10020 11U, // PseudoVSOXEI64_V_M8_M4 10021 11U, // PseudoVSOXEI64_V_M8_M4_MASK 10022 11U, // PseudoVSOXEI64_V_M8_M8 10023 11U, // PseudoVSOXEI64_V_M8_M8_MASK 10024 11U, // PseudoVSOXEI8_V_M1_M1 10025 11U, // PseudoVSOXEI8_V_M1_M1_MASK 10026 11U, // PseudoVSOXEI8_V_M1_M2 10027 11U, // PseudoVSOXEI8_V_M1_M2_MASK 10028 11U, // PseudoVSOXEI8_V_M1_M4 10029 11U, // PseudoVSOXEI8_V_M1_M4_MASK 10030 11U, // PseudoVSOXEI8_V_M1_M8 10031 11U, // PseudoVSOXEI8_V_M1_M8_MASK 10032 11U, // PseudoVSOXEI8_V_M2_M2 10033 11U, // PseudoVSOXEI8_V_M2_M2_MASK 10034 11U, // PseudoVSOXEI8_V_M2_M4 10035 11U, // PseudoVSOXEI8_V_M2_M4_MASK 10036 11U, // PseudoVSOXEI8_V_M2_M8 10037 11U, // PseudoVSOXEI8_V_M2_M8_MASK 10038 11U, // PseudoVSOXEI8_V_M4_M4 10039 11U, // PseudoVSOXEI8_V_M4_M4_MASK 10040 11U, // PseudoVSOXEI8_V_M4_M8 10041 11U, // PseudoVSOXEI8_V_M4_M8_MASK 10042 11U, // PseudoVSOXEI8_V_M8_M8 10043 11U, // PseudoVSOXEI8_V_M8_M8_MASK 10044 11U, // PseudoVSOXEI8_V_MF2_M1 10045 11U, // PseudoVSOXEI8_V_MF2_M1_MASK 10046 11U, // PseudoVSOXEI8_V_MF2_M2 10047 11U, // PseudoVSOXEI8_V_MF2_M2_MASK 10048 11U, // PseudoVSOXEI8_V_MF2_M4 10049 11U, // PseudoVSOXEI8_V_MF2_M4_MASK 10050 11U, // PseudoVSOXEI8_V_MF2_MF2 10051 11U, // PseudoVSOXEI8_V_MF2_MF2_MASK 10052 11U, // PseudoVSOXEI8_V_MF4_M1 10053 11U, // PseudoVSOXEI8_V_MF4_M1_MASK 10054 11U, // PseudoVSOXEI8_V_MF4_M2 10055 11U, // PseudoVSOXEI8_V_MF4_M2_MASK 10056 11U, // PseudoVSOXEI8_V_MF4_MF2 10057 11U, // PseudoVSOXEI8_V_MF4_MF2_MASK 10058 11U, // PseudoVSOXEI8_V_MF4_MF4 10059 11U, // PseudoVSOXEI8_V_MF4_MF4_MASK 10060 11U, // PseudoVSOXEI8_V_MF8_M1 10061 11U, // PseudoVSOXEI8_V_MF8_M1_MASK 10062 11U, // PseudoVSOXEI8_V_MF8_MF2 10063 11U, // PseudoVSOXEI8_V_MF8_MF2_MASK 10064 11U, // PseudoVSOXEI8_V_MF8_MF4 10065 11U, // PseudoVSOXEI8_V_MF8_MF4_MASK 10066 11U, // PseudoVSOXEI8_V_MF8_MF8 10067 11U, // PseudoVSOXEI8_V_MF8_MF8_MASK 10068 11U, // PseudoVSOXSEG2EI16_V_M1_M1 10069 11U, // PseudoVSOXSEG2EI16_V_M1_M1_MASK 10070 11U, // PseudoVSOXSEG2EI16_V_M1_M2 10071 11U, // PseudoVSOXSEG2EI16_V_M1_M2_MASK 10072 11U, // PseudoVSOXSEG2EI16_V_M1_M4 10073 11U, // PseudoVSOXSEG2EI16_V_M1_M4_MASK 10074 11U, // PseudoVSOXSEG2EI16_V_M1_MF2 10075 11U, // PseudoVSOXSEG2EI16_V_M1_MF2_MASK 10076 11U, // PseudoVSOXSEG2EI16_V_M2_M1 10077 11U, // PseudoVSOXSEG2EI16_V_M2_M1_MASK 10078 11U, // PseudoVSOXSEG2EI16_V_M2_M2 10079 11U, // PseudoVSOXSEG2EI16_V_M2_M2_MASK 10080 11U, // PseudoVSOXSEG2EI16_V_M2_M4 10081 11U, // PseudoVSOXSEG2EI16_V_M2_M4_MASK 10082 11U, // PseudoVSOXSEG2EI16_V_M4_M2 10083 11U, // PseudoVSOXSEG2EI16_V_M4_M2_MASK 10084 11U, // PseudoVSOXSEG2EI16_V_M4_M4 10085 11U, // PseudoVSOXSEG2EI16_V_M4_M4_MASK 10086 11U, // PseudoVSOXSEG2EI16_V_M8_M4 10087 11U, // PseudoVSOXSEG2EI16_V_M8_M4_MASK 10088 11U, // PseudoVSOXSEG2EI16_V_MF2_M1 10089 11U, // PseudoVSOXSEG2EI16_V_MF2_M1_MASK 10090 11U, // PseudoVSOXSEG2EI16_V_MF2_M2 10091 11U, // PseudoVSOXSEG2EI16_V_MF2_M2_MASK 10092 11U, // PseudoVSOXSEG2EI16_V_MF2_MF2 10093 11U, // PseudoVSOXSEG2EI16_V_MF2_MF2_MASK 10094 11U, // PseudoVSOXSEG2EI16_V_MF2_MF4 10095 11U, // PseudoVSOXSEG2EI16_V_MF2_MF4_MASK 10096 11U, // PseudoVSOXSEG2EI16_V_MF4_M1 10097 11U, // PseudoVSOXSEG2EI16_V_MF4_M1_MASK 10098 11U, // PseudoVSOXSEG2EI16_V_MF4_MF2 10099 11U, // PseudoVSOXSEG2EI16_V_MF4_MF2_MASK 10100 11U, // PseudoVSOXSEG2EI16_V_MF4_MF4 10101 11U, // PseudoVSOXSEG2EI16_V_MF4_MF4_MASK 10102 11U, // PseudoVSOXSEG2EI16_V_MF4_MF8 10103 11U, // PseudoVSOXSEG2EI16_V_MF4_MF8_MASK 10104 11U, // PseudoVSOXSEG2EI32_V_M1_M1 10105 11U, // PseudoVSOXSEG2EI32_V_M1_M1_MASK 10106 11U, // PseudoVSOXSEG2EI32_V_M1_M2 10107 11U, // PseudoVSOXSEG2EI32_V_M1_M2_MASK 10108 11U, // PseudoVSOXSEG2EI32_V_M1_MF2 10109 11U, // PseudoVSOXSEG2EI32_V_M1_MF2_MASK 10110 11U, // PseudoVSOXSEG2EI32_V_M1_MF4 10111 11U, // PseudoVSOXSEG2EI32_V_M1_MF4_MASK 10112 11U, // PseudoVSOXSEG2EI32_V_M2_M1 10113 11U, // PseudoVSOXSEG2EI32_V_M2_M1_MASK 10114 11U, // PseudoVSOXSEG2EI32_V_M2_M2 10115 11U, // PseudoVSOXSEG2EI32_V_M2_M2_MASK 10116 11U, // PseudoVSOXSEG2EI32_V_M2_M4 10117 11U, // PseudoVSOXSEG2EI32_V_M2_M4_MASK 10118 11U, // PseudoVSOXSEG2EI32_V_M2_MF2 10119 11U, // PseudoVSOXSEG2EI32_V_M2_MF2_MASK 10120 11U, // PseudoVSOXSEG2EI32_V_M4_M1 10121 11U, // PseudoVSOXSEG2EI32_V_M4_M1_MASK 10122 11U, // PseudoVSOXSEG2EI32_V_M4_M2 10123 11U, // PseudoVSOXSEG2EI32_V_M4_M2_MASK 10124 11U, // PseudoVSOXSEG2EI32_V_M4_M4 10125 11U, // PseudoVSOXSEG2EI32_V_M4_M4_MASK 10126 11U, // PseudoVSOXSEG2EI32_V_M8_M2 10127 11U, // PseudoVSOXSEG2EI32_V_M8_M2_MASK 10128 11U, // PseudoVSOXSEG2EI32_V_M8_M4 10129 11U, // PseudoVSOXSEG2EI32_V_M8_M4_MASK 10130 11U, // PseudoVSOXSEG2EI32_V_MF2_M1 10131 11U, // PseudoVSOXSEG2EI32_V_MF2_M1_MASK 10132 11U, // PseudoVSOXSEG2EI32_V_MF2_MF2 10133 11U, // PseudoVSOXSEG2EI32_V_MF2_MF2_MASK 10134 11U, // PseudoVSOXSEG2EI32_V_MF2_MF4 10135 11U, // PseudoVSOXSEG2EI32_V_MF2_MF4_MASK 10136 11U, // PseudoVSOXSEG2EI32_V_MF2_MF8 10137 11U, // PseudoVSOXSEG2EI32_V_MF2_MF8_MASK 10138 11U, // PseudoVSOXSEG2EI64_V_M1_M1 10139 11U, // PseudoVSOXSEG2EI64_V_M1_M1_MASK 10140 11U, // PseudoVSOXSEG2EI64_V_M1_MF2 10141 11U, // PseudoVSOXSEG2EI64_V_M1_MF2_MASK 10142 11U, // PseudoVSOXSEG2EI64_V_M1_MF4 10143 11U, // PseudoVSOXSEG2EI64_V_M1_MF4_MASK 10144 11U, // PseudoVSOXSEG2EI64_V_M1_MF8 10145 11U, // PseudoVSOXSEG2EI64_V_M1_MF8_MASK 10146 11U, // PseudoVSOXSEG2EI64_V_M2_M1 10147 11U, // PseudoVSOXSEG2EI64_V_M2_M1_MASK 10148 11U, // PseudoVSOXSEG2EI64_V_M2_M2 10149 11U, // PseudoVSOXSEG2EI64_V_M2_M2_MASK 10150 11U, // PseudoVSOXSEG2EI64_V_M2_MF2 10151 11U, // PseudoVSOXSEG2EI64_V_M2_MF2_MASK 10152 11U, // PseudoVSOXSEG2EI64_V_M2_MF4 10153 11U, // PseudoVSOXSEG2EI64_V_M2_MF4_MASK 10154 11U, // PseudoVSOXSEG2EI64_V_M4_M1 10155 11U, // PseudoVSOXSEG2EI64_V_M4_M1_MASK 10156 11U, // PseudoVSOXSEG2EI64_V_M4_M2 10157 11U, // PseudoVSOXSEG2EI64_V_M4_M2_MASK 10158 11U, // PseudoVSOXSEG2EI64_V_M4_M4 10159 11U, // PseudoVSOXSEG2EI64_V_M4_M4_MASK 10160 11U, // PseudoVSOXSEG2EI64_V_M4_MF2 10161 11U, // PseudoVSOXSEG2EI64_V_M4_MF2_MASK 10162 11U, // PseudoVSOXSEG2EI64_V_M8_M1 10163 11U, // PseudoVSOXSEG2EI64_V_M8_M1_MASK 10164 11U, // PseudoVSOXSEG2EI64_V_M8_M2 10165 11U, // PseudoVSOXSEG2EI64_V_M8_M2_MASK 10166 11U, // PseudoVSOXSEG2EI64_V_M8_M4 10167 11U, // PseudoVSOXSEG2EI64_V_M8_M4_MASK 10168 11U, // PseudoVSOXSEG2EI8_V_M1_M1 10169 11U, // PseudoVSOXSEG2EI8_V_M1_M1_MASK 10170 11U, // PseudoVSOXSEG2EI8_V_M1_M2 10171 11U, // PseudoVSOXSEG2EI8_V_M1_M2_MASK 10172 11U, // PseudoVSOXSEG2EI8_V_M1_M4 10173 11U, // PseudoVSOXSEG2EI8_V_M1_M4_MASK 10174 11U, // PseudoVSOXSEG2EI8_V_M2_M2 10175 11U, // PseudoVSOXSEG2EI8_V_M2_M2_MASK 10176 11U, // PseudoVSOXSEG2EI8_V_M2_M4 10177 11U, // PseudoVSOXSEG2EI8_V_M2_M4_MASK 10178 11U, // PseudoVSOXSEG2EI8_V_M4_M4 10179 11U, // PseudoVSOXSEG2EI8_V_M4_M4_MASK 10180 11U, // PseudoVSOXSEG2EI8_V_MF2_M1 10181 11U, // PseudoVSOXSEG2EI8_V_MF2_M1_MASK 10182 11U, // PseudoVSOXSEG2EI8_V_MF2_M2 10183 11U, // PseudoVSOXSEG2EI8_V_MF2_M2_MASK 10184 11U, // PseudoVSOXSEG2EI8_V_MF2_M4 10185 11U, // PseudoVSOXSEG2EI8_V_MF2_M4_MASK 10186 11U, // PseudoVSOXSEG2EI8_V_MF2_MF2 10187 11U, // PseudoVSOXSEG2EI8_V_MF2_MF2_MASK 10188 11U, // PseudoVSOXSEG2EI8_V_MF4_M1 10189 11U, // PseudoVSOXSEG2EI8_V_MF4_M1_MASK 10190 11U, // PseudoVSOXSEG2EI8_V_MF4_M2 10191 11U, // PseudoVSOXSEG2EI8_V_MF4_M2_MASK 10192 11U, // PseudoVSOXSEG2EI8_V_MF4_MF2 10193 11U, // PseudoVSOXSEG2EI8_V_MF4_MF2_MASK 10194 11U, // PseudoVSOXSEG2EI8_V_MF4_MF4 10195 11U, // PseudoVSOXSEG2EI8_V_MF4_MF4_MASK 10196 11U, // PseudoVSOXSEG2EI8_V_MF8_M1 10197 11U, // PseudoVSOXSEG2EI8_V_MF8_M1_MASK 10198 11U, // PseudoVSOXSEG2EI8_V_MF8_MF2 10199 11U, // PseudoVSOXSEG2EI8_V_MF8_MF2_MASK 10200 11U, // PseudoVSOXSEG2EI8_V_MF8_MF4 10201 11U, // PseudoVSOXSEG2EI8_V_MF8_MF4_MASK 10202 11U, // PseudoVSOXSEG2EI8_V_MF8_MF8 10203 11U, // PseudoVSOXSEG2EI8_V_MF8_MF8_MASK 10204 11U, // PseudoVSOXSEG3EI16_V_M1_M1 10205 11U, // PseudoVSOXSEG3EI16_V_M1_M1_MASK 10206 11U, // PseudoVSOXSEG3EI16_V_M1_M2 10207 11U, // PseudoVSOXSEG3EI16_V_M1_M2_MASK 10208 11U, // PseudoVSOXSEG3EI16_V_M1_MF2 10209 11U, // PseudoVSOXSEG3EI16_V_M1_MF2_MASK 10210 11U, // PseudoVSOXSEG3EI16_V_M2_M1 10211 11U, // PseudoVSOXSEG3EI16_V_M2_M1_MASK 10212 11U, // PseudoVSOXSEG3EI16_V_M2_M2 10213 11U, // PseudoVSOXSEG3EI16_V_M2_M2_MASK 10214 11U, // PseudoVSOXSEG3EI16_V_M4_M2 10215 11U, // PseudoVSOXSEG3EI16_V_M4_M2_MASK 10216 11U, // PseudoVSOXSEG3EI16_V_MF2_M1 10217 11U, // PseudoVSOXSEG3EI16_V_MF2_M1_MASK 10218 11U, // PseudoVSOXSEG3EI16_V_MF2_M2 10219 11U, // PseudoVSOXSEG3EI16_V_MF2_M2_MASK 10220 11U, // PseudoVSOXSEG3EI16_V_MF2_MF2 10221 11U, // PseudoVSOXSEG3EI16_V_MF2_MF2_MASK 10222 11U, // PseudoVSOXSEG3EI16_V_MF2_MF4 10223 11U, // PseudoVSOXSEG3EI16_V_MF2_MF4_MASK 10224 11U, // PseudoVSOXSEG3EI16_V_MF4_M1 10225 11U, // PseudoVSOXSEG3EI16_V_MF4_M1_MASK 10226 11U, // PseudoVSOXSEG3EI16_V_MF4_MF2 10227 11U, // PseudoVSOXSEG3EI16_V_MF4_MF2_MASK 10228 11U, // PseudoVSOXSEG3EI16_V_MF4_MF4 10229 11U, // PseudoVSOXSEG3EI16_V_MF4_MF4_MASK 10230 11U, // PseudoVSOXSEG3EI16_V_MF4_MF8 10231 11U, // PseudoVSOXSEG3EI16_V_MF4_MF8_MASK 10232 11U, // PseudoVSOXSEG3EI32_V_M1_M1 10233 11U, // PseudoVSOXSEG3EI32_V_M1_M1_MASK 10234 11U, // PseudoVSOXSEG3EI32_V_M1_M2 10235 11U, // PseudoVSOXSEG3EI32_V_M1_M2_MASK 10236 11U, // PseudoVSOXSEG3EI32_V_M1_MF2 10237 11U, // PseudoVSOXSEG3EI32_V_M1_MF2_MASK 10238 11U, // PseudoVSOXSEG3EI32_V_M1_MF4 10239 11U, // PseudoVSOXSEG3EI32_V_M1_MF4_MASK 10240 11U, // PseudoVSOXSEG3EI32_V_M2_M1 10241 11U, // PseudoVSOXSEG3EI32_V_M2_M1_MASK 10242 11U, // PseudoVSOXSEG3EI32_V_M2_M2 10243 11U, // PseudoVSOXSEG3EI32_V_M2_M2_MASK 10244 11U, // PseudoVSOXSEG3EI32_V_M2_MF2 10245 11U, // PseudoVSOXSEG3EI32_V_M2_MF2_MASK 10246 11U, // PseudoVSOXSEG3EI32_V_M4_M1 10247 11U, // PseudoVSOXSEG3EI32_V_M4_M1_MASK 10248 11U, // PseudoVSOXSEG3EI32_V_M4_M2 10249 11U, // PseudoVSOXSEG3EI32_V_M4_M2_MASK 10250 11U, // PseudoVSOXSEG3EI32_V_M8_M2 10251 11U, // PseudoVSOXSEG3EI32_V_M8_M2_MASK 10252 11U, // PseudoVSOXSEG3EI32_V_MF2_M1 10253 11U, // PseudoVSOXSEG3EI32_V_MF2_M1_MASK 10254 11U, // PseudoVSOXSEG3EI32_V_MF2_MF2 10255 11U, // PseudoVSOXSEG3EI32_V_MF2_MF2_MASK 10256 11U, // PseudoVSOXSEG3EI32_V_MF2_MF4 10257 11U, // PseudoVSOXSEG3EI32_V_MF2_MF4_MASK 10258 11U, // PseudoVSOXSEG3EI32_V_MF2_MF8 10259 11U, // PseudoVSOXSEG3EI32_V_MF2_MF8_MASK 10260 11U, // PseudoVSOXSEG3EI64_V_M1_M1 10261 11U, // PseudoVSOXSEG3EI64_V_M1_M1_MASK 10262 11U, // PseudoVSOXSEG3EI64_V_M1_MF2 10263 11U, // PseudoVSOXSEG3EI64_V_M1_MF2_MASK 10264 11U, // PseudoVSOXSEG3EI64_V_M1_MF4 10265 11U, // PseudoVSOXSEG3EI64_V_M1_MF4_MASK 10266 11U, // PseudoVSOXSEG3EI64_V_M1_MF8 10267 11U, // PseudoVSOXSEG3EI64_V_M1_MF8_MASK 10268 11U, // PseudoVSOXSEG3EI64_V_M2_M1 10269 11U, // PseudoVSOXSEG3EI64_V_M2_M1_MASK 10270 11U, // PseudoVSOXSEG3EI64_V_M2_M2 10271 11U, // PseudoVSOXSEG3EI64_V_M2_M2_MASK 10272 11U, // PseudoVSOXSEG3EI64_V_M2_MF2 10273 11U, // PseudoVSOXSEG3EI64_V_M2_MF2_MASK 10274 11U, // PseudoVSOXSEG3EI64_V_M2_MF4 10275 11U, // PseudoVSOXSEG3EI64_V_M2_MF4_MASK 10276 11U, // PseudoVSOXSEG3EI64_V_M4_M1 10277 11U, // PseudoVSOXSEG3EI64_V_M4_M1_MASK 10278 11U, // PseudoVSOXSEG3EI64_V_M4_M2 10279 11U, // PseudoVSOXSEG3EI64_V_M4_M2_MASK 10280 11U, // PseudoVSOXSEG3EI64_V_M4_MF2 10281 11U, // PseudoVSOXSEG3EI64_V_M4_MF2_MASK 10282 11U, // PseudoVSOXSEG3EI64_V_M8_M1 10283 11U, // PseudoVSOXSEG3EI64_V_M8_M1_MASK 10284 11U, // PseudoVSOXSEG3EI64_V_M8_M2 10285 11U, // PseudoVSOXSEG3EI64_V_M8_M2_MASK 10286 11U, // PseudoVSOXSEG3EI8_V_M1_M1 10287 11U, // PseudoVSOXSEG3EI8_V_M1_M1_MASK 10288 11U, // PseudoVSOXSEG3EI8_V_M1_M2 10289 11U, // PseudoVSOXSEG3EI8_V_M1_M2_MASK 10290 11U, // PseudoVSOXSEG3EI8_V_M2_M2 10291 11U, // PseudoVSOXSEG3EI8_V_M2_M2_MASK 10292 11U, // PseudoVSOXSEG3EI8_V_MF2_M1 10293 11U, // PseudoVSOXSEG3EI8_V_MF2_M1_MASK 10294 11U, // PseudoVSOXSEG3EI8_V_MF2_M2 10295 11U, // PseudoVSOXSEG3EI8_V_MF2_M2_MASK 10296 11U, // PseudoVSOXSEG3EI8_V_MF2_MF2 10297 11U, // PseudoVSOXSEG3EI8_V_MF2_MF2_MASK 10298 11U, // PseudoVSOXSEG3EI8_V_MF4_M1 10299 11U, // PseudoVSOXSEG3EI8_V_MF4_M1_MASK 10300 11U, // PseudoVSOXSEG3EI8_V_MF4_M2 10301 11U, // PseudoVSOXSEG3EI8_V_MF4_M2_MASK 10302 11U, // PseudoVSOXSEG3EI8_V_MF4_MF2 10303 11U, // PseudoVSOXSEG3EI8_V_MF4_MF2_MASK 10304 11U, // PseudoVSOXSEG3EI8_V_MF4_MF4 10305 11U, // PseudoVSOXSEG3EI8_V_MF4_MF4_MASK 10306 11U, // PseudoVSOXSEG3EI8_V_MF8_M1 10307 11U, // PseudoVSOXSEG3EI8_V_MF8_M1_MASK 10308 11U, // PseudoVSOXSEG3EI8_V_MF8_MF2 10309 11U, // PseudoVSOXSEG3EI8_V_MF8_MF2_MASK 10310 11U, // PseudoVSOXSEG3EI8_V_MF8_MF4 10311 11U, // PseudoVSOXSEG3EI8_V_MF8_MF4_MASK 10312 11U, // PseudoVSOXSEG3EI8_V_MF8_MF8 10313 11U, // PseudoVSOXSEG3EI8_V_MF8_MF8_MASK 10314 11U, // PseudoVSOXSEG4EI16_V_M1_M1 10315 11U, // PseudoVSOXSEG4EI16_V_M1_M1_MASK 10316 11U, // PseudoVSOXSEG4EI16_V_M1_M2 10317 11U, // PseudoVSOXSEG4EI16_V_M1_M2_MASK 10318 11U, // PseudoVSOXSEG4EI16_V_M1_MF2 10319 11U, // PseudoVSOXSEG4EI16_V_M1_MF2_MASK 10320 11U, // PseudoVSOXSEG4EI16_V_M2_M1 10321 11U, // PseudoVSOXSEG4EI16_V_M2_M1_MASK 10322 11U, // PseudoVSOXSEG4EI16_V_M2_M2 10323 11U, // PseudoVSOXSEG4EI16_V_M2_M2_MASK 10324 11U, // PseudoVSOXSEG4EI16_V_M4_M2 10325 11U, // PseudoVSOXSEG4EI16_V_M4_M2_MASK 10326 11U, // PseudoVSOXSEG4EI16_V_MF2_M1 10327 11U, // PseudoVSOXSEG4EI16_V_MF2_M1_MASK 10328 11U, // PseudoVSOXSEG4EI16_V_MF2_M2 10329 11U, // PseudoVSOXSEG4EI16_V_MF2_M2_MASK 10330 11U, // PseudoVSOXSEG4EI16_V_MF2_MF2 10331 11U, // PseudoVSOXSEG4EI16_V_MF2_MF2_MASK 10332 11U, // PseudoVSOXSEG4EI16_V_MF2_MF4 10333 11U, // PseudoVSOXSEG4EI16_V_MF2_MF4_MASK 10334 11U, // PseudoVSOXSEG4EI16_V_MF4_M1 10335 11U, // PseudoVSOXSEG4EI16_V_MF4_M1_MASK 10336 11U, // PseudoVSOXSEG4EI16_V_MF4_MF2 10337 11U, // PseudoVSOXSEG4EI16_V_MF4_MF2_MASK 10338 11U, // PseudoVSOXSEG4EI16_V_MF4_MF4 10339 11U, // PseudoVSOXSEG4EI16_V_MF4_MF4_MASK 10340 11U, // PseudoVSOXSEG4EI16_V_MF4_MF8 10341 11U, // PseudoVSOXSEG4EI16_V_MF4_MF8_MASK 10342 11U, // PseudoVSOXSEG4EI32_V_M1_M1 10343 11U, // PseudoVSOXSEG4EI32_V_M1_M1_MASK 10344 11U, // PseudoVSOXSEG4EI32_V_M1_M2 10345 11U, // PseudoVSOXSEG4EI32_V_M1_M2_MASK 10346 11U, // PseudoVSOXSEG4EI32_V_M1_MF2 10347 11U, // PseudoVSOXSEG4EI32_V_M1_MF2_MASK 10348 11U, // PseudoVSOXSEG4EI32_V_M1_MF4 10349 11U, // PseudoVSOXSEG4EI32_V_M1_MF4_MASK 10350 11U, // PseudoVSOXSEG4EI32_V_M2_M1 10351 11U, // PseudoVSOXSEG4EI32_V_M2_M1_MASK 10352 11U, // PseudoVSOXSEG4EI32_V_M2_M2 10353 11U, // PseudoVSOXSEG4EI32_V_M2_M2_MASK 10354 11U, // PseudoVSOXSEG4EI32_V_M2_MF2 10355 11U, // PseudoVSOXSEG4EI32_V_M2_MF2_MASK 10356 11U, // PseudoVSOXSEG4EI32_V_M4_M1 10357 11U, // PseudoVSOXSEG4EI32_V_M4_M1_MASK 10358 11U, // PseudoVSOXSEG4EI32_V_M4_M2 10359 11U, // PseudoVSOXSEG4EI32_V_M4_M2_MASK 10360 11U, // PseudoVSOXSEG4EI32_V_M8_M2 10361 11U, // PseudoVSOXSEG4EI32_V_M8_M2_MASK 10362 11U, // PseudoVSOXSEG4EI32_V_MF2_M1 10363 11U, // PseudoVSOXSEG4EI32_V_MF2_M1_MASK 10364 11U, // PseudoVSOXSEG4EI32_V_MF2_MF2 10365 11U, // PseudoVSOXSEG4EI32_V_MF2_MF2_MASK 10366 11U, // PseudoVSOXSEG4EI32_V_MF2_MF4 10367 11U, // PseudoVSOXSEG4EI32_V_MF2_MF4_MASK 10368 11U, // PseudoVSOXSEG4EI32_V_MF2_MF8 10369 11U, // PseudoVSOXSEG4EI32_V_MF2_MF8_MASK 10370 11U, // PseudoVSOXSEG4EI64_V_M1_M1 10371 11U, // PseudoVSOXSEG4EI64_V_M1_M1_MASK 10372 11U, // PseudoVSOXSEG4EI64_V_M1_MF2 10373 11U, // PseudoVSOXSEG4EI64_V_M1_MF2_MASK 10374 11U, // PseudoVSOXSEG4EI64_V_M1_MF4 10375 11U, // PseudoVSOXSEG4EI64_V_M1_MF4_MASK 10376 11U, // PseudoVSOXSEG4EI64_V_M1_MF8 10377 11U, // PseudoVSOXSEG4EI64_V_M1_MF8_MASK 10378 11U, // PseudoVSOXSEG4EI64_V_M2_M1 10379 11U, // PseudoVSOXSEG4EI64_V_M2_M1_MASK 10380 11U, // PseudoVSOXSEG4EI64_V_M2_M2 10381 11U, // PseudoVSOXSEG4EI64_V_M2_M2_MASK 10382 11U, // PseudoVSOXSEG4EI64_V_M2_MF2 10383 11U, // PseudoVSOXSEG4EI64_V_M2_MF2_MASK 10384 11U, // PseudoVSOXSEG4EI64_V_M2_MF4 10385 11U, // PseudoVSOXSEG4EI64_V_M2_MF4_MASK 10386 11U, // PseudoVSOXSEG4EI64_V_M4_M1 10387 11U, // PseudoVSOXSEG4EI64_V_M4_M1_MASK 10388 11U, // PseudoVSOXSEG4EI64_V_M4_M2 10389 11U, // PseudoVSOXSEG4EI64_V_M4_M2_MASK 10390 11U, // PseudoVSOXSEG4EI64_V_M4_MF2 10391 11U, // PseudoVSOXSEG4EI64_V_M4_MF2_MASK 10392 11U, // PseudoVSOXSEG4EI64_V_M8_M1 10393 11U, // PseudoVSOXSEG4EI64_V_M8_M1_MASK 10394 11U, // PseudoVSOXSEG4EI64_V_M8_M2 10395 11U, // PseudoVSOXSEG4EI64_V_M8_M2_MASK 10396 11U, // PseudoVSOXSEG4EI8_V_M1_M1 10397 11U, // PseudoVSOXSEG4EI8_V_M1_M1_MASK 10398 11U, // PseudoVSOXSEG4EI8_V_M1_M2 10399 11U, // PseudoVSOXSEG4EI8_V_M1_M2_MASK 10400 11U, // PseudoVSOXSEG4EI8_V_M2_M2 10401 11U, // PseudoVSOXSEG4EI8_V_M2_M2_MASK 10402 11U, // PseudoVSOXSEG4EI8_V_MF2_M1 10403 11U, // PseudoVSOXSEG4EI8_V_MF2_M1_MASK 10404 11U, // PseudoVSOXSEG4EI8_V_MF2_M2 10405 11U, // PseudoVSOXSEG4EI8_V_MF2_M2_MASK 10406 11U, // PseudoVSOXSEG4EI8_V_MF2_MF2 10407 11U, // PseudoVSOXSEG4EI8_V_MF2_MF2_MASK 10408 11U, // PseudoVSOXSEG4EI8_V_MF4_M1 10409 11U, // PseudoVSOXSEG4EI8_V_MF4_M1_MASK 10410 11U, // PseudoVSOXSEG4EI8_V_MF4_M2 10411 11U, // PseudoVSOXSEG4EI8_V_MF4_M2_MASK 10412 11U, // PseudoVSOXSEG4EI8_V_MF4_MF2 10413 11U, // PseudoVSOXSEG4EI8_V_MF4_MF2_MASK 10414 11U, // PseudoVSOXSEG4EI8_V_MF4_MF4 10415 11U, // PseudoVSOXSEG4EI8_V_MF4_MF4_MASK 10416 11U, // PseudoVSOXSEG4EI8_V_MF8_M1 10417 11U, // PseudoVSOXSEG4EI8_V_MF8_M1_MASK 10418 11U, // PseudoVSOXSEG4EI8_V_MF8_MF2 10419 11U, // PseudoVSOXSEG4EI8_V_MF8_MF2_MASK 10420 11U, // PseudoVSOXSEG4EI8_V_MF8_MF4 10421 11U, // PseudoVSOXSEG4EI8_V_MF8_MF4_MASK 10422 11U, // PseudoVSOXSEG4EI8_V_MF8_MF8 10423 11U, // PseudoVSOXSEG4EI8_V_MF8_MF8_MASK 10424 11U, // PseudoVSOXSEG5EI16_V_M1_M1 10425 11U, // PseudoVSOXSEG5EI16_V_M1_M1_MASK 10426 11U, // PseudoVSOXSEG5EI16_V_M1_MF2 10427 11U, // PseudoVSOXSEG5EI16_V_M1_MF2_MASK 10428 11U, // PseudoVSOXSEG5EI16_V_M2_M1 10429 11U, // PseudoVSOXSEG5EI16_V_M2_M1_MASK 10430 11U, // PseudoVSOXSEG5EI16_V_MF2_M1 10431 11U, // PseudoVSOXSEG5EI16_V_MF2_M1_MASK 10432 11U, // PseudoVSOXSEG5EI16_V_MF2_MF2 10433 11U, // PseudoVSOXSEG5EI16_V_MF2_MF2_MASK 10434 11U, // PseudoVSOXSEG5EI16_V_MF2_MF4 10435 11U, // PseudoVSOXSEG5EI16_V_MF2_MF4_MASK 10436 11U, // PseudoVSOXSEG5EI16_V_MF4_M1 10437 11U, // PseudoVSOXSEG5EI16_V_MF4_M1_MASK 10438 11U, // PseudoVSOXSEG5EI16_V_MF4_MF2 10439 11U, // PseudoVSOXSEG5EI16_V_MF4_MF2_MASK 10440 11U, // PseudoVSOXSEG5EI16_V_MF4_MF4 10441 11U, // PseudoVSOXSEG5EI16_V_MF4_MF4_MASK 10442 11U, // PseudoVSOXSEG5EI16_V_MF4_MF8 10443 11U, // PseudoVSOXSEG5EI16_V_MF4_MF8_MASK 10444 11U, // PseudoVSOXSEG5EI32_V_M1_M1 10445 11U, // PseudoVSOXSEG5EI32_V_M1_M1_MASK 10446 11U, // PseudoVSOXSEG5EI32_V_M1_MF2 10447 11U, // PseudoVSOXSEG5EI32_V_M1_MF2_MASK 10448 11U, // PseudoVSOXSEG5EI32_V_M1_MF4 10449 11U, // PseudoVSOXSEG5EI32_V_M1_MF4_MASK 10450 11U, // PseudoVSOXSEG5EI32_V_M2_M1 10451 11U, // PseudoVSOXSEG5EI32_V_M2_M1_MASK 10452 11U, // PseudoVSOXSEG5EI32_V_M2_MF2 10453 11U, // PseudoVSOXSEG5EI32_V_M2_MF2_MASK 10454 11U, // PseudoVSOXSEG5EI32_V_M4_M1 10455 11U, // PseudoVSOXSEG5EI32_V_M4_M1_MASK 10456 11U, // PseudoVSOXSEG5EI32_V_MF2_M1 10457 11U, // PseudoVSOXSEG5EI32_V_MF2_M1_MASK 10458 11U, // PseudoVSOXSEG5EI32_V_MF2_MF2 10459 11U, // PseudoVSOXSEG5EI32_V_MF2_MF2_MASK 10460 11U, // PseudoVSOXSEG5EI32_V_MF2_MF4 10461 11U, // PseudoVSOXSEG5EI32_V_MF2_MF4_MASK 10462 11U, // PseudoVSOXSEG5EI32_V_MF2_MF8 10463 11U, // PseudoVSOXSEG5EI32_V_MF2_MF8_MASK 10464 11U, // PseudoVSOXSEG5EI64_V_M1_M1 10465 11U, // PseudoVSOXSEG5EI64_V_M1_M1_MASK 10466 11U, // PseudoVSOXSEG5EI64_V_M1_MF2 10467 11U, // PseudoVSOXSEG5EI64_V_M1_MF2_MASK 10468 11U, // PseudoVSOXSEG5EI64_V_M1_MF4 10469 11U, // PseudoVSOXSEG5EI64_V_M1_MF4_MASK 10470 11U, // PseudoVSOXSEG5EI64_V_M1_MF8 10471 11U, // PseudoVSOXSEG5EI64_V_M1_MF8_MASK 10472 11U, // PseudoVSOXSEG5EI64_V_M2_M1 10473 11U, // PseudoVSOXSEG5EI64_V_M2_M1_MASK 10474 11U, // PseudoVSOXSEG5EI64_V_M2_MF2 10475 11U, // PseudoVSOXSEG5EI64_V_M2_MF2_MASK 10476 11U, // PseudoVSOXSEG5EI64_V_M2_MF4 10477 11U, // PseudoVSOXSEG5EI64_V_M2_MF4_MASK 10478 11U, // PseudoVSOXSEG5EI64_V_M4_M1 10479 11U, // PseudoVSOXSEG5EI64_V_M4_M1_MASK 10480 11U, // PseudoVSOXSEG5EI64_V_M4_MF2 10481 11U, // PseudoVSOXSEG5EI64_V_M4_MF2_MASK 10482 11U, // PseudoVSOXSEG5EI64_V_M8_M1 10483 11U, // PseudoVSOXSEG5EI64_V_M8_M1_MASK 10484 11U, // PseudoVSOXSEG5EI8_V_M1_M1 10485 11U, // PseudoVSOXSEG5EI8_V_M1_M1_MASK 10486 11U, // PseudoVSOXSEG5EI8_V_MF2_M1 10487 11U, // PseudoVSOXSEG5EI8_V_MF2_M1_MASK 10488 11U, // PseudoVSOXSEG5EI8_V_MF2_MF2 10489 11U, // PseudoVSOXSEG5EI8_V_MF2_MF2_MASK 10490 11U, // PseudoVSOXSEG5EI8_V_MF4_M1 10491 11U, // PseudoVSOXSEG5EI8_V_MF4_M1_MASK 10492 11U, // PseudoVSOXSEG5EI8_V_MF4_MF2 10493 11U, // PseudoVSOXSEG5EI8_V_MF4_MF2_MASK 10494 11U, // PseudoVSOXSEG5EI8_V_MF4_MF4 10495 11U, // PseudoVSOXSEG5EI8_V_MF4_MF4_MASK 10496 11U, // PseudoVSOXSEG5EI8_V_MF8_M1 10497 11U, // PseudoVSOXSEG5EI8_V_MF8_M1_MASK 10498 11U, // PseudoVSOXSEG5EI8_V_MF8_MF2 10499 11U, // PseudoVSOXSEG5EI8_V_MF8_MF2_MASK 10500 11U, // PseudoVSOXSEG5EI8_V_MF8_MF4 10501 11U, // PseudoVSOXSEG5EI8_V_MF8_MF4_MASK 10502 11U, // PseudoVSOXSEG5EI8_V_MF8_MF8 10503 11U, // PseudoVSOXSEG5EI8_V_MF8_MF8_MASK 10504 11U, // PseudoVSOXSEG6EI16_V_M1_M1 10505 11U, // PseudoVSOXSEG6EI16_V_M1_M1_MASK 10506 11U, // PseudoVSOXSEG6EI16_V_M1_MF2 10507 11U, // PseudoVSOXSEG6EI16_V_M1_MF2_MASK 10508 11U, // PseudoVSOXSEG6EI16_V_M2_M1 10509 11U, // PseudoVSOXSEG6EI16_V_M2_M1_MASK 10510 11U, // PseudoVSOXSEG6EI16_V_MF2_M1 10511 11U, // PseudoVSOXSEG6EI16_V_MF2_M1_MASK 10512 11U, // PseudoVSOXSEG6EI16_V_MF2_MF2 10513 11U, // PseudoVSOXSEG6EI16_V_MF2_MF2_MASK 10514 11U, // PseudoVSOXSEG6EI16_V_MF2_MF4 10515 11U, // PseudoVSOXSEG6EI16_V_MF2_MF4_MASK 10516 11U, // PseudoVSOXSEG6EI16_V_MF4_M1 10517 11U, // PseudoVSOXSEG6EI16_V_MF4_M1_MASK 10518 11U, // PseudoVSOXSEG6EI16_V_MF4_MF2 10519 11U, // PseudoVSOXSEG6EI16_V_MF4_MF2_MASK 10520 11U, // PseudoVSOXSEG6EI16_V_MF4_MF4 10521 11U, // PseudoVSOXSEG6EI16_V_MF4_MF4_MASK 10522 11U, // PseudoVSOXSEG6EI16_V_MF4_MF8 10523 11U, // PseudoVSOXSEG6EI16_V_MF4_MF8_MASK 10524 11U, // PseudoVSOXSEG6EI32_V_M1_M1 10525 11U, // PseudoVSOXSEG6EI32_V_M1_M1_MASK 10526 11U, // PseudoVSOXSEG6EI32_V_M1_MF2 10527 11U, // PseudoVSOXSEG6EI32_V_M1_MF2_MASK 10528 11U, // PseudoVSOXSEG6EI32_V_M1_MF4 10529 11U, // PseudoVSOXSEG6EI32_V_M1_MF4_MASK 10530 11U, // PseudoVSOXSEG6EI32_V_M2_M1 10531 11U, // PseudoVSOXSEG6EI32_V_M2_M1_MASK 10532 11U, // PseudoVSOXSEG6EI32_V_M2_MF2 10533 11U, // PseudoVSOXSEG6EI32_V_M2_MF2_MASK 10534 11U, // PseudoVSOXSEG6EI32_V_M4_M1 10535 11U, // PseudoVSOXSEG6EI32_V_M4_M1_MASK 10536 11U, // PseudoVSOXSEG6EI32_V_MF2_M1 10537 11U, // PseudoVSOXSEG6EI32_V_MF2_M1_MASK 10538 11U, // PseudoVSOXSEG6EI32_V_MF2_MF2 10539 11U, // PseudoVSOXSEG6EI32_V_MF2_MF2_MASK 10540 11U, // PseudoVSOXSEG6EI32_V_MF2_MF4 10541 11U, // PseudoVSOXSEG6EI32_V_MF2_MF4_MASK 10542 11U, // PseudoVSOXSEG6EI32_V_MF2_MF8 10543 11U, // PseudoVSOXSEG6EI32_V_MF2_MF8_MASK 10544 11U, // PseudoVSOXSEG6EI64_V_M1_M1 10545 11U, // PseudoVSOXSEG6EI64_V_M1_M1_MASK 10546 11U, // PseudoVSOXSEG6EI64_V_M1_MF2 10547 11U, // PseudoVSOXSEG6EI64_V_M1_MF2_MASK 10548 11U, // PseudoVSOXSEG6EI64_V_M1_MF4 10549 11U, // PseudoVSOXSEG6EI64_V_M1_MF4_MASK 10550 11U, // PseudoVSOXSEG6EI64_V_M1_MF8 10551 11U, // PseudoVSOXSEG6EI64_V_M1_MF8_MASK 10552 11U, // PseudoVSOXSEG6EI64_V_M2_M1 10553 11U, // PseudoVSOXSEG6EI64_V_M2_M1_MASK 10554 11U, // PseudoVSOXSEG6EI64_V_M2_MF2 10555 11U, // PseudoVSOXSEG6EI64_V_M2_MF2_MASK 10556 11U, // PseudoVSOXSEG6EI64_V_M2_MF4 10557 11U, // PseudoVSOXSEG6EI64_V_M2_MF4_MASK 10558 11U, // PseudoVSOXSEG6EI64_V_M4_M1 10559 11U, // PseudoVSOXSEG6EI64_V_M4_M1_MASK 10560 11U, // PseudoVSOXSEG6EI64_V_M4_MF2 10561 11U, // PseudoVSOXSEG6EI64_V_M4_MF2_MASK 10562 11U, // PseudoVSOXSEG6EI64_V_M8_M1 10563 11U, // PseudoVSOXSEG6EI64_V_M8_M1_MASK 10564 11U, // PseudoVSOXSEG6EI8_V_M1_M1 10565 11U, // PseudoVSOXSEG6EI8_V_M1_M1_MASK 10566 11U, // PseudoVSOXSEG6EI8_V_MF2_M1 10567 11U, // PseudoVSOXSEG6EI8_V_MF2_M1_MASK 10568 11U, // PseudoVSOXSEG6EI8_V_MF2_MF2 10569 11U, // PseudoVSOXSEG6EI8_V_MF2_MF2_MASK 10570 11U, // PseudoVSOXSEG6EI8_V_MF4_M1 10571 11U, // PseudoVSOXSEG6EI8_V_MF4_M1_MASK 10572 11U, // PseudoVSOXSEG6EI8_V_MF4_MF2 10573 11U, // PseudoVSOXSEG6EI8_V_MF4_MF2_MASK 10574 11U, // PseudoVSOXSEG6EI8_V_MF4_MF4 10575 11U, // PseudoVSOXSEG6EI8_V_MF4_MF4_MASK 10576 11U, // PseudoVSOXSEG6EI8_V_MF8_M1 10577 11U, // PseudoVSOXSEG6EI8_V_MF8_M1_MASK 10578 11U, // PseudoVSOXSEG6EI8_V_MF8_MF2 10579 11U, // PseudoVSOXSEG6EI8_V_MF8_MF2_MASK 10580 11U, // PseudoVSOXSEG6EI8_V_MF8_MF4 10581 11U, // PseudoVSOXSEG6EI8_V_MF8_MF4_MASK 10582 11U, // PseudoVSOXSEG6EI8_V_MF8_MF8 10583 11U, // PseudoVSOXSEG6EI8_V_MF8_MF8_MASK 10584 11U, // PseudoVSOXSEG7EI16_V_M1_M1 10585 11U, // PseudoVSOXSEG7EI16_V_M1_M1_MASK 10586 11U, // PseudoVSOXSEG7EI16_V_M1_MF2 10587 11U, // PseudoVSOXSEG7EI16_V_M1_MF2_MASK 10588 11U, // PseudoVSOXSEG7EI16_V_M2_M1 10589 11U, // PseudoVSOXSEG7EI16_V_M2_M1_MASK 10590 11U, // PseudoVSOXSEG7EI16_V_MF2_M1 10591 11U, // PseudoVSOXSEG7EI16_V_MF2_M1_MASK 10592 11U, // PseudoVSOXSEG7EI16_V_MF2_MF2 10593 11U, // PseudoVSOXSEG7EI16_V_MF2_MF2_MASK 10594 11U, // PseudoVSOXSEG7EI16_V_MF2_MF4 10595 11U, // PseudoVSOXSEG7EI16_V_MF2_MF4_MASK 10596 11U, // PseudoVSOXSEG7EI16_V_MF4_M1 10597 11U, // PseudoVSOXSEG7EI16_V_MF4_M1_MASK 10598 11U, // PseudoVSOXSEG7EI16_V_MF4_MF2 10599 11U, // PseudoVSOXSEG7EI16_V_MF4_MF2_MASK 10600 11U, // PseudoVSOXSEG7EI16_V_MF4_MF4 10601 11U, // PseudoVSOXSEG7EI16_V_MF4_MF4_MASK 10602 11U, // PseudoVSOXSEG7EI16_V_MF4_MF8 10603 11U, // PseudoVSOXSEG7EI16_V_MF4_MF8_MASK 10604 11U, // PseudoVSOXSEG7EI32_V_M1_M1 10605 11U, // PseudoVSOXSEG7EI32_V_M1_M1_MASK 10606 11U, // PseudoVSOXSEG7EI32_V_M1_MF2 10607 11U, // PseudoVSOXSEG7EI32_V_M1_MF2_MASK 10608 11U, // PseudoVSOXSEG7EI32_V_M1_MF4 10609 11U, // PseudoVSOXSEG7EI32_V_M1_MF4_MASK 10610 11U, // PseudoVSOXSEG7EI32_V_M2_M1 10611 11U, // PseudoVSOXSEG7EI32_V_M2_M1_MASK 10612 11U, // PseudoVSOXSEG7EI32_V_M2_MF2 10613 11U, // PseudoVSOXSEG7EI32_V_M2_MF2_MASK 10614 11U, // PseudoVSOXSEG7EI32_V_M4_M1 10615 11U, // PseudoVSOXSEG7EI32_V_M4_M1_MASK 10616 11U, // PseudoVSOXSEG7EI32_V_MF2_M1 10617 11U, // PseudoVSOXSEG7EI32_V_MF2_M1_MASK 10618 11U, // PseudoVSOXSEG7EI32_V_MF2_MF2 10619 11U, // PseudoVSOXSEG7EI32_V_MF2_MF2_MASK 10620 11U, // PseudoVSOXSEG7EI32_V_MF2_MF4 10621 11U, // PseudoVSOXSEG7EI32_V_MF2_MF4_MASK 10622 11U, // PseudoVSOXSEG7EI32_V_MF2_MF8 10623 11U, // PseudoVSOXSEG7EI32_V_MF2_MF8_MASK 10624 11U, // PseudoVSOXSEG7EI64_V_M1_M1 10625 11U, // PseudoVSOXSEG7EI64_V_M1_M1_MASK 10626 11U, // PseudoVSOXSEG7EI64_V_M1_MF2 10627 11U, // PseudoVSOXSEG7EI64_V_M1_MF2_MASK 10628 11U, // PseudoVSOXSEG7EI64_V_M1_MF4 10629 11U, // PseudoVSOXSEG7EI64_V_M1_MF4_MASK 10630 11U, // PseudoVSOXSEG7EI64_V_M1_MF8 10631 11U, // PseudoVSOXSEG7EI64_V_M1_MF8_MASK 10632 11U, // PseudoVSOXSEG7EI64_V_M2_M1 10633 11U, // PseudoVSOXSEG7EI64_V_M2_M1_MASK 10634 11U, // PseudoVSOXSEG7EI64_V_M2_MF2 10635 11U, // PseudoVSOXSEG7EI64_V_M2_MF2_MASK 10636 11U, // PseudoVSOXSEG7EI64_V_M2_MF4 10637 11U, // PseudoVSOXSEG7EI64_V_M2_MF4_MASK 10638 11U, // PseudoVSOXSEG7EI64_V_M4_M1 10639 11U, // PseudoVSOXSEG7EI64_V_M4_M1_MASK 10640 11U, // PseudoVSOXSEG7EI64_V_M4_MF2 10641 11U, // PseudoVSOXSEG7EI64_V_M4_MF2_MASK 10642 11U, // PseudoVSOXSEG7EI64_V_M8_M1 10643 11U, // PseudoVSOXSEG7EI64_V_M8_M1_MASK 10644 11U, // PseudoVSOXSEG7EI8_V_M1_M1 10645 11U, // PseudoVSOXSEG7EI8_V_M1_M1_MASK 10646 11U, // PseudoVSOXSEG7EI8_V_MF2_M1 10647 11U, // PseudoVSOXSEG7EI8_V_MF2_M1_MASK 10648 11U, // PseudoVSOXSEG7EI8_V_MF2_MF2 10649 11U, // PseudoVSOXSEG7EI8_V_MF2_MF2_MASK 10650 11U, // PseudoVSOXSEG7EI8_V_MF4_M1 10651 11U, // PseudoVSOXSEG7EI8_V_MF4_M1_MASK 10652 11U, // PseudoVSOXSEG7EI8_V_MF4_MF2 10653 11U, // PseudoVSOXSEG7EI8_V_MF4_MF2_MASK 10654 11U, // PseudoVSOXSEG7EI8_V_MF4_MF4 10655 11U, // PseudoVSOXSEG7EI8_V_MF4_MF4_MASK 10656 11U, // PseudoVSOXSEG7EI8_V_MF8_M1 10657 11U, // PseudoVSOXSEG7EI8_V_MF8_M1_MASK 10658 11U, // PseudoVSOXSEG7EI8_V_MF8_MF2 10659 11U, // PseudoVSOXSEG7EI8_V_MF8_MF2_MASK 10660 11U, // PseudoVSOXSEG7EI8_V_MF8_MF4 10661 11U, // PseudoVSOXSEG7EI8_V_MF8_MF4_MASK 10662 11U, // PseudoVSOXSEG7EI8_V_MF8_MF8 10663 11U, // PseudoVSOXSEG7EI8_V_MF8_MF8_MASK 10664 11U, // PseudoVSOXSEG8EI16_V_M1_M1 10665 11U, // PseudoVSOXSEG8EI16_V_M1_M1_MASK 10666 11U, // PseudoVSOXSEG8EI16_V_M1_MF2 10667 11U, // PseudoVSOXSEG8EI16_V_M1_MF2_MASK 10668 11U, // PseudoVSOXSEG8EI16_V_M2_M1 10669 11U, // PseudoVSOXSEG8EI16_V_M2_M1_MASK 10670 11U, // PseudoVSOXSEG8EI16_V_MF2_M1 10671 11U, // PseudoVSOXSEG8EI16_V_MF2_M1_MASK 10672 11U, // PseudoVSOXSEG8EI16_V_MF2_MF2 10673 11U, // PseudoVSOXSEG8EI16_V_MF2_MF2_MASK 10674 11U, // PseudoVSOXSEG8EI16_V_MF2_MF4 10675 11U, // PseudoVSOXSEG8EI16_V_MF2_MF4_MASK 10676 11U, // PseudoVSOXSEG8EI16_V_MF4_M1 10677 11U, // PseudoVSOXSEG8EI16_V_MF4_M1_MASK 10678 11U, // PseudoVSOXSEG8EI16_V_MF4_MF2 10679 11U, // PseudoVSOXSEG8EI16_V_MF4_MF2_MASK 10680 11U, // PseudoVSOXSEG8EI16_V_MF4_MF4 10681 11U, // PseudoVSOXSEG8EI16_V_MF4_MF4_MASK 10682 11U, // PseudoVSOXSEG8EI16_V_MF4_MF8 10683 11U, // PseudoVSOXSEG8EI16_V_MF4_MF8_MASK 10684 11U, // PseudoVSOXSEG8EI32_V_M1_M1 10685 11U, // PseudoVSOXSEG8EI32_V_M1_M1_MASK 10686 11U, // PseudoVSOXSEG8EI32_V_M1_MF2 10687 11U, // PseudoVSOXSEG8EI32_V_M1_MF2_MASK 10688 11U, // PseudoVSOXSEG8EI32_V_M1_MF4 10689 11U, // PseudoVSOXSEG8EI32_V_M1_MF4_MASK 10690 11U, // PseudoVSOXSEG8EI32_V_M2_M1 10691 11U, // PseudoVSOXSEG8EI32_V_M2_M1_MASK 10692 11U, // PseudoVSOXSEG8EI32_V_M2_MF2 10693 11U, // PseudoVSOXSEG8EI32_V_M2_MF2_MASK 10694 11U, // PseudoVSOXSEG8EI32_V_M4_M1 10695 11U, // PseudoVSOXSEG8EI32_V_M4_M1_MASK 10696 11U, // PseudoVSOXSEG8EI32_V_MF2_M1 10697 11U, // PseudoVSOXSEG8EI32_V_MF2_M1_MASK 10698 11U, // PseudoVSOXSEG8EI32_V_MF2_MF2 10699 11U, // PseudoVSOXSEG8EI32_V_MF2_MF2_MASK 10700 11U, // PseudoVSOXSEG8EI32_V_MF2_MF4 10701 11U, // PseudoVSOXSEG8EI32_V_MF2_MF4_MASK 10702 11U, // PseudoVSOXSEG8EI32_V_MF2_MF8 10703 11U, // PseudoVSOXSEG8EI32_V_MF2_MF8_MASK 10704 11U, // PseudoVSOXSEG8EI64_V_M1_M1 10705 11U, // PseudoVSOXSEG8EI64_V_M1_M1_MASK 10706 11U, // PseudoVSOXSEG8EI64_V_M1_MF2 10707 11U, // PseudoVSOXSEG8EI64_V_M1_MF2_MASK 10708 11U, // PseudoVSOXSEG8EI64_V_M1_MF4 10709 11U, // PseudoVSOXSEG8EI64_V_M1_MF4_MASK 10710 11U, // PseudoVSOXSEG8EI64_V_M1_MF8 10711 11U, // PseudoVSOXSEG8EI64_V_M1_MF8_MASK 10712 11U, // PseudoVSOXSEG8EI64_V_M2_M1 10713 11U, // PseudoVSOXSEG8EI64_V_M2_M1_MASK 10714 11U, // PseudoVSOXSEG8EI64_V_M2_MF2 10715 11U, // PseudoVSOXSEG8EI64_V_M2_MF2_MASK 10716 11U, // PseudoVSOXSEG8EI64_V_M2_MF4 10717 11U, // PseudoVSOXSEG8EI64_V_M2_MF4_MASK 10718 11U, // PseudoVSOXSEG8EI64_V_M4_M1 10719 11U, // PseudoVSOXSEG8EI64_V_M4_M1_MASK 10720 11U, // PseudoVSOXSEG8EI64_V_M4_MF2 10721 11U, // PseudoVSOXSEG8EI64_V_M4_MF2_MASK 10722 11U, // PseudoVSOXSEG8EI64_V_M8_M1 10723 11U, // PseudoVSOXSEG8EI64_V_M8_M1_MASK 10724 11U, // PseudoVSOXSEG8EI8_V_M1_M1 10725 11U, // PseudoVSOXSEG8EI8_V_M1_M1_MASK 10726 11U, // PseudoVSOXSEG8EI8_V_MF2_M1 10727 11U, // PseudoVSOXSEG8EI8_V_MF2_M1_MASK 10728 11U, // PseudoVSOXSEG8EI8_V_MF2_MF2 10729 11U, // PseudoVSOXSEG8EI8_V_MF2_MF2_MASK 10730 11U, // PseudoVSOXSEG8EI8_V_MF4_M1 10731 11U, // PseudoVSOXSEG8EI8_V_MF4_M1_MASK 10732 11U, // PseudoVSOXSEG8EI8_V_MF4_MF2 10733 11U, // PseudoVSOXSEG8EI8_V_MF4_MF2_MASK 10734 11U, // PseudoVSOXSEG8EI8_V_MF4_MF4 10735 11U, // PseudoVSOXSEG8EI8_V_MF4_MF4_MASK 10736 11U, // PseudoVSOXSEG8EI8_V_MF8_M1 10737 11U, // PseudoVSOXSEG8EI8_V_MF8_M1_MASK 10738 11U, // PseudoVSOXSEG8EI8_V_MF8_MF2 10739 11U, // PseudoVSOXSEG8EI8_V_MF8_MF2_MASK 10740 11U, // PseudoVSOXSEG8EI8_V_MF8_MF4 10741 11U, // PseudoVSOXSEG8EI8_V_MF8_MF4_MASK 10742 11U, // PseudoVSOXSEG8EI8_V_MF8_MF8 10743 11U, // PseudoVSOXSEG8EI8_V_MF8_MF8_MASK 10744 11U, // PseudoVSPILL2_M1 10745 11U, // PseudoVSPILL2_M2 10746 11U, // PseudoVSPILL2_M4 10747 11U, // PseudoVSPILL2_MF2 10748 11U, // PseudoVSPILL2_MF4 10749 11U, // PseudoVSPILL2_MF8 10750 11U, // PseudoVSPILL3_M1 10751 11U, // PseudoVSPILL3_M2 10752 11U, // PseudoVSPILL3_MF2 10753 11U, // PseudoVSPILL3_MF4 10754 11U, // PseudoVSPILL3_MF8 10755 11U, // PseudoVSPILL4_M1 10756 11U, // PseudoVSPILL4_M2 10757 11U, // PseudoVSPILL4_MF2 10758 11U, // PseudoVSPILL4_MF4 10759 11U, // PseudoVSPILL4_MF8 10760 11U, // PseudoVSPILL5_M1 10761 11U, // PseudoVSPILL5_MF2 10762 11U, // PseudoVSPILL5_MF4 10763 11U, // PseudoVSPILL5_MF8 10764 11U, // PseudoVSPILL6_M1 10765 11U, // PseudoVSPILL6_MF2 10766 11U, // PseudoVSPILL6_MF4 10767 11U, // PseudoVSPILL6_MF8 10768 11U, // PseudoVSPILL7_M1 10769 11U, // PseudoVSPILL7_MF2 10770 11U, // PseudoVSPILL7_MF4 10771 11U, // PseudoVSPILL7_MF8 10772 11U, // PseudoVSPILL8_M1 10773 11U, // PseudoVSPILL8_MF2 10774 11U, // PseudoVSPILL8_MF4 10775 11U, // PseudoVSPILL8_MF8 10776 11U, // PseudoVSRA_VI_M1 10777 11U, // PseudoVSRA_VI_M1_MASK 10778 11U, // PseudoVSRA_VI_M1_TU 10779 11U, // PseudoVSRA_VI_M2 10780 11U, // PseudoVSRA_VI_M2_MASK 10781 11U, // PseudoVSRA_VI_M2_TU 10782 11U, // PseudoVSRA_VI_M4 10783 11U, // PseudoVSRA_VI_M4_MASK 10784 11U, // PseudoVSRA_VI_M4_TU 10785 11U, // PseudoVSRA_VI_M8 10786 11U, // PseudoVSRA_VI_M8_MASK 10787 11U, // PseudoVSRA_VI_M8_TU 10788 11U, // PseudoVSRA_VI_MF2 10789 11U, // PseudoVSRA_VI_MF2_MASK 10790 11U, // PseudoVSRA_VI_MF2_TU 10791 11U, // PseudoVSRA_VI_MF4 10792 11U, // PseudoVSRA_VI_MF4_MASK 10793 11U, // PseudoVSRA_VI_MF4_TU 10794 11U, // PseudoVSRA_VI_MF8 10795 11U, // PseudoVSRA_VI_MF8_MASK 10796 11U, // PseudoVSRA_VI_MF8_TU 10797 11U, // PseudoVSRA_VV_M1 10798 11U, // PseudoVSRA_VV_M1_MASK 10799 11U, // PseudoVSRA_VV_M1_TU 10800 11U, // PseudoVSRA_VV_M2 10801 11U, // PseudoVSRA_VV_M2_MASK 10802 11U, // PseudoVSRA_VV_M2_TU 10803 11U, // PseudoVSRA_VV_M4 10804 11U, // PseudoVSRA_VV_M4_MASK 10805 11U, // PseudoVSRA_VV_M4_TU 10806 11U, // PseudoVSRA_VV_M8 10807 11U, // PseudoVSRA_VV_M8_MASK 10808 11U, // PseudoVSRA_VV_M8_TU 10809 11U, // PseudoVSRA_VV_MF2 10810 11U, // PseudoVSRA_VV_MF2_MASK 10811 11U, // PseudoVSRA_VV_MF2_TU 10812 11U, // PseudoVSRA_VV_MF4 10813 11U, // PseudoVSRA_VV_MF4_MASK 10814 11U, // PseudoVSRA_VV_MF4_TU 10815 11U, // PseudoVSRA_VV_MF8 10816 11U, // PseudoVSRA_VV_MF8_MASK 10817 11U, // PseudoVSRA_VV_MF8_TU 10818 11U, // PseudoVSRA_VX_M1 10819 11U, // PseudoVSRA_VX_M1_MASK 10820 11U, // PseudoVSRA_VX_M1_TU 10821 11U, // PseudoVSRA_VX_M2 10822 11U, // PseudoVSRA_VX_M2_MASK 10823 11U, // PseudoVSRA_VX_M2_TU 10824 11U, // PseudoVSRA_VX_M4 10825 11U, // PseudoVSRA_VX_M4_MASK 10826 11U, // PseudoVSRA_VX_M4_TU 10827 11U, // PseudoVSRA_VX_M8 10828 11U, // PseudoVSRA_VX_M8_MASK 10829 11U, // PseudoVSRA_VX_M8_TU 10830 11U, // PseudoVSRA_VX_MF2 10831 11U, // PseudoVSRA_VX_MF2_MASK 10832 11U, // PseudoVSRA_VX_MF2_TU 10833 11U, // PseudoVSRA_VX_MF4 10834 11U, // PseudoVSRA_VX_MF4_MASK 10835 11U, // PseudoVSRA_VX_MF4_TU 10836 11U, // PseudoVSRA_VX_MF8 10837 11U, // PseudoVSRA_VX_MF8_MASK 10838 11U, // PseudoVSRA_VX_MF8_TU 10839 11U, // PseudoVSRL_VI_M1 10840 11U, // PseudoVSRL_VI_M1_MASK 10841 11U, // PseudoVSRL_VI_M1_TU 10842 11U, // PseudoVSRL_VI_M2 10843 11U, // PseudoVSRL_VI_M2_MASK 10844 11U, // PseudoVSRL_VI_M2_TU 10845 11U, // PseudoVSRL_VI_M4 10846 11U, // PseudoVSRL_VI_M4_MASK 10847 11U, // PseudoVSRL_VI_M4_TU 10848 11U, // PseudoVSRL_VI_M8 10849 11U, // PseudoVSRL_VI_M8_MASK 10850 11U, // PseudoVSRL_VI_M8_TU 10851 11U, // PseudoVSRL_VI_MF2 10852 11U, // PseudoVSRL_VI_MF2_MASK 10853 11U, // PseudoVSRL_VI_MF2_TU 10854 11U, // PseudoVSRL_VI_MF4 10855 11U, // PseudoVSRL_VI_MF4_MASK 10856 11U, // PseudoVSRL_VI_MF4_TU 10857 11U, // PseudoVSRL_VI_MF8 10858 11U, // PseudoVSRL_VI_MF8_MASK 10859 11U, // PseudoVSRL_VI_MF8_TU 10860 11U, // PseudoVSRL_VV_M1 10861 11U, // PseudoVSRL_VV_M1_MASK 10862 11U, // PseudoVSRL_VV_M1_TU 10863 11U, // PseudoVSRL_VV_M2 10864 11U, // PseudoVSRL_VV_M2_MASK 10865 11U, // PseudoVSRL_VV_M2_TU 10866 11U, // PseudoVSRL_VV_M4 10867 11U, // PseudoVSRL_VV_M4_MASK 10868 11U, // PseudoVSRL_VV_M4_TU 10869 11U, // PseudoVSRL_VV_M8 10870 11U, // PseudoVSRL_VV_M8_MASK 10871 11U, // PseudoVSRL_VV_M8_TU 10872 11U, // PseudoVSRL_VV_MF2 10873 11U, // PseudoVSRL_VV_MF2_MASK 10874 11U, // PseudoVSRL_VV_MF2_TU 10875 11U, // PseudoVSRL_VV_MF4 10876 11U, // PseudoVSRL_VV_MF4_MASK 10877 11U, // PseudoVSRL_VV_MF4_TU 10878 11U, // PseudoVSRL_VV_MF8 10879 11U, // PseudoVSRL_VV_MF8_MASK 10880 11U, // PseudoVSRL_VV_MF8_TU 10881 11U, // PseudoVSRL_VX_M1 10882 11U, // PseudoVSRL_VX_M1_MASK 10883 11U, // PseudoVSRL_VX_M1_TU 10884 11U, // PseudoVSRL_VX_M2 10885 11U, // PseudoVSRL_VX_M2_MASK 10886 11U, // PseudoVSRL_VX_M2_TU 10887 11U, // PseudoVSRL_VX_M4 10888 11U, // PseudoVSRL_VX_M4_MASK 10889 11U, // PseudoVSRL_VX_M4_TU 10890 11U, // PseudoVSRL_VX_M8 10891 11U, // PseudoVSRL_VX_M8_MASK 10892 11U, // PseudoVSRL_VX_M8_TU 10893 11U, // PseudoVSRL_VX_MF2 10894 11U, // PseudoVSRL_VX_MF2_MASK 10895 11U, // PseudoVSRL_VX_MF2_TU 10896 11U, // PseudoVSRL_VX_MF4 10897 11U, // PseudoVSRL_VX_MF4_MASK 10898 11U, // PseudoVSRL_VX_MF4_TU 10899 11U, // PseudoVSRL_VX_MF8 10900 11U, // PseudoVSRL_VX_MF8_MASK 10901 11U, // PseudoVSRL_VX_MF8_TU 10902 11U, // PseudoVSSE16_V_M1 10903 11U, // PseudoVSSE16_V_M1_MASK 10904 11U, // PseudoVSSE16_V_M2 10905 11U, // PseudoVSSE16_V_M2_MASK 10906 11U, // PseudoVSSE16_V_M4 10907 11U, // PseudoVSSE16_V_M4_MASK 10908 11U, // PseudoVSSE16_V_M8 10909 11U, // PseudoVSSE16_V_M8_MASK 10910 11U, // PseudoVSSE16_V_MF2 10911 11U, // PseudoVSSE16_V_MF2_MASK 10912 11U, // PseudoVSSE16_V_MF4 10913 11U, // PseudoVSSE16_V_MF4_MASK 10914 11U, // PseudoVSSE32_V_M1 10915 11U, // PseudoVSSE32_V_M1_MASK 10916 11U, // PseudoVSSE32_V_M2 10917 11U, // PseudoVSSE32_V_M2_MASK 10918 11U, // PseudoVSSE32_V_M4 10919 11U, // PseudoVSSE32_V_M4_MASK 10920 11U, // PseudoVSSE32_V_M8 10921 11U, // PseudoVSSE32_V_M8_MASK 10922 11U, // PseudoVSSE32_V_MF2 10923 11U, // PseudoVSSE32_V_MF2_MASK 10924 11U, // PseudoVSSE64_V_M1 10925 11U, // PseudoVSSE64_V_M1_MASK 10926 11U, // PseudoVSSE64_V_M2 10927 11U, // PseudoVSSE64_V_M2_MASK 10928 11U, // PseudoVSSE64_V_M4 10929 11U, // PseudoVSSE64_V_M4_MASK 10930 11U, // PseudoVSSE64_V_M8 10931 11U, // PseudoVSSE64_V_M8_MASK 10932 11U, // PseudoVSSE8_V_M1 10933 11U, // PseudoVSSE8_V_M1_MASK 10934 11U, // PseudoVSSE8_V_M2 10935 11U, // PseudoVSSE8_V_M2_MASK 10936 11U, // PseudoVSSE8_V_M4 10937 11U, // PseudoVSSE8_V_M4_MASK 10938 11U, // PseudoVSSE8_V_M8 10939 11U, // PseudoVSSE8_V_M8_MASK 10940 11U, // PseudoVSSE8_V_MF2 10941 11U, // PseudoVSSE8_V_MF2_MASK 10942 11U, // PseudoVSSE8_V_MF4 10943 11U, // PseudoVSSE8_V_MF4_MASK 10944 11U, // PseudoVSSE8_V_MF8 10945 11U, // PseudoVSSE8_V_MF8_MASK 10946 11U, // PseudoVSSEG2E16_V_M1 10947 11U, // PseudoVSSEG2E16_V_M1_MASK 10948 11U, // PseudoVSSEG2E16_V_M2 10949 11U, // PseudoVSSEG2E16_V_M2_MASK 10950 11U, // PseudoVSSEG2E16_V_M4 10951 11U, // PseudoVSSEG2E16_V_M4_MASK 10952 11U, // PseudoVSSEG2E16_V_MF2 10953 11U, // PseudoVSSEG2E16_V_MF2_MASK 10954 11U, // PseudoVSSEG2E16_V_MF4 10955 11U, // PseudoVSSEG2E16_V_MF4_MASK 10956 11U, // PseudoVSSEG2E32_V_M1 10957 11U, // PseudoVSSEG2E32_V_M1_MASK 10958 11U, // PseudoVSSEG2E32_V_M2 10959 11U, // PseudoVSSEG2E32_V_M2_MASK 10960 11U, // PseudoVSSEG2E32_V_M4 10961 11U, // PseudoVSSEG2E32_V_M4_MASK 10962 11U, // PseudoVSSEG2E32_V_MF2 10963 11U, // PseudoVSSEG2E32_V_MF2_MASK 10964 11U, // PseudoVSSEG2E64_V_M1 10965 11U, // PseudoVSSEG2E64_V_M1_MASK 10966 11U, // PseudoVSSEG2E64_V_M2 10967 11U, // PseudoVSSEG2E64_V_M2_MASK 10968 11U, // PseudoVSSEG2E64_V_M4 10969 11U, // PseudoVSSEG2E64_V_M4_MASK 10970 11U, // PseudoVSSEG2E8_V_M1 10971 11U, // PseudoVSSEG2E8_V_M1_MASK 10972 11U, // PseudoVSSEG2E8_V_M2 10973 11U, // PseudoVSSEG2E8_V_M2_MASK 10974 11U, // PseudoVSSEG2E8_V_M4 10975 11U, // PseudoVSSEG2E8_V_M4_MASK 10976 11U, // PseudoVSSEG2E8_V_MF2 10977 11U, // PseudoVSSEG2E8_V_MF2_MASK 10978 11U, // PseudoVSSEG2E8_V_MF4 10979 11U, // PseudoVSSEG2E8_V_MF4_MASK 10980 11U, // PseudoVSSEG2E8_V_MF8 10981 11U, // PseudoVSSEG2E8_V_MF8_MASK 10982 11U, // PseudoVSSEG3E16_V_M1 10983 11U, // PseudoVSSEG3E16_V_M1_MASK 10984 11U, // PseudoVSSEG3E16_V_M2 10985 11U, // PseudoVSSEG3E16_V_M2_MASK 10986 11U, // PseudoVSSEG3E16_V_MF2 10987 11U, // PseudoVSSEG3E16_V_MF2_MASK 10988 11U, // PseudoVSSEG3E16_V_MF4 10989 11U, // PseudoVSSEG3E16_V_MF4_MASK 10990 11U, // PseudoVSSEG3E32_V_M1 10991 11U, // PseudoVSSEG3E32_V_M1_MASK 10992 11U, // PseudoVSSEG3E32_V_M2 10993 11U, // PseudoVSSEG3E32_V_M2_MASK 10994 11U, // PseudoVSSEG3E32_V_MF2 10995 11U, // PseudoVSSEG3E32_V_MF2_MASK 10996 11U, // PseudoVSSEG3E64_V_M1 10997 11U, // PseudoVSSEG3E64_V_M1_MASK 10998 11U, // PseudoVSSEG3E64_V_M2 10999 11U, // PseudoVSSEG3E64_V_M2_MASK 11000 11U, // PseudoVSSEG3E8_V_M1 11001 11U, // PseudoVSSEG3E8_V_M1_MASK 11002 11U, // PseudoVSSEG3E8_V_M2 11003 11U, // PseudoVSSEG3E8_V_M2_MASK 11004 11U, // PseudoVSSEG3E8_V_MF2 11005 11U, // PseudoVSSEG3E8_V_MF2_MASK 11006 11U, // PseudoVSSEG3E8_V_MF4 11007 11U, // PseudoVSSEG3E8_V_MF4_MASK 11008 11U, // PseudoVSSEG3E8_V_MF8 11009 11U, // PseudoVSSEG3E8_V_MF8_MASK 11010 11U, // PseudoVSSEG4E16_V_M1 11011 11U, // PseudoVSSEG4E16_V_M1_MASK 11012 11U, // PseudoVSSEG4E16_V_M2 11013 11U, // PseudoVSSEG4E16_V_M2_MASK 11014 11U, // PseudoVSSEG4E16_V_MF2 11015 11U, // PseudoVSSEG4E16_V_MF2_MASK 11016 11U, // PseudoVSSEG4E16_V_MF4 11017 11U, // PseudoVSSEG4E16_V_MF4_MASK 11018 11U, // PseudoVSSEG4E32_V_M1 11019 11U, // PseudoVSSEG4E32_V_M1_MASK 11020 11U, // PseudoVSSEG4E32_V_M2 11021 11U, // PseudoVSSEG4E32_V_M2_MASK 11022 11U, // PseudoVSSEG4E32_V_MF2 11023 11U, // PseudoVSSEG4E32_V_MF2_MASK 11024 11U, // PseudoVSSEG4E64_V_M1 11025 11U, // PseudoVSSEG4E64_V_M1_MASK 11026 11U, // PseudoVSSEG4E64_V_M2 11027 11U, // PseudoVSSEG4E64_V_M2_MASK 11028 11U, // PseudoVSSEG4E8_V_M1 11029 11U, // PseudoVSSEG4E8_V_M1_MASK 11030 11U, // PseudoVSSEG4E8_V_M2 11031 11U, // PseudoVSSEG4E8_V_M2_MASK 11032 11U, // PseudoVSSEG4E8_V_MF2 11033 11U, // PseudoVSSEG4E8_V_MF2_MASK 11034 11U, // PseudoVSSEG4E8_V_MF4 11035 11U, // PseudoVSSEG4E8_V_MF4_MASK 11036 11U, // PseudoVSSEG4E8_V_MF8 11037 11U, // PseudoVSSEG4E8_V_MF8_MASK 11038 11U, // PseudoVSSEG5E16_V_M1 11039 11U, // PseudoVSSEG5E16_V_M1_MASK 11040 11U, // PseudoVSSEG5E16_V_MF2 11041 11U, // PseudoVSSEG5E16_V_MF2_MASK 11042 11U, // PseudoVSSEG5E16_V_MF4 11043 11U, // PseudoVSSEG5E16_V_MF4_MASK 11044 11U, // PseudoVSSEG5E32_V_M1 11045 11U, // PseudoVSSEG5E32_V_M1_MASK 11046 11U, // PseudoVSSEG5E32_V_MF2 11047 11U, // PseudoVSSEG5E32_V_MF2_MASK 11048 11U, // PseudoVSSEG5E64_V_M1 11049 11U, // PseudoVSSEG5E64_V_M1_MASK 11050 11U, // PseudoVSSEG5E8_V_M1 11051 11U, // PseudoVSSEG5E8_V_M1_MASK 11052 11U, // PseudoVSSEG5E8_V_MF2 11053 11U, // PseudoVSSEG5E8_V_MF2_MASK 11054 11U, // PseudoVSSEG5E8_V_MF4 11055 11U, // PseudoVSSEG5E8_V_MF4_MASK 11056 11U, // PseudoVSSEG5E8_V_MF8 11057 11U, // PseudoVSSEG5E8_V_MF8_MASK 11058 11U, // PseudoVSSEG6E16_V_M1 11059 11U, // PseudoVSSEG6E16_V_M1_MASK 11060 11U, // PseudoVSSEG6E16_V_MF2 11061 11U, // PseudoVSSEG6E16_V_MF2_MASK 11062 11U, // PseudoVSSEG6E16_V_MF4 11063 11U, // PseudoVSSEG6E16_V_MF4_MASK 11064 11U, // PseudoVSSEG6E32_V_M1 11065 11U, // PseudoVSSEG6E32_V_M1_MASK 11066 11U, // PseudoVSSEG6E32_V_MF2 11067 11U, // PseudoVSSEG6E32_V_MF2_MASK 11068 11U, // PseudoVSSEG6E64_V_M1 11069 11U, // PseudoVSSEG6E64_V_M1_MASK 11070 11U, // PseudoVSSEG6E8_V_M1 11071 11U, // PseudoVSSEG6E8_V_M1_MASK 11072 11U, // PseudoVSSEG6E8_V_MF2 11073 11U, // PseudoVSSEG6E8_V_MF2_MASK 11074 11U, // PseudoVSSEG6E8_V_MF4 11075 11U, // PseudoVSSEG6E8_V_MF4_MASK 11076 11U, // PseudoVSSEG6E8_V_MF8 11077 11U, // PseudoVSSEG6E8_V_MF8_MASK 11078 11U, // PseudoVSSEG7E16_V_M1 11079 11U, // PseudoVSSEG7E16_V_M1_MASK 11080 11U, // PseudoVSSEG7E16_V_MF2 11081 11U, // PseudoVSSEG7E16_V_MF2_MASK 11082 11U, // PseudoVSSEG7E16_V_MF4 11083 11U, // PseudoVSSEG7E16_V_MF4_MASK 11084 11U, // PseudoVSSEG7E32_V_M1 11085 11U, // PseudoVSSEG7E32_V_M1_MASK 11086 11U, // PseudoVSSEG7E32_V_MF2 11087 11U, // PseudoVSSEG7E32_V_MF2_MASK 11088 11U, // PseudoVSSEG7E64_V_M1 11089 11U, // PseudoVSSEG7E64_V_M1_MASK 11090 11U, // PseudoVSSEG7E8_V_M1 11091 11U, // PseudoVSSEG7E8_V_M1_MASK 11092 11U, // PseudoVSSEG7E8_V_MF2 11093 11U, // PseudoVSSEG7E8_V_MF2_MASK 11094 11U, // PseudoVSSEG7E8_V_MF4 11095 11U, // PseudoVSSEG7E8_V_MF4_MASK 11096 11U, // PseudoVSSEG7E8_V_MF8 11097 11U, // PseudoVSSEG7E8_V_MF8_MASK 11098 11U, // PseudoVSSEG8E16_V_M1 11099 11U, // PseudoVSSEG8E16_V_M1_MASK 11100 11U, // PseudoVSSEG8E16_V_MF2 11101 11U, // PseudoVSSEG8E16_V_MF2_MASK 11102 11U, // PseudoVSSEG8E16_V_MF4 11103 11U, // PseudoVSSEG8E16_V_MF4_MASK 11104 11U, // PseudoVSSEG8E32_V_M1 11105 11U, // PseudoVSSEG8E32_V_M1_MASK 11106 11U, // PseudoVSSEG8E32_V_MF2 11107 11U, // PseudoVSSEG8E32_V_MF2_MASK 11108 11U, // PseudoVSSEG8E64_V_M1 11109 11U, // PseudoVSSEG8E64_V_M1_MASK 11110 11U, // PseudoVSSEG8E8_V_M1 11111 11U, // PseudoVSSEG8E8_V_M1_MASK 11112 11U, // PseudoVSSEG8E8_V_MF2 11113 11U, // PseudoVSSEG8E8_V_MF2_MASK 11114 11U, // PseudoVSSEG8E8_V_MF4 11115 11U, // PseudoVSSEG8E8_V_MF4_MASK 11116 11U, // PseudoVSSEG8E8_V_MF8 11117 11U, // PseudoVSSEG8E8_V_MF8_MASK 11118 11U, // PseudoVSSRA_VI_M1 11119 11U, // PseudoVSSRA_VI_M1_MASK 11120 11U, // PseudoVSSRA_VI_M1_TU 11121 11U, // PseudoVSSRA_VI_M2 11122 11U, // PseudoVSSRA_VI_M2_MASK 11123 11U, // PseudoVSSRA_VI_M2_TU 11124 11U, // PseudoVSSRA_VI_M4 11125 11U, // PseudoVSSRA_VI_M4_MASK 11126 11U, // PseudoVSSRA_VI_M4_TU 11127 11U, // PseudoVSSRA_VI_M8 11128 11U, // PseudoVSSRA_VI_M8_MASK 11129 11U, // PseudoVSSRA_VI_M8_TU 11130 11U, // PseudoVSSRA_VI_MF2 11131 11U, // PseudoVSSRA_VI_MF2_MASK 11132 11U, // PseudoVSSRA_VI_MF2_TU 11133 11U, // PseudoVSSRA_VI_MF4 11134 11U, // PseudoVSSRA_VI_MF4_MASK 11135 11U, // PseudoVSSRA_VI_MF4_TU 11136 11U, // PseudoVSSRA_VI_MF8 11137 11U, // PseudoVSSRA_VI_MF8_MASK 11138 11U, // PseudoVSSRA_VI_MF8_TU 11139 11U, // PseudoVSSRA_VV_M1 11140 11U, // PseudoVSSRA_VV_M1_MASK 11141 11U, // PseudoVSSRA_VV_M1_TU 11142 11U, // PseudoVSSRA_VV_M2 11143 11U, // PseudoVSSRA_VV_M2_MASK 11144 11U, // PseudoVSSRA_VV_M2_TU 11145 11U, // PseudoVSSRA_VV_M4 11146 11U, // PseudoVSSRA_VV_M4_MASK 11147 11U, // PseudoVSSRA_VV_M4_TU 11148 11U, // PseudoVSSRA_VV_M8 11149 11U, // PseudoVSSRA_VV_M8_MASK 11150 11U, // PseudoVSSRA_VV_M8_TU 11151 11U, // PseudoVSSRA_VV_MF2 11152 11U, // PseudoVSSRA_VV_MF2_MASK 11153 11U, // PseudoVSSRA_VV_MF2_TU 11154 11U, // PseudoVSSRA_VV_MF4 11155 11U, // PseudoVSSRA_VV_MF4_MASK 11156 11U, // PseudoVSSRA_VV_MF4_TU 11157 11U, // PseudoVSSRA_VV_MF8 11158 11U, // PseudoVSSRA_VV_MF8_MASK 11159 11U, // PseudoVSSRA_VV_MF8_TU 11160 11U, // PseudoVSSRA_VX_M1 11161 11U, // PseudoVSSRA_VX_M1_MASK 11162 11U, // PseudoVSSRA_VX_M1_TU 11163 11U, // PseudoVSSRA_VX_M2 11164 11U, // PseudoVSSRA_VX_M2_MASK 11165 11U, // PseudoVSSRA_VX_M2_TU 11166 11U, // PseudoVSSRA_VX_M4 11167 11U, // PseudoVSSRA_VX_M4_MASK 11168 11U, // PseudoVSSRA_VX_M4_TU 11169 11U, // PseudoVSSRA_VX_M8 11170 11U, // PseudoVSSRA_VX_M8_MASK 11171 11U, // PseudoVSSRA_VX_M8_TU 11172 11U, // PseudoVSSRA_VX_MF2 11173 11U, // PseudoVSSRA_VX_MF2_MASK 11174 11U, // PseudoVSSRA_VX_MF2_TU 11175 11U, // PseudoVSSRA_VX_MF4 11176 11U, // PseudoVSSRA_VX_MF4_MASK 11177 11U, // PseudoVSSRA_VX_MF4_TU 11178 11U, // PseudoVSSRA_VX_MF8 11179 11U, // PseudoVSSRA_VX_MF8_MASK 11180 11U, // PseudoVSSRA_VX_MF8_TU 11181 11U, // PseudoVSSRL_VI_M1 11182 11U, // PseudoVSSRL_VI_M1_MASK 11183 11U, // PseudoVSSRL_VI_M1_TU 11184 11U, // PseudoVSSRL_VI_M2 11185 11U, // PseudoVSSRL_VI_M2_MASK 11186 11U, // PseudoVSSRL_VI_M2_TU 11187 11U, // PseudoVSSRL_VI_M4 11188 11U, // PseudoVSSRL_VI_M4_MASK 11189 11U, // PseudoVSSRL_VI_M4_TU 11190 11U, // PseudoVSSRL_VI_M8 11191 11U, // PseudoVSSRL_VI_M8_MASK 11192 11U, // PseudoVSSRL_VI_M8_TU 11193 11U, // PseudoVSSRL_VI_MF2 11194 11U, // PseudoVSSRL_VI_MF2_MASK 11195 11U, // PseudoVSSRL_VI_MF2_TU 11196 11U, // PseudoVSSRL_VI_MF4 11197 11U, // PseudoVSSRL_VI_MF4_MASK 11198 11U, // PseudoVSSRL_VI_MF4_TU 11199 11U, // PseudoVSSRL_VI_MF8 11200 11U, // PseudoVSSRL_VI_MF8_MASK 11201 11U, // PseudoVSSRL_VI_MF8_TU 11202 11U, // PseudoVSSRL_VV_M1 11203 11U, // PseudoVSSRL_VV_M1_MASK 11204 11U, // PseudoVSSRL_VV_M1_TU 11205 11U, // PseudoVSSRL_VV_M2 11206 11U, // PseudoVSSRL_VV_M2_MASK 11207 11U, // PseudoVSSRL_VV_M2_TU 11208 11U, // PseudoVSSRL_VV_M4 11209 11U, // PseudoVSSRL_VV_M4_MASK 11210 11U, // PseudoVSSRL_VV_M4_TU 11211 11U, // PseudoVSSRL_VV_M8 11212 11U, // PseudoVSSRL_VV_M8_MASK 11213 11U, // PseudoVSSRL_VV_M8_TU 11214 11U, // PseudoVSSRL_VV_MF2 11215 11U, // PseudoVSSRL_VV_MF2_MASK 11216 11U, // PseudoVSSRL_VV_MF2_TU 11217 11U, // PseudoVSSRL_VV_MF4 11218 11U, // PseudoVSSRL_VV_MF4_MASK 11219 11U, // PseudoVSSRL_VV_MF4_TU 11220 11U, // PseudoVSSRL_VV_MF8 11221 11U, // PseudoVSSRL_VV_MF8_MASK 11222 11U, // PseudoVSSRL_VV_MF8_TU 11223 11U, // PseudoVSSRL_VX_M1 11224 11U, // PseudoVSSRL_VX_M1_MASK 11225 11U, // PseudoVSSRL_VX_M1_TU 11226 11U, // PseudoVSSRL_VX_M2 11227 11U, // PseudoVSSRL_VX_M2_MASK 11228 11U, // PseudoVSSRL_VX_M2_TU 11229 11U, // PseudoVSSRL_VX_M4 11230 11U, // PseudoVSSRL_VX_M4_MASK 11231 11U, // PseudoVSSRL_VX_M4_TU 11232 11U, // PseudoVSSRL_VX_M8 11233 11U, // PseudoVSSRL_VX_M8_MASK 11234 11U, // PseudoVSSRL_VX_M8_TU 11235 11U, // PseudoVSSRL_VX_MF2 11236 11U, // PseudoVSSRL_VX_MF2_MASK 11237 11U, // PseudoVSSRL_VX_MF2_TU 11238 11U, // PseudoVSSRL_VX_MF4 11239 11U, // PseudoVSSRL_VX_MF4_MASK 11240 11U, // PseudoVSSRL_VX_MF4_TU 11241 11U, // PseudoVSSRL_VX_MF8 11242 11U, // PseudoVSSRL_VX_MF8_MASK 11243 11U, // PseudoVSSRL_VX_MF8_TU 11244 11U, // PseudoVSSSEG2E16_V_M1 11245 11U, // PseudoVSSSEG2E16_V_M1_MASK 11246 11U, // PseudoVSSSEG2E16_V_M2 11247 11U, // PseudoVSSSEG2E16_V_M2_MASK 11248 11U, // PseudoVSSSEG2E16_V_M4 11249 11U, // PseudoVSSSEG2E16_V_M4_MASK 11250 11U, // PseudoVSSSEG2E16_V_MF2 11251 11U, // PseudoVSSSEG2E16_V_MF2_MASK 11252 11U, // PseudoVSSSEG2E16_V_MF4 11253 11U, // PseudoVSSSEG2E16_V_MF4_MASK 11254 11U, // PseudoVSSSEG2E32_V_M1 11255 11U, // PseudoVSSSEG2E32_V_M1_MASK 11256 11U, // PseudoVSSSEG2E32_V_M2 11257 11U, // PseudoVSSSEG2E32_V_M2_MASK 11258 11U, // PseudoVSSSEG2E32_V_M4 11259 11U, // PseudoVSSSEG2E32_V_M4_MASK 11260 11U, // PseudoVSSSEG2E32_V_MF2 11261 11U, // PseudoVSSSEG2E32_V_MF2_MASK 11262 11U, // PseudoVSSSEG2E64_V_M1 11263 11U, // PseudoVSSSEG2E64_V_M1_MASK 11264 11U, // PseudoVSSSEG2E64_V_M2 11265 11U, // PseudoVSSSEG2E64_V_M2_MASK 11266 11U, // PseudoVSSSEG2E64_V_M4 11267 11U, // PseudoVSSSEG2E64_V_M4_MASK 11268 11U, // PseudoVSSSEG2E8_V_M1 11269 11U, // PseudoVSSSEG2E8_V_M1_MASK 11270 11U, // PseudoVSSSEG2E8_V_M2 11271 11U, // PseudoVSSSEG2E8_V_M2_MASK 11272 11U, // PseudoVSSSEG2E8_V_M4 11273 11U, // PseudoVSSSEG2E8_V_M4_MASK 11274 11U, // PseudoVSSSEG2E8_V_MF2 11275 11U, // PseudoVSSSEG2E8_V_MF2_MASK 11276 11U, // PseudoVSSSEG2E8_V_MF4 11277 11U, // PseudoVSSSEG2E8_V_MF4_MASK 11278 11U, // PseudoVSSSEG2E8_V_MF8 11279 11U, // PseudoVSSSEG2E8_V_MF8_MASK 11280 11U, // PseudoVSSSEG3E16_V_M1 11281 11U, // PseudoVSSSEG3E16_V_M1_MASK 11282 11U, // PseudoVSSSEG3E16_V_M2 11283 11U, // PseudoVSSSEG3E16_V_M2_MASK 11284 11U, // PseudoVSSSEG3E16_V_MF2 11285 11U, // PseudoVSSSEG3E16_V_MF2_MASK 11286 11U, // PseudoVSSSEG3E16_V_MF4 11287 11U, // PseudoVSSSEG3E16_V_MF4_MASK 11288 11U, // PseudoVSSSEG3E32_V_M1 11289 11U, // PseudoVSSSEG3E32_V_M1_MASK 11290 11U, // PseudoVSSSEG3E32_V_M2 11291 11U, // PseudoVSSSEG3E32_V_M2_MASK 11292 11U, // PseudoVSSSEG3E32_V_MF2 11293 11U, // PseudoVSSSEG3E32_V_MF2_MASK 11294 11U, // PseudoVSSSEG3E64_V_M1 11295 11U, // PseudoVSSSEG3E64_V_M1_MASK 11296 11U, // PseudoVSSSEG3E64_V_M2 11297 11U, // PseudoVSSSEG3E64_V_M2_MASK 11298 11U, // PseudoVSSSEG3E8_V_M1 11299 11U, // PseudoVSSSEG3E8_V_M1_MASK 11300 11U, // PseudoVSSSEG3E8_V_M2 11301 11U, // PseudoVSSSEG3E8_V_M2_MASK 11302 11U, // PseudoVSSSEG3E8_V_MF2 11303 11U, // PseudoVSSSEG3E8_V_MF2_MASK 11304 11U, // PseudoVSSSEG3E8_V_MF4 11305 11U, // PseudoVSSSEG3E8_V_MF4_MASK 11306 11U, // PseudoVSSSEG3E8_V_MF8 11307 11U, // PseudoVSSSEG3E8_V_MF8_MASK 11308 11U, // PseudoVSSSEG4E16_V_M1 11309 11U, // PseudoVSSSEG4E16_V_M1_MASK 11310 11U, // PseudoVSSSEG4E16_V_M2 11311 11U, // PseudoVSSSEG4E16_V_M2_MASK 11312 11U, // PseudoVSSSEG4E16_V_MF2 11313 11U, // PseudoVSSSEG4E16_V_MF2_MASK 11314 11U, // PseudoVSSSEG4E16_V_MF4 11315 11U, // PseudoVSSSEG4E16_V_MF4_MASK 11316 11U, // PseudoVSSSEG4E32_V_M1 11317 11U, // PseudoVSSSEG4E32_V_M1_MASK 11318 11U, // PseudoVSSSEG4E32_V_M2 11319 11U, // PseudoVSSSEG4E32_V_M2_MASK 11320 11U, // PseudoVSSSEG4E32_V_MF2 11321 11U, // PseudoVSSSEG4E32_V_MF2_MASK 11322 11U, // PseudoVSSSEG4E64_V_M1 11323 11U, // PseudoVSSSEG4E64_V_M1_MASK 11324 11U, // PseudoVSSSEG4E64_V_M2 11325 11U, // PseudoVSSSEG4E64_V_M2_MASK 11326 11U, // PseudoVSSSEG4E8_V_M1 11327 11U, // PseudoVSSSEG4E8_V_M1_MASK 11328 11U, // PseudoVSSSEG4E8_V_M2 11329 11U, // PseudoVSSSEG4E8_V_M2_MASK 11330 11U, // PseudoVSSSEG4E8_V_MF2 11331 11U, // PseudoVSSSEG4E8_V_MF2_MASK 11332 11U, // PseudoVSSSEG4E8_V_MF4 11333 11U, // PseudoVSSSEG4E8_V_MF4_MASK 11334 11U, // PseudoVSSSEG4E8_V_MF8 11335 11U, // PseudoVSSSEG4E8_V_MF8_MASK 11336 11U, // PseudoVSSSEG5E16_V_M1 11337 11U, // PseudoVSSSEG5E16_V_M1_MASK 11338 11U, // PseudoVSSSEG5E16_V_MF2 11339 11U, // PseudoVSSSEG5E16_V_MF2_MASK 11340 11U, // PseudoVSSSEG5E16_V_MF4 11341 11U, // PseudoVSSSEG5E16_V_MF4_MASK 11342 11U, // PseudoVSSSEG5E32_V_M1 11343 11U, // PseudoVSSSEG5E32_V_M1_MASK 11344 11U, // PseudoVSSSEG5E32_V_MF2 11345 11U, // PseudoVSSSEG5E32_V_MF2_MASK 11346 11U, // PseudoVSSSEG5E64_V_M1 11347 11U, // PseudoVSSSEG5E64_V_M1_MASK 11348 11U, // PseudoVSSSEG5E8_V_M1 11349 11U, // PseudoVSSSEG5E8_V_M1_MASK 11350 11U, // PseudoVSSSEG5E8_V_MF2 11351 11U, // PseudoVSSSEG5E8_V_MF2_MASK 11352 11U, // PseudoVSSSEG5E8_V_MF4 11353 11U, // PseudoVSSSEG5E8_V_MF4_MASK 11354 11U, // PseudoVSSSEG5E8_V_MF8 11355 11U, // PseudoVSSSEG5E8_V_MF8_MASK 11356 11U, // PseudoVSSSEG6E16_V_M1 11357 11U, // PseudoVSSSEG6E16_V_M1_MASK 11358 11U, // PseudoVSSSEG6E16_V_MF2 11359 11U, // PseudoVSSSEG6E16_V_MF2_MASK 11360 11U, // PseudoVSSSEG6E16_V_MF4 11361 11U, // PseudoVSSSEG6E16_V_MF4_MASK 11362 11U, // PseudoVSSSEG6E32_V_M1 11363 11U, // PseudoVSSSEG6E32_V_M1_MASK 11364 11U, // PseudoVSSSEG6E32_V_MF2 11365 11U, // PseudoVSSSEG6E32_V_MF2_MASK 11366 11U, // PseudoVSSSEG6E64_V_M1 11367 11U, // PseudoVSSSEG6E64_V_M1_MASK 11368 11U, // PseudoVSSSEG6E8_V_M1 11369 11U, // PseudoVSSSEG6E8_V_M1_MASK 11370 11U, // PseudoVSSSEG6E8_V_MF2 11371 11U, // PseudoVSSSEG6E8_V_MF2_MASK 11372 11U, // PseudoVSSSEG6E8_V_MF4 11373 11U, // PseudoVSSSEG6E8_V_MF4_MASK 11374 11U, // PseudoVSSSEG6E8_V_MF8 11375 11U, // PseudoVSSSEG6E8_V_MF8_MASK 11376 11U, // PseudoVSSSEG7E16_V_M1 11377 11U, // PseudoVSSSEG7E16_V_M1_MASK 11378 11U, // PseudoVSSSEG7E16_V_MF2 11379 11U, // PseudoVSSSEG7E16_V_MF2_MASK 11380 11U, // PseudoVSSSEG7E16_V_MF4 11381 11U, // PseudoVSSSEG7E16_V_MF4_MASK 11382 11U, // PseudoVSSSEG7E32_V_M1 11383 11U, // PseudoVSSSEG7E32_V_M1_MASK 11384 11U, // PseudoVSSSEG7E32_V_MF2 11385 11U, // PseudoVSSSEG7E32_V_MF2_MASK 11386 11U, // PseudoVSSSEG7E64_V_M1 11387 11U, // PseudoVSSSEG7E64_V_M1_MASK 11388 11U, // PseudoVSSSEG7E8_V_M1 11389 11U, // PseudoVSSSEG7E8_V_M1_MASK 11390 11U, // PseudoVSSSEG7E8_V_MF2 11391 11U, // PseudoVSSSEG7E8_V_MF2_MASK 11392 11U, // PseudoVSSSEG7E8_V_MF4 11393 11U, // PseudoVSSSEG7E8_V_MF4_MASK 11394 11U, // PseudoVSSSEG7E8_V_MF8 11395 11U, // PseudoVSSSEG7E8_V_MF8_MASK 11396 11U, // PseudoVSSSEG8E16_V_M1 11397 11U, // PseudoVSSSEG8E16_V_M1_MASK 11398 11U, // PseudoVSSSEG8E16_V_MF2 11399 11U, // PseudoVSSSEG8E16_V_MF2_MASK 11400 11U, // PseudoVSSSEG8E16_V_MF4 11401 11U, // PseudoVSSSEG8E16_V_MF4_MASK 11402 11U, // PseudoVSSSEG8E32_V_M1 11403 11U, // PseudoVSSSEG8E32_V_M1_MASK 11404 11U, // PseudoVSSSEG8E32_V_MF2 11405 11U, // PseudoVSSSEG8E32_V_MF2_MASK 11406 11U, // PseudoVSSSEG8E64_V_M1 11407 11U, // PseudoVSSSEG8E64_V_M1_MASK 11408 11U, // PseudoVSSSEG8E8_V_M1 11409 11U, // PseudoVSSSEG8E8_V_M1_MASK 11410 11U, // PseudoVSSSEG8E8_V_MF2 11411 11U, // PseudoVSSSEG8E8_V_MF2_MASK 11412 11U, // PseudoVSSSEG8E8_V_MF4 11413 11U, // PseudoVSSSEG8E8_V_MF4_MASK 11414 11U, // PseudoVSSSEG8E8_V_MF8 11415 11U, // PseudoVSSSEG8E8_V_MF8_MASK 11416 11U, // PseudoVSSUBU_VV_M1 11417 11U, // PseudoVSSUBU_VV_M1_MASK 11418 11U, // PseudoVSSUBU_VV_M1_TU 11419 11U, // PseudoVSSUBU_VV_M2 11420 11U, // PseudoVSSUBU_VV_M2_MASK 11421 11U, // PseudoVSSUBU_VV_M2_TU 11422 11U, // PseudoVSSUBU_VV_M4 11423 11U, // PseudoVSSUBU_VV_M4_MASK 11424 11U, // PseudoVSSUBU_VV_M4_TU 11425 11U, // PseudoVSSUBU_VV_M8 11426 11U, // PseudoVSSUBU_VV_M8_MASK 11427 11U, // PseudoVSSUBU_VV_M8_TU 11428 11U, // PseudoVSSUBU_VV_MF2 11429 11U, // PseudoVSSUBU_VV_MF2_MASK 11430 11U, // PseudoVSSUBU_VV_MF2_TU 11431 11U, // PseudoVSSUBU_VV_MF4 11432 11U, // PseudoVSSUBU_VV_MF4_MASK 11433 11U, // PseudoVSSUBU_VV_MF4_TU 11434 11U, // PseudoVSSUBU_VV_MF8 11435 11U, // PseudoVSSUBU_VV_MF8_MASK 11436 11U, // PseudoVSSUBU_VV_MF8_TU 11437 11U, // PseudoVSSUBU_VX_M1 11438 11U, // PseudoVSSUBU_VX_M1_MASK 11439 11U, // PseudoVSSUBU_VX_M1_TU 11440 11U, // PseudoVSSUBU_VX_M2 11441 11U, // PseudoVSSUBU_VX_M2_MASK 11442 11U, // PseudoVSSUBU_VX_M2_TU 11443 11U, // PseudoVSSUBU_VX_M4 11444 11U, // PseudoVSSUBU_VX_M4_MASK 11445 11U, // PseudoVSSUBU_VX_M4_TU 11446 11U, // PseudoVSSUBU_VX_M8 11447 11U, // PseudoVSSUBU_VX_M8_MASK 11448 11U, // PseudoVSSUBU_VX_M8_TU 11449 11U, // PseudoVSSUBU_VX_MF2 11450 11U, // PseudoVSSUBU_VX_MF2_MASK 11451 11U, // PseudoVSSUBU_VX_MF2_TU 11452 11U, // PseudoVSSUBU_VX_MF4 11453 11U, // PseudoVSSUBU_VX_MF4_MASK 11454 11U, // PseudoVSSUBU_VX_MF4_TU 11455 11U, // PseudoVSSUBU_VX_MF8 11456 11U, // PseudoVSSUBU_VX_MF8_MASK 11457 11U, // PseudoVSSUBU_VX_MF8_TU 11458 11U, // PseudoVSSUB_VV_M1 11459 11U, // PseudoVSSUB_VV_M1_MASK 11460 11U, // PseudoVSSUB_VV_M1_TU 11461 11U, // PseudoVSSUB_VV_M2 11462 11U, // PseudoVSSUB_VV_M2_MASK 11463 11U, // PseudoVSSUB_VV_M2_TU 11464 11U, // PseudoVSSUB_VV_M4 11465 11U, // PseudoVSSUB_VV_M4_MASK 11466 11U, // PseudoVSSUB_VV_M4_TU 11467 11U, // PseudoVSSUB_VV_M8 11468 11U, // PseudoVSSUB_VV_M8_MASK 11469 11U, // PseudoVSSUB_VV_M8_TU 11470 11U, // PseudoVSSUB_VV_MF2 11471 11U, // PseudoVSSUB_VV_MF2_MASK 11472 11U, // PseudoVSSUB_VV_MF2_TU 11473 11U, // PseudoVSSUB_VV_MF4 11474 11U, // PseudoVSSUB_VV_MF4_MASK 11475 11U, // PseudoVSSUB_VV_MF4_TU 11476 11U, // PseudoVSSUB_VV_MF8 11477 11U, // PseudoVSSUB_VV_MF8_MASK 11478 11U, // PseudoVSSUB_VV_MF8_TU 11479 11U, // PseudoVSSUB_VX_M1 11480 11U, // PseudoVSSUB_VX_M1_MASK 11481 11U, // PseudoVSSUB_VX_M1_TU 11482 11U, // PseudoVSSUB_VX_M2 11483 11U, // PseudoVSSUB_VX_M2_MASK 11484 11U, // PseudoVSSUB_VX_M2_TU 11485 11U, // PseudoVSSUB_VX_M4 11486 11U, // PseudoVSSUB_VX_M4_MASK 11487 11U, // PseudoVSSUB_VX_M4_TU 11488 11U, // PseudoVSSUB_VX_M8 11489 11U, // PseudoVSSUB_VX_M8_MASK 11490 11U, // PseudoVSSUB_VX_M8_TU 11491 11U, // PseudoVSSUB_VX_MF2 11492 11U, // PseudoVSSUB_VX_MF2_MASK 11493 11U, // PseudoVSSUB_VX_MF2_TU 11494 11U, // PseudoVSSUB_VX_MF4 11495 11U, // PseudoVSSUB_VX_MF4_MASK 11496 11U, // PseudoVSSUB_VX_MF4_TU 11497 11U, // PseudoVSSUB_VX_MF8 11498 11U, // PseudoVSSUB_VX_MF8_MASK 11499 11U, // PseudoVSSUB_VX_MF8_TU 11500 11U, // PseudoVSUB_VV_M1 11501 11U, // PseudoVSUB_VV_M1_MASK 11502 11U, // PseudoVSUB_VV_M1_TU 11503 11U, // PseudoVSUB_VV_M2 11504 11U, // PseudoVSUB_VV_M2_MASK 11505 11U, // PseudoVSUB_VV_M2_TU 11506 11U, // PseudoVSUB_VV_M4 11507 11U, // PseudoVSUB_VV_M4_MASK 11508 11U, // PseudoVSUB_VV_M4_TU 11509 11U, // PseudoVSUB_VV_M8 11510 11U, // PseudoVSUB_VV_M8_MASK 11511 11U, // PseudoVSUB_VV_M8_TU 11512 11U, // PseudoVSUB_VV_MF2 11513 11U, // PseudoVSUB_VV_MF2_MASK 11514 11U, // PseudoVSUB_VV_MF2_TU 11515 11U, // PseudoVSUB_VV_MF4 11516 11U, // PseudoVSUB_VV_MF4_MASK 11517 11U, // PseudoVSUB_VV_MF4_TU 11518 11U, // PseudoVSUB_VV_MF8 11519 11U, // PseudoVSUB_VV_MF8_MASK 11520 11U, // PseudoVSUB_VV_MF8_TU 11521 11U, // PseudoVSUB_VX_M1 11522 11U, // PseudoVSUB_VX_M1_MASK 11523 11U, // PseudoVSUB_VX_M1_TU 11524 11U, // PseudoVSUB_VX_M2 11525 11U, // PseudoVSUB_VX_M2_MASK 11526 11U, // PseudoVSUB_VX_M2_TU 11527 11U, // PseudoVSUB_VX_M4 11528 11U, // PseudoVSUB_VX_M4_MASK 11529 11U, // PseudoVSUB_VX_M4_TU 11530 11U, // PseudoVSUB_VX_M8 11531 11U, // PseudoVSUB_VX_M8_MASK 11532 11U, // PseudoVSUB_VX_M8_TU 11533 11U, // PseudoVSUB_VX_MF2 11534 11U, // PseudoVSUB_VX_MF2_MASK 11535 11U, // PseudoVSUB_VX_MF2_TU 11536 11U, // PseudoVSUB_VX_MF4 11537 11U, // PseudoVSUB_VX_MF4_MASK 11538 11U, // PseudoVSUB_VX_MF4_TU 11539 11U, // PseudoVSUB_VX_MF8 11540 11U, // PseudoVSUB_VX_MF8_MASK 11541 11U, // PseudoVSUB_VX_MF8_TU 11542 11U, // PseudoVSUXEI16_V_M1_M1 11543 11U, // PseudoVSUXEI16_V_M1_M1_MASK 11544 11U, // PseudoVSUXEI16_V_M1_M2 11545 11U, // PseudoVSUXEI16_V_M1_M2_MASK 11546 11U, // PseudoVSUXEI16_V_M1_M4 11547 11U, // PseudoVSUXEI16_V_M1_M4_MASK 11548 11U, // PseudoVSUXEI16_V_M1_MF2 11549 11U, // PseudoVSUXEI16_V_M1_MF2_MASK 11550 11U, // PseudoVSUXEI16_V_M2_M1 11551 11U, // PseudoVSUXEI16_V_M2_M1_MASK 11552 11U, // PseudoVSUXEI16_V_M2_M2 11553 11U, // PseudoVSUXEI16_V_M2_M2_MASK 11554 11U, // PseudoVSUXEI16_V_M2_M4 11555 11U, // PseudoVSUXEI16_V_M2_M4_MASK 11556 11U, // PseudoVSUXEI16_V_M2_M8 11557 11U, // PseudoVSUXEI16_V_M2_M8_MASK 11558 11U, // PseudoVSUXEI16_V_M4_M2 11559 11U, // PseudoVSUXEI16_V_M4_M2_MASK 11560 11U, // PseudoVSUXEI16_V_M4_M4 11561 11U, // PseudoVSUXEI16_V_M4_M4_MASK 11562 11U, // PseudoVSUXEI16_V_M4_M8 11563 11U, // PseudoVSUXEI16_V_M4_M8_MASK 11564 11U, // PseudoVSUXEI16_V_M8_M4 11565 11U, // PseudoVSUXEI16_V_M8_M4_MASK 11566 11U, // PseudoVSUXEI16_V_M8_M8 11567 11U, // PseudoVSUXEI16_V_M8_M8_MASK 11568 11U, // PseudoVSUXEI16_V_MF2_M1 11569 11U, // PseudoVSUXEI16_V_MF2_M1_MASK 11570 11U, // PseudoVSUXEI16_V_MF2_M2 11571 11U, // PseudoVSUXEI16_V_MF2_M2_MASK 11572 11U, // PseudoVSUXEI16_V_MF2_MF2 11573 11U, // PseudoVSUXEI16_V_MF2_MF2_MASK 11574 11U, // PseudoVSUXEI16_V_MF2_MF4 11575 11U, // PseudoVSUXEI16_V_MF2_MF4_MASK 11576 11U, // PseudoVSUXEI16_V_MF4_M1 11577 11U, // PseudoVSUXEI16_V_MF4_M1_MASK 11578 11U, // PseudoVSUXEI16_V_MF4_MF2 11579 11U, // PseudoVSUXEI16_V_MF4_MF2_MASK 11580 11U, // PseudoVSUXEI16_V_MF4_MF4 11581 11U, // PseudoVSUXEI16_V_MF4_MF4_MASK 11582 11U, // PseudoVSUXEI16_V_MF4_MF8 11583 11U, // PseudoVSUXEI16_V_MF4_MF8_MASK 11584 11U, // PseudoVSUXEI32_V_M1_M1 11585 11U, // PseudoVSUXEI32_V_M1_M1_MASK 11586 11U, // PseudoVSUXEI32_V_M1_M2 11587 11U, // PseudoVSUXEI32_V_M1_M2_MASK 11588 11U, // PseudoVSUXEI32_V_M1_MF2 11589 11U, // PseudoVSUXEI32_V_M1_MF2_MASK 11590 11U, // PseudoVSUXEI32_V_M1_MF4 11591 11U, // PseudoVSUXEI32_V_M1_MF4_MASK 11592 11U, // PseudoVSUXEI32_V_M2_M1 11593 11U, // PseudoVSUXEI32_V_M2_M1_MASK 11594 11U, // PseudoVSUXEI32_V_M2_M2 11595 11U, // PseudoVSUXEI32_V_M2_M2_MASK 11596 11U, // PseudoVSUXEI32_V_M2_M4 11597 11U, // PseudoVSUXEI32_V_M2_M4_MASK 11598 11U, // PseudoVSUXEI32_V_M2_MF2 11599 11U, // PseudoVSUXEI32_V_M2_MF2_MASK 11600 11U, // PseudoVSUXEI32_V_M4_M1 11601 11U, // PseudoVSUXEI32_V_M4_M1_MASK 11602 11U, // PseudoVSUXEI32_V_M4_M2 11603 11U, // PseudoVSUXEI32_V_M4_M2_MASK 11604 11U, // PseudoVSUXEI32_V_M4_M4 11605 11U, // PseudoVSUXEI32_V_M4_M4_MASK 11606 11U, // PseudoVSUXEI32_V_M4_M8 11607 11U, // PseudoVSUXEI32_V_M4_M8_MASK 11608 11U, // PseudoVSUXEI32_V_M8_M2 11609 11U, // PseudoVSUXEI32_V_M8_M2_MASK 11610 11U, // PseudoVSUXEI32_V_M8_M4 11611 11U, // PseudoVSUXEI32_V_M8_M4_MASK 11612 11U, // PseudoVSUXEI32_V_M8_M8 11613 11U, // PseudoVSUXEI32_V_M8_M8_MASK 11614 11U, // PseudoVSUXEI32_V_MF2_M1 11615 11U, // PseudoVSUXEI32_V_MF2_M1_MASK 11616 11U, // PseudoVSUXEI32_V_MF2_MF2 11617 11U, // PseudoVSUXEI32_V_MF2_MF2_MASK 11618 11U, // PseudoVSUXEI32_V_MF2_MF4 11619 11U, // PseudoVSUXEI32_V_MF2_MF4_MASK 11620 11U, // PseudoVSUXEI32_V_MF2_MF8 11621 11U, // PseudoVSUXEI32_V_MF2_MF8_MASK 11622 11U, // PseudoVSUXEI64_V_M1_M1 11623 11U, // PseudoVSUXEI64_V_M1_M1_MASK 11624 11U, // PseudoVSUXEI64_V_M1_MF2 11625 11U, // PseudoVSUXEI64_V_M1_MF2_MASK 11626 11U, // PseudoVSUXEI64_V_M1_MF4 11627 11U, // PseudoVSUXEI64_V_M1_MF4_MASK 11628 11U, // PseudoVSUXEI64_V_M1_MF8 11629 11U, // PseudoVSUXEI64_V_M1_MF8_MASK 11630 11U, // PseudoVSUXEI64_V_M2_M1 11631 11U, // PseudoVSUXEI64_V_M2_M1_MASK 11632 11U, // PseudoVSUXEI64_V_M2_M2 11633 11U, // PseudoVSUXEI64_V_M2_M2_MASK 11634 11U, // PseudoVSUXEI64_V_M2_MF2 11635 11U, // PseudoVSUXEI64_V_M2_MF2_MASK 11636 11U, // PseudoVSUXEI64_V_M2_MF4 11637 11U, // PseudoVSUXEI64_V_M2_MF4_MASK 11638 11U, // PseudoVSUXEI64_V_M4_M1 11639 11U, // PseudoVSUXEI64_V_M4_M1_MASK 11640 11U, // PseudoVSUXEI64_V_M4_M2 11641 11U, // PseudoVSUXEI64_V_M4_M2_MASK 11642 11U, // PseudoVSUXEI64_V_M4_M4 11643 11U, // PseudoVSUXEI64_V_M4_M4_MASK 11644 11U, // PseudoVSUXEI64_V_M4_MF2 11645 11U, // PseudoVSUXEI64_V_M4_MF2_MASK 11646 11U, // PseudoVSUXEI64_V_M8_M1 11647 11U, // PseudoVSUXEI64_V_M8_M1_MASK 11648 11U, // PseudoVSUXEI64_V_M8_M2 11649 11U, // PseudoVSUXEI64_V_M8_M2_MASK 11650 11U, // PseudoVSUXEI64_V_M8_M4 11651 11U, // PseudoVSUXEI64_V_M8_M4_MASK 11652 11U, // PseudoVSUXEI64_V_M8_M8 11653 11U, // PseudoVSUXEI64_V_M8_M8_MASK 11654 11U, // PseudoVSUXEI8_V_M1_M1 11655 11U, // PseudoVSUXEI8_V_M1_M1_MASK 11656 11U, // PseudoVSUXEI8_V_M1_M2 11657 11U, // PseudoVSUXEI8_V_M1_M2_MASK 11658 11U, // PseudoVSUXEI8_V_M1_M4 11659 11U, // PseudoVSUXEI8_V_M1_M4_MASK 11660 11U, // PseudoVSUXEI8_V_M1_M8 11661 11U, // PseudoVSUXEI8_V_M1_M8_MASK 11662 11U, // PseudoVSUXEI8_V_M2_M2 11663 11U, // PseudoVSUXEI8_V_M2_M2_MASK 11664 11U, // PseudoVSUXEI8_V_M2_M4 11665 11U, // PseudoVSUXEI8_V_M2_M4_MASK 11666 11U, // PseudoVSUXEI8_V_M2_M8 11667 11U, // PseudoVSUXEI8_V_M2_M8_MASK 11668 11U, // PseudoVSUXEI8_V_M4_M4 11669 11U, // PseudoVSUXEI8_V_M4_M4_MASK 11670 11U, // PseudoVSUXEI8_V_M4_M8 11671 11U, // PseudoVSUXEI8_V_M4_M8_MASK 11672 11U, // PseudoVSUXEI8_V_M8_M8 11673 11U, // PseudoVSUXEI8_V_M8_M8_MASK 11674 11U, // PseudoVSUXEI8_V_MF2_M1 11675 11U, // PseudoVSUXEI8_V_MF2_M1_MASK 11676 11U, // PseudoVSUXEI8_V_MF2_M2 11677 11U, // PseudoVSUXEI8_V_MF2_M2_MASK 11678 11U, // PseudoVSUXEI8_V_MF2_M4 11679 11U, // PseudoVSUXEI8_V_MF2_M4_MASK 11680 11U, // PseudoVSUXEI8_V_MF2_MF2 11681 11U, // PseudoVSUXEI8_V_MF2_MF2_MASK 11682 11U, // PseudoVSUXEI8_V_MF4_M1 11683 11U, // PseudoVSUXEI8_V_MF4_M1_MASK 11684 11U, // PseudoVSUXEI8_V_MF4_M2 11685 11U, // PseudoVSUXEI8_V_MF4_M2_MASK 11686 11U, // PseudoVSUXEI8_V_MF4_MF2 11687 11U, // PseudoVSUXEI8_V_MF4_MF2_MASK 11688 11U, // PseudoVSUXEI8_V_MF4_MF4 11689 11U, // PseudoVSUXEI8_V_MF4_MF4_MASK 11690 11U, // PseudoVSUXEI8_V_MF8_M1 11691 11U, // PseudoVSUXEI8_V_MF8_M1_MASK 11692 11U, // PseudoVSUXEI8_V_MF8_MF2 11693 11U, // PseudoVSUXEI8_V_MF8_MF2_MASK 11694 11U, // PseudoVSUXEI8_V_MF8_MF4 11695 11U, // PseudoVSUXEI8_V_MF8_MF4_MASK 11696 11U, // PseudoVSUXEI8_V_MF8_MF8 11697 11U, // PseudoVSUXEI8_V_MF8_MF8_MASK 11698 11U, // PseudoVSUXSEG2EI16_V_M1_M1 11699 11U, // PseudoVSUXSEG2EI16_V_M1_M1_MASK 11700 11U, // PseudoVSUXSEG2EI16_V_M1_M2 11701 11U, // PseudoVSUXSEG2EI16_V_M1_M2_MASK 11702 11U, // PseudoVSUXSEG2EI16_V_M1_M4 11703 11U, // PseudoVSUXSEG2EI16_V_M1_M4_MASK 11704 11U, // PseudoVSUXSEG2EI16_V_M1_MF2 11705 11U, // PseudoVSUXSEG2EI16_V_M1_MF2_MASK 11706 11U, // PseudoVSUXSEG2EI16_V_M2_M1 11707 11U, // PseudoVSUXSEG2EI16_V_M2_M1_MASK 11708 11U, // PseudoVSUXSEG2EI16_V_M2_M2 11709 11U, // PseudoVSUXSEG2EI16_V_M2_M2_MASK 11710 11U, // PseudoVSUXSEG2EI16_V_M2_M4 11711 11U, // PseudoVSUXSEG2EI16_V_M2_M4_MASK 11712 11U, // PseudoVSUXSEG2EI16_V_M4_M2 11713 11U, // PseudoVSUXSEG2EI16_V_M4_M2_MASK 11714 11U, // PseudoVSUXSEG2EI16_V_M4_M4 11715 11U, // PseudoVSUXSEG2EI16_V_M4_M4_MASK 11716 11U, // PseudoVSUXSEG2EI16_V_M8_M4 11717 11U, // PseudoVSUXSEG2EI16_V_M8_M4_MASK 11718 11U, // PseudoVSUXSEG2EI16_V_MF2_M1 11719 11U, // PseudoVSUXSEG2EI16_V_MF2_M1_MASK 11720 11U, // PseudoVSUXSEG2EI16_V_MF2_M2 11721 11U, // PseudoVSUXSEG2EI16_V_MF2_M2_MASK 11722 11U, // PseudoVSUXSEG2EI16_V_MF2_MF2 11723 11U, // PseudoVSUXSEG2EI16_V_MF2_MF2_MASK 11724 11U, // PseudoVSUXSEG2EI16_V_MF2_MF4 11725 11U, // PseudoVSUXSEG2EI16_V_MF2_MF4_MASK 11726 11U, // PseudoVSUXSEG2EI16_V_MF4_M1 11727 11U, // PseudoVSUXSEG2EI16_V_MF4_M1_MASK 11728 11U, // PseudoVSUXSEG2EI16_V_MF4_MF2 11729 11U, // PseudoVSUXSEG2EI16_V_MF4_MF2_MASK 11730 11U, // PseudoVSUXSEG2EI16_V_MF4_MF4 11731 11U, // PseudoVSUXSEG2EI16_V_MF4_MF4_MASK 11732 11U, // PseudoVSUXSEG2EI16_V_MF4_MF8 11733 11U, // PseudoVSUXSEG2EI16_V_MF4_MF8_MASK 11734 11U, // PseudoVSUXSEG2EI32_V_M1_M1 11735 11U, // PseudoVSUXSEG2EI32_V_M1_M1_MASK 11736 11U, // PseudoVSUXSEG2EI32_V_M1_M2 11737 11U, // PseudoVSUXSEG2EI32_V_M1_M2_MASK 11738 11U, // PseudoVSUXSEG2EI32_V_M1_MF2 11739 11U, // PseudoVSUXSEG2EI32_V_M1_MF2_MASK 11740 11U, // PseudoVSUXSEG2EI32_V_M1_MF4 11741 11U, // PseudoVSUXSEG2EI32_V_M1_MF4_MASK 11742 11U, // PseudoVSUXSEG2EI32_V_M2_M1 11743 11U, // PseudoVSUXSEG2EI32_V_M2_M1_MASK 11744 11U, // PseudoVSUXSEG2EI32_V_M2_M2 11745 11U, // PseudoVSUXSEG2EI32_V_M2_M2_MASK 11746 11U, // PseudoVSUXSEG2EI32_V_M2_M4 11747 11U, // PseudoVSUXSEG2EI32_V_M2_M4_MASK 11748 11U, // PseudoVSUXSEG2EI32_V_M2_MF2 11749 11U, // PseudoVSUXSEG2EI32_V_M2_MF2_MASK 11750 11U, // PseudoVSUXSEG2EI32_V_M4_M1 11751 11U, // PseudoVSUXSEG2EI32_V_M4_M1_MASK 11752 11U, // PseudoVSUXSEG2EI32_V_M4_M2 11753 11U, // PseudoVSUXSEG2EI32_V_M4_M2_MASK 11754 11U, // PseudoVSUXSEG2EI32_V_M4_M4 11755 11U, // PseudoVSUXSEG2EI32_V_M4_M4_MASK 11756 11U, // PseudoVSUXSEG2EI32_V_M8_M2 11757 11U, // PseudoVSUXSEG2EI32_V_M8_M2_MASK 11758 11U, // PseudoVSUXSEG2EI32_V_M8_M4 11759 11U, // PseudoVSUXSEG2EI32_V_M8_M4_MASK 11760 11U, // PseudoVSUXSEG2EI32_V_MF2_M1 11761 11U, // PseudoVSUXSEG2EI32_V_MF2_M1_MASK 11762 11U, // PseudoVSUXSEG2EI32_V_MF2_MF2 11763 11U, // PseudoVSUXSEG2EI32_V_MF2_MF2_MASK 11764 11U, // PseudoVSUXSEG2EI32_V_MF2_MF4 11765 11U, // PseudoVSUXSEG2EI32_V_MF2_MF4_MASK 11766 11U, // PseudoVSUXSEG2EI32_V_MF2_MF8 11767 11U, // PseudoVSUXSEG2EI32_V_MF2_MF8_MASK 11768 11U, // PseudoVSUXSEG2EI64_V_M1_M1 11769 11U, // PseudoVSUXSEG2EI64_V_M1_M1_MASK 11770 11U, // PseudoVSUXSEG2EI64_V_M1_MF2 11771 11U, // PseudoVSUXSEG2EI64_V_M1_MF2_MASK 11772 11U, // PseudoVSUXSEG2EI64_V_M1_MF4 11773 11U, // PseudoVSUXSEG2EI64_V_M1_MF4_MASK 11774 11U, // PseudoVSUXSEG2EI64_V_M1_MF8 11775 11U, // PseudoVSUXSEG2EI64_V_M1_MF8_MASK 11776 11U, // PseudoVSUXSEG2EI64_V_M2_M1 11777 11U, // PseudoVSUXSEG2EI64_V_M2_M1_MASK 11778 11U, // PseudoVSUXSEG2EI64_V_M2_M2 11779 11U, // PseudoVSUXSEG2EI64_V_M2_M2_MASK 11780 11U, // PseudoVSUXSEG2EI64_V_M2_MF2 11781 11U, // PseudoVSUXSEG2EI64_V_M2_MF2_MASK 11782 11U, // PseudoVSUXSEG2EI64_V_M2_MF4 11783 11U, // PseudoVSUXSEG2EI64_V_M2_MF4_MASK 11784 11U, // PseudoVSUXSEG2EI64_V_M4_M1 11785 11U, // PseudoVSUXSEG2EI64_V_M4_M1_MASK 11786 11U, // PseudoVSUXSEG2EI64_V_M4_M2 11787 11U, // PseudoVSUXSEG2EI64_V_M4_M2_MASK 11788 11U, // PseudoVSUXSEG2EI64_V_M4_M4 11789 11U, // PseudoVSUXSEG2EI64_V_M4_M4_MASK 11790 11U, // PseudoVSUXSEG2EI64_V_M4_MF2 11791 11U, // PseudoVSUXSEG2EI64_V_M4_MF2_MASK 11792 11U, // PseudoVSUXSEG2EI64_V_M8_M1 11793 11U, // PseudoVSUXSEG2EI64_V_M8_M1_MASK 11794 11U, // PseudoVSUXSEG2EI64_V_M8_M2 11795 11U, // PseudoVSUXSEG2EI64_V_M8_M2_MASK 11796 11U, // PseudoVSUXSEG2EI64_V_M8_M4 11797 11U, // PseudoVSUXSEG2EI64_V_M8_M4_MASK 11798 11U, // PseudoVSUXSEG2EI8_V_M1_M1 11799 11U, // PseudoVSUXSEG2EI8_V_M1_M1_MASK 11800 11U, // PseudoVSUXSEG2EI8_V_M1_M2 11801 11U, // PseudoVSUXSEG2EI8_V_M1_M2_MASK 11802 11U, // PseudoVSUXSEG2EI8_V_M1_M4 11803 11U, // PseudoVSUXSEG2EI8_V_M1_M4_MASK 11804 11U, // PseudoVSUXSEG2EI8_V_M2_M2 11805 11U, // PseudoVSUXSEG2EI8_V_M2_M2_MASK 11806 11U, // PseudoVSUXSEG2EI8_V_M2_M4 11807 11U, // PseudoVSUXSEG2EI8_V_M2_M4_MASK 11808 11U, // PseudoVSUXSEG2EI8_V_M4_M4 11809 11U, // PseudoVSUXSEG2EI8_V_M4_M4_MASK 11810 11U, // PseudoVSUXSEG2EI8_V_MF2_M1 11811 11U, // PseudoVSUXSEG2EI8_V_MF2_M1_MASK 11812 11U, // PseudoVSUXSEG2EI8_V_MF2_M2 11813 11U, // PseudoVSUXSEG2EI8_V_MF2_M2_MASK 11814 11U, // PseudoVSUXSEG2EI8_V_MF2_M4 11815 11U, // PseudoVSUXSEG2EI8_V_MF2_M4_MASK 11816 11U, // PseudoVSUXSEG2EI8_V_MF2_MF2 11817 11U, // PseudoVSUXSEG2EI8_V_MF2_MF2_MASK 11818 11U, // PseudoVSUXSEG2EI8_V_MF4_M1 11819 11U, // PseudoVSUXSEG2EI8_V_MF4_M1_MASK 11820 11U, // PseudoVSUXSEG2EI8_V_MF4_M2 11821 11U, // PseudoVSUXSEG2EI8_V_MF4_M2_MASK 11822 11U, // PseudoVSUXSEG2EI8_V_MF4_MF2 11823 11U, // PseudoVSUXSEG2EI8_V_MF4_MF2_MASK 11824 11U, // PseudoVSUXSEG2EI8_V_MF4_MF4 11825 11U, // PseudoVSUXSEG2EI8_V_MF4_MF4_MASK 11826 11U, // PseudoVSUXSEG2EI8_V_MF8_M1 11827 11U, // PseudoVSUXSEG2EI8_V_MF8_M1_MASK 11828 11U, // PseudoVSUXSEG2EI8_V_MF8_MF2 11829 11U, // PseudoVSUXSEG2EI8_V_MF8_MF2_MASK 11830 11U, // PseudoVSUXSEG2EI8_V_MF8_MF4 11831 11U, // PseudoVSUXSEG2EI8_V_MF8_MF4_MASK 11832 11U, // PseudoVSUXSEG2EI8_V_MF8_MF8 11833 11U, // PseudoVSUXSEG2EI8_V_MF8_MF8_MASK 11834 11U, // PseudoVSUXSEG3EI16_V_M1_M1 11835 11U, // PseudoVSUXSEG3EI16_V_M1_M1_MASK 11836 11U, // PseudoVSUXSEG3EI16_V_M1_M2 11837 11U, // PseudoVSUXSEG3EI16_V_M1_M2_MASK 11838 11U, // PseudoVSUXSEG3EI16_V_M1_MF2 11839 11U, // PseudoVSUXSEG3EI16_V_M1_MF2_MASK 11840 11U, // PseudoVSUXSEG3EI16_V_M2_M1 11841 11U, // PseudoVSUXSEG3EI16_V_M2_M1_MASK 11842 11U, // PseudoVSUXSEG3EI16_V_M2_M2 11843 11U, // PseudoVSUXSEG3EI16_V_M2_M2_MASK 11844 11U, // PseudoVSUXSEG3EI16_V_M4_M2 11845 11U, // PseudoVSUXSEG3EI16_V_M4_M2_MASK 11846 11U, // PseudoVSUXSEG3EI16_V_MF2_M1 11847 11U, // PseudoVSUXSEG3EI16_V_MF2_M1_MASK 11848 11U, // PseudoVSUXSEG3EI16_V_MF2_M2 11849 11U, // PseudoVSUXSEG3EI16_V_MF2_M2_MASK 11850 11U, // PseudoVSUXSEG3EI16_V_MF2_MF2 11851 11U, // PseudoVSUXSEG3EI16_V_MF2_MF2_MASK 11852 11U, // PseudoVSUXSEG3EI16_V_MF2_MF4 11853 11U, // PseudoVSUXSEG3EI16_V_MF2_MF4_MASK 11854 11U, // PseudoVSUXSEG3EI16_V_MF4_M1 11855 11U, // PseudoVSUXSEG3EI16_V_MF4_M1_MASK 11856 11U, // PseudoVSUXSEG3EI16_V_MF4_MF2 11857 11U, // PseudoVSUXSEG3EI16_V_MF4_MF2_MASK 11858 11U, // PseudoVSUXSEG3EI16_V_MF4_MF4 11859 11U, // PseudoVSUXSEG3EI16_V_MF4_MF4_MASK 11860 11U, // PseudoVSUXSEG3EI16_V_MF4_MF8 11861 11U, // PseudoVSUXSEG3EI16_V_MF4_MF8_MASK 11862 11U, // PseudoVSUXSEG3EI32_V_M1_M1 11863 11U, // PseudoVSUXSEG3EI32_V_M1_M1_MASK 11864 11U, // PseudoVSUXSEG3EI32_V_M1_M2 11865 11U, // PseudoVSUXSEG3EI32_V_M1_M2_MASK 11866 11U, // PseudoVSUXSEG3EI32_V_M1_MF2 11867 11U, // PseudoVSUXSEG3EI32_V_M1_MF2_MASK 11868 11U, // PseudoVSUXSEG3EI32_V_M1_MF4 11869 11U, // PseudoVSUXSEG3EI32_V_M1_MF4_MASK 11870 11U, // PseudoVSUXSEG3EI32_V_M2_M1 11871 11U, // PseudoVSUXSEG3EI32_V_M2_M1_MASK 11872 11U, // PseudoVSUXSEG3EI32_V_M2_M2 11873 11U, // PseudoVSUXSEG3EI32_V_M2_M2_MASK 11874 11U, // PseudoVSUXSEG3EI32_V_M2_MF2 11875 11U, // PseudoVSUXSEG3EI32_V_M2_MF2_MASK 11876 11U, // PseudoVSUXSEG3EI32_V_M4_M1 11877 11U, // PseudoVSUXSEG3EI32_V_M4_M1_MASK 11878 11U, // PseudoVSUXSEG3EI32_V_M4_M2 11879 11U, // PseudoVSUXSEG3EI32_V_M4_M2_MASK 11880 11U, // PseudoVSUXSEG3EI32_V_M8_M2 11881 11U, // PseudoVSUXSEG3EI32_V_M8_M2_MASK 11882 11U, // PseudoVSUXSEG3EI32_V_MF2_M1 11883 11U, // PseudoVSUXSEG3EI32_V_MF2_M1_MASK 11884 11U, // PseudoVSUXSEG3EI32_V_MF2_MF2 11885 11U, // PseudoVSUXSEG3EI32_V_MF2_MF2_MASK 11886 11U, // PseudoVSUXSEG3EI32_V_MF2_MF4 11887 11U, // PseudoVSUXSEG3EI32_V_MF2_MF4_MASK 11888 11U, // PseudoVSUXSEG3EI32_V_MF2_MF8 11889 11U, // PseudoVSUXSEG3EI32_V_MF2_MF8_MASK 11890 11U, // PseudoVSUXSEG3EI64_V_M1_M1 11891 11U, // PseudoVSUXSEG3EI64_V_M1_M1_MASK 11892 11U, // PseudoVSUXSEG3EI64_V_M1_MF2 11893 11U, // PseudoVSUXSEG3EI64_V_M1_MF2_MASK 11894 11U, // PseudoVSUXSEG3EI64_V_M1_MF4 11895 11U, // PseudoVSUXSEG3EI64_V_M1_MF4_MASK 11896 11U, // PseudoVSUXSEG3EI64_V_M1_MF8 11897 11U, // PseudoVSUXSEG3EI64_V_M1_MF8_MASK 11898 11U, // PseudoVSUXSEG3EI64_V_M2_M1 11899 11U, // PseudoVSUXSEG3EI64_V_M2_M1_MASK 11900 11U, // PseudoVSUXSEG3EI64_V_M2_M2 11901 11U, // PseudoVSUXSEG3EI64_V_M2_M2_MASK 11902 11U, // PseudoVSUXSEG3EI64_V_M2_MF2 11903 11U, // PseudoVSUXSEG3EI64_V_M2_MF2_MASK 11904 11U, // PseudoVSUXSEG3EI64_V_M2_MF4 11905 11U, // PseudoVSUXSEG3EI64_V_M2_MF4_MASK 11906 11U, // PseudoVSUXSEG3EI64_V_M4_M1 11907 11U, // PseudoVSUXSEG3EI64_V_M4_M1_MASK 11908 11U, // PseudoVSUXSEG3EI64_V_M4_M2 11909 11U, // PseudoVSUXSEG3EI64_V_M4_M2_MASK 11910 11U, // PseudoVSUXSEG3EI64_V_M4_MF2 11911 11U, // PseudoVSUXSEG3EI64_V_M4_MF2_MASK 11912 11U, // PseudoVSUXSEG3EI64_V_M8_M1 11913 11U, // PseudoVSUXSEG3EI64_V_M8_M1_MASK 11914 11U, // PseudoVSUXSEG3EI64_V_M8_M2 11915 11U, // PseudoVSUXSEG3EI64_V_M8_M2_MASK 11916 11U, // PseudoVSUXSEG3EI8_V_M1_M1 11917 11U, // PseudoVSUXSEG3EI8_V_M1_M1_MASK 11918 11U, // PseudoVSUXSEG3EI8_V_M1_M2 11919 11U, // PseudoVSUXSEG3EI8_V_M1_M2_MASK 11920 11U, // PseudoVSUXSEG3EI8_V_M2_M2 11921 11U, // PseudoVSUXSEG3EI8_V_M2_M2_MASK 11922 11U, // PseudoVSUXSEG3EI8_V_MF2_M1 11923 11U, // PseudoVSUXSEG3EI8_V_MF2_M1_MASK 11924 11U, // PseudoVSUXSEG3EI8_V_MF2_M2 11925 11U, // PseudoVSUXSEG3EI8_V_MF2_M2_MASK 11926 11U, // PseudoVSUXSEG3EI8_V_MF2_MF2 11927 11U, // PseudoVSUXSEG3EI8_V_MF2_MF2_MASK 11928 11U, // PseudoVSUXSEG3EI8_V_MF4_M1 11929 11U, // PseudoVSUXSEG3EI8_V_MF4_M1_MASK 11930 11U, // PseudoVSUXSEG3EI8_V_MF4_M2 11931 11U, // PseudoVSUXSEG3EI8_V_MF4_M2_MASK 11932 11U, // PseudoVSUXSEG3EI8_V_MF4_MF2 11933 11U, // PseudoVSUXSEG3EI8_V_MF4_MF2_MASK 11934 11U, // PseudoVSUXSEG3EI8_V_MF4_MF4 11935 11U, // PseudoVSUXSEG3EI8_V_MF4_MF4_MASK 11936 11U, // PseudoVSUXSEG3EI8_V_MF8_M1 11937 11U, // PseudoVSUXSEG3EI8_V_MF8_M1_MASK 11938 11U, // PseudoVSUXSEG3EI8_V_MF8_MF2 11939 11U, // PseudoVSUXSEG3EI8_V_MF8_MF2_MASK 11940 11U, // PseudoVSUXSEG3EI8_V_MF8_MF4 11941 11U, // PseudoVSUXSEG3EI8_V_MF8_MF4_MASK 11942 11U, // PseudoVSUXSEG3EI8_V_MF8_MF8 11943 11U, // PseudoVSUXSEG3EI8_V_MF8_MF8_MASK 11944 11U, // PseudoVSUXSEG4EI16_V_M1_M1 11945 11U, // PseudoVSUXSEG4EI16_V_M1_M1_MASK 11946 11U, // PseudoVSUXSEG4EI16_V_M1_M2 11947 11U, // PseudoVSUXSEG4EI16_V_M1_M2_MASK 11948 11U, // PseudoVSUXSEG4EI16_V_M1_MF2 11949 11U, // PseudoVSUXSEG4EI16_V_M1_MF2_MASK 11950 11U, // PseudoVSUXSEG4EI16_V_M2_M1 11951 11U, // PseudoVSUXSEG4EI16_V_M2_M1_MASK 11952 11U, // PseudoVSUXSEG4EI16_V_M2_M2 11953 11U, // PseudoVSUXSEG4EI16_V_M2_M2_MASK 11954 11U, // PseudoVSUXSEG4EI16_V_M4_M2 11955 11U, // PseudoVSUXSEG4EI16_V_M4_M2_MASK 11956 11U, // PseudoVSUXSEG4EI16_V_MF2_M1 11957 11U, // PseudoVSUXSEG4EI16_V_MF2_M1_MASK 11958 11U, // PseudoVSUXSEG4EI16_V_MF2_M2 11959 11U, // PseudoVSUXSEG4EI16_V_MF2_M2_MASK 11960 11U, // PseudoVSUXSEG4EI16_V_MF2_MF2 11961 11U, // PseudoVSUXSEG4EI16_V_MF2_MF2_MASK 11962 11U, // PseudoVSUXSEG4EI16_V_MF2_MF4 11963 11U, // PseudoVSUXSEG4EI16_V_MF2_MF4_MASK 11964 11U, // PseudoVSUXSEG4EI16_V_MF4_M1 11965 11U, // PseudoVSUXSEG4EI16_V_MF4_M1_MASK 11966 11U, // PseudoVSUXSEG4EI16_V_MF4_MF2 11967 11U, // PseudoVSUXSEG4EI16_V_MF4_MF2_MASK 11968 11U, // PseudoVSUXSEG4EI16_V_MF4_MF4 11969 11U, // PseudoVSUXSEG4EI16_V_MF4_MF4_MASK 11970 11U, // PseudoVSUXSEG4EI16_V_MF4_MF8 11971 11U, // PseudoVSUXSEG4EI16_V_MF4_MF8_MASK 11972 11U, // PseudoVSUXSEG4EI32_V_M1_M1 11973 11U, // PseudoVSUXSEG4EI32_V_M1_M1_MASK 11974 11U, // PseudoVSUXSEG4EI32_V_M1_M2 11975 11U, // PseudoVSUXSEG4EI32_V_M1_M2_MASK 11976 11U, // PseudoVSUXSEG4EI32_V_M1_MF2 11977 11U, // PseudoVSUXSEG4EI32_V_M1_MF2_MASK 11978 11U, // PseudoVSUXSEG4EI32_V_M1_MF4 11979 11U, // PseudoVSUXSEG4EI32_V_M1_MF4_MASK 11980 11U, // PseudoVSUXSEG4EI32_V_M2_M1 11981 11U, // PseudoVSUXSEG4EI32_V_M2_M1_MASK 11982 11U, // PseudoVSUXSEG4EI32_V_M2_M2 11983 11U, // PseudoVSUXSEG4EI32_V_M2_M2_MASK 11984 11U, // PseudoVSUXSEG4EI32_V_M2_MF2 11985 11U, // PseudoVSUXSEG4EI32_V_M2_MF2_MASK 11986 11U, // PseudoVSUXSEG4EI32_V_M4_M1 11987 11U, // PseudoVSUXSEG4EI32_V_M4_M1_MASK 11988 11U, // PseudoVSUXSEG4EI32_V_M4_M2 11989 11U, // PseudoVSUXSEG4EI32_V_M4_M2_MASK 11990 11U, // PseudoVSUXSEG4EI32_V_M8_M2 11991 11U, // PseudoVSUXSEG4EI32_V_M8_M2_MASK 11992 11U, // PseudoVSUXSEG4EI32_V_MF2_M1 11993 11U, // PseudoVSUXSEG4EI32_V_MF2_M1_MASK 11994 11U, // PseudoVSUXSEG4EI32_V_MF2_MF2 11995 11U, // PseudoVSUXSEG4EI32_V_MF2_MF2_MASK 11996 11U, // PseudoVSUXSEG4EI32_V_MF2_MF4 11997 11U, // PseudoVSUXSEG4EI32_V_MF2_MF4_MASK 11998 11U, // PseudoVSUXSEG4EI32_V_MF2_MF8 11999 11U, // PseudoVSUXSEG4EI32_V_MF2_MF8_MASK 12000 11U, // PseudoVSUXSEG4EI64_V_M1_M1 12001 11U, // PseudoVSUXSEG4EI64_V_M1_M1_MASK 12002 11U, // PseudoVSUXSEG4EI64_V_M1_MF2 12003 11U, // PseudoVSUXSEG4EI64_V_M1_MF2_MASK 12004 11U, // PseudoVSUXSEG4EI64_V_M1_MF4 12005 11U, // PseudoVSUXSEG4EI64_V_M1_MF4_MASK 12006 11U, // PseudoVSUXSEG4EI64_V_M1_MF8 12007 11U, // PseudoVSUXSEG4EI64_V_M1_MF8_MASK 12008 11U, // PseudoVSUXSEG4EI64_V_M2_M1 12009 11U, // PseudoVSUXSEG4EI64_V_M2_M1_MASK 12010 11U, // PseudoVSUXSEG4EI64_V_M2_M2 12011 11U, // PseudoVSUXSEG4EI64_V_M2_M2_MASK 12012 11U, // PseudoVSUXSEG4EI64_V_M2_MF2 12013 11U, // PseudoVSUXSEG4EI64_V_M2_MF2_MASK 12014 11U, // PseudoVSUXSEG4EI64_V_M2_MF4 12015 11U, // PseudoVSUXSEG4EI64_V_M2_MF4_MASK 12016 11U, // PseudoVSUXSEG4EI64_V_M4_M1 12017 11U, // PseudoVSUXSEG4EI64_V_M4_M1_MASK 12018 11U, // PseudoVSUXSEG4EI64_V_M4_M2 12019 11U, // PseudoVSUXSEG4EI64_V_M4_M2_MASK 12020 11U, // PseudoVSUXSEG4EI64_V_M4_MF2 12021 11U, // PseudoVSUXSEG4EI64_V_M4_MF2_MASK 12022 11U, // PseudoVSUXSEG4EI64_V_M8_M1 12023 11U, // PseudoVSUXSEG4EI64_V_M8_M1_MASK 12024 11U, // PseudoVSUXSEG4EI64_V_M8_M2 12025 11U, // PseudoVSUXSEG4EI64_V_M8_M2_MASK 12026 11U, // PseudoVSUXSEG4EI8_V_M1_M1 12027 11U, // PseudoVSUXSEG4EI8_V_M1_M1_MASK 12028 11U, // PseudoVSUXSEG4EI8_V_M1_M2 12029 11U, // PseudoVSUXSEG4EI8_V_M1_M2_MASK 12030 11U, // PseudoVSUXSEG4EI8_V_M2_M2 12031 11U, // PseudoVSUXSEG4EI8_V_M2_M2_MASK 12032 11U, // PseudoVSUXSEG4EI8_V_MF2_M1 12033 11U, // PseudoVSUXSEG4EI8_V_MF2_M1_MASK 12034 11U, // PseudoVSUXSEG4EI8_V_MF2_M2 12035 11U, // PseudoVSUXSEG4EI8_V_MF2_M2_MASK 12036 11U, // PseudoVSUXSEG4EI8_V_MF2_MF2 12037 11U, // PseudoVSUXSEG4EI8_V_MF2_MF2_MASK 12038 11U, // PseudoVSUXSEG4EI8_V_MF4_M1 12039 11U, // PseudoVSUXSEG4EI8_V_MF4_M1_MASK 12040 11U, // PseudoVSUXSEG4EI8_V_MF4_M2 12041 11U, // PseudoVSUXSEG4EI8_V_MF4_M2_MASK 12042 11U, // PseudoVSUXSEG4EI8_V_MF4_MF2 12043 11U, // PseudoVSUXSEG4EI8_V_MF4_MF2_MASK 12044 11U, // PseudoVSUXSEG4EI8_V_MF4_MF4 12045 11U, // PseudoVSUXSEG4EI8_V_MF4_MF4_MASK 12046 11U, // PseudoVSUXSEG4EI8_V_MF8_M1 12047 11U, // PseudoVSUXSEG4EI8_V_MF8_M1_MASK 12048 11U, // PseudoVSUXSEG4EI8_V_MF8_MF2 12049 11U, // PseudoVSUXSEG4EI8_V_MF8_MF2_MASK 12050 11U, // PseudoVSUXSEG4EI8_V_MF8_MF4 12051 11U, // PseudoVSUXSEG4EI8_V_MF8_MF4_MASK 12052 11U, // PseudoVSUXSEG4EI8_V_MF8_MF8 12053 11U, // PseudoVSUXSEG4EI8_V_MF8_MF8_MASK 12054 11U, // PseudoVSUXSEG5EI16_V_M1_M1 12055 11U, // PseudoVSUXSEG5EI16_V_M1_M1_MASK 12056 11U, // PseudoVSUXSEG5EI16_V_M1_MF2 12057 11U, // PseudoVSUXSEG5EI16_V_M1_MF2_MASK 12058 11U, // PseudoVSUXSEG5EI16_V_M2_M1 12059 11U, // PseudoVSUXSEG5EI16_V_M2_M1_MASK 12060 11U, // PseudoVSUXSEG5EI16_V_MF2_M1 12061 11U, // PseudoVSUXSEG5EI16_V_MF2_M1_MASK 12062 11U, // PseudoVSUXSEG5EI16_V_MF2_MF2 12063 11U, // PseudoVSUXSEG5EI16_V_MF2_MF2_MASK 12064 11U, // PseudoVSUXSEG5EI16_V_MF2_MF4 12065 11U, // PseudoVSUXSEG5EI16_V_MF2_MF4_MASK 12066 11U, // PseudoVSUXSEG5EI16_V_MF4_M1 12067 11U, // PseudoVSUXSEG5EI16_V_MF4_M1_MASK 12068 11U, // PseudoVSUXSEG5EI16_V_MF4_MF2 12069 11U, // PseudoVSUXSEG5EI16_V_MF4_MF2_MASK 12070 11U, // PseudoVSUXSEG5EI16_V_MF4_MF4 12071 11U, // PseudoVSUXSEG5EI16_V_MF4_MF4_MASK 12072 11U, // PseudoVSUXSEG5EI16_V_MF4_MF8 12073 11U, // PseudoVSUXSEG5EI16_V_MF4_MF8_MASK 12074 11U, // PseudoVSUXSEG5EI32_V_M1_M1 12075 11U, // PseudoVSUXSEG5EI32_V_M1_M1_MASK 12076 11U, // PseudoVSUXSEG5EI32_V_M1_MF2 12077 11U, // PseudoVSUXSEG5EI32_V_M1_MF2_MASK 12078 11U, // PseudoVSUXSEG5EI32_V_M1_MF4 12079 11U, // PseudoVSUXSEG5EI32_V_M1_MF4_MASK 12080 11U, // PseudoVSUXSEG5EI32_V_M2_M1 12081 11U, // PseudoVSUXSEG5EI32_V_M2_M1_MASK 12082 11U, // PseudoVSUXSEG5EI32_V_M2_MF2 12083 11U, // PseudoVSUXSEG5EI32_V_M2_MF2_MASK 12084 11U, // PseudoVSUXSEG5EI32_V_M4_M1 12085 11U, // PseudoVSUXSEG5EI32_V_M4_M1_MASK 12086 11U, // PseudoVSUXSEG5EI32_V_MF2_M1 12087 11U, // PseudoVSUXSEG5EI32_V_MF2_M1_MASK 12088 11U, // PseudoVSUXSEG5EI32_V_MF2_MF2 12089 11U, // PseudoVSUXSEG5EI32_V_MF2_MF2_MASK 12090 11U, // PseudoVSUXSEG5EI32_V_MF2_MF4 12091 11U, // PseudoVSUXSEG5EI32_V_MF2_MF4_MASK 12092 11U, // PseudoVSUXSEG5EI32_V_MF2_MF8 12093 11U, // PseudoVSUXSEG5EI32_V_MF2_MF8_MASK 12094 11U, // PseudoVSUXSEG5EI64_V_M1_M1 12095 11U, // PseudoVSUXSEG5EI64_V_M1_M1_MASK 12096 11U, // PseudoVSUXSEG5EI64_V_M1_MF2 12097 11U, // PseudoVSUXSEG5EI64_V_M1_MF2_MASK 12098 11U, // PseudoVSUXSEG5EI64_V_M1_MF4 12099 11U, // PseudoVSUXSEG5EI64_V_M1_MF4_MASK 12100 11U, // PseudoVSUXSEG5EI64_V_M1_MF8 12101 11U, // PseudoVSUXSEG5EI64_V_M1_MF8_MASK 12102 11U, // PseudoVSUXSEG5EI64_V_M2_M1 12103 11U, // PseudoVSUXSEG5EI64_V_M2_M1_MASK 12104 11U, // PseudoVSUXSEG5EI64_V_M2_MF2 12105 11U, // PseudoVSUXSEG5EI64_V_M2_MF2_MASK 12106 11U, // PseudoVSUXSEG5EI64_V_M2_MF4 12107 11U, // PseudoVSUXSEG5EI64_V_M2_MF4_MASK 12108 11U, // PseudoVSUXSEG5EI64_V_M4_M1 12109 11U, // PseudoVSUXSEG5EI64_V_M4_M1_MASK 12110 11U, // PseudoVSUXSEG5EI64_V_M4_MF2 12111 11U, // PseudoVSUXSEG5EI64_V_M4_MF2_MASK 12112 11U, // PseudoVSUXSEG5EI64_V_M8_M1 12113 11U, // PseudoVSUXSEG5EI64_V_M8_M1_MASK 12114 11U, // PseudoVSUXSEG5EI8_V_M1_M1 12115 11U, // PseudoVSUXSEG5EI8_V_M1_M1_MASK 12116 11U, // PseudoVSUXSEG5EI8_V_MF2_M1 12117 11U, // PseudoVSUXSEG5EI8_V_MF2_M1_MASK 12118 11U, // PseudoVSUXSEG5EI8_V_MF2_MF2 12119 11U, // PseudoVSUXSEG5EI8_V_MF2_MF2_MASK 12120 11U, // PseudoVSUXSEG5EI8_V_MF4_M1 12121 11U, // PseudoVSUXSEG5EI8_V_MF4_M1_MASK 12122 11U, // PseudoVSUXSEG5EI8_V_MF4_MF2 12123 11U, // PseudoVSUXSEG5EI8_V_MF4_MF2_MASK 12124 11U, // PseudoVSUXSEG5EI8_V_MF4_MF4 12125 11U, // PseudoVSUXSEG5EI8_V_MF4_MF4_MASK 12126 11U, // PseudoVSUXSEG5EI8_V_MF8_M1 12127 11U, // PseudoVSUXSEG5EI8_V_MF8_M1_MASK 12128 11U, // PseudoVSUXSEG5EI8_V_MF8_MF2 12129 11U, // PseudoVSUXSEG5EI8_V_MF8_MF2_MASK 12130 11U, // PseudoVSUXSEG5EI8_V_MF8_MF4 12131 11U, // PseudoVSUXSEG5EI8_V_MF8_MF4_MASK 12132 11U, // PseudoVSUXSEG5EI8_V_MF8_MF8 12133 11U, // PseudoVSUXSEG5EI8_V_MF8_MF8_MASK 12134 11U, // PseudoVSUXSEG6EI16_V_M1_M1 12135 11U, // PseudoVSUXSEG6EI16_V_M1_M1_MASK 12136 11U, // PseudoVSUXSEG6EI16_V_M1_MF2 12137 11U, // PseudoVSUXSEG6EI16_V_M1_MF2_MASK 12138 11U, // PseudoVSUXSEG6EI16_V_M2_M1 12139 11U, // PseudoVSUXSEG6EI16_V_M2_M1_MASK 12140 11U, // PseudoVSUXSEG6EI16_V_MF2_M1 12141 11U, // PseudoVSUXSEG6EI16_V_MF2_M1_MASK 12142 11U, // PseudoVSUXSEG6EI16_V_MF2_MF2 12143 11U, // PseudoVSUXSEG6EI16_V_MF2_MF2_MASK 12144 11U, // PseudoVSUXSEG6EI16_V_MF2_MF4 12145 11U, // PseudoVSUXSEG6EI16_V_MF2_MF4_MASK 12146 11U, // PseudoVSUXSEG6EI16_V_MF4_M1 12147 11U, // PseudoVSUXSEG6EI16_V_MF4_M1_MASK 12148 11U, // PseudoVSUXSEG6EI16_V_MF4_MF2 12149 11U, // PseudoVSUXSEG6EI16_V_MF4_MF2_MASK 12150 11U, // PseudoVSUXSEG6EI16_V_MF4_MF4 12151 11U, // PseudoVSUXSEG6EI16_V_MF4_MF4_MASK 12152 11U, // PseudoVSUXSEG6EI16_V_MF4_MF8 12153 11U, // PseudoVSUXSEG6EI16_V_MF4_MF8_MASK 12154 11U, // PseudoVSUXSEG6EI32_V_M1_M1 12155 11U, // PseudoVSUXSEG6EI32_V_M1_M1_MASK 12156 11U, // PseudoVSUXSEG6EI32_V_M1_MF2 12157 11U, // PseudoVSUXSEG6EI32_V_M1_MF2_MASK 12158 11U, // PseudoVSUXSEG6EI32_V_M1_MF4 12159 11U, // PseudoVSUXSEG6EI32_V_M1_MF4_MASK 12160 11U, // PseudoVSUXSEG6EI32_V_M2_M1 12161 11U, // PseudoVSUXSEG6EI32_V_M2_M1_MASK 12162 11U, // PseudoVSUXSEG6EI32_V_M2_MF2 12163 11U, // PseudoVSUXSEG6EI32_V_M2_MF2_MASK 12164 11U, // PseudoVSUXSEG6EI32_V_M4_M1 12165 11U, // PseudoVSUXSEG6EI32_V_M4_M1_MASK 12166 11U, // PseudoVSUXSEG6EI32_V_MF2_M1 12167 11U, // PseudoVSUXSEG6EI32_V_MF2_M1_MASK 12168 11U, // PseudoVSUXSEG6EI32_V_MF2_MF2 12169 11U, // PseudoVSUXSEG6EI32_V_MF2_MF2_MASK 12170 11U, // PseudoVSUXSEG6EI32_V_MF2_MF4 12171 11U, // PseudoVSUXSEG6EI32_V_MF2_MF4_MASK 12172 11U, // PseudoVSUXSEG6EI32_V_MF2_MF8 12173 11U, // PseudoVSUXSEG6EI32_V_MF2_MF8_MASK 12174 11U, // PseudoVSUXSEG6EI64_V_M1_M1 12175 11U, // PseudoVSUXSEG6EI64_V_M1_M1_MASK 12176 11U, // PseudoVSUXSEG6EI64_V_M1_MF2 12177 11U, // PseudoVSUXSEG6EI64_V_M1_MF2_MASK 12178 11U, // PseudoVSUXSEG6EI64_V_M1_MF4 12179 11U, // PseudoVSUXSEG6EI64_V_M1_MF4_MASK 12180 11U, // PseudoVSUXSEG6EI64_V_M1_MF8 12181 11U, // PseudoVSUXSEG6EI64_V_M1_MF8_MASK 12182 11U, // PseudoVSUXSEG6EI64_V_M2_M1 12183 11U, // PseudoVSUXSEG6EI64_V_M2_M1_MASK 12184 11U, // PseudoVSUXSEG6EI64_V_M2_MF2 12185 11U, // PseudoVSUXSEG6EI64_V_M2_MF2_MASK 12186 11U, // PseudoVSUXSEG6EI64_V_M2_MF4 12187 11U, // PseudoVSUXSEG6EI64_V_M2_MF4_MASK 12188 11U, // PseudoVSUXSEG6EI64_V_M4_M1 12189 11U, // PseudoVSUXSEG6EI64_V_M4_M1_MASK 12190 11U, // PseudoVSUXSEG6EI64_V_M4_MF2 12191 11U, // PseudoVSUXSEG6EI64_V_M4_MF2_MASK 12192 11U, // PseudoVSUXSEG6EI64_V_M8_M1 12193 11U, // PseudoVSUXSEG6EI64_V_M8_M1_MASK 12194 11U, // PseudoVSUXSEG6EI8_V_M1_M1 12195 11U, // PseudoVSUXSEG6EI8_V_M1_M1_MASK 12196 11U, // PseudoVSUXSEG6EI8_V_MF2_M1 12197 11U, // PseudoVSUXSEG6EI8_V_MF2_M1_MASK 12198 11U, // PseudoVSUXSEG6EI8_V_MF2_MF2 12199 11U, // PseudoVSUXSEG6EI8_V_MF2_MF2_MASK 12200 11U, // PseudoVSUXSEG6EI8_V_MF4_M1 12201 11U, // PseudoVSUXSEG6EI8_V_MF4_M1_MASK 12202 11U, // PseudoVSUXSEG6EI8_V_MF4_MF2 12203 11U, // PseudoVSUXSEG6EI8_V_MF4_MF2_MASK 12204 11U, // PseudoVSUXSEG6EI8_V_MF4_MF4 12205 11U, // PseudoVSUXSEG6EI8_V_MF4_MF4_MASK 12206 11U, // PseudoVSUXSEG6EI8_V_MF8_M1 12207 11U, // PseudoVSUXSEG6EI8_V_MF8_M1_MASK 12208 11U, // PseudoVSUXSEG6EI8_V_MF8_MF2 12209 11U, // PseudoVSUXSEG6EI8_V_MF8_MF2_MASK 12210 11U, // PseudoVSUXSEG6EI8_V_MF8_MF4 12211 11U, // PseudoVSUXSEG6EI8_V_MF8_MF4_MASK 12212 11U, // PseudoVSUXSEG6EI8_V_MF8_MF8 12213 11U, // PseudoVSUXSEG6EI8_V_MF8_MF8_MASK 12214 11U, // PseudoVSUXSEG7EI16_V_M1_M1 12215 11U, // PseudoVSUXSEG7EI16_V_M1_M1_MASK 12216 11U, // PseudoVSUXSEG7EI16_V_M1_MF2 12217 11U, // PseudoVSUXSEG7EI16_V_M1_MF2_MASK 12218 11U, // PseudoVSUXSEG7EI16_V_M2_M1 12219 11U, // PseudoVSUXSEG7EI16_V_M2_M1_MASK 12220 11U, // PseudoVSUXSEG7EI16_V_MF2_M1 12221 11U, // PseudoVSUXSEG7EI16_V_MF2_M1_MASK 12222 11U, // PseudoVSUXSEG7EI16_V_MF2_MF2 12223 11U, // PseudoVSUXSEG7EI16_V_MF2_MF2_MASK 12224 11U, // PseudoVSUXSEG7EI16_V_MF2_MF4 12225 11U, // PseudoVSUXSEG7EI16_V_MF2_MF4_MASK 12226 11U, // PseudoVSUXSEG7EI16_V_MF4_M1 12227 11U, // PseudoVSUXSEG7EI16_V_MF4_M1_MASK 12228 11U, // PseudoVSUXSEG7EI16_V_MF4_MF2 12229 11U, // PseudoVSUXSEG7EI16_V_MF4_MF2_MASK 12230 11U, // PseudoVSUXSEG7EI16_V_MF4_MF4 12231 11U, // PseudoVSUXSEG7EI16_V_MF4_MF4_MASK 12232 11U, // PseudoVSUXSEG7EI16_V_MF4_MF8 12233 11U, // PseudoVSUXSEG7EI16_V_MF4_MF8_MASK 12234 11U, // PseudoVSUXSEG7EI32_V_M1_M1 12235 11U, // PseudoVSUXSEG7EI32_V_M1_M1_MASK 12236 11U, // PseudoVSUXSEG7EI32_V_M1_MF2 12237 11U, // PseudoVSUXSEG7EI32_V_M1_MF2_MASK 12238 11U, // PseudoVSUXSEG7EI32_V_M1_MF4 12239 11U, // PseudoVSUXSEG7EI32_V_M1_MF4_MASK 12240 11U, // PseudoVSUXSEG7EI32_V_M2_M1 12241 11U, // PseudoVSUXSEG7EI32_V_M2_M1_MASK 12242 11U, // PseudoVSUXSEG7EI32_V_M2_MF2 12243 11U, // PseudoVSUXSEG7EI32_V_M2_MF2_MASK 12244 11U, // PseudoVSUXSEG7EI32_V_M4_M1 12245 11U, // PseudoVSUXSEG7EI32_V_M4_M1_MASK 12246 11U, // PseudoVSUXSEG7EI32_V_MF2_M1 12247 11U, // PseudoVSUXSEG7EI32_V_MF2_M1_MASK 12248 11U, // PseudoVSUXSEG7EI32_V_MF2_MF2 12249 11U, // PseudoVSUXSEG7EI32_V_MF2_MF2_MASK 12250 11U, // PseudoVSUXSEG7EI32_V_MF2_MF4 12251 11U, // PseudoVSUXSEG7EI32_V_MF2_MF4_MASK 12252 11U, // PseudoVSUXSEG7EI32_V_MF2_MF8 12253 11U, // PseudoVSUXSEG7EI32_V_MF2_MF8_MASK 12254 11U, // PseudoVSUXSEG7EI64_V_M1_M1 12255 11U, // PseudoVSUXSEG7EI64_V_M1_M1_MASK 12256 11U, // PseudoVSUXSEG7EI64_V_M1_MF2 12257 11U, // PseudoVSUXSEG7EI64_V_M1_MF2_MASK 12258 11U, // PseudoVSUXSEG7EI64_V_M1_MF4 12259 11U, // PseudoVSUXSEG7EI64_V_M1_MF4_MASK 12260 11U, // PseudoVSUXSEG7EI64_V_M1_MF8 12261 11U, // PseudoVSUXSEG7EI64_V_M1_MF8_MASK 12262 11U, // PseudoVSUXSEG7EI64_V_M2_M1 12263 11U, // PseudoVSUXSEG7EI64_V_M2_M1_MASK 12264 11U, // PseudoVSUXSEG7EI64_V_M2_MF2 12265 11U, // PseudoVSUXSEG7EI64_V_M2_MF2_MASK 12266 11U, // PseudoVSUXSEG7EI64_V_M2_MF4 12267 11U, // PseudoVSUXSEG7EI64_V_M2_MF4_MASK 12268 11U, // PseudoVSUXSEG7EI64_V_M4_M1 12269 11U, // PseudoVSUXSEG7EI64_V_M4_M1_MASK 12270 11U, // PseudoVSUXSEG7EI64_V_M4_MF2 12271 11U, // PseudoVSUXSEG7EI64_V_M4_MF2_MASK 12272 11U, // PseudoVSUXSEG7EI64_V_M8_M1 12273 11U, // PseudoVSUXSEG7EI64_V_M8_M1_MASK 12274 11U, // PseudoVSUXSEG7EI8_V_M1_M1 12275 11U, // PseudoVSUXSEG7EI8_V_M1_M1_MASK 12276 11U, // PseudoVSUXSEG7EI8_V_MF2_M1 12277 11U, // PseudoVSUXSEG7EI8_V_MF2_M1_MASK 12278 11U, // PseudoVSUXSEG7EI8_V_MF2_MF2 12279 11U, // PseudoVSUXSEG7EI8_V_MF2_MF2_MASK 12280 11U, // PseudoVSUXSEG7EI8_V_MF4_M1 12281 11U, // PseudoVSUXSEG7EI8_V_MF4_M1_MASK 12282 11U, // PseudoVSUXSEG7EI8_V_MF4_MF2 12283 11U, // PseudoVSUXSEG7EI8_V_MF4_MF2_MASK 12284 11U, // PseudoVSUXSEG7EI8_V_MF4_MF4 12285 11U, // PseudoVSUXSEG7EI8_V_MF4_MF4_MASK 12286 11U, // PseudoVSUXSEG7EI8_V_MF8_M1 12287 11U, // PseudoVSUXSEG7EI8_V_MF8_M1_MASK 12288 11U, // PseudoVSUXSEG7EI8_V_MF8_MF2 12289 11U, // PseudoVSUXSEG7EI8_V_MF8_MF2_MASK 12290 11U, // PseudoVSUXSEG7EI8_V_MF8_MF4 12291 11U, // PseudoVSUXSEG7EI8_V_MF8_MF4_MASK 12292 11U, // PseudoVSUXSEG7EI8_V_MF8_MF8 12293 11U, // PseudoVSUXSEG7EI8_V_MF8_MF8_MASK 12294 11U, // PseudoVSUXSEG8EI16_V_M1_M1 12295 11U, // PseudoVSUXSEG8EI16_V_M1_M1_MASK 12296 11U, // PseudoVSUXSEG8EI16_V_M1_MF2 12297 11U, // PseudoVSUXSEG8EI16_V_M1_MF2_MASK 12298 11U, // PseudoVSUXSEG8EI16_V_M2_M1 12299 11U, // PseudoVSUXSEG8EI16_V_M2_M1_MASK 12300 11U, // PseudoVSUXSEG8EI16_V_MF2_M1 12301 11U, // PseudoVSUXSEG8EI16_V_MF2_M1_MASK 12302 11U, // PseudoVSUXSEG8EI16_V_MF2_MF2 12303 11U, // PseudoVSUXSEG8EI16_V_MF2_MF2_MASK 12304 11U, // PseudoVSUXSEG8EI16_V_MF2_MF4 12305 11U, // PseudoVSUXSEG8EI16_V_MF2_MF4_MASK 12306 11U, // PseudoVSUXSEG8EI16_V_MF4_M1 12307 11U, // PseudoVSUXSEG8EI16_V_MF4_M1_MASK 12308 11U, // PseudoVSUXSEG8EI16_V_MF4_MF2 12309 11U, // PseudoVSUXSEG8EI16_V_MF4_MF2_MASK 12310 11U, // PseudoVSUXSEG8EI16_V_MF4_MF4 12311 11U, // PseudoVSUXSEG8EI16_V_MF4_MF4_MASK 12312 11U, // PseudoVSUXSEG8EI16_V_MF4_MF8 12313 11U, // PseudoVSUXSEG8EI16_V_MF4_MF8_MASK 12314 11U, // PseudoVSUXSEG8EI32_V_M1_M1 12315 11U, // PseudoVSUXSEG8EI32_V_M1_M1_MASK 12316 11U, // PseudoVSUXSEG8EI32_V_M1_MF2 12317 11U, // PseudoVSUXSEG8EI32_V_M1_MF2_MASK 12318 11U, // PseudoVSUXSEG8EI32_V_M1_MF4 12319 11U, // PseudoVSUXSEG8EI32_V_M1_MF4_MASK 12320 11U, // PseudoVSUXSEG8EI32_V_M2_M1 12321 11U, // PseudoVSUXSEG8EI32_V_M2_M1_MASK 12322 11U, // PseudoVSUXSEG8EI32_V_M2_MF2 12323 11U, // PseudoVSUXSEG8EI32_V_M2_MF2_MASK 12324 11U, // PseudoVSUXSEG8EI32_V_M4_M1 12325 11U, // PseudoVSUXSEG8EI32_V_M4_M1_MASK 12326 11U, // PseudoVSUXSEG8EI32_V_MF2_M1 12327 11U, // PseudoVSUXSEG8EI32_V_MF2_M1_MASK 12328 11U, // PseudoVSUXSEG8EI32_V_MF2_MF2 12329 11U, // PseudoVSUXSEG8EI32_V_MF2_MF2_MASK 12330 11U, // PseudoVSUXSEG8EI32_V_MF2_MF4 12331 11U, // PseudoVSUXSEG8EI32_V_MF2_MF4_MASK 12332 11U, // PseudoVSUXSEG8EI32_V_MF2_MF8 12333 11U, // PseudoVSUXSEG8EI32_V_MF2_MF8_MASK 12334 11U, // PseudoVSUXSEG8EI64_V_M1_M1 12335 11U, // PseudoVSUXSEG8EI64_V_M1_M1_MASK 12336 11U, // PseudoVSUXSEG8EI64_V_M1_MF2 12337 11U, // PseudoVSUXSEG8EI64_V_M1_MF2_MASK 12338 11U, // PseudoVSUXSEG8EI64_V_M1_MF4 12339 11U, // PseudoVSUXSEG8EI64_V_M1_MF4_MASK 12340 11U, // PseudoVSUXSEG8EI64_V_M1_MF8 12341 11U, // PseudoVSUXSEG8EI64_V_M1_MF8_MASK 12342 11U, // PseudoVSUXSEG8EI64_V_M2_M1 12343 11U, // PseudoVSUXSEG8EI64_V_M2_M1_MASK 12344 11U, // PseudoVSUXSEG8EI64_V_M2_MF2 12345 11U, // PseudoVSUXSEG8EI64_V_M2_MF2_MASK 12346 11U, // PseudoVSUXSEG8EI64_V_M2_MF4 12347 11U, // PseudoVSUXSEG8EI64_V_M2_MF4_MASK 12348 11U, // PseudoVSUXSEG8EI64_V_M4_M1 12349 11U, // PseudoVSUXSEG8EI64_V_M4_M1_MASK 12350 11U, // PseudoVSUXSEG8EI64_V_M4_MF2 12351 11U, // PseudoVSUXSEG8EI64_V_M4_MF2_MASK 12352 11U, // PseudoVSUXSEG8EI64_V_M8_M1 12353 11U, // PseudoVSUXSEG8EI64_V_M8_M1_MASK 12354 11U, // PseudoVSUXSEG8EI8_V_M1_M1 12355 11U, // PseudoVSUXSEG8EI8_V_M1_M1_MASK 12356 11U, // PseudoVSUXSEG8EI8_V_MF2_M1 12357 11U, // PseudoVSUXSEG8EI8_V_MF2_M1_MASK 12358 11U, // PseudoVSUXSEG8EI8_V_MF2_MF2 12359 11U, // PseudoVSUXSEG8EI8_V_MF2_MF2_MASK 12360 11U, // PseudoVSUXSEG8EI8_V_MF4_M1 12361 11U, // PseudoVSUXSEG8EI8_V_MF4_M1_MASK 12362 11U, // PseudoVSUXSEG8EI8_V_MF4_MF2 12363 11U, // PseudoVSUXSEG8EI8_V_MF4_MF2_MASK 12364 11U, // PseudoVSUXSEG8EI8_V_MF4_MF4 12365 11U, // PseudoVSUXSEG8EI8_V_MF4_MF4_MASK 12366 11U, // PseudoVSUXSEG8EI8_V_MF8_M1 12367 11U, // PseudoVSUXSEG8EI8_V_MF8_M1_MASK 12368 11U, // PseudoVSUXSEG8EI8_V_MF8_MF2 12369 11U, // PseudoVSUXSEG8EI8_V_MF8_MF2_MASK 12370 11U, // PseudoVSUXSEG8EI8_V_MF8_MF4 12371 11U, // PseudoVSUXSEG8EI8_V_MF8_MF4_MASK 12372 11U, // PseudoVSUXSEG8EI8_V_MF8_MF8 12373 11U, // PseudoVSUXSEG8EI8_V_MF8_MF8_MASK 12374 11U, // PseudoVWADDU_VV_M1 12375 11U, // PseudoVWADDU_VV_M1_MASK 12376 11U, // PseudoVWADDU_VV_M1_TU 12377 11U, // PseudoVWADDU_VV_M2 12378 11U, // PseudoVWADDU_VV_M2_MASK 12379 11U, // PseudoVWADDU_VV_M2_TU 12380 11U, // PseudoVWADDU_VV_M4 12381 11U, // PseudoVWADDU_VV_M4_MASK 12382 11U, // PseudoVWADDU_VV_M4_TU 12383 11U, // PseudoVWADDU_VV_MF2 12384 11U, // PseudoVWADDU_VV_MF2_MASK 12385 11U, // PseudoVWADDU_VV_MF2_TU 12386 11U, // PseudoVWADDU_VV_MF4 12387 11U, // PseudoVWADDU_VV_MF4_MASK 12388 11U, // PseudoVWADDU_VV_MF4_TU 12389 11U, // PseudoVWADDU_VV_MF8 12390 11U, // PseudoVWADDU_VV_MF8_MASK 12391 11U, // PseudoVWADDU_VV_MF8_TU 12392 11U, // PseudoVWADDU_VX_M1 12393 11U, // PseudoVWADDU_VX_M1_MASK 12394 11U, // PseudoVWADDU_VX_M1_TU 12395 11U, // PseudoVWADDU_VX_M2 12396 11U, // PseudoVWADDU_VX_M2_MASK 12397 11U, // PseudoVWADDU_VX_M2_TU 12398 11U, // PseudoVWADDU_VX_M4 12399 11U, // PseudoVWADDU_VX_M4_MASK 12400 11U, // PseudoVWADDU_VX_M4_TU 12401 11U, // PseudoVWADDU_VX_MF2 12402 11U, // PseudoVWADDU_VX_MF2_MASK 12403 11U, // PseudoVWADDU_VX_MF2_TU 12404 11U, // PseudoVWADDU_VX_MF4 12405 11U, // PseudoVWADDU_VX_MF4_MASK 12406 11U, // PseudoVWADDU_VX_MF4_TU 12407 11U, // PseudoVWADDU_VX_MF8 12408 11U, // PseudoVWADDU_VX_MF8_MASK 12409 11U, // PseudoVWADDU_VX_MF8_TU 12410 11U, // PseudoVWADDU_WV_M1 12411 11U, // PseudoVWADDU_WV_M1_MASK 12412 11U, // PseudoVWADDU_WV_M1_MASK_TIED 12413 11U, // PseudoVWADDU_WV_M1_TIED 12414 11U, // PseudoVWADDU_WV_M1_TU 12415 11U, // PseudoVWADDU_WV_M2 12416 11U, // PseudoVWADDU_WV_M2_MASK 12417 11U, // PseudoVWADDU_WV_M2_MASK_TIED 12418 11U, // PseudoVWADDU_WV_M2_TIED 12419 11U, // PseudoVWADDU_WV_M2_TU 12420 11U, // PseudoVWADDU_WV_M4 12421 11U, // PseudoVWADDU_WV_M4_MASK 12422 11U, // PseudoVWADDU_WV_M4_MASK_TIED 12423 11U, // PseudoVWADDU_WV_M4_TIED 12424 11U, // PseudoVWADDU_WV_M4_TU 12425 11U, // PseudoVWADDU_WV_MF2 12426 11U, // PseudoVWADDU_WV_MF2_MASK 12427 11U, // PseudoVWADDU_WV_MF2_MASK_TIED 12428 11U, // PseudoVWADDU_WV_MF2_TIED 12429 11U, // PseudoVWADDU_WV_MF2_TU 12430 11U, // PseudoVWADDU_WV_MF4 12431 11U, // PseudoVWADDU_WV_MF4_MASK 12432 11U, // PseudoVWADDU_WV_MF4_MASK_TIED 12433 11U, // PseudoVWADDU_WV_MF4_TIED 12434 11U, // PseudoVWADDU_WV_MF4_TU 12435 11U, // PseudoVWADDU_WV_MF8 12436 11U, // PseudoVWADDU_WV_MF8_MASK 12437 11U, // PseudoVWADDU_WV_MF8_MASK_TIED 12438 11U, // PseudoVWADDU_WV_MF8_TIED 12439 11U, // PseudoVWADDU_WV_MF8_TU 12440 11U, // PseudoVWADDU_WX_M1 12441 11U, // PseudoVWADDU_WX_M1_MASK 12442 11U, // PseudoVWADDU_WX_M1_TU 12443 11U, // PseudoVWADDU_WX_M2 12444 11U, // PseudoVWADDU_WX_M2_MASK 12445 11U, // PseudoVWADDU_WX_M2_TU 12446 11U, // PseudoVWADDU_WX_M4 12447 11U, // PseudoVWADDU_WX_M4_MASK 12448 11U, // PseudoVWADDU_WX_M4_TU 12449 11U, // PseudoVWADDU_WX_MF2 12450 11U, // PseudoVWADDU_WX_MF2_MASK 12451 11U, // PseudoVWADDU_WX_MF2_TU 12452 11U, // PseudoVWADDU_WX_MF4 12453 11U, // PseudoVWADDU_WX_MF4_MASK 12454 11U, // PseudoVWADDU_WX_MF4_TU 12455 11U, // PseudoVWADDU_WX_MF8 12456 11U, // PseudoVWADDU_WX_MF8_MASK 12457 11U, // PseudoVWADDU_WX_MF8_TU 12458 11U, // PseudoVWADD_VV_M1 12459 11U, // PseudoVWADD_VV_M1_MASK 12460 11U, // PseudoVWADD_VV_M1_TU 12461 11U, // PseudoVWADD_VV_M2 12462 11U, // PseudoVWADD_VV_M2_MASK 12463 11U, // PseudoVWADD_VV_M2_TU 12464 11U, // PseudoVWADD_VV_M4 12465 11U, // PseudoVWADD_VV_M4_MASK 12466 11U, // PseudoVWADD_VV_M4_TU 12467 11U, // PseudoVWADD_VV_MF2 12468 11U, // PseudoVWADD_VV_MF2_MASK 12469 11U, // PseudoVWADD_VV_MF2_TU 12470 11U, // PseudoVWADD_VV_MF4 12471 11U, // PseudoVWADD_VV_MF4_MASK 12472 11U, // PseudoVWADD_VV_MF4_TU 12473 11U, // PseudoVWADD_VV_MF8 12474 11U, // PseudoVWADD_VV_MF8_MASK 12475 11U, // PseudoVWADD_VV_MF8_TU 12476 11U, // PseudoVWADD_VX_M1 12477 11U, // PseudoVWADD_VX_M1_MASK 12478 11U, // PseudoVWADD_VX_M1_TU 12479 11U, // PseudoVWADD_VX_M2 12480 11U, // PseudoVWADD_VX_M2_MASK 12481 11U, // PseudoVWADD_VX_M2_TU 12482 11U, // PseudoVWADD_VX_M4 12483 11U, // PseudoVWADD_VX_M4_MASK 12484 11U, // PseudoVWADD_VX_M4_TU 12485 11U, // PseudoVWADD_VX_MF2 12486 11U, // PseudoVWADD_VX_MF2_MASK 12487 11U, // PseudoVWADD_VX_MF2_TU 12488 11U, // PseudoVWADD_VX_MF4 12489 11U, // PseudoVWADD_VX_MF4_MASK 12490 11U, // PseudoVWADD_VX_MF4_TU 12491 11U, // PseudoVWADD_VX_MF8 12492 11U, // PseudoVWADD_VX_MF8_MASK 12493 11U, // PseudoVWADD_VX_MF8_TU 12494 11U, // PseudoVWADD_WV_M1 12495 11U, // PseudoVWADD_WV_M1_MASK 12496 11U, // PseudoVWADD_WV_M1_MASK_TIED 12497 11U, // PseudoVWADD_WV_M1_TIED 12498 11U, // PseudoVWADD_WV_M1_TU 12499 11U, // PseudoVWADD_WV_M2 12500 11U, // PseudoVWADD_WV_M2_MASK 12501 11U, // PseudoVWADD_WV_M2_MASK_TIED 12502 11U, // PseudoVWADD_WV_M2_TIED 12503 11U, // PseudoVWADD_WV_M2_TU 12504 11U, // PseudoVWADD_WV_M4 12505 11U, // PseudoVWADD_WV_M4_MASK 12506 11U, // PseudoVWADD_WV_M4_MASK_TIED 12507 11U, // PseudoVWADD_WV_M4_TIED 12508 11U, // PseudoVWADD_WV_M4_TU 12509 11U, // PseudoVWADD_WV_MF2 12510 11U, // PseudoVWADD_WV_MF2_MASK 12511 11U, // PseudoVWADD_WV_MF2_MASK_TIED 12512 11U, // PseudoVWADD_WV_MF2_TIED 12513 11U, // PseudoVWADD_WV_MF2_TU 12514 11U, // PseudoVWADD_WV_MF4 12515 11U, // PseudoVWADD_WV_MF4_MASK 12516 11U, // PseudoVWADD_WV_MF4_MASK_TIED 12517 11U, // PseudoVWADD_WV_MF4_TIED 12518 11U, // PseudoVWADD_WV_MF4_TU 12519 11U, // PseudoVWADD_WV_MF8 12520 11U, // PseudoVWADD_WV_MF8_MASK 12521 11U, // PseudoVWADD_WV_MF8_MASK_TIED 12522 11U, // PseudoVWADD_WV_MF8_TIED 12523 11U, // PseudoVWADD_WV_MF8_TU 12524 11U, // PseudoVWADD_WX_M1 12525 11U, // PseudoVWADD_WX_M1_MASK 12526 11U, // PseudoVWADD_WX_M1_TU 12527 11U, // PseudoVWADD_WX_M2 12528 11U, // PseudoVWADD_WX_M2_MASK 12529 11U, // PseudoVWADD_WX_M2_TU 12530 11U, // PseudoVWADD_WX_M4 12531 11U, // PseudoVWADD_WX_M4_MASK 12532 11U, // PseudoVWADD_WX_M4_TU 12533 11U, // PseudoVWADD_WX_MF2 12534 11U, // PseudoVWADD_WX_MF2_MASK 12535 11U, // PseudoVWADD_WX_MF2_TU 12536 11U, // PseudoVWADD_WX_MF4 12537 11U, // PseudoVWADD_WX_MF4_MASK 12538 11U, // PseudoVWADD_WX_MF4_TU 12539 11U, // PseudoVWADD_WX_MF8 12540 11U, // PseudoVWADD_WX_MF8_MASK 12541 11U, // PseudoVWADD_WX_MF8_TU 12542 11U, // PseudoVWMACCSU_VV_M1 12543 11U, // PseudoVWMACCSU_VV_M1_MASK 12544 11U, // PseudoVWMACCSU_VV_M2 12545 11U, // PseudoVWMACCSU_VV_M2_MASK 12546 11U, // PseudoVWMACCSU_VV_M4 12547 11U, // PseudoVWMACCSU_VV_M4_MASK 12548 11U, // PseudoVWMACCSU_VV_MF2 12549 11U, // PseudoVWMACCSU_VV_MF2_MASK 12550 11U, // PseudoVWMACCSU_VV_MF4 12551 11U, // PseudoVWMACCSU_VV_MF4_MASK 12552 11U, // PseudoVWMACCSU_VV_MF8 12553 11U, // PseudoVWMACCSU_VV_MF8_MASK 12554 11U, // PseudoVWMACCSU_VX_M1 12555 11U, // PseudoVWMACCSU_VX_M1_MASK 12556 11U, // PseudoVWMACCSU_VX_M2 12557 11U, // PseudoVWMACCSU_VX_M2_MASK 12558 11U, // PseudoVWMACCSU_VX_M4 12559 11U, // PseudoVWMACCSU_VX_M4_MASK 12560 11U, // PseudoVWMACCSU_VX_MF2 12561 11U, // PseudoVWMACCSU_VX_MF2_MASK 12562 11U, // PseudoVWMACCSU_VX_MF4 12563 11U, // PseudoVWMACCSU_VX_MF4_MASK 12564 11U, // PseudoVWMACCSU_VX_MF8 12565 11U, // PseudoVWMACCSU_VX_MF8_MASK 12566 11U, // PseudoVWMACCUS_VX_M1 12567 11U, // PseudoVWMACCUS_VX_M1_MASK 12568 11U, // PseudoVWMACCUS_VX_M2 12569 11U, // PseudoVWMACCUS_VX_M2_MASK 12570 11U, // PseudoVWMACCUS_VX_M4 12571 11U, // PseudoVWMACCUS_VX_M4_MASK 12572 11U, // PseudoVWMACCUS_VX_MF2 12573 11U, // PseudoVWMACCUS_VX_MF2_MASK 12574 11U, // PseudoVWMACCUS_VX_MF4 12575 11U, // PseudoVWMACCUS_VX_MF4_MASK 12576 11U, // PseudoVWMACCUS_VX_MF8 12577 11U, // PseudoVWMACCUS_VX_MF8_MASK 12578 11U, // PseudoVWMACCU_VV_M1 12579 11U, // PseudoVWMACCU_VV_M1_MASK 12580 11U, // PseudoVWMACCU_VV_M2 12581 11U, // PseudoVWMACCU_VV_M2_MASK 12582 11U, // PseudoVWMACCU_VV_M4 12583 11U, // PseudoVWMACCU_VV_M4_MASK 12584 11U, // PseudoVWMACCU_VV_MF2 12585 11U, // PseudoVWMACCU_VV_MF2_MASK 12586 11U, // PseudoVWMACCU_VV_MF4 12587 11U, // PseudoVWMACCU_VV_MF4_MASK 12588 11U, // PseudoVWMACCU_VV_MF8 12589 11U, // PseudoVWMACCU_VV_MF8_MASK 12590 11U, // PseudoVWMACCU_VX_M1 12591 11U, // PseudoVWMACCU_VX_M1_MASK 12592 11U, // PseudoVWMACCU_VX_M2 12593 11U, // PseudoVWMACCU_VX_M2_MASK 12594 11U, // PseudoVWMACCU_VX_M4 12595 11U, // PseudoVWMACCU_VX_M4_MASK 12596 11U, // PseudoVWMACCU_VX_MF2 12597 11U, // PseudoVWMACCU_VX_MF2_MASK 12598 11U, // PseudoVWMACCU_VX_MF4 12599 11U, // PseudoVWMACCU_VX_MF4_MASK 12600 11U, // PseudoVWMACCU_VX_MF8 12601 11U, // PseudoVWMACCU_VX_MF8_MASK 12602 11U, // PseudoVWMACC_VV_M1 12603 11U, // PseudoVWMACC_VV_M1_MASK 12604 11U, // PseudoVWMACC_VV_M2 12605 11U, // PseudoVWMACC_VV_M2_MASK 12606 11U, // PseudoVWMACC_VV_M4 12607 11U, // PseudoVWMACC_VV_M4_MASK 12608 11U, // PseudoVWMACC_VV_MF2 12609 11U, // PseudoVWMACC_VV_MF2_MASK 12610 11U, // PseudoVWMACC_VV_MF4 12611 11U, // PseudoVWMACC_VV_MF4_MASK 12612 11U, // PseudoVWMACC_VV_MF8 12613 11U, // PseudoVWMACC_VV_MF8_MASK 12614 11U, // PseudoVWMACC_VX_M1 12615 11U, // PseudoVWMACC_VX_M1_MASK 12616 11U, // PseudoVWMACC_VX_M2 12617 11U, // PseudoVWMACC_VX_M2_MASK 12618 11U, // PseudoVWMACC_VX_M4 12619 11U, // PseudoVWMACC_VX_M4_MASK 12620 11U, // PseudoVWMACC_VX_MF2 12621 11U, // PseudoVWMACC_VX_MF2_MASK 12622 11U, // PseudoVWMACC_VX_MF4 12623 11U, // PseudoVWMACC_VX_MF4_MASK 12624 11U, // PseudoVWMACC_VX_MF8 12625 11U, // PseudoVWMACC_VX_MF8_MASK 12626 11U, // PseudoVWMULSU_VV_M1 12627 11U, // PseudoVWMULSU_VV_M1_MASK 12628 11U, // PseudoVWMULSU_VV_M1_TU 12629 11U, // PseudoVWMULSU_VV_M2 12630 11U, // PseudoVWMULSU_VV_M2_MASK 12631 11U, // PseudoVWMULSU_VV_M2_TU 12632 11U, // PseudoVWMULSU_VV_M4 12633 11U, // PseudoVWMULSU_VV_M4_MASK 12634 11U, // PseudoVWMULSU_VV_M4_TU 12635 11U, // PseudoVWMULSU_VV_MF2 12636 11U, // PseudoVWMULSU_VV_MF2_MASK 12637 11U, // PseudoVWMULSU_VV_MF2_TU 12638 11U, // PseudoVWMULSU_VV_MF4 12639 11U, // PseudoVWMULSU_VV_MF4_MASK 12640 11U, // PseudoVWMULSU_VV_MF4_TU 12641 11U, // PseudoVWMULSU_VV_MF8 12642 11U, // PseudoVWMULSU_VV_MF8_MASK 12643 11U, // PseudoVWMULSU_VV_MF8_TU 12644 11U, // PseudoVWMULSU_VX_M1 12645 11U, // PseudoVWMULSU_VX_M1_MASK 12646 11U, // PseudoVWMULSU_VX_M1_TU 12647 11U, // PseudoVWMULSU_VX_M2 12648 11U, // PseudoVWMULSU_VX_M2_MASK 12649 11U, // PseudoVWMULSU_VX_M2_TU 12650 11U, // PseudoVWMULSU_VX_M4 12651 11U, // PseudoVWMULSU_VX_M4_MASK 12652 11U, // PseudoVWMULSU_VX_M4_TU 12653 11U, // PseudoVWMULSU_VX_MF2 12654 11U, // PseudoVWMULSU_VX_MF2_MASK 12655 11U, // PseudoVWMULSU_VX_MF2_TU 12656 11U, // PseudoVWMULSU_VX_MF4 12657 11U, // PseudoVWMULSU_VX_MF4_MASK 12658 11U, // PseudoVWMULSU_VX_MF4_TU 12659 11U, // PseudoVWMULSU_VX_MF8 12660 11U, // PseudoVWMULSU_VX_MF8_MASK 12661 11U, // PseudoVWMULSU_VX_MF8_TU 12662 11U, // PseudoVWMULU_VV_M1 12663 11U, // PseudoVWMULU_VV_M1_MASK 12664 11U, // PseudoVWMULU_VV_M1_TU 12665 11U, // PseudoVWMULU_VV_M2 12666 11U, // PseudoVWMULU_VV_M2_MASK 12667 11U, // PseudoVWMULU_VV_M2_TU 12668 11U, // PseudoVWMULU_VV_M4 12669 11U, // PseudoVWMULU_VV_M4_MASK 12670 11U, // PseudoVWMULU_VV_M4_TU 12671 11U, // PseudoVWMULU_VV_MF2 12672 11U, // PseudoVWMULU_VV_MF2_MASK 12673 11U, // PseudoVWMULU_VV_MF2_TU 12674 11U, // PseudoVWMULU_VV_MF4 12675 11U, // PseudoVWMULU_VV_MF4_MASK 12676 11U, // PseudoVWMULU_VV_MF4_TU 12677 11U, // PseudoVWMULU_VV_MF8 12678 11U, // PseudoVWMULU_VV_MF8_MASK 12679 11U, // PseudoVWMULU_VV_MF8_TU 12680 11U, // PseudoVWMULU_VX_M1 12681 11U, // PseudoVWMULU_VX_M1_MASK 12682 11U, // PseudoVWMULU_VX_M1_TU 12683 11U, // PseudoVWMULU_VX_M2 12684 11U, // PseudoVWMULU_VX_M2_MASK 12685 11U, // PseudoVWMULU_VX_M2_TU 12686 11U, // PseudoVWMULU_VX_M4 12687 11U, // PseudoVWMULU_VX_M4_MASK 12688 11U, // PseudoVWMULU_VX_M4_TU 12689 11U, // PseudoVWMULU_VX_MF2 12690 11U, // PseudoVWMULU_VX_MF2_MASK 12691 11U, // PseudoVWMULU_VX_MF2_TU 12692 11U, // PseudoVWMULU_VX_MF4 12693 11U, // PseudoVWMULU_VX_MF4_MASK 12694 11U, // PseudoVWMULU_VX_MF4_TU 12695 11U, // PseudoVWMULU_VX_MF8 12696 11U, // PseudoVWMULU_VX_MF8_MASK 12697 11U, // PseudoVWMULU_VX_MF8_TU 12698 11U, // PseudoVWMUL_VV_M1 12699 11U, // PseudoVWMUL_VV_M1_MASK 12700 11U, // PseudoVWMUL_VV_M1_TU 12701 11U, // PseudoVWMUL_VV_M2 12702 11U, // PseudoVWMUL_VV_M2_MASK 12703 11U, // PseudoVWMUL_VV_M2_TU 12704 11U, // PseudoVWMUL_VV_M4 12705 11U, // PseudoVWMUL_VV_M4_MASK 12706 11U, // PseudoVWMUL_VV_M4_TU 12707 11U, // PseudoVWMUL_VV_MF2 12708 11U, // PseudoVWMUL_VV_MF2_MASK 12709 11U, // PseudoVWMUL_VV_MF2_TU 12710 11U, // PseudoVWMUL_VV_MF4 12711 11U, // PseudoVWMUL_VV_MF4_MASK 12712 11U, // PseudoVWMUL_VV_MF4_TU 12713 11U, // PseudoVWMUL_VV_MF8 12714 11U, // PseudoVWMUL_VV_MF8_MASK 12715 11U, // PseudoVWMUL_VV_MF8_TU 12716 11U, // PseudoVWMUL_VX_M1 12717 11U, // PseudoVWMUL_VX_M1_MASK 12718 11U, // PseudoVWMUL_VX_M1_TU 12719 11U, // PseudoVWMUL_VX_M2 12720 11U, // PseudoVWMUL_VX_M2_MASK 12721 11U, // PseudoVWMUL_VX_M2_TU 12722 11U, // PseudoVWMUL_VX_M4 12723 11U, // PseudoVWMUL_VX_M4_MASK 12724 11U, // PseudoVWMUL_VX_M4_TU 12725 11U, // PseudoVWMUL_VX_MF2 12726 11U, // PseudoVWMUL_VX_MF2_MASK 12727 11U, // PseudoVWMUL_VX_MF2_TU 12728 11U, // PseudoVWMUL_VX_MF4 12729 11U, // PseudoVWMUL_VX_MF4_MASK 12730 11U, // PseudoVWMUL_VX_MF4_TU 12731 11U, // PseudoVWMUL_VX_MF8 12732 11U, // PseudoVWMUL_VX_MF8_MASK 12733 11U, // PseudoVWMUL_VX_MF8_TU 12734 11U, // PseudoVWREDSUMU_VS_M1 12735 11U, // PseudoVWREDSUMU_VS_M1_MASK 12736 11U, // PseudoVWREDSUMU_VS_M2 12737 11U, // PseudoVWREDSUMU_VS_M2_MASK 12738 11U, // PseudoVWREDSUMU_VS_M4 12739 11U, // PseudoVWREDSUMU_VS_M4_MASK 12740 11U, // PseudoVWREDSUMU_VS_M8 12741 11U, // PseudoVWREDSUMU_VS_M8_MASK 12742 11U, // PseudoVWREDSUMU_VS_MF2 12743 11U, // PseudoVWREDSUMU_VS_MF2_MASK 12744 11U, // PseudoVWREDSUMU_VS_MF4 12745 11U, // PseudoVWREDSUMU_VS_MF4_MASK 12746 11U, // PseudoVWREDSUMU_VS_MF8 12747 11U, // PseudoVWREDSUMU_VS_MF8_MASK 12748 11U, // PseudoVWREDSUM_VS_M1 12749 11U, // PseudoVWREDSUM_VS_M1_MASK 12750 11U, // PseudoVWREDSUM_VS_M2 12751 11U, // PseudoVWREDSUM_VS_M2_MASK 12752 11U, // PseudoVWREDSUM_VS_M4 12753 11U, // PseudoVWREDSUM_VS_M4_MASK 12754 11U, // PseudoVWREDSUM_VS_M8 12755 11U, // PseudoVWREDSUM_VS_M8_MASK 12756 11U, // PseudoVWREDSUM_VS_MF2 12757 11U, // PseudoVWREDSUM_VS_MF2_MASK 12758 11U, // PseudoVWREDSUM_VS_MF4 12759 11U, // PseudoVWREDSUM_VS_MF4_MASK 12760 11U, // PseudoVWREDSUM_VS_MF8 12761 11U, // PseudoVWREDSUM_VS_MF8_MASK 12762 11U, // PseudoVWSUBU_VV_M1 12763 11U, // PseudoVWSUBU_VV_M1_MASK 12764 11U, // PseudoVWSUBU_VV_M1_TU 12765 11U, // PseudoVWSUBU_VV_M2 12766 11U, // PseudoVWSUBU_VV_M2_MASK 12767 11U, // PseudoVWSUBU_VV_M2_TU 12768 11U, // PseudoVWSUBU_VV_M4 12769 11U, // PseudoVWSUBU_VV_M4_MASK 12770 11U, // PseudoVWSUBU_VV_M4_TU 12771 11U, // PseudoVWSUBU_VV_MF2 12772 11U, // PseudoVWSUBU_VV_MF2_MASK 12773 11U, // PseudoVWSUBU_VV_MF2_TU 12774 11U, // PseudoVWSUBU_VV_MF4 12775 11U, // PseudoVWSUBU_VV_MF4_MASK 12776 11U, // PseudoVWSUBU_VV_MF4_TU 12777 11U, // PseudoVWSUBU_VV_MF8 12778 11U, // PseudoVWSUBU_VV_MF8_MASK 12779 11U, // PseudoVWSUBU_VV_MF8_TU 12780 11U, // PseudoVWSUBU_VX_M1 12781 11U, // PseudoVWSUBU_VX_M1_MASK 12782 11U, // PseudoVWSUBU_VX_M1_TU 12783 11U, // PseudoVWSUBU_VX_M2 12784 11U, // PseudoVWSUBU_VX_M2_MASK 12785 11U, // PseudoVWSUBU_VX_M2_TU 12786 11U, // PseudoVWSUBU_VX_M4 12787 11U, // PseudoVWSUBU_VX_M4_MASK 12788 11U, // PseudoVWSUBU_VX_M4_TU 12789 11U, // PseudoVWSUBU_VX_MF2 12790 11U, // PseudoVWSUBU_VX_MF2_MASK 12791 11U, // PseudoVWSUBU_VX_MF2_TU 12792 11U, // PseudoVWSUBU_VX_MF4 12793 11U, // PseudoVWSUBU_VX_MF4_MASK 12794 11U, // PseudoVWSUBU_VX_MF4_TU 12795 11U, // PseudoVWSUBU_VX_MF8 12796 11U, // PseudoVWSUBU_VX_MF8_MASK 12797 11U, // PseudoVWSUBU_VX_MF8_TU 12798 11U, // PseudoVWSUBU_WV_M1 12799 11U, // PseudoVWSUBU_WV_M1_MASK 12800 11U, // PseudoVWSUBU_WV_M1_MASK_TIED 12801 11U, // PseudoVWSUBU_WV_M1_TIED 12802 11U, // PseudoVWSUBU_WV_M1_TU 12803 11U, // PseudoVWSUBU_WV_M2 12804 11U, // PseudoVWSUBU_WV_M2_MASK 12805 11U, // PseudoVWSUBU_WV_M2_MASK_TIED 12806 11U, // PseudoVWSUBU_WV_M2_TIED 12807 11U, // PseudoVWSUBU_WV_M2_TU 12808 11U, // PseudoVWSUBU_WV_M4 12809 11U, // PseudoVWSUBU_WV_M4_MASK 12810 11U, // PseudoVWSUBU_WV_M4_MASK_TIED 12811 11U, // PseudoVWSUBU_WV_M4_TIED 12812 11U, // PseudoVWSUBU_WV_M4_TU 12813 11U, // PseudoVWSUBU_WV_MF2 12814 11U, // PseudoVWSUBU_WV_MF2_MASK 12815 11U, // PseudoVWSUBU_WV_MF2_MASK_TIED 12816 11U, // PseudoVWSUBU_WV_MF2_TIED 12817 11U, // PseudoVWSUBU_WV_MF2_TU 12818 11U, // PseudoVWSUBU_WV_MF4 12819 11U, // PseudoVWSUBU_WV_MF4_MASK 12820 11U, // PseudoVWSUBU_WV_MF4_MASK_TIED 12821 11U, // PseudoVWSUBU_WV_MF4_TIED 12822 11U, // PseudoVWSUBU_WV_MF4_TU 12823 11U, // PseudoVWSUBU_WV_MF8 12824 11U, // PseudoVWSUBU_WV_MF8_MASK 12825 11U, // PseudoVWSUBU_WV_MF8_MASK_TIED 12826 11U, // PseudoVWSUBU_WV_MF8_TIED 12827 11U, // PseudoVWSUBU_WV_MF8_TU 12828 11U, // PseudoVWSUBU_WX_M1 12829 11U, // PseudoVWSUBU_WX_M1_MASK 12830 11U, // PseudoVWSUBU_WX_M1_TU 12831 11U, // PseudoVWSUBU_WX_M2 12832 11U, // PseudoVWSUBU_WX_M2_MASK 12833 11U, // PseudoVWSUBU_WX_M2_TU 12834 11U, // PseudoVWSUBU_WX_M4 12835 11U, // PseudoVWSUBU_WX_M4_MASK 12836 11U, // PseudoVWSUBU_WX_M4_TU 12837 11U, // PseudoVWSUBU_WX_MF2 12838 11U, // PseudoVWSUBU_WX_MF2_MASK 12839 11U, // PseudoVWSUBU_WX_MF2_TU 12840 11U, // PseudoVWSUBU_WX_MF4 12841 11U, // PseudoVWSUBU_WX_MF4_MASK 12842 11U, // PseudoVWSUBU_WX_MF4_TU 12843 11U, // PseudoVWSUBU_WX_MF8 12844 11U, // PseudoVWSUBU_WX_MF8_MASK 12845 11U, // PseudoVWSUBU_WX_MF8_TU 12846 11U, // PseudoVWSUB_VV_M1 12847 11U, // PseudoVWSUB_VV_M1_MASK 12848 11U, // PseudoVWSUB_VV_M1_TU 12849 11U, // PseudoVWSUB_VV_M2 12850 11U, // PseudoVWSUB_VV_M2_MASK 12851 11U, // PseudoVWSUB_VV_M2_TU 12852 11U, // PseudoVWSUB_VV_M4 12853 11U, // PseudoVWSUB_VV_M4_MASK 12854 11U, // PseudoVWSUB_VV_M4_TU 12855 11U, // PseudoVWSUB_VV_MF2 12856 11U, // PseudoVWSUB_VV_MF2_MASK 12857 11U, // PseudoVWSUB_VV_MF2_TU 12858 11U, // PseudoVWSUB_VV_MF4 12859 11U, // PseudoVWSUB_VV_MF4_MASK 12860 11U, // PseudoVWSUB_VV_MF4_TU 12861 11U, // PseudoVWSUB_VV_MF8 12862 11U, // PseudoVWSUB_VV_MF8_MASK 12863 11U, // PseudoVWSUB_VV_MF8_TU 12864 11U, // PseudoVWSUB_VX_M1 12865 11U, // PseudoVWSUB_VX_M1_MASK 12866 11U, // PseudoVWSUB_VX_M1_TU 12867 11U, // PseudoVWSUB_VX_M2 12868 11U, // PseudoVWSUB_VX_M2_MASK 12869 11U, // PseudoVWSUB_VX_M2_TU 12870 11U, // PseudoVWSUB_VX_M4 12871 11U, // PseudoVWSUB_VX_M4_MASK 12872 11U, // PseudoVWSUB_VX_M4_TU 12873 11U, // PseudoVWSUB_VX_MF2 12874 11U, // PseudoVWSUB_VX_MF2_MASK 12875 11U, // PseudoVWSUB_VX_MF2_TU 12876 11U, // PseudoVWSUB_VX_MF4 12877 11U, // PseudoVWSUB_VX_MF4_MASK 12878 11U, // PseudoVWSUB_VX_MF4_TU 12879 11U, // PseudoVWSUB_VX_MF8 12880 11U, // PseudoVWSUB_VX_MF8_MASK 12881 11U, // PseudoVWSUB_VX_MF8_TU 12882 11U, // PseudoVWSUB_WV_M1 12883 11U, // PseudoVWSUB_WV_M1_MASK 12884 11U, // PseudoVWSUB_WV_M1_MASK_TIED 12885 11U, // PseudoVWSUB_WV_M1_TIED 12886 11U, // PseudoVWSUB_WV_M1_TU 12887 11U, // PseudoVWSUB_WV_M2 12888 11U, // PseudoVWSUB_WV_M2_MASK 12889 11U, // PseudoVWSUB_WV_M2_MASK_TIED 12890 11U, // PseudoVWSUB_WV_M2_TIED 12891 11U, // PseudoVWSUB_WV_M2_TU 12892 11U, // PseudoVWSUB_WV_M4 12893 11U, // PseudoVWSUB_WV_M4_MASK 12894 11U, // PseudoVWSUB_WV_M4_MASK_TIED 12895 11U, // PseudoVWSUB_WV_M4_TIED 12896 11U, // PseudoVWSUB_WV_M4_TU 12897 11U, // PseudoVWSUB_WV_MF2 12898 11U, // PseudoVWSUB_WV_MF2_MASK 12899 11U, // PseudoVWSUB_WV_MF2_MASK_TIED 12900 11U, // PseudoVWSUB_WV_MF2_TIED 12901 11U, // PseudoVWSUB_WV_MF2_TU 12902 11U, // PseudoVWSUB_WV_MF4 12903 11U, // PseudoVWSUB_WV_MF4_MASK 12904 11U, // PseudoVWSUB_WV_MF4_MASK_TIED 12905 11U, // PseudoVWSUB_WV_MF4_TIED 12906 11U, // PseudoVWSUB_WV_MF4_TU 12907 11U, // PseudoVWSUB_WV_MF8 12908 11U, // PseudoVWSUB_WV_MF8_MASK 12909 11U, // PseudoVWSUB_WV_MF8_MASK_TIED 12910 11U, // PseudoVWSUB_WV_MF8_TIED 12911 11U, // PseudoVWSUB_WV_MF8_TU 12912 11U, // PseudoVWSUB_WX_M1 12913 11U, // PseudoVWSUB_WX_M1_MASK 12914 11U, // PseudoVWSUB_WX_M1_TU 12915 11U, // PseudoVWSUB_WX_M2 12916 11U, // PseudoVWSUB_WX_M2_MASK 12917 11U, // PseudoVWSUB_WX_M2_TU 12918 11U, // PseudoVWSUB_WX_M4 12919 11U, // PseudoVWSUB_WX_M4_MASK 12920 11U, // PseudoVWSUB_WX_M4_TU 12921 11U, // PseudoVWSUB_WX_MF2 12922 11U, // PseudoVWSUB_WX_MF2_MASK 12923 11U, // PseudoVWSUB_WX_MF2_TU 12924 11U, // PseudoVWSUB_WX_MF4 12925 11U, // PseudoVWSUB_WX_MF4_MASK 12926 11U, // PseudoVWSUB_WX_MF4_TU 12927 11U, // PseudoVWSUB_WX_MF8 12928 11U, // PseudoVWSUB_WX_MF8_MASK 12929 11U, // PseudoVWSUB_WX_MF8_TU 12930 11U, // PseudoVXOR_VI_M1 12931 11U, // PseudoVXOR_VI_M1_MASK 12932 11U, // PseudoVXOR_VI_M1_TU 12933 11U, // PseudoVXOR_VI_M2 12934 11U, // PseudoVXOR_VI_M2_MASK 12935 11U, // PseudoVXOR_VI_M2_TU 12936 11U, // PseudoVXOR_VI_M4 12937 11U, // PseudoVXOR_VI_M4_MASK 12938 11U, // PseudoVXOR_VI_M4_TU 12939 11U, // PseudoVXOR_VI_M8 12940 11U, // PseudoVXOR_VI_M8_MASK 12941 11U, // PseudoVXOR_VI_M8_TU 12942 11U, // PseudoVXOR_VI_MF2 12943 11U, // PseudoVXOR_VI_MF2_MASK 12944 11U, // PseudoVXOR_VI_MF2_TU 12945 11U, // PseudoVXOR_VI_MF4 12946 11U, // PseudoVXOR_VI_MF4_MASK 12947 11U, // PseudoVXOR_VI_MF4_TU 12948 11U, // PseudoVXOR_VI_MF8 12949 11U, // PseudoVXOR_VI_MF8_MASK 12950 11U, // PseudoVXOR_VI_MF8_TU 12951 11U, // PseudoVXOR_VV_M1 12952 11U, // PseudoVXOR_VV_M1_MASK 12953 11U, // PseudoVXOR_VV_M1_TU 12954 11U, // PseudoVXOR_VV_M2 12955 11U, // PseudoVXOR_VV_M2_MASK 12956 11U, // PseudoVXOR_VV_M2_TU 12957 11U, // PseudoVXOR_VV_M4 12958 11U, // PseudoVXOR_VV_M4_MASK 12959 11U, // PseudoVXOR_VV_M4_TU 12960 11U, // PseudoVXOR_VV_M8 12961 11U, // PseudoVXOR_VV_M8_MASK 12962 11U, // PseudoVXOR_VV_M8_TU 12963 11U, // PseudoVXOR_VV_MF2 12964 11U, // PseudoVXOR_VV_MF2_MASK 12965 11U, // PseudoVXOR_VV_MF2_TU 12966 11U, // PseudoVXOR_VV_MF4 12967 11U, // PseudoVXOR_VV_MF4_MASK 12968 11U, // PseudoVXOR_VV_MF4_TU 12969 11U, // PseudoVXOR_VV_MF8 12970 11U, // PseudoVXOR_VV_MF8_MASK 12971 11U, // PseudoVXOR_VV_MF8_TU 12972 11U, // PseudoVXOR_VX_M1 12973 11U, // PseudoVXOR_VX_M1_MASK 12974 11U, // PseudoVXOR_VX_M1_TU 12975 11U, // PseudoVXOR_VX_M2 12976 11U, // PseudoVXOR_VX_M2_MASK 12977 11U, // PseudoVXOR_VX_M2_TU 12978 11U, // PseudoVXOR_VX_M4 12979 11U, // PseudoVXOR_VX_M4_MASK 12980 11U, // PseudoVXOR_VX_M4_TU 12981 11U, // PseudoVXOR_VX_M8 12982 11U, // PseudoVXOR_VX_M8_MASK 12983 11U, // PseudoVXOR_VX_M8_TU 12984 11U, // PseudoVXOR_VX_MF2 12985 11U, // PseudoVXOR_VX_MF2_MASK 12986 11U, // PseudoVXOR_VX_MF2_TU 12987 11U, // PseudoVXOR_VX_MF4 12988 11U, // PseudoVXOR_VX_MF4_MASK 12989 11U, // PseudoVXOR_VX_MF4_TU 12990 11U, // PseudoVXOR_VX_MF8 12991 11U, // PseudoVXOR_VX_MF8_MASK 12992 11U, // PseudoVXOR_VX_MF8_TU 12993 11U, // PseudoVZEXT_VF2_M1 12994 11U, // PseudoVZEXT_VF2_M1_MASK 12995 11U, // PseudoVZEXT_VF2_M1_TU 12996 11U, // PseudoVZEXT_VF2_M2 12997 11U, // PseudoVZEXT_VF2_M2_MASK 12998 11U, // PseudoVZEXT_VF2_M2_TU 12999 11U, // PseudoVZEXT_VF2_M4 13000 11U, // PseudoVZEXT_VF2_M4_MASK 13001 11U, // PseudoVZEXT_VF2_M4_TU 13002 11U, // PseudoVZEXT_VF2_M8 13003 11U, // PseudoVZEXT_VF2_M8_MASK 13004 11U, // PseudoVZEXT_VF2_M8_TU 13005 11U, // PseudoVZEXT_VF2_MF2 13006 11U, // PseudoVZEXT_VF2_MF2_MASK 13007 11U, // PseudoVZEXT_VF2_MF2_TU 13008 11U, // PseudoVZEXT_VF2_MF4 13009 11U, // PseudoVZEXT_VF2_MF4_MASK 13010 11U, // PseudoVZEXT_VF2_MF4_TU 13011 11U, // PseudoVZEXT_VF4_M1 13012 11U, // PseudoVZEXT_VF4_M1_MASK 13013 11U, // PseudoVZEXT_VF4_M1_TU 13014 11U, // PseudoVZEXT_VF4_M2 13015 11U, // PseudoVZEXT_VF4_M2_MASK 13016 11U, // PseudoVZEXT_VF4_M2_TU 13017 11U, // PseudoVZEXT_VF4_M4 13018 11U, // PseudoVZEXT_VF4_M4_MASK 13019 11U, // PseudoVZEXT_VF4_M4_TU 13020 11U, // PseudoVZEXT_VF4_M8 13021 11U, // PseudoVZEXT_VF4_M8_MASK 13022 11U, // PseudoVZEXT_VF4_M8_TU 13023 11U, // PseudoVZEXT_VF4_MF2 13024 11U, // PseudoVZEXT_VF4_MF2_MASK 13025 11U, // PseudoVZEXT_VF4_MF2_TU 13026 11U, // PseudoVZEXT_VF8_M1 13027 11U, // PseudoVZEXT_VF8_M1_MASK 13028 11U, // PseudoVZEXT_VF8_M1_TU 13029 11U, // PseudoVZEXT_VF8_M2 13030 11U, // PseudoVZEXT_VF8_M2_MASK 13031 11U, // PseudoVZEXT_VF8_M2_TU 13032 11U, // PseudoVZEXT_VF8_M4 13033 11U, // PseudoVZEXT_VF8_M4_MASK 13034 11U, // PseudoVZEXT_VF8_M4_TU 13035 11U, // PseudoVZEXT_VF8_M8 13036 11U, // PseudoVZEXT_VF8_M8_MASK 13037 11U, // PseudoVZEXT_VF8_M8_TU 13038 8406433U, // PseudoZEXT_H 13039 8415311U, // PseudoZEXT_W 13040 11U, // ReadCycleWide 13041 11U, // ReadFFLAGS 13042 11U, // ReadFRM 13043 11U, // Select_FPR16_Using_CC_GPR 13044 11U, // Select_FPR32_Using_CC_GPR 13045 11U, // Select_FPR64_Using_CC_GPR 13046 11U, // Select_GPR_Using_CC_GPR 13047 11U, // SplitF64Pseudo 13048 11U, // SwapFRMImm 13049 11U, // WriteFFLAGS 13050 11U, // WriteFRM 13051 11U, // WriteFRMImm 13052 268452580U, // ADD 13053 268453491U, // ADDI 13054 268462282U, // ADDIW 13055 268462267U, // ADDW 13056 268462396U, // ADD_UW 13057 18136U, // AES32DSI 13058 18095U, // AES32DSMI 13059 18146U, // AES32ESI 13060 18106U, // AES32ESMI 13061 268455884U, // AES64DS 13062 268454916U, // AES64DSM 13063 268455893U, // AES64ES 13064 268454926U, // AES64ESM 13065 8407944U, // AES64IM 13066 268453462U, // AES64KS1I 13067 268451973U, // AES64KS2 13068 101728710U, // AMOADD_D 13069 101731687U, // AMOADD_D_AQ 13070 101730808U, // AMOADD_D_AQ_RL 13071 101730532U, // AMOADD_D_RL 13072 101738379U, // AMOADD_W 13073 101731824U, // AMOADD_W_AQ 13074 101730967U, // AMOADD_W_AQ_RL 13075 101730669U, // AMOADD_W_RL 13076 101728720U, // AMOAND_D 13077 101731700U, // AMOAND_D_AQ 13078 101730823U, // AMOAND_D_AQ_RL 13079 101730545U, // AMOAND_D_RL 13080 101738389U, // AMOAND_W 13081 101731837U, // AMOAND_W_AQ 13082 101730982U, // AMOAND_W_AQ_RL 13083 101730682U, // AMOAND_W_RL 13084 101728914U, // AMOMAXU_D 13085 101731788U, // AMOMAXU_D_AQ 13086 101730925U, // AMOMAXU_D_AQ_RL 13087 101730633U, // AMOMAXU_D_RL 13088 101738609U, // AMOMAXU_W 13089 101731925U, // AMOMAXU_W_AQ 13090 101731084U, // AMOMAXU_W_AQ_RL 13091 101730770U, // AMOMAXU_W_RL 13092 101728974U, // AMOMAX_D 13093 101731802U, // AMOMAX_D_AQ 13094 101730941U, // AMOMAX_D_AQ_RL 13095 101730647U, // AMOMAX_D_RL 13096 101738657U, // AMOMAX_W 13097 101731939U, // AMOMAX_W_AQ 13098 101731100U, // AMOMAX_W_AQ_RL 13099 101730784U, // AMOMAX_W_RL 13100 101728892U, // AMOMINU_D 13101 101731774U, // AMOMINU_D_AQ 13102 101730909U, // AMOMINU_D_AQ_RL 13103 101730619U, // AMOMINU_D_RL 13104 101738583U, // AMOMINU_W 13105 101731911U, // AMOMINU_W_AQ 13106 101731068U, // AMOMINU_W_AQ_RL 13107 101730756U, // AMOMINU_W_RL 13108 101728782U, // AMOMIN_D 13109 101731713U, // AMOMIN_D_AQ 13110 101730838U, // AMOMIN_D_AQ_RL 13111 101730558U, // AMOMIN_D_RL 13112 101738519U, // AMOMIN_W 13113 101731850U, // AMOMIN_W_AQ 13114 101730997U, // AMOMIN_W_AQ_RL 13115 101730695U, // AMOMIN_W_RL 13116 101728826U, // AMOOR_D 13117 101731749U, // AMOOR_D_AQ 13118 101730880U, // AMOOR_D_AQ_RL 13119 101730594U, // AMOOR_D_RL 13120 101738546U, // AMOOR_W 13121 101731886U, // AMOOR_W_AQ 13122 101731039U, // AMOOR_W_AQ_RL 13123 101730731U, // AMOOR_W_RL 13124 101728802U, // AMOSWAP_D 13125 101731726U, // AMOSWAP_D_AQ 13126 101730853U, // AMOSWAP_D_AQ_RL 13127 101730571U, // AMOSWAP_D_RL 13128 101738529U, // AMOSWAP_W 13129 101731863U, // AMOSWAP_W_AQ 13130 101731012U, // AMOSWAP_W_AQ_RL 13131 101730708U, // AMOSWAP_W_RL 13132 101728835U, // AMOXOR_D 13133 101731761U, // AMOXOR_D_AQ 13134 101730894U, // AMOXOR_D_AQ_RL 13135 101730606U, // AMOXOR_D_RL 13136 101738555U, // AMOXOR_W 13137 101731898U, // AMOXOR_W_AQ 13138 101731053U, // AMOXOR_W_AQ_RL 13139 101730743U, // AMOXOR_W_RL 13140 268452642U, // AND 13141 268453499U, // ANDI 13142 268455080U, // ANDN 13143 8405372U, // AUIPC 13144 268455610U, // BCLR 13145 268453573U, // BCLRI 13146 134237808U, // BEQ 13147 268456164U, // BEXT 13148 268453633U, // BEXTI 13149 134234939U, // BGE 13150 134238455U, // BGEU 13151 268460914U, // BINV 13152 268453915U, // BINVI 13153 134238426U, // BLT 13154 134238545U, // BLTU 13155 134234955U, // BNE 13156 8405225U, // BREV8 13157 268456148U, // BSET 13158 268453620U, // BSETI 13159 52370U, // CBO_CLEAN 13160 50733U, // CBO_FLUSH 13161 51369U, // CBO_INVAL 13162 52420U, // CBO_ZERO 13163 268454704U, // CLMUL 13164 268453408U, // CLMULH 13165 268455616U, // CLMULR 13166 8416493U, // CLZ 13167 8415607U, // CLZW 13168 8408328U, // CPOP 13169 8415512U, // CPOPW 13170 3162499U, // CSRRC 13171 3163753U, // CSRRCI 13172 3166181U, // CSRRS 13173 3163884U, // CSRRSI 13174 3172645U, // CSRRW 13175 3164237U, // CSRRWI 13176 8416506U, // CTZ 13177 8415613U, // CTZW 13178 9470690U, // C_ADD 13179 9471601U, // C_ADDI 13180 9473294U, // C_ADDI16SP 13181 268455091U, // C_ADDI4SPN 13182 9480392U, // C_ADDIW 13183 9471601U, // C_ADDI_HINT_IMM_ZERO 13184 9471601U, // C_ADDI_HINT_X0 13185 9471601U, // C_ADDI_NOP 13186 9480377U, // C_ADDW 13187 9470690U, // C_ADD_HINT 13188 9470752U, // C_AND 13189 9471609U, // C_ANDI 13190 4222194U, // C_BEQZ 13191 4222181U, // C_BNEZ 13192 2138U, // C_EBREAK 13193 17842969U, // C_FLD 13194 17845538U, // C_FLDSP 13195 17852659U, // C_FLW 13196 17845572U, // C_FLWSP 13197 17842989U, // C_FSD 13198 17845555U, // C_FSDSP 13199 17852722U, // C_FSW 13200 17845589U, // C_FSWSP 13201 67669U, // C_J 13202 67746U, // C_JAL 13203 151218U, // C_JALR 13204 151212U, // C_JR 13205 17842963U, // C_LD 13206 17845530U, // C_LDSP 13207 8406662U, // C_LI 13208 8406662U, // C_LI_HINT 13209 8406792U, // C_LUI 13210 8406792U, // C_LUI_HINT 13211 17852653U, // C_LW 13212 17845564U, // C_LWSP 13213 8414060U, // C_MV 13214 8414060U, // C_MV_HINT 13215 3329U, // C_NOP 13216 150785U, // C_NOP_HINT 13217 9473736U, // C_OR 13218 17842983U, // C_SD 13219 17845547U, // C_SDSP 13220 9471628U, // C_SLLI 13221 163993U, // C_SLLI64_HINT 13222 9471628U, // C_SLLI_HINT 13223 9471585U, // C_SRAI 13224 163983U, // C_SRAI64_HINT 13225 9471636U, // C_SRLI 13226 164003U, // C_SRLI64_HINT 13227 9470315U, // C_SUB 13228 9480369U, // C_SUBW 13229 17852716U, // C_SW 13230 17845581U, // C_SWSP 13231 3314U, // C_UNIMP 13232 9473753U, // C_XOR 13233 268460903U, // DIV 13234 268456285U, // DIVU 13235 268462442U, // DIVUW 13236 268462449U, // DIVW 13237 4284U, // DRET 13238 2140U, // EBREAK 13239 2250U, // ECALL 13240 2147500459U, // FADD_D 13241 2147500459U, // FADD_D_IN32X 13242 2147500459U, // FADD_D_INX 13243 2147501343U, // FADD_H 13244 2147501343U, // FADD_H_INX 13245 2147503877U, // FADD_S 13246 2147503877U, // FADD_S_INX 13247 8405591U, // FCLASS_D 13248 8405591U, // FCLASS_D_IN32X 13249 8405591U, // FCLASS_D_INX 13250 8406399U, // FCLASS_H 13251 8406399U, // FCLASS_H_INX 13252 8408943U, // FCLASS_S 13253 8408943U, // FCLASS_S_INX 13254 8406293U, // FCVT_D_H 13255 8406293U, // FCVT_D_H_INX 13256 167790698U, // FCVT_D_L 13257 167792924U, // FCVT_D_LU 13258 167792924U, // FCVT_D_LU_INX 13259 167790698U, // FCVT_D_L_INX 13260 8408827U, // FCVT_D_S 13261 8408827U, // FCVT_D_S_IN32X 13262 8408827U, // FCVT_D_S_INX 13263 8415105U, // FCVT_D_W 13264 8409443U, // FCVT_D_WU 13265 8409443U, // FCVT_D_WU_IN32X 13266 8409443U, // FCVT_D_WU_INX 13267 8415105U, // FCVT_D_W_IN32X 13268 8415105U, // FCVT_D_W_INX 13269 167789025U, // FCVT_H_D 13270 167789025U, // FCVT_H_D_INX 13271 167790708U, // FCVT_H_L 13272 167792935U, // FCVT_H_LU 13273 167792935U, // FCVT_H_LU_INX 13274 167790708U, // FCVT_H_L_INX 13275 167792433U, // FCVT_H_S 13276 167792433U, // FCVT_H_S_INX 13277 167798785U, // FCVT_H_W 13278 167793006U, // FCVT_H_WU 13279 167793006U, // FCVT_H_WU_INX 13280 167798785U, // FCVT_H_W_INX 13281 167789169U, // FCVT_LU_D 13282 167789169U, // FCVT_LU_D_INX 13283 167789993U, // FCVT_LU_H 13284 167789993U, // FCVT_LU_H_INX 13285 167792521U, // FCVT_LU_S 13286 167792521U, // FCVT_LU_S_INX 13287 167789044U, // FCVT_L_D 13288 167789044U, // FCVT_L_D_INX 13289 167789898U, // FCVT_L_H 13290 167789898U, // FCVT_L_H_INX 13291 167792452U, // FCVT_L_S 13292 167792452U, // FCVT_L_S_INX 13293 167789133U, // FCVT_S_D 13294 167789133U, // FCVT_S_D_IN32X 13295 167789133U, // FCVT_S_D_INX 13296 8406389U, // FCVT_S_H 13297 8406389U, // FCVT_S_H_INX 13298 167790718U, // FCVT_S_L 13299 167792946U, // FCVT_S_LU 13300 167792946U, // FCVT_S_LU_INX 13301 167790718U, // FCVT_S_L_INX 13302 167798853U, // FCVT_S_W 13303 167793017U, // FCVT_S_WU 13304 167793017U, // FCVT_S_WU_INX 13305 167798853U, // FCVT_S_W_INX 13306 167789191U, // FCVT_WU_D 13307 167789191U, // FCVT_WU_D_IN32X 13308 167789191U, // FCVT_WU_D_INX 13309 167790004U, // FCVT_WU_H 13310 167790004U, // FCVT_WU_H_INX 13311 167792532U, // FCVT_WU_S 13312 167792532U, // FCVT_WU_S_INX 13313 167789235U, // FCVT_W_D 13314 167789235U, // FCVT_W_D_IN32X 13315 167789235U, // FCVT_W_D_INX 13316 167790037U, // FCVT_W_H 13317 167790037U, // FCVT_W_H_INX 13318 167792551U, // FCVT_W_S 13319 167792551U, // FCVT_W_S_INX 13320 2147500701U, // FDIV_D 13321 2147500701U, // FDIV_D_IN32X 13322 2147500701U, // FDIV_D_INX 13323 2147501503U, // FDIV_H 13324 2147501503U, // FDIV_H_INX 13325 2147504031U, // FDIV_S 13326 2147504031U, // FDIV_S_INX 13327 82740U, // FENCE 13328 1592U, // FENCE_I 13329 3278U, // FENCE_TSO 13330 268452397U, // FEQ_D 13331 268452397U, // FEQ_D_IN32X 13332 268452397U, // FEQ_D_INX 13333 268453230U, // FEQ_H 13334 268453230U, // FEQ_H_INX 13335 268455784U, // FEQ_S 13336 268455784U, // FEQ_S_INX 13337 17842971U, // FLD 13338 268452314U, // FLE_D 13339 268452314U, // FLE_D_IN32X 13340 268452314U, // FLE_D_INX 13341 268453178U, // FLE_H 13342 268453178U, // FLE_H_INX 13343 268455712U, // FLE_S 13344 268455712U, // FLE_S_INX 13345 17843739U, // FLH 13346 268452449U, // FLT_D 13347 268452449U, // FLT_D_IN32X 13348 268452449U, // FLT_D_INX 13349 268453257U, // FLT_H 13350 268453257U, // FLT_H_INX 13351 268455801U, // FLT_S 13352 268455801U, // FLT_S_INX 13353 17852661U, // FLW 13354 16819U, // FMADD_D 13355 16819U, // FMADD_D_IN32X 13356 16819U, // FMADD_D_INX 13357 17703U, // FMADD_H 13358 17703U, // FMADD_H_INX 13359 20237U, // FMADD_S 13360 20237U, // FMADD_S_INX 13361 268452550U, // FMAX_D 13362 268452550U, // FMAX_D_IN32X 13363 268452550U, // FMAX_D_INX 13364 268453352U, // FMAX_H 13365 268453352U, // FMAX_H_INX 13366 268455866U, // FMAX_S 13367 268455866U, // FMAX_S_INX 13368 268452358U, // FMIN_D 13369 268452358U, // FMIN_D_IN32X 13370 268452358U, // FMIN_D_INX 13371 268453212U, // FMIN_H 13372 268453212U, // FMIN_H_INX 13373 268455766U, // FMIN_S 13374 268455766U, // FMIN_S_INX 13375 16786U, // FMSUB_D 13376 16786U, // FMSUB_D_IN32X 13377 16786U, // FMSUB_D_INX 13378 17666U, // FMSUB_H 13379 17666U, // FMSUB_H_INX 13380 20200U, // FMSUB_S 13381 20200U, // FMSUB_S_INX 13382 2147500542U, // FMUL_D 13383 2147500542U, // FMUL_D_IN32X 13384 2147500542U, // FMUL_D_INX 13385 2147501396U, // FMUL_H 13386 2147501396U, // FMUL_H_INX 13387 2147503950U, // FMUL_S 13388 2147503950U, // FMUL_S_INX 13389 8415619U, // FMV_D_X 13390 8415628U, // FMV_H_X 13391 8415655U, // FMV_W_X 13392 8405693U, // FMV_X_D 13393 8406495U, // FMV_X_H 13394 8415384U, // FMV_X_W 13395 16828U, // FNMADD_D 13396 16828U, // FNMADD_D_IN32X 13397 16828U, // FNMADD_D_INX 13398 17712U, // FNMADD_H 13399 17712U, // FNMADD_H_INX 13400 20246U, // FNMADD_S 13401 20246U, // FNMADD_S_INX 13402 16795U, // FNMSUB_D 13403 16795U, // FNMSUB_D_IN32X 13404 16795U, // FNMSUB_D_INX 13405 17675U, // FNMSUB_H 13406 17675U, // FNMSUB_H_INX 13407 20209U, // FNMSUB_S 13408 20209U, // FNMSUB_S_INX 13409 17842991U, // FSD 13410 268452376U, // FSGNJN_D 13411 268452376U, // FSGNJN_D_IN32X 13412 268452376U, // FSGNJN_D_INX 13413 268453220U, // FSGNJN_H 13414 268453220U, // FSGNJN_H_INX 13415 268455774U, // FSGNJN_S 13416 268455774U, // FSGNJN_S_INX 13417 268452568U, // FSGNJX_D 13418 268452568U, // FSGNJX_D_IN32X 13419 268452568U, // FSGNJX_D_INX 13420 268453360U, // FSGNJX_H 13421 268453360U, // FSGNJX_H_INX 13422 268455874U, // FSGNJX_S 13423 268455874U, // FSGNJX_S_INX 13424 268452331U, // FSGNJ_D 13425 268452331U, // FSGNJ_D_IN32X 13426 268452331U, // FSGNJ_D_INX 13427 268453185U, // FSGNJ_H 13428 268453185U, // FSGNJ_H_INX 13429 268455739U, // FSGNJ_S 13430 268455739U, // FSGNJ_S_INX 13431 17843752U, // FSH 13432 167789160U, // FSQRT_D 13433 167789160U, // FSQRT_D_IN32X 13434 167789160U, // FSQRT_D_INX 13435 167789968U, // FSQRT_H 13436 167789968U, // FSQRT_H_INX 13437 167792512U, // FSQRT_S 13438 167792512U, // FSQRT_S_INX 13439 2147500426U, // FSUB_D 13440 2147500426U, // FSUB_D_IN32X 13441 2147500426U, // FSUB_D_INX 13442 2147501306U, // FSUB_H 13443 2147501306U, // FSUB_H_INX 13444 2147503840U, // FSUB_S 13445 2147503840U, // FSUB_S_INX 13446 17852724U, // FSW 13447 8405261U, // HFENCE_GVMA 13448 8405287U, // HFENCE_VVMA 13449 8405274U, // HINVAL_GVMA 13450 8405300U, // HINVAL_VVMA 13451 5263621U, // HLVX_HU 13452 5263756U, // HLVX_WU 13453 5259605U, // HLV_B 13454 5263594U, // HLV_BU 13455 5259941U, // HLV_D 13456 5260743U, // HLV_H 13457 5263613U, // HLV_HU 13458 5269628U, // HLV_W 13459 5263748U, // HLV_WU 13460 5259612U, // HSV_B 13461 5259948U, // HSV_D 13462 5260750U, // HSV_H 13463 5269635U, // HSV_W 13464 27913U, // InsnB 13465 34647314U, // InsnI 13466 34647314U, // InsnI_Mem 13467 136359195U, // InsnJ 13468 2215685412U, // InsnR 13469 2215685375U, // InsnR4 13470 27949U, // InsnS 13471 270576950U, // InsnU 13472 4212900U, // JAL 13473 17845940U, // JALR 13474 17842531U, // LB 13475 17846514U, // LBU 13476 17842965U, // LD 13477 17843740U, // LH 13478 17846544U, // LHU 13479 5259828U, // LR_D 13480 5262748U, // LR_D_AQ 13481 5261877U, // LR_D_AQ_RL 13482 5261593U, // LR_D_RL 13483 5269548U, // LR_W 13484 5262885U, // LR_W_AQ 13485 5262036U, // LR_W_AQ_RL 13486 5261730U, // LR_W_RL 13487 8406794U, // LUI 13488 17852655U, // LW 13489 17846677U, // LWU 13490 268462512U, // MAX 13491 268456346U, // MAXU 13492 268455086U, // MIN 13493 268456259U, // MINU 13494 4290U, // MRET 13495 268454706U, // MUL 13496 268453410U, // MULH 13497 268456265U, // MULHSU 13498 268456206U, // MULHU 13499 268462348U, // MULW 13500 268455626U, // OR 13501 8405318U, // ORC_B 13502 268453581U, // ORI 13503 268455103U, // ORN 13504 268453988U, // PACK 13505 268453396U, // PACKH 13506 268462310U, // PACKW 13507 296513U, // PREFETCH_I 13508 298613U, // PREFETCH_R 13509 305163U, // PREFETCH_W 13510 268454774U, // REM 13511 268456253U, // REMU 13512 268462435U, // REMUW 13513 268462354U, // REMW 13514 8405226U, // REV8_RV32 13515 8405226U, // REV8_RV64 13516 268454102U, // ROL 13517 268462336U, // ROLW 13518 268455636U, // ROR 13519 268453580U, // RORI 13520 268462303U, // RORIW 13521 268462367U, // RORW 13522 17842535U, // SB 13523 101728677U, // SC_D 13524 101731678U, // SC_D_AQ 13525 101730797U, // SC_D_AQ_RL 13526 101730523U, // SC_D_RL 13527 101738363U, // SC_W 13528 101731815U, // SC_W_AQ 13529 101730956U, // SC_W_AQ_RL 13530 101730660U, // SC_W_RL 13531 17842985U, // SD 13532 8405325U, // SEXT_B 13533 8406425U, // SEXT_H 13534 3739U, // SFENCE_INVAL_IR 13535 8405237U, // SFENCE_VMA 13536 2228U, // SFENCE_W_INVAL 13537 17843753U, // SH 13538 268452585U, // SH1ADD 13539 268462393U, // SH1ADD_UW 13540 268452593U, // SH2ADD 13541 268462404U, // SH2ADD_UW 13542 268452601U, // SH3ADD 13543 268462415U, // SH3ADD_UW 13544 8405005U, // SHA256SIG0 13545 8405060U, // SHA256SIG1 13546 8405029U, // SHA256SUM0 13547 8405084U, // SHA256SUM1 13548 8404993U, // SHA512SIG0 13549 268453370U, // SHA512SIG0H 13550 268454024U, // SHA512SIG0L 13551 8405048U, // SHA512SIG1 13552 268453383U, // SHA512SIG1H 13553 268454037U, // SHA512SIG1L 13554 8405017U, // SHA512SUM0 13555 268455553U, // SHA512SUM0R 13556 8405072U, // SHA512SUM1 13557 268455566U, // SHA512SUM1R 13558 8405249U, // SINVAL_VMA 13559 268454097U, // SLL 13560 268453518U, // SLLI 13561 268462289U, // SLLIW 13562 268462426U, // SLLI_UW 13563 268462330U, // SLLW 13564 268456159U, // SLT 13565 268453627U, // SLTI 13566 268456213U, // SLTIU 13567 268456279U, // SLTU 13568 8405041U, // SM3P0 13569 8405096U, // SM3P1 13570 17153U, // SM4ED 13571 20446U, // SM4KS 13572 268452161U, // SRA 13573 268453475U, // SRAI 13574 268462273U, // SRAIW 13575 268462251U, // SRAW 13576 4296U, // SRET 13577 268454699U, // SRL 13578 268453526U, // SRLI 13579 268462296U, // SRLIW 13580 268462342U, // SRLW 13581 268452205U, // SUB 13582 268462259U, // SUBW 13583 17852718U, // SW 13584 536897163U, // THVdotVMAQASU_VV 13585 536898592U, // THVdotVMAQASU_VX 13586 536898388U, // THVdotVMAQAUS_VX 13587 536897018U, // THVdotVMAQAU_VV 13588 536898436U, // THVdotVMAQAU_VX 13589 536896393U, // THVdotVMAQA_VV 13590 536897973U, // THVdotVMAQA_VX 13591 3316U, // UNIMP 13592 8408299U, // UNZIP_RV32 13593 4302U, // URET 13594 536897077U, // VAADDU_VV 13595 536898495U, // VAADDU_VX 13596 536896667U, // VAADD_VV 13597 536898117U, // VAADD_VX 13598 1073761180U, // VADC_VIM 13599 1073761350U, // VADC_VVM 13600 1073761404U, // VADC_VXM 13601 536889152U, // VADD_VI 13602 536896730U, // VADD_VV 13603 536898147U, // VADD_VX 13604 536889161U, // VAND_VI 13605 536896760U, // VAND_VV 13606 536898166U, // VAND_VX 13607 536897032U, // VASUBU_VV 13608 536898450U, // VASUBU_VX 13609 536896425U, // VASUB_VV 13610 536898005U, // VASUB_VX 13611 268454936U, // VCOMPRESS_VM 13612 25185123U, // VCPOP_M 13613 536897226U, // VDIVU_VV 13614 536898666U, // VDIVU_VX 13615 536897256U, // VDIV_VV 13616 536898686U, // VDIV_VX 13617 536888315U, // VFADD_VF 13618 536896677U, // VFADD_VV 13619 25191185U, // VFCLASS_V 13620 25191206U, // VFCVT_F_XU_V 13621 25191244U, // VFCVT_F_X_V 13622 25190548U, // VFCVT_RTZ_XU_F_V 13623 25190612U, // VFCVT_RTZ_X_F_V 13624 25190519U, // VFCVT_XU_F_V 13625 25190585U, // VFCVT_X_F_V 13626 536888505U, // VFDIV_VF 13627 536897246U, // VFDIV_VV 13628 25185132U, // VFIRST_M 13629 536888267U, // VFMACC_VF 13630 536896588U, // VFMACC_VV 13631 536888325U, // VFMADD_VF 13632 536896687U, // VFMADD_VV 13633 536888526U, // VFMAX_VF 13634 536897265U, // VFMAX_VV 13635 1073761147U, // VFMERGE_VFM 13636 536888421U, // VFMIN_VF 13637 536896917U, // VFMIN_VV 13638 536888219U, // VFMSAC_VF 13639 536896519U, // VFMSAC_VV 13640 536888174U, // VFMSUB_VF 13641 536896445U, // VFMSUB_VV 13642 536888400U, // VFMUL_VF 13643 536896858U, // VFMUL_VV 13644 8408871U, // VFMV_F_S 13645 9470800U, // VFMV_S_F 13646 8405850U, // VFMV_V_F 13647 25192369U, // VFNCVT_F_F_W 13648 25192546U, // VFNCVT_F_XU_W 13649 25192586U, // VFNCVT_F_X_W 13650 25192351U, // VFNCVT_ROD_F_F_W 13651 25192398U, // VFNCVT_RTZ_XU_F_W 13652 25192431U, // VFNCVT_RTZ_X_F_W 13653 25192383U, // VFNCVT_XU_F_W 13654 25192417U, // VFNCVT_X_F_W 13655 536888278U, // VFNMACC_VF 13656 536896599U, // VFNMACC_VV 13657 536888336U, // VFNMADD_VF 13658 536896698U, // VFNMADD_VV 13659 536888230U, // VFNMSAC_VF 13660 536896530U, // VFNMSAC_VV 13661 536888185U, // VFNMSUB_VF 13662 536896456U, // VFNMSUB_VV 13663 536888515U, // VFRDIV_VF 13664 25189588U, // VFREC7_V 13665 536891555U, // VFREDMAX_VS 13666 536891467U, // VFREDMIN_VS 13667 536891409U, // VFREDOSUM_VS 13668 536891438U, // VFREDUSUM_VS 13669 25189598U, // VFRSQRT7_V 13670 536888197U, // VFRSUB_VF 13671 536888431U, // VFSGNJN_VF 13672 536896936U, // VFSGNJN_VV 13673 536888536U, // VFSGNJX_VF 13674 536897284U, // VFSGNJX_VV 13675 536888389U, // VFSGNJ_VF 13676 536896819U, // VFSGNJ_VV 13677 536888443U, // VFSLIDE1DOWN_VF 13678 536888460U, // VFSLIDE1UP_VF 13679 25191196U, // VFSQRT_V 13680 536888164U, // VFSUB_VF 13681 536896435U, // VFSUB_VV 13682 536888348U, // VFWADD_VF 13683 536896739U, // VFWADD_VV 13684 536888559U, // VFWADD_WF 13685 536897327U, // VFWADD_WV 13686 25190505U, // VFWCVT_F_F_V 13687 25191220U, // VFWCVT_F_XU_V 13688 25191257U, // VFWCVT_F_X_V 13689 25190566U, // VFWCVT_RTZ_XU_F_V 13690 25190629U, // VFWCVT_RTZ_X_F_V 13691 25190533U, // VFWCVT_XU_F_V 13692 25190598U, // VFWCVT_X_F_V 13693 536888303U, // VFWMACC_VF 13694 536896634U, // VFWMACC_VV 13695 536888255U, // VFWMSAC_VF 13696 536896566U, // VFWMSAC_VV 13697 536888410U, // VFWMUL_VF 13698 536896887U, // VFWMUL_VV 13699 536888290U, // VFWNMACC_VF 13700 536896611U, // VFWNMACC_VV 13701 536888242U, // VFWNMSAC_VF 13702 536896553U, // VFWNMSAC_VV 13703 536891423U, // VFWREDOSUM_VS 13704 536891452U, // VFWREDUSUM_VS 13705 536888208U, // VFWSUB_VF 13706 536896498U, // VFWSUB_VV 13707 536888548U, // VFWSUB_WF 13708 536897306U, // VFWSUB_WV 13709 417890U, // VID_V 13710 25185087U, // VIOTA_M 13711 15227547U, // VL1RE16_V 13712 15225635U, // VL1RE32_V 13713 15226591U, // VL1RE64_V 13714 15228496U, // VL1RE8_V 13715 15227558U, // VL2RE16_V 13716 15225646U, // VL2RE32_V 13717 15226602U, // VL2RE64_V 13718 15228506U, // VL2RE8_V 13719 15227569U, // VL4RE16_V 13720 15225657U, // VL4RE32_V 13721 15226613U, // VL4RE64_V 13722 15228516U, // VL4RE8_V 13723 15227580U, // VL8RE16_V 13724 15225668U, // VL8RE32_V 13725 15226624U, // VL8RE64_V 13726 15228526U, // VL8RE8_V 13727 32006728U, // VLE16FF_V 13728 32004754U, // VLE16_V 13729 32006496U, // VLE32FF_V 13730 32002842U, // VLE32_V 13731 32006612U, // VLE64FF_V 13732 32003798U, // VLE64_V 13733 32006837U, // VLE8FF_V 13734 32005704U, // VLE8_V 13735 15229631U, // VLM_V 13736 7888036U, // VLOXEI16_V 13737 7886124U, // VLOXEI32_V 13738 7887080U, // VLOXEI64_V 13739 7888950U, // VLOXEI8_V 13740 7887588U, // VLOXSEG2EI16_V 13741 7885676U, // VLOXSEG2EI32_V 13742 7886632U, // VLOXSEG2EI64_V 13743 7888530U, // VLOXSEG2EI8_V 13744 7887652U, // VLOXSEG3EI16_V 13745 7885740U, // VLOXSEG3EI32_V 13746 7886696U, // VLOXSEG3EI64_V 13747 7888590U, // VLOXSEG3EI8_V 13748 7887716U, // VLOXSEG4EI16_V 13749 7885804U, // VLOXSEG4EI32_V 13750 7886760U, // VLOXSEG4EI64_V 13751 7888650U, // VLOXSEG4EI8_V 13752 7887780U, // VLOXSEG5EI16_V 13753 7885868U, // VLOXSEG5EI32_V 13754 7886824U, // VLOXSEG5EI64_V 13755 7888710U, // VLOXSEG5EI8_V 13756 7887844U, // VLOXSEG6EI16_V 13757 7885932U, // VLOXSEG6EI32_V 13758 7886888U, // VLOXSEG6EI64_V 13759 7888770U, // VLOXSEG6EI8_V 13760 7887908U, // VLOXSEG7EI16_V 13761 7885996U, // VLOXSEG7EI32_V 13762 7886952U, // VLOXSEG7EI64_V 13763 7888830U, // VLOXSEG7EI8_V 13764 7887972U, // VLOXSEG8EI16_V 13765 7886060U, // VLOXSEG8EI32_V 13766 7887016U, // VLOXSEG8EI64_V 13767 7888890U, // VLOXSEG8EI8_V 13768 7887559U, // VLSE16_V 13769 7885647U, // VLSE32_V 13770 7886603U, // VLSE64_V 13771 7888504U, // VLSE8_V 13772 32006623U, // VLSEG2E16FF_V 13773 32004376U, // VLSEG2E16_V 13774 32006391U, // VLSEG2E32FF_V 13775 32002464U, // VLSEG2E32_V 13776 32006507U, // VLSEG2E64FF_V 13777 32003420U, // VLSEG2E64_V 13778 32006739U, // VLSEG2E8FF_V 13779 32005354U, // VLSEG2E8_V 13780 32006638U, // VLSEG3E16FF_V 13781 32004430U, // VLSEG3E16_V 13782 32006406U, // VLSEG3E32FF_V 13783 32002518U, // VLSEG3E32_V 13784 32006522U, // VLSEG3E64FF_V 13785 32003474U, // VLSEG3E64_V 13786 32006753U, // VLSEG3E8FF_V 13787 32005404U, // VLSEG3E8_V 13788 32006653U, // VLSEG4E16FF_V 13789 32004484U, // VLSEG4E16_V 13790 32006421U, // VLSEG4E32FF_V 13791 32002572U, // VLSEG4E32_V 13792 32006537U, // VLSEG4E64FF_V 13793 32003528U, // VLSEG4E64_V 13794 32006767U, // VLSEG4E8FF_V 13795 32005454U, // VLSEG4E8_V 13796 32006668U, // VLSEG5E16FF_V 13797 32004538U, // VLSEG5E16_V 13798 32006436U, // VLSEG5E32FF_V 13799 32002626U, // VLSEG5E32_V 13800 32006552U, // VLSEG5E64FF_V 13801 32003582U, // VLSEG5E64_V 13802 32006781U, // VLSEG5E8FF_V 13803 32005504U, // VLSEG5E8_V 13804 32006683U, // VLSEG6E16FF_V 13805 32004592U, // VLSEG6E16_V 13806 32006451U, // VLSEG6E32FF_V 13807 32002680U, // VLSEG6E32_V 13808 32006567U, // VLSEG6E64FF_V 13809 32003636U, // VLSEG6E64_V 13810 32006795U, // VLSEG6E8FF_V 13811 32005554U, // VLSEG6E8_V 13812 32006698U, // VLSEG7E16FF_V 13813 32004646U, // VLSEG7E16_V 13814 32006466U, // VLSEG7E32FF_V 13815 32002734U, // VLSEG7E32_V 13816 32006582U, // VLSEG7E64FF_V 13817 32003690U, // VLSEG7E64_V 13818 32006809U, // VLSEG7E8FF_V 13819 32005604U, // VLSEG7E8_V 13820 32006713U, // VLSEG8E16FF_V 13821 32004700U, // VLSEG8E16_V 13822 32006481U, // VLSEG8E32FF_V 13823 32002788U, // VLSEG8E32_V 13824 32006597U, // VLSEG8E64FF_V 13825 32003744U, // VLSEG8E64_V 13826 32006823U, // VLSEG8E8FF_V 13827 32005654U, // VLSEG8E8_V 13828 7887141U, // VLSSEG2E16_V 13829 7885229U, // VLSSEG2E32_V 13830 7886185U, // VLSSEG2E64_V 13831 7888118U, // VLSSEG2E8_V 13832 7887195U, // VLSSEG3E16_V 13833 7885283U, // VLSSEG3E32_V 13834 7886239U, // VLSSEG3E64_V 13835 7888168U, // VLSSEG3E8_V 13836 7887249U, // VLSSEG4E16_V 13837 7885337U, // VLSSEG4E32_V 13838 7886293U, // VLSSEG4E64_V 13839 7888218U, // VLSSEG4E8_V 13840 7887303U, // VLSSEG5E16_V 13841 7885391U, // VLSSEG5E32_V 13842 7886347U, // VLSSEG5E64_V 13843 7888268U, // VLSSEG5E8_V 13844 7887357U, // VLSSEG6E16_V 13845 7885445U, // VLSSEG6E32_V 13846 7886401U, // VLSSEG6E64_V 13847 7888318U, // VLSSEG6E8_V 13848 7887411U, // VLSSEG7E16_V 13849 7885499U, // VLSSEG7E32_V 13850 7886455U, // VLSSEG7E64_V 13851 7888368U, // VLSSEG7E8_V 13852 7887465U, // VLSSEG8E16_V 13853 7885553U, // VLSSEG8E32_V 13854 7886509U, // VLSSEG8E64_V 13855 7888418U, // VLSSEG8E8_V 13856 7888060U, // VLUXEI16_V 13857 7886148U, // VLUXEI32_V 13858 7887104U, // VLUXEI64_V 13859 7888972U, // VLUXEI8_V 13860 7887620U, // VLUXSEG2EI16_V 13861 7885708U, // VLUXSEG2EI32_V 13862 7886664U, // VLUXSEG2EI64_V 13863 7888560U, // VLUXSEG2EI8_V 13864 7887684U, // VLUXSEG3EI16_V 13865 7885772U, // VLUXSEG3EI32_V 13866 7886728U, // VLUXSEG3EI64_V 13867 7888620U, // VLUXSEG3EI8_V 13868 7887748U, // VLUXSEG4EI16_V 13869 7885836U, // VLUXSEG4EI32_V 13870 7886792U, // VLUXSEG4EI64_V 13871 7888680U, // VLUXSEG4EI8_V 13872 7887812U, // VLUXSEG5EI16_V 13873 7885900U, // VLUXSEG5EI32_V 13874 7886856U, // VLUXSEG5EI64_V 13875 7888740U, // VLUXSEG5EI8_V 13876 7887876U, // VLUXSEG6EI16_V 13877 7885964U, // VLUXSEG6EI32_V 13878 7886920U, // VLUXSEG6EI64_V 13879 7888800U, // VLUXSEG6EI8_V 13880 7887940U, // VLUXSEG7EI16_V 13881 7886028U, // VLUXSEG7EI32_V 13882 7886984U, // VLUXSEG7EI64_V 13883 7888860U, // VLUXSEG7EI8_V 13884 7888004U, // VLUXSEG8EI16_V 13885 7886092U, // VLUXSEG8EI32_V 13886 7887048U, // VLUXSEG8EI64_V 13887 7888920U, // VLUXSEG8EI8_V 13888 536896624U, // VMACC_VV 13889 536898086U, // VMACC_VX 13890 268453676U, // VMADC_VI 13891 1073761169U, // VMADC_VIM 13892 268461201U, // VMADC_VV 13893 1073761339U, // VMADC_VVM 13894 268462651U, // VMADC_VX 13895 1073761393U, // VMADC_VXM 13896 536896710U, // VMADD_VV 13897 536898127U, // VMADD_VX 13898 268454855U, // VMANDN_MM 13899 268454834U, // VMAND_MM 13900 536897236U, // VMAXU_VV 13901 536898676U, // VMAXU_VX 13902 536897275U, // VMAX_VV 13903 536898695U, // VMAX_VX 13904 1073761190U, // VMERGE_VIM 13905 1073761360U, // VMERGE_VVM 13906 1073761414U, // VMERGE_VXM 13907 536888475U, // VMFEQ_VF 13908 536896948U, // VMFEQ_VV 13909 536888359U, // VMFGE_VF 13910 536888485U, // VMFGT_VF 13911 536888369U, // VMFLE_VF 13912 536896769U, // VMFLE_VV 13913 536888495U, // VMFLT_VF 13914 536896998U, // VMFLT_VV 13915 536888379U, // VMFNE_VF 13916 536896789U, // VMFNE_VV 13917 536897153U, // VMINU_VV 13918 536898582U, // VMINU_VX 13919 536896927U, // VMIN_VV 13920 536898281U, // VMIN_VX 13921 268454844U, // VMNAND_MM 13922 268454885U, // VMNOR_MM 13923 268454866U, // VMORN_MM 13924 268454876U, // VMOR_MM 13925 268461122U, // VMSBC_VV 13926 1073761318U, // VMSBC_VVM 13927 268462620U, // VMSBC_VX 13928 1073761372U, // VMSBC_VXM 13929 25185096U, // VMSBF_M 13930 536889256U, // VMSEQ_VI 13931 536896958U, // VMSEQ_VV 13932 536898348U, // VMSEQ_VX 13933 536889349U, // VMSGTU_VI 13934 536898644U, // VMSGTU_VX 13935 536889296U, // VMSGT_VI 13936 536898416U, // VMSGT_VX 13937 25185105U, // VMSIF_M 13938 536889338U, // VMSLEU_VI 13939 536897110U, // VMSLEU_VV 13940 536898539U, // VMSLEU_VX 13941 536889180U, // VMSLE_VI 13942 536896779U, // VMSLE_VV 13943 536898185U, // VMSLE_VX 13944 536897215U, // VMSLTU_VV 13945 536898655U, // VMSLTU_VX 13946 536897008U, // VMSLT_VV 13947 536898426U, // VMSLT_VX 13948 536889190U, // VMSNE_VI 13949 536896799U, // VMSNE_VV 13950 536898195U, // VMSNE_VX 13951 25185114U, // VMSOF_M 13952 536897191U, // VMULHSU_VV 13953 536898620U, // VMULHSU_VX 13954 536897121U, // VMULHU_VV 13955 536898550U, // VMULHU_VX 13956 536896809U, // VMULH_VV 13957 536898205U, // VMULH_VX 13958 536896878U, // VMUL_VV 13959 536898253U, // VMUL_VX 13960 8413909U, // VMV1R_V 13961 8413926U, // VMV2R_V 13962 8413943U, // VMV4R_V 13963 8413960U, // VMV8R_V 13964 9480597U, // VMV_S_X 13965 8406605U, // VMV_V_I 13966 8414019U, // VMV_V_V 13967 8415646U, // VMV_V_X 13968 8409009U, // VMV_X_S 13969 268454895U, // VMXNOR_MM 13970 268454906U, // VMXOR_MM 13971 536889409U, // VNCLIPU_WI 13972 536897391U, // VNCLIPU_WV 13973 536898777U, // VNCLIPU_WX 13974 536889398U, // VNCLIP_WI 13975 536897358U, // VNCLIP_WV 13976 536898744U, // VNCLIP_WX 13977 536896542U, // VNMSAC_VV 13978 536898065U, // VNMSAC_VX 13979 536896468U, // VNMSUB_VV 13980 536898015U, // VNMSUB_VX 13981 536889378U, // VNSRA_WI 13982 536897296U, // VNSRA_WV 13983 536898704U, // VNSRA_WX 13984 536889388U, // VNSRL_WI 13985 536897348U, // VNSRL_WV 13986 536898734U, // VNSRL_WX 13987 536889279U, // VOR_VI 13988 536896981U, // VOR_VV 13989 536898371U, // VOR_VX 13990 536891372U, // VREDAND_VS 13991 536891542U, // VREDMAXU_VS 13992 536891568U, // VREDMAX_VS 13993 536891529U, // VREDMINU_VS 13994 536891480U, // VREDMIN_VS 13995 536891492U, // VREDOR_VS 13996 536891384U, // VREDSUM_VS 13997 536891503U, // VREDXOR_VS 13998 536897143U, // VREMU_VV 13999 536898572U, // VREMU_VX 14000 536896908U, // VREM_VV 14001 536898272U, // VREM_VX 14002 536896376U, // VRGATHEREI16_VV 14003 536889266U, // VRGATHER_VI 14004 536896968U, // VRGATHER_VV 14005 536898358U, // VRGATHER_VX 14006 536889122U, // VRSUB_VI 14007 536898026U, // VRSUB_VX 14008 15229645U, // VS1R_V 14009 15229662U, // VS2R_V 14010 15229679U, // VS4R_V 14011 15229696U, // VS8R_V 14012 536889316U, // VSADDU_VI 14013 536897088U, // VSADDU_VV 14014 536898506U, // VSADDU_VX 14015 536889142U, // VSADD_VI 14016 536896720U, // VSADD_VV 14017 536898137U, // VSADD_VX 14018 1073761329U, // VSBC_VVM 14019 1073761383U, // VSBC_VXM 14020 32004827U, // VSE16_V 14021 32002915U, // VSE32_V 14022 32003871U, // VSE64_V 14023 32005770U, // VSE8_V 14024 201344668U, // VSETIVLI 14025 268454711U, // VSETVL 14026 201344678U, // VSETVLI 14027 25182319U, // VSEXT_VF2 14028 25182381U, // VSEXT_VF4 14029 25182411U, // VSEXT_VF8 14030 536898290U, // VSLIDE1DOWN_VX 14031 536898321U, // VSLIDE1UP_VX 14032 536889228U, // VSLIDEDOWN_VI 14033 536898306U, // VSLIDEDOWN_VX 14034 536889243U, // VSLIDEUP_VI 14035 536898335U, // VSLIDEUP_VX 14036 536889200U, // VSLL_VI 14037 536896830U, // VSLL_VV 14038 536898215U, // VSLL_VX 14039 536896868U, // VSMUL_VV 14040 536898243U, // VSMUL_VX 14041 15229638U, // VSM_V 14042 7888048U, // VSOXEI16_V 14043 7886136U, // VSOXEI32_V 14044 7887092U, // VSOXEI64_V 14045 7888961U, // VSOXEI8_V 14046 7887604U, // VSOXSEG2EI16_V 14047 7885692U, // VSOXSEG2EI32_V 14048 7886648U, // VSOXSEG2EI64_V 14049 7888545U, // VSOXSEG2EI8_V 14050 7887668U, // VSOXSEG3EI16_V 14051 7885756U, // VSOXSEG3EI32_V 14052 7886712U, // VSOXSEG3EI64_V 14053 7888605U, // VSOXSEG3EI8_V 14054 7887732U, // VSOXSEG4EI16_V 14055 7885820U, // VSOXSEG4EI32_V 14056 7886776U, // VSOXSEG4EI64_V 14057 7888665U, // VSOXSEG4EI8_V 14058 7887796U, // VSOXSEG5EI16_V 14059 7885884U, // VSOXSEG5EI32_V 14060 7886840U, // VSOXSEG5EI64_V 14061 7888725U, // VSOXSEG5EI8_V 14062 7887860U, // VSOXSEG6EI16_V 14063 7885948U, // VSOXSEG6EI32_V 14064 7886904U, // VSOXSEG6EI64_V 14065 7888785U, // VSOXSEG6EI8_V 14066 7887924U, // VSOXSEG7EI16_V 14067 7886012U, // VSOXSEG7EI32_V 14068 7886968U, // VSOXSEG7EI64_V 14069 7888845U, // VSOXSEG7EI8_V 14070 7887988U, // VSOXSEG8EI16_V 14071 7886076U, // VSOXSEG8EI32_V 14072 7887032U, // VSOXSEG8EI64_V 14073 7888905U, // VSOXSEG8EI8_V 14074 536889113U, // VSRA_VI 14075 536896416U, // VSRA_VV 14076 536897996U, // VSRA_VX 14077 536889219U, // VSRL_VI 14078 536896849U, // VSRL_VV 14079 536898234U, // VSRL_VX 14080 7887569U, // VSSE16_V 14081 7885657U, // VSSE32_V 14082 7886613U, // VSSE64_V 14083 7888513U, // VSSE8_V 14084 32004417U, // VSSEG2E16_V 14085 32002505U, // VSSEG2E32_V 14086 32003461U, // VSSEG2E64_V 14087 32005392U, // VSSEG2E8_V 14088 32004471U, // VSSEG3E16_V 14089 32002559U, // VSSEG3E32_V 14090 32003515U, // VSSEG3E64_V 14091 32005442U, // VSSEG3E8_V 14092 32004525U, // VSSEG4E16_V 14093 32002613U, // VSSEG4E32_V 14094 32003569U, // VSSEG4E64_V 14095 32005492U, // VSSEG4E8_V 14096 32004579U, // VSSEG5E16_V 14097 32002667U, // VSSEG5E32_V 14098 32003623U, // VSSEG5E64_V 14099 32005542U, // VSSEG5E8_V 14100 32004633U, // VSSEG6E16_V 14101 32002721U, // VSSEG6E32_V 14102 32003677U, // VSSEG6E64_V 14103 32005592U, // VSSEG6E8_V 14104 32004687U, // VSSEG7E16_V 14105 32002775U, // VSSEG7E32_V 14106 32003731U, // VSSEG7E64_V 14107 32005642U, // VSSEG7E8_V 14108 32004741U, // VSSEG8E16_V 14109 32002829U, // VSSEG8E32_V 14110 32003785U, // VSSEG8E64_V 14111 32005692U, // VSSEG8E8_V 14112 536889103U, // VSSRA_VI 14113 536896406U, // VSSRA_VV 14114 536897986U, // VSSRA_VX 14115 536889209U, // VSSRL_VI 14116 536896839U, // VSSRL_VV 14117 536898224U, // VSSRL_VX 14118 7887155U, // VSSSEG2E16_V 14119 7885243U, // VSSSEG2E32_V 14120 7886199U, // VSSSEG2E64_V 14121 7888131U, // VSSSEG2E8_V 14122 7887209U, // VSSSEG3E16_V 14123 7885297U, // VSSSEG3E32_V 14124 7886253U, // VSSSEG3E64_V 14125 7888181U, // VSSSEG3E8_V 14126 7887263U, // VSSSEG4E16_V 14127 7885351U, // VSSSEG4E32_V 14128 7886307U, // VSSSEG4E64_V 14129 7888231U, // VSSSEG4E8_V 14130 7887317U, // VSSSEG5E16_V 14131 7885405U, // VSSSEG5E32_V 14132 7886361U, // VSSSEG5E64_V 14133 7888281U, // VSSSEG5E8_V 14134 7887371U, // VSSSEG6E16_V 14135 7885459U, // VSSSEG6E32_V 14136 7886415U, // VSSSEG6E64_V 14137 7888331U, // VSSSEG6E8_V 14138 7887425U, // VSSSEG7E16_V 14139 7885513U, // VSSSEG7E32_V 14140 7886469U, // VSSSEG7E64_V 14141 7888381U, // VSSSEG7E8_V 14142 7887479U, // VSSSEG8E16_V 14143 7885567U, // VSSSEG8E32_V 14144 7886523U, // VSSSEG8E64_V 14145 7888431U, // VSSSEG8E8_V 14146 536897043U, // VSSUBU_VV 14147 536898461U, // VSSUBU_VX 14148 536896479U, // VSSUB_VV 14149 536898036U, // VSSUB_VX 14150 536896489U, // VSUB_VV 14151 536898046U, // VSUB_VX 14152 7888072U, // VSUXEI16_V 14153 7886160U, // VSUXEI32_V 14154 7887116U, // VSUXEI64_V 14155 7888983U, // VSUXEI8_V 14156 7887636U, // VSUXSEG2EI16_V 14157 7885724U, // VSUXSEG2EI32_V 14158 7886680U, // VSUXSEG2EI64_V 14159 7888575U, // VSUXSEG2EI8_V 14160 7887700U, // VSUXSEG3EI16_V 14161 7885788U, // VSUXSEG3EI32_V 14162 7886744U, // VSUXSEG3EI64_V 14163 7888635U, // VSUXSEG3EI8_V 14164 7887764U, // VSUXSEG4EI16_V 14165 7885852U, // VSUXSEG4EI32_V 14166 7886808U, // VSUXSEG4EI64_V 14167 7888695U, // VSUXSEG4EI8_V 14168 7887828U, // VSUXSEG5EI16_V 14169 7885916U, // VSUXSEG5EI32_V 14170 7886872U, // VSUXSEG5EI64_V 14171 7888755U, // VSUXSEG5EI8_V 14172 7887892U, // VSUXSEG6EI16_V 14173 7885980U, // VSUXSEG6EI32_V 14174 7886936U, // VSUXSEG6EI64_V 14175 7888815U, // VSUXSEG6EI8_V 14176 7887956U, // VSUXSEG7EI16_V 14177 7886044U, // VSUXSEG7EI32_V 14178 7887000U, // VSUXSEG7EI64_V 14179 7888875U, // VSUXSEG7EI8_V 14180 7888020U, // VSUXSEG8EI16_V 14181 7886108U, // VSUXSEG8EI32_V 14182 7887064U, // VSUXSEG8EI64_V 14183 7888935U, // VSUXSEG8EI8_V 14184 268452210U, // VT_MASKC 14185 268455069U, // VT_MASKCN 14186 536897099U, // VWADDU_VV 14187 536898517U, // VWADDU_VX 14188 536897380U, // VWADDU_WV 14189 536898766U, // VWADDU_WX 14190 536896750U, // VWADD_VV 14191 536898156U, // VWADD_VX 14192 536897338U, // VWADD_WV 14193 536898724U, // VWADD_WX 14194 536897178U, // VWMACCSU_VV 14195 536898607U, // VWMACCSU_VX 14196 536898403U, // VWMACCUS_VX 14197 536897065U, // VWMACCU_VV 14198 536898483U, // VWMACCU_VX 14199 536896646U, // VWMACC_VV 14200 536898096U, // VWMACC_VX 14201 536897203U, // VWMULSU_VV 14202 536898632U, // VWMULSU_VX 14203 536897132U, // VWMULU_VV 14204 536898561U, // VWMULU_VX 14205 536896898U, // VWMUL_VV 14206 536898262U, // VWMUL_VX 14207 536891515U, // VWREDSUMU_VS 14208 536891396U, // VWREDSUM_VS 14209 536897054U, // VWSUBU_VV 14210 536898472U, // VWSUBU_VX 14211 536897369U, // VWSUBU_WV 14212 536898755U, // VWSUBU_WX 14213 536896509U, // VWSUB_VV 14214 536898055U, // VWSUB_VX 14215 536897317U, // VWSUB_WV 14216 536898714U, // VWSUB_WX 14217 536889287U, // VXOR_VI 14218 536896989U, // VXOR_VV 14219 536898379U, // VXOR_VX 14220 25182330U, // VZEXT_VF2 14221 25182392U, // VZEXT_VF4 14222 25182422U, // VZEXT_VF8 14223 1665U, // WFI 14224 3289U, // WRS_NTO 14225 3298U, // WRS_STO 14226 268455630U, // XNOR 14227 268455643U, // XOR 14228 268453586U, // XORI 14229 268452035U, // XPERM4 14230 268452065U, // XPERM8 14231 8406433U, // ZEXT_H_RV32 14232 8406433U, // ZEXT_H_RV64 14233 8408301U, // ZIP_RV32 14234 }; 14235 14236 static const uint8_t OpInfo1[] = { 14237 0U, // PHI 14238 0U, // INLINEASM 14239 0U, // INLINEASM_BR 14240 0U, // CFI_INSTRUCTION 14241 0U, // EH_LABEL 14242 0U, // GC_LABEL 14243 0U, // ANNOTATION_LABEL 14244 0U, // KILL 14245 0U, // EXTRACT_SUBREG 14246 0U, // INSERT_SUBREG 14247 0U, // IMPLICIT_DEF 14248 0U, // SUBREG_TO_REG 14249 0U, // COPY_TO_REGCLASS 14250 0U, // DBG_VALUE 14251 0U, // DBG_VALUE_LIST 14252 0U, // DBG_INSTR_REF 14253 0U, // DBG_PHI 14254 0U, // DBG_LABEL 14255 0U, // REG_SEQUENCE 14256 0U, // COPY 14257 0U, // BUNDLE 14258 0U, // LIFETIME_START 14259 0U, // LIFETIME_END 14260 0U, // PSEUDO_PROBE 14261 0U, // ARITH_FENCE 14262 0U, // STACKMAP 14263 0U, // FENTRY_CALL 14264 0U, // PATCHPOINT 14265 0U, // LOAD_STACK_GUARD 14266 0U, // PREALLOCATED_SETUP 14267 0U, // PREALLOCATED_ARG 14268 0U, // STATEPOINT 14269 0U, // LOCAL_ESCAPE 14270 0U, // FAULTING_OP 14271 0U, // PATCHABLE_OP 14272 0U, // PATCHABLE_FUNCTION_ENTER 14273 0U, // PATCHABLE_RET 14274 0U, // PATCHABLE_FUNCTION_EXIT 14275 0U, // PATCHABLE_TAIL_CALL 14276 0U, // PATCHABLE_EVENT_CALL 14277 0U, // PATCHABLE_TYPED_EVENT_CALL 14278 0U, // ICALL_BRANCH_FUNNEL 14279 0U, // MEMBARRIER 14280 0U, // G_ASSERT_SEXT 14281 0U, // G_ASSERT_ZEXT 14282 0U, // G_ASSERT_ALIGN 14283 0U, // G_ADD 14284 0U, // G_SUB 14285 0U, // G_MUL 14286 0U, // G_SDIV 14287 0U, // G_UDIV 14288 0U, // G_SREM 14289 0U, // G_UREM 14290 0U, // G_SDIVREM 14291 0U, // G_UDIVREM 14292 0U, // G_AND 14293 0U, // G_OR 14294 0U, // G_XOR 14295 0U, // G_IMPLICIT_DEF 14296 0U, // G_PHI 14297 0U, // G_FRAME_INDEX 14298 0U, // G_GLOBAL_VALUE 14299 0U, // G_EXTRACT 14300 0U, // G_UNMERGE_VALUES 14301 0U, // G_INSERT 14302 0U, // G_MERGE_VALUES 14303 0U, // G_BUILD_VECTOR 14304 0U, // G_BUILD_VECTOR_TRUNC 14305 0U, // G_CONCAT_VECTORS 14306 0U, // G_PTRTOINT 14307 0U, // G_INTTOPTR 14308 0U, // G_BITCAST 14309 0U, // G_FREEZE 14310 0U, // G_INTRINSIC_FPTRUNC_ROUND 14311 0U, // G_INTRINSIC_TRUNC 14312 0U, // G_INTRINSIC_ROUND 14313 0U, // G_INTRINSIC_LRINT 14314 0U, // G_INTRINSIC_ROUNDEVEN 14315 0U, // G_READCYCLECOUNTER 14316 0U, // G_LOAD 14317 0U, // G_SEXTLOAD 14318 0U, // G_ZEXTLOAD 14319 0U, // G_INDEXED_LOAD 14320 0U, // G_INDEXED_SEXTLOAD 14321 0U, // G_INDEXED_ZEXTLOAD 14322 0U, // G_STORE 14323 0U, // G_INDEXED_STORE 14324 0U, // G_ATOMIC_CMPXCHG_WITH_SUCCESS 14325 0U, // G_ATOMIC_CMPXCHG 14326 0U, // G_ATOMICRMW_XCHG 14327 0U, // G_ATOMICRMW_ADD 14328 0U, // G_ATOMICRMW_SUB 14329 0U, // G_ATOMICRMW_AND 14330 0U, // G_ATOMICRMW_NAND 14331 0U, // G_ATOMICRMW_OR 14332 0U, // G_ATOMICRMW_XOR 14333 0U, // G_ATOMICRMW_MAX 14334 0U, // G_ATOMICRMW_MIN 14335 0U, // G_ATOMICRMW_UMAX 14336 0U, // G_ATOMICRMW_UMIN 14337 0U, // G_ATOMICRMW_FADD 14338 0U, // G_ATOMICRMW_FSUB 14339 0U, // G_ATOMICRMW_FMAX 14340 0U, // G_ATOMICRMW_FMIN 14341 0U, // G_ATOMICRMW_UINC_WRAP 14342 0U, // G_ATOMICRMW_UDEC_WRAP 14343 0U, // G_FENCE 14344 0U, // G_BRCOND 14345 0U, // G_BRINDIRECT 14346 0U, // G_INVOKE_REGION_START 14347 0U, // G_INTRINSIC 14348 0U, // G_INTRINSIC_W_SIDE_EFFECTS 14349 0U, // G_ANYEXT 14350 0U, // G_TRUNC 14351 0U, // G_CONSTANT 14352 0U, // G_FCONSTANT 14353 0U, // G_VASTART 14354 0U, // G_VAARG 14355 0U, // G_SEXT 14356 0U, // G_SEXT_INREG 14357 0U, // G_ZEXT 14358 0U, // G_SHL 14359 0U, // G_LSHR 14360 0U, // G_ASHR 14361 0U, // G_FSHL 14362 0U, // G_FSHR 14363 0U, // G_ROTR 14364 0U, // G_ROTL 14365 0U, // G_ICMP 14366 0U, // G_FCMP 14367 0U, // G_SELECT 14368 0U, // G_UADDO 14369 0U, // G_UADDE 14370 0U, // G_USUBO 14371 0U, // G_USUBE 14372 0U, // G_SADDO 14373 0U, // G_SADDE 14374 0U, // G_SSUBO 14375 0U, // G_SSUBE 14376 0U, // G_UMULO 14377 0U, // G_SMULO 14378 0U, // G_UMULH 14379 0U, // G_SMULH 14380 0U, // G_UADDSAT 14381 0U, // G_SADDSAT 14382 0U, // G_USUBSAT 14383 0U, // G_SSUBSAT 14384 0U, // G_USHLSAT 14385 0U, // G_SSHLSAT 14386 0U, // G_SMULFIX 14387 0U, // G_UMULFIX 14388 0U, // G_SMULFIXSAT 14389 0U, // G_UMULFIXSAT 14390 0U, // G_SDIVFIX 14391 0U, // G_UDIVFIX 14392 0U, // G_SDIVFIXSAT 14393 0U, // G_UDIVFIXSAT 14394 0U, // G_FADD 14395 0U, // G_FSUB 14396 0U, // G_FMUL 14397 0U, // G_FMA 14398 0U, // G_FMAD 14399 0U, // G_FDIV 14400 0U, // G_FREM 14401 0U, // G_FPOW 14402 0U, // G_FPOWI 14403 0U, // G_FEXP 14404 0U, // G_FEXP2 14405 0U, // G_FLOG 14406 0U, // G_FLOG2 14407 0U, // G_FLOG10 14408 0U, // G_FNEG 14409 0U, // G_FPEXT 14410 0U, // G_FPTRUNC 14411 0U, // G_FPTOSI 14412 0U, // G_FPTOUI 14413 0U, // G_SITOFP 14414 0U, // G_UITOFP 14415 0U, // G_FABS 14416 0U, // G_FCOPYSIGN 14417 0U, // G_IS_FPCLASS 14418 0U, // G_FCANONICALIZE 14419 0U, // G_FMINNUM 14420 0U, // G_FMAXNUM 14421 0U, // G_FMINNUM_IEEE 14422 0U, // G_FMAXNUM_IEEE 14423 0U, // G_FMINIMUM 14424 0U, // G_FMAXIMUM 14425 0U, // G_PTR_ADD 14426 0U, // G_PTRMASK 14427 0U, // G_SMIN 14428 0U, // G_SMAX 14429 0U, // G_UMIN 14430 0U, // G_UMAX 14431 0U, // G_ABS 14432 0U, // G_LROUND 14433 0U, // G_LLROUND 14434 0U, // G_BR 14435 0U, // G_BRJT 14436 0U, // G_INSERT_VECTOR_ELT 14437 0U, // G_EXTRACT_VECTOR_ELT 14438 0U, // G_SHUFFLE_VECTOR 14439 0U, // G_CTTZ 14440 0U, // G_CTTZ_ZERO_UNDEF 14441 0U, // G_CTLZ 14442 0U, // G_CTLZ_ZERO_UNDEF 14443 0U, // G_CTPOP 14444 0U, // G_BSWAP 14445 0U, // G_BITREVERSE 14446 0U, // G_FCEIL 14447 0U, // G_FCOS 14448 0U, // G_FSIN 14449 0U, // G_FSQRT 14450 0U, // G_FFLOOR 14451 0U, // G_FRINT 14452 0U, // G_FNEARBYINT 14453 0U, // G_ADDRSPACE_CAST 14454 0U, // G_BLOCK_ADDR 14455 0U, // G_JUMP_TABLE 14456 0U, // G_DYN_STACKALLOC 14457 0U, // G_STRICT_FADD 14458 0U, // G_STRICT_FSUB 14459 0U, // G_STRICT_FMUL 14460 0U, // G_STRICT_FDIV 14461 0U, // G_STRICT_FREM 14462 0U, // G_STRICT_FMA 14463 0U, // G_STRICT_FSQRT 14464 0U, // G_READ_REGISTER 14465 0U, // G_WRITE_REGISTER 14466 0U, // G_MEMCPY 14467 0U, // G_MEMCPY_INLINE 14468 0U, // G_MEMMOVE 14469 0U, // G_MEMSET 14470 0U, // G_BZERO 14471 0U, // G_VECREDUCE_SEQ_FADD 14472 0U, // G_VECREDUCE_SEQ_FMUL 14473 0U, // G_VECREDUCE_FADD 14474 0U, // G_VECREDUCE_FMUL 14475 0U, // G_VECREDUCE_FMAX 14476 0U, // G_VECREDUCE_FMIN 14477 0U, // G_VECREDUCE_ADD 14478 0U, // G_VECREDUCE_MUL 14479 0U, // G_VECREDUCE_AND 14480 0U, // G_VECREDUCE_OR 14481 0U, // G_VECREDUCE_XOR 14482 0U, // G_VECREDUCE_SMAX 14483 0U, // G_VECREDUCE_SMIN 14484 0U, // G_VECREDUCE_UMAX 14485 0U, // G_VECREDUCE_UMIN 14486 0U, // G_SBFX 14487 0U, // G_UBFX 14488 0U, // ADJCALLSTACKDOWN 14489 0U, // ADJCALLSTACKUP 14490 0U, // BuildPairF64Pseudo 14491 0U, // HWASAN_CHECK_MEMACCESS_SHORTGRANULES 14492 0U, // PseudoAddTPRel 14493 0U, // PseudoAtomicLoadNand32 14494 0U, // PseudoAtomicLoadNand64 14495 0U, // PseudoBR 14496 0U, // PseudoBRIND 14497 0U, // PseudoCALL 14498 0U, // PseudoCALLIndirect 14499 0U, // PseudoCALLReg 14500 0U, // PseudoCCADD 14501 0U, // PseudoCCADDW 14502 0U, // PseudoCCAND 14503 0U, // PseudoCCMOVGPR 14504 0U, // PseudoCCOR 14505 0U, // PseudoCCSUB 14506 0U, // PseudoCCSUBW 14507 0U, // PseudoCCXOR 14508 0U, // PseudoCmpXchg32 14509 0U, // PseudoCmpXchg64 14510 0U, // PseudoFLD 14511 0U, // PseudoFLH 14512 0U, // PseudoFLW 14513 0U, // PseudoFROUND_D 14514 0U, // PseudoFROUND_H 14515 0U, // PseudoFROUND_S 14516 0U, // PseudoFSD 14517 0U, // PseudoFSH 14518 0U, // PseudoFSW 14519 0U, // PseudoJump 14520 0U, // PseudoLA 14521 0U, // PseudoLA_TLS_GD 14522 0U, // PseudoLA_TLS_IE 14523 0U, // PseudoLB 14524 0U, // PseudoLBU 14525 0U, // PseudoLD 14526 0U, // PseudoLH 14527 0U, // PseudoLHU 14528 0U, // PseudoLI 14529 0U, // PseudoLLA 14530 0U, // PseudoLW 14531 0U, // PseudoLWU 14532 0U, // PseudoMaskedAtomicLoadAdd32 14533 0U, // PseudoMaskedAtomicLoadMax32 14534 0U, // PseudoMaskedAtomicLoadMin32 14535 0U, // PseudoMaskedAtomicLoadNand32 14536 0U, // PseudoMaskedAtomicLoadSub32 14537 0U, // PseudoMaskedAtomicLoadUMax32 14538 0U, // PseudoMaskedAtomicLoadUMin32 14539 0U, // PseudoMaskedAtomicSwap32 14540 0U, // PseudoMaskedCmpXchg32 14541 0U, // PseudoQuietFLE_D 14542 0U, // PseudoQuietFLE_H 14543 0U, // PseudoQuietFLE_S 14544 0U, // PseudoQuietFLT_D 14545 0U, // PseudoQuietFLT_H 14546 0U, // PseudoQuietFLT_S 14547 0U, // PseudoRET 14548 0U, // PseudoReadVL 14549 0U, // PseudoReadVLENB 14550 0U, // PseudoSB 14551 0U, // PseudoSD 14552 0U, // PseudoSEXT_B 14553 0U, // PseudoSEXT_H 14554 0U, // PseudoSH 14555 0U, // PseudoSW 14556 0U, // PseudoTAIL 14557 0U, // PseudoTAILIndirect 14558 0U, // PseudoTHVdotVMAQASU_VV_M1 14559 0U, // PseudoTHVdotVMAQASU_VV_M1_MASK 14560 0U, // PseudoTHVdotVMAQASU_VV_M2 14561 0U, // PseudoTHVdotVMAQASU_VV_M2_MASK 14562 0U, // PseudoTHVdotVMAQASU_VV_M4 14563 0U, // PseudoTHVdotVMAQASU_VV_M4_MASK 14564 0U, // PseudoTHVdotVMAQASU_VV_M8 14565 0U, // PseudoTHVdotVMAQASU_VV_M8_MASK 14566 0U, // PseudoTHVdotVMAQASU_VV_MF2 14567 0U, // PseudoTHVdotVMAQASU_VV_MF2_MASK 14568 0U, // PseudoTHVdotVMAQASU_VX_M1 14569 0U, // PseudoTHVdotVMAQASU_VX_M1_MASK 14570 0U, // PseudoTHVdotVMAQASU_VX_M2 14571 0U, // PseudoTHVdotVMAQASU_VX_M2_MASK 14572 0U, // PseudoTHVdotVMAQASU_VX_M4 14573 0U, // PseudoTHVdotVMAQASU_VX_M4_MASK 14574 0U, // PseudoTHVdotVMAQASU_VX_M8 14575 0U, // PseudoTHVdotVMAQASU_VX_M8_MASK 14576 0U, // PseudoTHVdotVMAQASU_VX_MF2 14577 0U, // PseudoTHVdotVMAQASU_VX_MF2_MASK 14578 0U, // PseudoTHVdotVMAQAUS_VX_M1 14579 0U, // PseudoTHVdotVMAQAUS_VX_M1_MASK 14580 0U, // PseudoTHVdotVMAQAUS_VX_M2 14581 0U, // PseudoTHVdotVMAQAUS_VX_M2_MASK 14582 0U, // PseudoTHVdotVMAQAUS_VX_M4 14583 0U, // PseudoTHVdotVMAQAUS_VX_M4_MASK 14584 0U, // PseudoTHVdotVMAQAUS_VX_M8 14585 0U, // PseudoTHVdotVMAQAUS_VX_M8_MASK 14586 0U, // PseudoTHVdotVMAQAUS_VX_MF2 14587 0U, // PseudoTHVdotVMAQAUS_VX_MF2_MASK 14588 0U, // PseudoTHVdotVMAQAU_VV_M1 14589 0U, // PseudoTHVdotVMAQAU_VV_M1_MASK 14590 0U, // PseudoTHVdotVMAQAU_VV_M2 14591 0U, // PseudoTHVdotVMAQAU_VV_M2_MASK 14592 0U, // PseudoTHVdotVMAQAU_VV_M4 14593 0U, // PseudoTHVdotVMAQAU_VV_M4_MASK 14594 0U, // PseudoTHVdotVMAQAU_VV_M8 14595 0U, // PseudoTHVdotVMAQAU_VV_M8_MASK 14596 0U, // PseudoTHVdotVMAQAU_VV_MF2 14597 0U, // PseudoTHVdotVMAQAU_VV_MF2_MASK 14598 0U, // PseudoTHVdotVMAQAU_VX_M1 14599 0U, // PseudoTHVdotVMAQAU_VX_M1_MASK 14600 0U, // PseudoTHVdotVMAQAU_VX_M2 14601 0U, // PseudoTHVdotVMAQAU_VX_M2_MASK 14602 0U, // PseudoTHVdotVMAQAU_VX_M4 14603 0U, // PseudoTHVdotVMAQAU_VX_M4_MASK 14604 0U, // PseudoTHVdotVMAQAU_VX_M8 14605 0U, // PseudoTHVdotVMAQAU_VX_M8_MASK 14606 0U, // PseudoTHVdotVMAQAU_VX_MF2 14607 0U, // PseudoTHVdotVMAQAU_VX_MF2_MASK 14608 0U, // PseudoTHVdotVMAQA_VV_M1 14609 0U, // PseudoTHVdotVMAQA_VV_M1_MASK 14610 0U, // PseudoTHVdotVMAQA_VV_M2 14611 0U, // PseudoTHVdotVMAQA_VV_M2_MASK 14612 0U, // PseudoTHVdotVMAQA_VV_M4 14613 0U, // PseudoTHVdotVMAQA_VV_M4_MASK 14614 0U, // PseudoTHVdotVMAQA_VV_M8 14615 0U, // PseudoTHVdotVMAQA_VV_M8_MASK 14616 0U, // PseudoTHVdotVMAQA_VV_MF2 14617 0U, // PseudoTHVdotVMAQA_VV_MF2_MASK 14618 0U, // PseudoTHVdotVMAQA_VX_M1 14619 0U, // PseudoTHVdotVMAQA_VX_M1_MASK 14620 0U, // PseudoTHVdotVMAQA_VX_M2 14621 0U, // PseudoTHVdotVMAQA_VX_M2_MASK 14622 0U, // PseudoTHVdotVMAQA_VX_M4 14623 0U, // PseudoTHVdotVMAQA_VX_M4_MASK 14624 0U, // PseudoTHVdotVMAQA_VX_M8 14625 0U, // PseudoTHVdotVMAQA_VX_M8_MASK 14626 0U, // PseudoTHVdotVMAQA_VX_MF2 14627 0U, // PseudoTHVdotVMAQA_VX_MF2_MASK 14628 0U, // PseudoVAADDU_VV_M1 14629 0U, // PseudoVAADDU_VV_M1_MASK 14630 0U, // PseudoVAADDU_VV_M1_TU 14631 0U, // PseudoVAADDU_VV_M2 14632 0U, // PseudoVAADDU_VV_M2_MASK 14633 0U, // PseudoVAADDU_VV_M2_TU 14634 0U, // PseudoVAADDU_VV_M4 14635 0U, // PseudoVAADDU_VV_M4_MASK 14636 0U, // PseudoVAADDU_VV_M4_TU 14637 0U, // PseudoVAADDU_VV_M8 14638 0U, // PseudoVAADDU_VV_M8_MASK 14639 0U, // PseudoVAADDU_VV_M8_TU 14640 0U, // PseudoVAADDU_VV_MF2 14641 0U, // PseudoVAADDU_VV_MF2_MASK 14642 0U, // PseudoVAADDU_VV_MF2_TU 14643 0U, // PseudoVAADDU_VV_MF4 14644 0U, // PseudoVAADDU_VV_MF4_MASK 14645 0U, // PseudoVAADDU_VV_MF4_TU 14646 0U, // PseudoVAADDU_VV_MF8 14647 0U, // PseudoVAADDU_VV_MF8_MASK 14648 0U, // PseudoVAADDU_VV_MF8_TU 14649 0U, // PseudoVAADDU_VX_M1 14650 0U, // PseudoVAADDU_VX_M1_MASK 14651 0U, // PseudoVAADDU_VX_M1_TU 14652 0U, // PseudoVAADDU_VX_M2 14653 0U, // PseudoVAADDU_VX_M2_MASK 14654 0U, // PseudoVAADDU_VX_M2_TU 14655 0U, // PseudoVAADDU_VX_M4 14656 0U, // PseudoVAADDU_VX_M4_MASK 14657 0U, // PseudoVAADDU_VX_M4_TU 14658 0U, // PseudoVAADDU_VX_M8 14659 0U, // PseudoVAADDU_VX_M8_MASK 14660 0U, // PseudoVAADDU_VX_M8_TU 14661 0U, // PseudoVAADDU_VX_MF2 14662 0U, // PseudoVAADDU_VX_MF2_MASK 14663 0U, // PseudoVAADDU_VX_MF2_TU 14664 0U, // PseudoVAADDU_VX_MF4 14665 0U, // PseudoVAADDU_VX_MF4_MASK 14666 0U, // PseudoVAADDU_VX_MF4_TU 14667 0U, // PseudoVAADDU_VX_MF8 14668 0U, // PseudoVAADDU_VX_MF8_MASK 14669 0U, // PseudoVAADDU_VX_MF8_TU 14670 0U, // PseudoVAADD_VV_M1 14671 0U, // PseudoVAADD_VV_M1_MASK 14672 0U, // PseudoVAADD_VV_M1_TU 14673 0U, // PseudoVAADD_VV_M2 14674 0U, // PseudoVAADD_VV_M2_MASK 14675 0U, // PseudoVAADD_VV_M2_TU 14676 0U, // PseudoVAADD_VV_M4 14677 0U, // PseudoVAADD_VV_M4_MASK 14678 0U, // PseudoVAADD_VV_M4_TU 14679 0U, // PseudoVAADD_VV_M8 14680 0U, // PseudoVAADD_VV_M8_MASK 14681 0U, // PseudoVAADD_VV_M8_TU 14682 0U, // PseudoVAADD_VV_MF2 14683 0U, // PseudoVAADD_VV_MF2_MASK 14684 0U, // PseudoVAADD_VV_MF2_TU 14685 0U, // PseudoVAADD_VV_MF4 14686 0U, // PseudoVAADD_VV_MF4_MASK 14687 0U, // PseudoVAADD_VV_MF4_TU 14688 0U, // PseudoVAADD_VV_MF8 14689 0U, // PseudoVAADD_VV_MF8_MASK 14690 0U, // PseudoVAADD_VV_MF8_TU 14691 0U, // PseudoVAADD_VX_M1 14692 0U, // PseudoVAADD_VX_M1_MASK 14693 0U, // PseudoVAADD_VX_M1_TU 14694 0U, // PseudoVAADD_VX_M2 14695 0U, // PseudoVAADD_VX_M2_MASK 14696 0U, // PseudoVAADD_VX_M2_TU 14697 0U, // PseudoVAADD_VX_M4 14698 0U, // PseudoVAADD_VX_M4_MASK 14699 0U, // PseudoVAADD_VX_M4_TU 14700 0U, // PseudoVAADD_VX_M8 14701 0U, // PseudoVAADD_VX_M8_MASK 14702 0U, // PseudoVAADD_VX_M8_TU 14703 0U, // PseudoVAADD_VX_MF2 14704 0U, // PseudoVAADD_VX_MF2_MASK 14705 0U, // PseudoVAADD_VX_MF2_TU 14706 0U, // PseudoVAADD_VX_MF4 14707 0U, // PseudoVAADD_VX_MF4_MASK 14708 0U, // PseudoVAADD_VX_MF4_TU 14709 0U, // PseudoVAADD_VX_MF8 14710 0U, // PseudoVAADD_VX_MF8_MASK 14711 0U, // PseudoVAADD_VX_MF8_TU 14712 0U, // PseudoVADC_VIM_M1 14713 0U, // PseudoVADC_VIM_M1_TU 14714 0U, // PseudoVADC_VIM_M2 14715 0U, // PseudoVADC_VIM_M2_TU 14716 0U, // PseudoVADC_VIM_M4 14717 0U, // PseudoVADC_VIM_M4_TU 14718 0U, // PseudoVADC_VIM_M8 14719 0U, // PseudoVADC_VIM_M8_TU 14720 0U, // PseudoVADC_VIM_MF2 14721 0U, // PseudoVADC_VIM_MF2_TU 14722 0U, // PseudoVADC_VIM_MF4 14723 0U, // PseudoVADC_VIM_MF4_TU 14724 0U, // PseudoVADC_VIM_MF8 14725 0U, // PseudoVADC_VIM_MF8_TU 14726 0U, // PseudoVADC_VVM_M1 14727 0U, // PseudoVADC_VVM_M1_TU 14728 0U, // PseudoVADC_VVM_M2 14729 0U, // PseudoVADC_VVM_M2_TU 14730 0U, // PseudoVADC_VVM_M4 14731 0U, // PseudoVADC_VVM_M4_TU 14732 0U, // PseudoVADC_VVM_M8 14733 0U, // PseudoVADC_VVM_M8_TU 14734 0U, // PseudoVADC_VVM_MF2 14735 0U, // PseudoVADC_VVM_MF2_TU 14736 0U, // PseudoVADC_VVM_MF4 14737 0U, // PseudoVADC_VVM_MF4_TU 14738 0U, // PseudoVADC_VVM_MF8 14739 0U, // PseudoVADC_VVM_MF8_TU 14740 0U, // PseudoVADC_VXM_M1 14741 0U, // PseudoVADC_VXM_M1_TU 14742 0U, // PseudoVADC_VXM_M2 14743 0U, // PseudoVADC_VXM_M2_TU 14744 0U, // PseudoVADC_VXM_M4 14745 0U, // PseudoVADC_VXM_M4_TU 14746 0U, // PseudoVADC_VXM_M8 14747 0U, // PseudoVADC_VXM_M8_TU 14748 0U, // PseudoVADC_VXM_MF2 14749 0U, // PseudoVADC_VXM_MF2_TU 14750 0U, // PseudoVADC_VXM_MF4 14751 0U, // PseudoVADC_VXM_MF4_TU 14752 0U, // PseudoVADC_VXM_MF8 14753 0U, // PseudoVADC_VXM_MF8_TU 14754 0U, // PseudoVADD_VI_M1 14755 0U, // PseudoVADD_VI_M1_MASK 14756 0U, // PseudoVADD_VI_M1_TU 14757 0U, // PseudoVADD_VI_M2 14758 0U, // PseudoVADD_VI_M2_MASK 14759 0U, // PseudoVADD_VI_M2_TU 14760 0U, // PseudoVADD_VI_M4 14761 0U, // PseudoVADD_VI_M4_MASK 14762 0U, // PseudoVADD_VI_M4_TU 14763 0U, // PseudoVADD_VI_M8 14764 0U, // PseudoVADD_VI_M8_MASK 14765 0U, // PseudoVADD_VI_M8_TU 14766 0U, // PseudoVADD_VI_MF2 14767 0U, // PseudoVADD_VI_MF2_MASK 14768 0U, // PseudoVADD_VI_MF2_TU 14769 0U, // PseudoVADD_VI_MF4 14770 0U, // PseudoVADD_VI_MF4_MASK 14771 0U, // PseudoVADD_VI_MF4_TU 14772 0U, // PseudoVADD_VI_MF8 14773 0U, // PseudoVADD_VI_MF8_MASK 14774 0U, // PseudoVADD_VI_MF8_TU 14775 0U, // PseudoVADD_VV_M1 14776 0U, // PseudoVADD_VV_M1_MASK 14777 0U, // PseudoVADD_VV_M1_TU 14778 0U, // PseudoVADD_VV_M2 14779 0U, // PseudoVADD_VV_M2_MASK 14780 0U, // PseudoVADD_VV_M2_TU 14781 0U, // PseudoVADD_VV_M4 14782 0U, // PseudoVADD_VV_M4_MASK 14783 0U, // PseudoVADD_VV_M4_TU 14784 0U, // PseudoVADD_VV_M8 14785 0U, // PseudoVADD_VV_M8_MASK 14786 0U, // PseudoVADD_VV_M8_TU 14787 0U, // PseudoVADD_VV_MF2 14788 0U, // PseudoVADD_VV_MF2_MASK 14789 0U, // PseudoVADD_VV_MF2_TU 14790 0U, // PseudoVADD_VV_MF4 14791 0U, // PseudoVADD_VV_MF4_MASK 14792 0U, // PseudoVADD_VV_MF4_TU 14793 0U, // PseudoVADD_VV_MF8 14794 0U, // PseudoVADD_VV_MF8_MASK 14795 0U, // PseudoVADD_VV_MF8_TU 14796 0U, // PseudoVADD_VX_M1 14797 0U, // PseudoVADD_VX_M1_MASK 14798 0U, // PseudoVADD_VX_M1_TU 14799 0U, // PseudoVADD_VX_M2 14800 0U, // PseudoVADD_VX_M2_MASK 14801 0U, // PseudoVADD_VX_M2_TU 14802 0U, // PseudoVADD_VX_M4 14803 0U, // PseudoVADD_VX_M4_MASK 14804 0U, // PseudoVADD_VX_M4_TU 14805 0U, // PseudoVADD_VX_M8 14806 0U, // PseudoVADD_VX_M8_MASK 14807 0U, // PseudoVADD_VX_M8_TU 14808 0U, // PseudoVADD_VX_MF2 14809 0U, // PseudoVADD_VX_MF2_MASK 14810 0U, // PseudoVADD_VX_MF2_TU 14811 0U, // PseudoVADD_VX_MF4 14812 0U, // PseudoVADD_VX_MF4_MASK 14813 0U, // PseudoVADD_VX_MF4_TU 14814 0U, // PseudoVADD_VX_MF8 14815 0U, // PseudoVADD_VX_MF8_MASK 14816 0U, // PseudoVADD_VX_MF8_TU 14817 0U, // PseudoVAND_VI_M1 14818 0U, // PseudoVAND_VI_M1_MASK 14819 0U, // PseudoVAND_VI_M1_TU 14820 0U, // PseudoVAND_VI_M2 14821 0U, // PseudoVAND_VI_M2_MASK 14822 0U, // PseudoVAND_VI_M2_TU 14823 0U, // PseudoVAND_VI_M4 14824 0U, // PseudoVAND_VI_M4_MASK 14825 0U, // PseudoVAND_VI_M4_TU 14826 0U, // PseudoVAND_VI_M8 14827 0U, // PseudoVAND_VI_M8_MASK 14828 0U, // PseudoVAND_VI_M8_TU 14829 0U, // PseudoVAND_VI_MF2 14830 0U, // PseudoVAND_VI_MF2_MASK 14831 0U, // PseudoVAND_VI_MF2_TU 14832 0U, // PseudoVAND_VI_MF4 14833 0U, // PseudoVAND_VI_MF4_MASK 14834 0U, // PseudoVAND_VI_MF4_TU 14835 0U, // PseudoVAND_VI_MF8 14836 0U, // PseudoVAND_VI_MF8_MASK 14837 0U, // PseudoVAND_VI_MF8_TU 14838 0U, // PseudoVAND_VV_M1 14839 0U, // PseudoVAND_VV_M1_MASK 14840 0U, // PseudoVAND_VV_M1_TU 14841 0U, // PseudoVAND_VV_M2 14842 0U, // PseudoVAND_VV_M2_MASK 14843 0U, // PseudoVAND_VV_M2_TU 14844 0U, // PseudoVAND_VV_M4 14845 0U, // PseudoVAND_VV_M4_MASK 14846 0U, // PseudoVAND_VV_M4_TU 14847 0U, // PseudoVAND_VV_M8 14848 0U, // PseudoVAND_VV_M8_MASK 14849 0U, // PseudoVAND_VV_M8_TU 14850 0U, // PseudoVAND_VV_MF2 14851 0U, // PseudoVAND_VV_MF2_MASK 14852 0U, // PseudoVAND_VV_MF2_TU 14853 0U, // PseudoVAND_VV_MF4 14854 0U, // PseudoVAND_VV_MF4_MASK 14855 0U, // PseudoVAND_VV_MF4_TU 14856 0U, // PseudoVAND_VV_MF8 14857 0U, // PseudoVAND_VV_MF8_MASK 14858 0U, // PseudoVAND_VV_MF8_TU 14859 0U, // PseudoVAND_VX_M1 14860 0U, // PseudoVAND_VX_M1_MASK 14861 0U, // PseudoVAND_VX_M1_TU 14862 0U, // PseudoVAND_VX_M2 14863 0U, // PseudoVAND_VX_M2_MASK 14864 0U, // PseudoVAND_VX_M2_TU 14865 0U, // PseudoVAND_VX_M4 14866 0U, // PseudoVAND_VX_M4_MASK 14867 0U, // PseudoVAND_VX_M4_TU 14868 0U, // PseudoVAND_VX_M8 14869 0U, // PseudoVAND_VX_M8_MASK 14870 0U, // PseudoVAND_VX_M8_TU 14871 0U, // PseudoVAND_VX_MF2 14872 0U, // PseudoVAND_VX_MF2_MASK 14873 0U, // PseudoVAND_VX_MF2_TU 14874 0U, // PseudoVAND_VX_MF4 14875 0U, // PseudoVAND_VX_MF4_MASK 14876 0U, // PseudoVAND_VX_MF4_TU 14877 0U, // PseudoVAND_VX_MF8 14878 0U, // PseudoVAND_VX_MF8_MASK 14879 0U, // PseudoVAND_VX_MF8_TU 14880 0U, // PseudoVASUBU_VV_M1 14881 0U, // PseudoVASUBU_VV_M1_MASK 14882 0U, // PseudoVASUBU_VV_M1_TU 14883 0U, // PseudoVASUBU_VV_M2 14884 0U, // PseudoVASUBU_VV_M2_MASK 14885 0U, // PseudoVASUBU_VV_M2_TU 14886 0U, // PseudoVASUBU_VV_M4 14887 0U, // PseudoVASUBU_VV_M4_MASK 14888 0U, // PseudoVASUBU_VV_M4_TU 14889 0U, // PseudoVASUBU_VV_M8 14890 0U, // PseudoVASUBU_VV_M8_MASK 14891 0U, // PseudoVASUBU_VV_M8_TU 14892 0U, // PseudoVASUBU_VV_MF2 14893 0U, // PseudoVASUBU_VV_MF2_MASK 14894 0U, // PseudoVASUBU_VV_MF2_TU 14895 0U, // PseudoVASUBU_VV_MF4 14896 0U, // PseudoVASUBU_VV_MF4_MASK 14897 0U, // PseudoVASUBU_VV_MF4_TU 14898 0U, // PseudoVASUBU_VV_MF8 14899 0U, // PseudoVASUBU_VV_MF8_MASK 14900 0U, // PseudoVASUBU_VV_MF8_TU 14901 0U, // PseudoVASUBU_VX_M1 14902 0U, // PseudoVASUBU_VX_M1_MASK 14903 0U, // PseudoVASUBU_VX_M1_TU 14904 0U, // PseudoVASUBU_VX_M2 14905 0U, // PseudoVASUBU_VX_M2_MASK 14906 0U, // PseudoVASUBU_VX_M2_TU 14907 0U, // PseudoVASUBU_VX_M4 14908 0U, // PseudoVASUBU_VX_M4_MASK 14909 0U, // PseudoVASUBU_VX_M4_TU 14910 0U, // PseudoVASUBU_VX_M8 14911 0U, // PseudoVASUBU_VX_M8_MASK 14912 0U, // PseudoVASUBU_VX_M8_TU 14913 0U, // PseudoVASUBU_VX_MF2 14914 0U, // PseudoVASUBU_VX_MF2_MASK 14915 0U, // PseudoVASUBU_VX_MF2_TU 14916 0U, // PseudoVASUBU_VX_MF4 14917 0U, // PseudoVASUBU_VX_MF4_MASK 14918 0U, // PseudoVASUBU_VX_MF4_TU 14919 0U, // PseudoVASUBU_VX_MF8 14920 0U, // PseudoVASUBU_VX_MF8_MASK 14921 0U, // PseudoVASUBU_VX_MF8_TU 14922 0U, // PseudoVASUB_VV_M1 14923 0U, // PseudoVASUB_VV_M1_MASK 14924 0U, // PseudoVASUB_VV_M1_TU 14925 0U, // PseudoVASUB_VV_M2 14926 0U, // PseudoVASUB_VV_M2_MASK 14927 0U, // PseudoVASUB_VV_M2_TU 14928 0U, // PseudoVASUB_VV_M4 14929 0U, // PseudoVASUB_VV_M4_MASK 14930 0U, // PseudoVASUB_VV_M4_TU 14931 0U, // PseudoVASUB_VV_M8 14932 0U, // PseudoVASUB_VV_M8_MASK 14933 0U, // PseudoVASUB_VV_M8_TU 14934 0U, // PseudoVASUB_VV_MF2 14935 0U, // PseudoVASUB_VV_MF2_MASK 14936 0U, // PseudoVASUB_VV_MF2_TU 14937 0U, // PseudoVASUB_VV_MF4 14938 0U, // PseudoVASUB_VV_MF4_MASK 14939 0U, // PseudoVASUB_VV_MF4_TU 14940 0U, // PseudoVASUB_VV_MF8 14941 0U, // PseudoVASUB_VV_MF8_MASK 14942 0U, // PseudoVASUB_VV_MF8_TU 14943 0U, // PseudoVASUB_VX_M1 14944 0U, // PseudoVASUB_VX_M1_MASK 14945 0U, // PseudoVASUB_VX_M1_TU 14946 0U, // PseudoVASUB_VX_M2 14947 0U, // PseudoVASUB_VX_M2_MASK 14948 0U, // PseudoVASUB_VX_M2_TU 14949 0U, // PseudoVASUB_VX_M4 14950 0U, // PseudoVASUB_VX_M4_MASK 14951 0U, // PseudoVASUB_VX_M4_TU 14952 0U, // PseudoVASUB_VX_M8 14953 0U, // PseudoVASUB_VX_M8_MASK 14954 0U, // PseudoVASUB_VX_M8_TU 14955 0U, // PseudoVASUB_VX_MF2 14956 0U, // PseudoVASUB_VX_MF2_MASK 14957 0U, // PseudoVASUB_VX_MF2_TU 14958 0U, // PseudoVASUB_VX_MF4 14959 0U, // PseudoVASUB_VX_MF4_MASK 14960 0U, // PseudoVASUB_VX_MF4_TU 14961 0U, // PseudoVASUB_VX_MF8 14962 0U, // PseudoVASUB_VX_MF8_MASK 14963 0U, // PseudoVASUB_VX_MF8_TU 14964 0U, // PseudoVCOMPRESS_VM_M1 14965 0U, // PseudoVCOMPRESS_VM_M2 14966 0U, // PseudoVCOMPRESS_VM_M4 14967 0U, // PseudoVCOMPRESS_VM_M8 14968 0U, // PseudoVCOMPRESS_VM_MF2 14969 0U, // PseudoVCOMPRESS_VM_MF4 14970 0U, // PseudoVCOMPRESS_VM_MF8 14971 0U, // PseudoVCPOP_M_B1 14972 0U, // PseudoVCPOP_M_B16 14973 0U, // PseudoVCPOP_M_B16_MASK 14974 0U, // PseudoVCPOP_M_B1_MASK 14975 0U, // PseudoVCPOP_M_B2 14976 0U, // PseudoVCPOP_M_B2_MASK 14977 0U, // PseudoVCPOP_M_B32 14978 0U, // PseudoVCPOP_M_B32_MASK 14979 0U, // PseudoVCPOP_M_B4 14980 0U, // PseudoVCPOP_M_B4_MASK 14981 0U, // PseudoVCPOP_M_B64 14982 0U, // PseudoVCPOP_M_B64_MASK 14983 0U, // PseudoVCPOP_M_B8 14984 0U, // PseudoVCPOP_M_B8_MASK 14985 0U, // PseudoVDIVU_VV_M1 14986 0U, // PseudoVDIVU_VV_M1_MASK 14987 0U, // PseudoVDIVU_VV_M1_TU 14988 0U, // PseudoVDIVU_VV_M2 14989 0U, // PseudoVDIVU_VV_M2_MASK 14990 0U, // PseudoVDIVU_VV_M2_TU 14991 0U, // PseudoVDIVU_VV_M4 14992 0U, // PseudoVDIVU_VV_M4_MASK 14993 0U, // PseudoVDIVU_VV_M4_TU 14994 0U, // PseudoVDIVU_VV_M8 14995 0U, // PseudoVDIVU_VV_M8_MASK 14996 0U, // PseudoVDIVU_VV_M8_TU 14997 0U, // PseudoVDIVU_VV_MF2 14998 0U, // PseudoVDIVU_VV_MF2_MASK 14999 0U, // PseudoVDIVU_VV_MF2_TU 15000 0U, // PseudoVDIVU_VV_MF4 15001 0U, // PseudoVDIVU_VV_MF4_MASK 15002 0U, // PseudoVDIVU_VV_MF4_TU 15003 0U, // PseudoVDIVU_VV_MF8 15004 0U, // PseudoVDIVU_VV_MF8_MASK 15005 0U, // PseudoVDIVU_VV_MF8_TU 15006 0U, // PseudoVDIVU_VX_M1 15007 0U, // PseudoVDIVU_VX_M1_MASK 15008 0U, // PseudoVDIVU_VX_M1_TU 15009 0U, // PseudoVDIVU_VX_M2 15010 0U, // PseudoVDIVU_VX_M2_MASK 15011 0U, // PseudoVDIVU_VX_M2_TU 15012 0U, // PseudoVDIVU_VX_M4 15013 0U, // PseudoVDIVU_VX_M4_MASK 15014 0U, // PseudoVDIVU_VX_M4_TU 15015 0U, // PseudoVDIVU_VX_M8 15016 0U, // PseudoVDIVU_VX_M8_MASK 15017 0U, // PseudoVDIVU_VX_M8_TU 15018 0U, // PseudoVDIVU_VX_MF2 15019 0U, // PseudoVDIVU_VX_MF2_MASK 15020 0U, // PseudoVDIVU_VX_MF2_TU 15021 0U, // PseudoVDIVU_VX_MF4 15022 0U, // PseudoVDIVU_VX_MF4_MASK 15023 0U, // PseudoVDIVU_VX_MF4_TU 15024 0U, // PseudoVDIVU_VX_MF8 15025 0U, // PseudoVDIVU_VX_MF8_MASK 15026 0U, // PseudoVDIVU_VX_MF8_TU 15027 0U, // PseudoVDIV_VV_M1 15028 0U, // PseudoVDIV_VV_M1_MASK 15029 0U, // PseudoVDIV_VV_M1_TU 15030 0U, // PseudoVDIV_VV_M2 15031 0U, // PseudoVDIV_VV_M2_MASK 15032 0U, // PseudoVDIV_VV_M2_TU 15033 0U, // PseudoVDIV_VV_M4 15034 0U, // PseudoVDIV_VV_M4_MASK 15035 0U, // PseudoVDIV_VV_M4_TU 15036 0U, // PseudoVDIV_VV_M8 15037 0U, // PseudoVDIV_VV_M8_MASK 15038 0U, // PseudoVDIV_VV_M8_TU 15039 0U, // PseudoVDIV_VV_MF2 15040 0U, // PseudoVDIV_VV_MF2_MASK 15041 0U, // PseudoVDIV_VV_MF2_TU 15042 0U, // PseudoVDIV_VV_MF4 15043 0U, // PseudoVDIV_VV_MF4_MASK 15044 0U, // PseudoVDIV_VV_MF4_TU 15045 0U, // PseudoVDIV_VV_MF8 15046 0U, // PseudoVDIV_VV_MF8_MASK 15047 0U, // PseudoVDIV_VV_MF8_TU 15048 0U, // PseudoVDIV_VX_M1 15049 0U, // PseudoVDIV_VX_M1_MASK 15050 0U, // PseudoVDIV_VX_M1_TU 15051 0U, // PseudoVDIV_VX_M2 15052 0U, // PseudoVDIV_VX_M2_MASK 15053 0U, // PseudoVDIV_VX_M2_TU 15054 0U, // PseudoVDIV_VX_M4 15055 0U, // PseudoVDIV_VX_M4_MASK 15056 0U, // PseudoVDIV_VX_M4_TU 15057 0U, // PseudoVDIV_VX_M8 15058 0U, // PseudoVDIV_VX_M8_MASK 15059 0U, // PseudoVDIV_VX_M8_TU 15060 0U, // PseudoVDIV_VX_MF2 15061 0U, // PseudoVDIV_VX_MF2_MASK 15062 0U, // PseudoVDIV_VX_MF2_TU 15063 0U, // PseudoVDIV_VX_MF4 15064 0U, // PseudoVDIV_VX_MF4_MASK 15065 0U, // PseudoVDIV_VX_MF4_TU 15066 0U, // PseudoVDIV_VX_MF8 15067 0U, // PseudoVDIV_VX_MF8_MASK 15068 0U, // PseudoVDIV_VX_MF8_TU 15069 0U, // PseudoVFADD_VF16_M1 15070 0U, // PseudoVFADD_VF16_M1_MASK 15071 0U, // PseudoVFADD_VF16_M1_TU 15072 0U, // PseudoVFADD_VF16_M2 15073 0U, // PseudoVFADD_VF16_M2_MASK 15074 0U, // PseudoVFADD_VF16_M2_TU 15075 0U, // PseudoVFADD_VF16_M4 15076 0U, // PseudoVFADD_VF16_M4_MASK 15077 0U, // PseudoVFADD_VF16_M4_TU 15078 0U, // PseudoVFADD_VF16_M8 15079 0U, // PseudoVFADD_VF16_M8_MASK 15080 0U, // PseudoVFADD_VF16_M8_TU 15081 0U, // PseudoVFADD_VF16_MF2 15082 0U, // PseudoVFADD_VF16_MF2_MASK 15083 0U, // PseudoVFADD_VF16_MF2_TU 15084 0U, // PseudoVFADD_VF16_MF4 15085 0U, // PseudoVFADD_VF16_MF4_MASK 15086 0U, // PseudoVFADD_VF16_MF4_TU 15087 0U, // PseudoVFADD_VF32_M1 15088 0U, // PseudoVFADD_VF32_M1_MASK 15089 0U, // PseudoVFADD_VF32_M1_TU 15090 0U, // PseudoVFADD_VF32_M2 15091 0U, // PseudoVFADD_VF32_M2_MASK 15092 0U, // PseudoVFADD_VF32_M2_TU 15093 0U, // PseudoVFADD_VF32_M4 15094 0U, // PseudoVFADD_VF32_M4_MASK 15095 0U, // PseudoVFADD_VF32_M4_TU 15096 0U, // PseudoVFADD_VF32_M8 15097 0U, // PseudoVFADD_VF32_M8_MASK 15098 0U, // PseudoVFADD_VF32_M8_TU 15099 0U, // PseudoVFADD_VF32_MF2 15100 0U, // PseudoVFADD_VF32_MF2_MASK 15101 0U, // PseudoVFADD_VF32_MF2_TU 15102 0U, // PseudoVFADD_VF64_M1 15103 0U, // PseudoVFADD_VF64_M1_MASK 15104 0U, // PseudoVFADD_VF64_M1_TU 15105 0U, // PseudoVFADD_VF64_M2 15106 0U, // PseudoVFADD_VF64_M2_MASK 15107 0U, // PseudoVFADD_VF64_M2_TU 15108 0U, // PseudoVFADD_VF64_M4 15109 0U, // PseudoVFADD_VF64_M4_MASK 15110 0U, // PseudoVFADD_VF64_M4_TU 15111 0U, // PseudoVFADD_VF64_M8 15112 0U, // PseudoVFADD_VF64_M8_MASK 15113 0U, // PseudoVFADD_VF64_M8_TU 15114 0U, // PseudoVFADD_VV_M1 15115 0U, // PseudoVFADD_VV_M1_MASK 15116 0U, // PseudoVFADD_VV_M1_TU 15117 0U, // PseudoVFADD_VV_M2 15118 0U, // PseudoVFADD_VV_M2_MASK 15119 0U, // PseudoVFADD_VV_M2_TU 15120 0U, // PseudoVFADD_VV_M4 15121 0U, // PseudoVFADD_VV_M4_MASK 15122 0U, // PseudoVFADD_VV_M4_TU 15123 0U, // PseudoVFADD_VV_M8 15124 0U, // PseudoVFADD_VV_M8_MASK 15125 0U, // PseudoVFADD_VV_M8_TU 15126 0U, // PseudoVFADD_VV_MF2 15127 0U, // PseudoVFADD_VV_MF2_MASK 15128 0U, // PseudoVFADD_VV_MF2_TU 15129 0U, // PseudoVFADD_VV_MF4 15130 0U, // PseudoVFADD_VV_MF4_MASK 15131 0U, // PseudoVFADD_VV_MF4_TU 15132 0U, // PseudoVFCLASS_V_M1 15133 0U, // PseudoVFCLASS_V_M1_MASK 15134 0U, // PseudoVFCLASS_V_M1_TU 15135 0U, // PseudoVFCLASS_V_M2 15136 0U, // PseudoVFCLASS_V_M2_MASK 15137 0U, // PseudoVFCLASS_V_M2_TU 15138 0U, // PseudoVFCLASS_V_M4 15139 0U, // PseudoVFCLASS_V_M4_MASK 15140 0U, // PseudoVFCLASS_V_M4_TU 15141 0U, // PseudoVFCLASS_V_M8 15142 0U, // PseudoVFCLASS_V_M8_MASK 15143 0U, // PseudoVFCLASS_V_M8_TU 15144 0U, // PseudoVFCLASS_V_MF2 15145 0U, // PseudoVFCLASS_V_MF2_MASK 15146 0U, // PseudoVFCLASS_V_MF2_TU 15147 0U, // PseudoVFCLASS_V_MF4 15148 0U, // PseudoVFCLASS_V_MF4_MASK 15149 0U, // PseudoVFCLASS_V_MF4_TU 15150 0U, // PseudoVFCVT_F_XU_V_M1 15151 0U, // PseudoVFCVT_F_XU_V_M1_MASK 15152 0U, // PseudoVFCVT_F_XU_V_M1_TU 15153 0U, // PseudoVFCVT_F_XU_V_M2 15154 0U, // PseudoVFCVT_F_XU_V_M2_MASK 15155 0U, // PseudoVFCVT_F_XU_V_M2_TU 15156 0U, // PseudoVFCVT_F_XU_V_M4 15157 0U, // PseudoVFCVT_F_XU_V_M4_MASK 15158 0U, // PseudoVFCVT_F_XU_V_M4_TU 15159 0U, // PseudoVFCVT_F_XU_V_M8 15160 0U, // PseudoVFCVT_F_XU_V_M8_MASK 15161 0U, // PseudoVFCVT_F_XU_V_M8_TU 15162 0U, // PseudoVFCVT_F_XU_V_MF2 15163 0U, // PseudoVFCVT_F_XU_V_MF2_MASK 15164 0U, // PseudoVFCVT_F_XU_V_MF2_TU 15165 0U, // PseudoVFCVT_F_XU_V_MF4 15166 0U, // PseudoVFCVT_F_XU_V_MF4_MASK 15167 0U, // PseudoVFCVT_F_XU_V_MF4_TU 15168 0U, // PseudoVFCVT_F_X_V_M1 15169 0U, // PseudoVFCVT_F_X_V_M1_MASK 15170 0U, // PseudoVFCVT_F_X_V_M1_TU 15171 0U, // PseudoVFCVT_F_X_V_M2 15172 0U, // PseudoVFCVT_F_X_V_M2_MASK 15173 0U, // PseudoVFCVT_F_X_V_M2_TU 15174 0U, // PseudoVFCVT_F_X_V_M4 15175 0U, // PseudoVFCVT_F_X_V_M4_MASK 15176 0U, // PseudoVFCVT_F_X_V_M4_TU 15177 0U, // PseudoVFCVT_F_X_V_M8 15178 0U, // PseudoVFCVT_F_X_V_M8_MASK 15179 0U, // PseudoVFCVT_F_X_V_M8_TU 15180 0U, // PseudoVFCVT_F_X_V_MF2 15181 0U, // PseudoVFCVT_F_X_V_MF2_MASK 15182 0U, // PseudoVFCVT_F_X_V_MF2_TU 15183 0U, // PseudoVFCVT_F_X_V_MF4 15184 0U, // PseudoVFCVT_F_X_V_MF4_MASK 15185 0U, // PseudoVFCVT_F_X_V_MF4_TU 15186 0U, // PseudoVFCVT_RM_F_XU_V_M1_MASK 15187 0U, // PseudoVFCVT_RM_F_XU_V_M2_MASK 15188 0U, // PseudoVFCVT_RM_F_XU_V_M4_MASK 15189 0U, // PseudoVFCVT_RM_F_XU_V_M8_MASK 15190 0U, // PseudoVFCVT_RM_F_XU_V_MF2_MASK 15191 0U, // PseudoVFCVT_RM_F_XU_V_MF4_MASK 15192 0U, // PseudoVFCVT_RM_F_X_V_M1_MASK 15193 0U, // PseudoVFCVT_RM_F_X_V_M2_MASK 15194 0U, // PseudoVFCVT_RM_F_X_V_M4_MASK 15195 0U, // PseudoVFCVT_RM_F_X_V_M8_MASK 15196 0U, // PseudoVFCVT_RM_F_X_V_MF2_MASK 15197 0U, // PseudoVFCVT_RM_F_X_V_MF4_MASK 15198 0U, // PseudoVFCVT_RM_XU_F_V_M1_MASK 15199 0U, // PseudoVFCVT_RM_XU_F_V_M2_MASK 15200 0U, // PseudoVFCVT_RM_XU_F_V_M4_MASK 15201 0U, // PseudoVFCVT_RM_XU_F_V_M8_MASK 15202 0U, // PseudoVFCVT_RM_XU_F_V_MF2_MASK 15203 0U, // PseudoVFCVT_RM_XU_F_V_MF4_MASK 15204 0U, // PseudoVFCVT_RM_X_F_V_M1_MASK 15205 0U, // PseudoVFCVT_RM_X_F_V_M2_MASK 15206 0U, // PseudoVFCVT_RM_X_F_V_M4_MASK 15207 0U, // PseudoVFCVT_RM_X_F_V_M8_MASK 15208 0U, // PseudoVFCVT_RM_X_F_V_MF2_MASK 15209 0U, // PseudoVFCVT_RM_X_F_V_MF4_MASK 15210 0U, // PseudoVFCVT_RTZ_XU_F_V_M1 15211 0U, // PseudoVFCVT_RTZ_XU_F_V_M1_MASK 15212 0U, // PseudoVFCVT_RTZ_XU_F_V_M1_TU 15213 0U, // PseudoVFCVT_RTZ_XU_F_V_M2 15214 0U, // PseudoVFCVT_RTZ_XU_F_V_M2_MASK 15215 0U, // PseudoVFCVT_RTZ_XU_F_V_M2_TU 15216 0U, // PseudoVFCVT_RTZ_XU_F_V_M4 15217 0U, // PseudoVFCVT_RTZ_XU_F_V_M4_MASK 15218 0U, // PseudoVFCVT_RTZ_XU_F_V_M4_TU 15219 0U, // PseudoVFCVT_RTZ_XU_F_V_M8 15220 0U, // PseudoVFCVT_RTZ_XU_F_V_M8_MASK 15221 0U, // PseudoVFCVT_RTZ_XU_F_V_M8_TU 15222 0U, // PseudoVFCVT_RTZ_XU_F_V_MF2 15223 0U, // PseudoVFCVT_RTZ_XU_F_V_MF2_MASK 15224 0U, // PseudoVFCVT_RTZ_XU_F_V_MF2_TU 15225 0U, // PseudoVFCVT_RTZ_XU_F_V_MF4 15226 0U, // PseudoVFCVT_RTZ_XU_F_V_MF4_MASK 15227 0U, // PseudoVFCVT_RTZ_XU_F_V_MF4_TU 15228 0U, // PseudoVFCVT_RTZ_X_F_V_M1 15229 0U, // PseudoVFCVT_RTZ_X_F_V_M1_MASK 15230 0U, // PseudoVFCVT_RTZ_X_F_V_M1_TU 15231 0U, // PseudoVFCVT_RTZ_X_F_V_M2 15232 0U, // PseudoVFCVT_RTZ_X_F_V_M2_MASK 15233 0U, // PseudoVFCVT_RTZ_X_F_V_M2_TU 15234 0U, // PseudoVFCVT_RTZ_X_F_V_M4 15235 0U, // PseudoVFCVT_RTZ_X_F_V_M4_MASK 15236 0U, // PseudoVFCVT_RTZ_X_F_V_M4_TU 15237 0U, // PseudoVFCVT_RTZ_X_F_V_M8 15238 0U, // PseudoVFCVT_RTZ_X_F_V_M8_MASK 15239 0U, // PseudoVFCVT_RTZ_X_F_V_M8_TU 15240 0U, // PseudoVFCVT_RTZ_X_F_V_MF2 15241 0U, // PseudoVFCVT_RTZ_X_F_V_MF2_MASK 15242 0U, // PseudoVFCVT_RTZ_X_F_V_MF2_TU 15243 0U, // PseudoVFCVT_RTZ_X_F_V_MF4 15244 0U, // PseudoVFCVT_RTZ_X_F_V_MF4_MASK 15245 0U, // PseudoVFCVT_RTZ_X_F_V_MF4_TU 15246 0U, // PseudoVFCVT_XU_F_V_M1 15247 0U, // PseudoVFCVT_XU_F_V_M1_MASK 15248 0U, // PseudoVFCVT_XU_F_V_M1_TU 15249 0U, // PseudoVFCVT_XU_F_V_M2 15250 0U, // PseudoVFCVT_XU_F_V_M2_MASK 15251 0U, // PseudoVFCVT_XU_F_V_M2_TU 15252 0U, // PseudoVFCVT_XU_F_V_M4 15253 0U, // PseudoVFCVT_XU_F_V_M4_MASK 15254 0U, // PseudoVFCVT_XU_F_V_M4_TU 15255 0U, // PseudoVFCVT_XU_F_V_M8 15256 0U, // PseudoVFCVT_XU_F_V_M8_MASK 15257 0U, // PseudoVFCVT_XU_F_V_M8_TU 15258 0U, // PseudoVFCVT_XU_F_V_MF2 15259 0U, // PseudoVFCVT_XU_F_V_MF2_MASK 15260 0U, // PseudoVFCVT_XU_F_V_MF2_TU 15261 0U, // PseudoVFCVT_XU_F_V_MF4 15262 0U, // PseudoVFCVT_XU_F_V_MF4_MASK 15263 0U, // PseudoVFCVT_XU_F_V_MF4_TU 15264 0U, // PseudoVFCVT_X_F_V_M1 15265 0U, // PseudoVFCVT_X_F_V_M1_MASK 15266 0U, // PseudoVFCVT_X_F_V_M1_TU 15267 0U, // PseudoVFCVT_X_F_V_M2 15268 0U, // PseudoVFCVT_X_F_V_M2_MASK 15269 0U, // PseudoVFCVT_X_F_V_M2_TU 15270 0U, // PseudoVFCVT_X_F_V_M4 15271 0U, // PseudoVFCVT_X_F_V_M4_MASK 15272 0U, // PseudoVFCVT_X_F_V_M4_TU 15273 0U, // PseudoVFCVT_X_F_V_M8 15274 0U, // PseudoVFCVT_X_F_V_M8_MASK 15275 0U, // PseudoVFCVT_X_F_V_M8_TU 15276 0U, // PseudoVFCVT_X_F_V_MF2 15277 0U, // PseudoVFCVT_X_F_V_MF2_MASK 15278 0U, // PseudoVFCVT_X_F_V_MF2_TU 15279 0U, // PseudoVFCVT_X_F_V_MF4 15280 0U, // PseudoVFCVT_X_F_V_MF4_MASK 15281 0U, // PseudoVFCVT_X_F_V_MF4_TU 15282 0U, // PseudoVFDIV_VF16_M1 15283 0U, // PseudoVFDIV_VF16_M1_MASK 15284 0U, // PseudoVFDIV_VF16_M1_TU 15285 0U, // PseudoVFDIV_VF16_M2 15286 0U, // PseudoVFDIV_VF16_M2_MASK 15287 0U, // PseudoVFDIV_VF16_M2_TU 15288 0U, // PseudoVFDIV_VF16_M4 15289 0U, // PseudoVFDIV_VF16_M4_MASK 15290 0U, // PseudoVFDIV_VF16_M4_TU 15291 0U, // PseudoVFDIV_VF16_M8 15292 0U, // PseudoVFDIV_VF16_M8_MASK 15293 0U, // PseudoVFDIV_VF16_M8_TU 15294 0U, // PseudoVFDIV_VF16_MF2 15295 0U, // PseudoVFDIV_VF16_MF2_MASK 15296 0U, // PseudoVFDIV_VF16_MF2_TU 15297 0U, // PseudoVFDIV_VF16_MF4 15298 0U, // PseudoVFDIV_VF16_MF4_MASK 15299 0U, // PseudoVFDIV_VF16_MF4_TU 15300 0U, // PseudoVFDIV_VF32_M1 15301 0U, // PseudoVFDIV_VF32_M1_MASK 15302 0U, // PseudoVFDIV_VF32_M1_TU 15303 0U, // PseudoVFDIV_VF32_M2 15304 0U, // PseudoVFDIV_VF32_M2_MASK 15305 0U, // PseudoVFDIV_VF32_M2_TU 15306 0U, // PseudoVFDIV_VF32_M4 15307 0U, // PseudoVFDIV_VF32_M4_MASK 15308 0U, // PseudoVFDIV_VF32_M4_TU 15309 0U, // PseudoVFDIV_VF32_M8 15310 0U, // PseudoVFDIV_VF32_M8_MASK 15311 0U, // PseudoVFDIV_VF32_M8_TU 15312 0U, // PseudoVFDIV_VF32_MF2 15313 0U, // PseudoVFDIV_VF32_MF2_MASK 15314 0U, // PseudoVFDIV_VF32_MF2_TU 15315 0U, // PseudoVFDIV_VF64_M1 15316 0U, // PseudoVFDIV_VF64_M1_MASK 15317 0U, // PseudoVFDIV_VF64_M1_TU 15318 0U, // PseudoVFDIV_VF64_M2 15319 0U, // PseudoVFDIV_VF64_M2_MASK 15320 0U, // PseudoVFDIV_VF64_M2_TU 15321 0U, // PseudoVFDIV_VF64_M4 15322 0U, // PseudoVFDIV_VF64_M4_MASK 15323 0U, // PseudoVFDIV_VF64_M4_TU 15324 0U, // PseudoVFDIV_VF64_M8 15325 0U, // PseudoVFDIV_VF64_M8_MASK 15326 0U, // PseudoVFDIV_VF64_M8_TU 15327 0U, // PseudoVFDIV_VV_M1 15328 0U, // PseudoVFDIV_VV_M1_MASK 15329 0U, // PseudoVFDIV_VV_M1_TU 15330 0U, // PseudoVFDIV_VV_M2 15331 0U, // PseudoVFDIV_VV_M2_MASK 15332 0U, // PseudoVFDIV_VV_M2_TU 15333 0U, // PseudoVFDIV_VV_M4 15334 0U, // PseudoVFDIV_VV_M4_MASK 15335 0U, // PseudoVFDIV_VV_M4_TU 15336 0U, // PseudoVFDIV_VV_M8 15337 0U, // PseudoVFDIV_VV_M8_MASK 15338 0U, // PseudoVFDIV_VV_M8_TU 15339 0U, // PseudoVFDIV_VV_MF2 15340 0U, // PseudoVFDIV_VV_MF2_MASK 15341 0U, // PseudoVFDIV_VV_MF2_TU 15342 0U, // PseudoVFDIV_VV_MF4 15343 0U, // PseudoVFDIV_VV_MF4_MASK 15344 0U, // PseudoVFDIV_VV_MF4_TU 15345 0U, // PseudoVFIRST_M_B1 15346 0U, // PseudoVFIRST_M_B16 15347 0U, // PseudoVFIRST_M_B16_MASK 15348 0U, // PseudoVFIRST_M_B1_MASK 15349 0U, // PseudoVFIRST_M_B2 15350 0U, // PseudoVFIRST_M_B2_MASK 15351 0U, // PseudoVFIRST_M_B32 15352 0U, // PseudoVFIRST_M_B32_MASK 15353 0U, // PseudoVFIRST_M_B4 15354 0U, // PseudoVFIRST_M_B4_MASK 15355 0U, // PseudoVFIRST_M_B64 15356 0U, // PseudoVFIRST_M_B64_MASK 15357 0U, // PseudoVFIRST_M_B8 15358 0U, // PseudoVFIRST_M_B8_MASK 15359 0U, // PseudoVFMACC_VF16_M1 15360 0U, // PseudoVFMACC_VF16_M1_MASK 15361 0U, // PseudoVFMACC_VF16_M2 15362 0U, // PseudoVFMACC_VF16_M2_MASK 15363 0U, // PseudoVFMACC_VF16_M4 15364 0U, // PseudoVFMACC_VF16_M4_MASK 15365 0U, // PseudoVFMACC_VF16_M8 15366 0U, // PseudoVFMACC_VF16_M8_MASK 15367 0U, // PseudoVFMACC_VF16_MF2 15368 0U, // PseudoVFMACC_VF16_MF2_MASK 15369 0U, // PseudoVFMACC_VF16_MF4 15370 0U, // PseudoVFMACC_VF16_MF4_MASK 15371 0U, // PseudoVFMACC_VF32_M1 15372 0U, // PseudoVFMACC_VF32_M1_MASK 15373 0U, // PseudoVFMACC_VF32_M2 15374 0U, // PseudoVFMACC_VF32_M2_MASK 15375 0U, // PseudoVFMACC_VF32_M4 15376 0U, // PseudoVFMACC_VF32_M4_MASK 15377 0U, // PseudoVFMACC_VF32_M8 15378 0U, // PseudoVFMACC_VF32_M8_MASK 15379 0U, // PseudoVFMACC_VF32_MF2 15380 0U, // PseudoVFMACC_VF32_MF2_MASK 15381 0U, // PseudoVFMACC_VF64_M1 15382 0U, // PseudoVFMACC_VF64_M1_MASK 15383 0U, // PseudoVFMACC_VF64_M2 15384 0U, // PseudoVFMACC_VF64_M2_MASK 15385 0U, // PseudoVFMACC_VF64_M4 15386 0U, // PseudoVFMACC_VF64_M4_MASK 15387 0U, // PseudoVFMACC_VF64_M8 15388 0U, // PseudoVFMACC_VF64_M8_MASK 15389 0U, // PseudoVFMACC_VV_M1 15390 0U, // PseudoVFMACC_VV_M1_MASK 15391 0U, // PseudoVFMACC_VV_M2 15392 0U, // PseudoVFMACC_VV_M2_MASK 15393 0U, // PseudoVFMACC_VV_M4 15394 0U, // PseudoVFMACC_VV_M4_MASK 15395 0U, // PseudoVFMACC_VV_M8 15396 0U, // PseudoVFMACC_VV_M8_MASK 15397 0U, // PseudoVFMACC_VV_MF2 15398 0U, // PseudoVFMACC_VV_MF2_MASK 15399 0U, // PseudoVFMACC_VV_MF4 15400 0U, // PseudoVFMACC_VV_MF4_MASK 15401 0U, // PseudoVFMADD_VF16_M1 15402 0U, // PseudoVFMADD_VF16_M1_MASK 15403 0U, // PseudoVFMADD_VF16_M2 15404 0U, // PseudoVFMADD_VF16_M2_MASK 15405 0U, // PseudoVFMADD_VF16_M4 15406 0U, // PseudoVFMADD_VF16_M4_MASK 15407 0U, // PseudoVFMADD_VF16_M8 15408 0U, // PseudoVFMADD_VF16_M8_MASK 15409 0U, // PseudoVFMADD_VF16_MF2 15410 0U, // PseudoVFMADD_VF16_MF2_MASK 15411 0U, // PseudoVFMADD_VF16_MF4 15412 0U, // PseudoVFMADD_VF16_MF4_MASK 15413 0U, // PseudoVFMADD_VF32_M1 15414 0U, // PseudoVFMADD_VF32_M1_MASK 15415 0U, // PseudoVFMADD_VF32_M2 15416 0U, // PseudoVFMADD_VF32_M2_MASK 15417 0U, // PseudoVFMADD_VF32_M4 15418 0U, // PseudoVFMADD_VF32_M4_MASK 15419 0U, // PseudoVFMADD_VF32_M8 15420 0U, // PseudoVFMADD_VF32_M8_MASK 15421 0U, // PseudoVFMADD_VF32_MF2 15422 0U, // PseudoVFMADD_VF32_MF2_MASK 15423 0U, // PseudoVFMADD_VF64_M1 15424 0U, // PseudoVFMADD_VF64_M1_MASK 15425 0U, // PseudoVFMADD_VF64_M2 15426 0U, // PseudoVFMADD_VF64_M2_MASK 15427 0U, // PseudoVFMADD_VF64_M4 15428 0U, // PseudoVFMADD_VF64_M4_MASK 15429 0U, // PseudoVFMADD_VF64_M8 15430 0U, // PseudoVFMADD_VF64_M8_MASK 15431 0U, // PseudoVFMADD_VV_M1 15432 0U, // PseudoVFMADD_VV_M1_MASK 15433 0U, // PseudoVFMADD_VV_M2 15434 0U, // PseudoVFMADD_VV_M2_MASK 15435 0U, // PseudoVFMADD_VV_M4 15436 0U, // PseudoVFMADD_VV_M4_MASK 15437 0U, // PseudoVFMADD_VV_M8 15438 0U, // PseudoVFMADD_VV_M8_MASK 15439 0U, // PseudoVFMADD_VV_MF2 15440 0U, // PseudoVFMADD_VV_MF2_MASK 15441 0U, // PseudoVFMADD_VV_MF4 15442 0U, // PseudoVFMADD_VV_MF4_MASK 15443 0U, // PseudoVFMAX_VF16_M1 15444 0U, // PseudoVFMAX_VF16_M1_MASK 15445 0U, // PseudoVFMAX_VF16_M1_TU 15446 0U, // PseudoVFMAX_VF16_M2 15447 0U, // PseudoVFMAX_VF16_M2_MASK 15448 0U, // PseudoVFMAX_VF16_M2_TU 15449 0U, // PseudoVFMAX_VF16_M4 15450 0U, // PseudoVFMAX_VF16_M4_MASK 15451 0U, // PseudoVFMAX_VF16_M4_TU 15452 0U, // PseudoVFMAX_VF16_M8 15453 0U, // PseudoVFMAX_VF16_M8_MASK 15454 0U, // PseudoVFMAX_VF16_M8_TU 15455 0U, // PseudoVFMAX_VF16_MF2 15456 0U, // PseudoVFMAX_VF16_MF2_MASK 15457 0U, // PseudoVFMAX_VF16_MF2_TU 15458 0U, // PseudoVFMAX_VF16_MF4 15459 0U, // PseudoVFMAX_VF16_MF4_MASK 15460 0U, // PseudoVFMAX_VF16_MF4_TU 15461 0U, // PseudoVFMAX_VF32_M1 15462 0U, // PseudoVFMAX_VF32_M1_MASK 15463 0U, // PseudoVFMAX_VF32_M1_TU 15464 0U, // PseudoVFMAX_VF32_M2 15465 0U, // PseudoVFMAX_VF32_M2_MASK 15466 0U, // PseudoVFMAX_VF32_M2_TU 15467 0U, // PseudoVFMAX_VF32_M4 15468 0U, // PseudoVFMAX_VF32_M4_MASK 15469 0U, // PseudoVFMAX_VF32_M4_TU 15470 0U, // PseudoVFMAX_VF32_M8 15471 0U, // PseudoVFMAX_VF32_M8_MASK 15472 0U, // PseudoVFMAX_VF32_M8_TU 15473 0U, // PseudoVFMAX_VF32_MF2 15474 0U, // PseudoVFMAX_VF32_MF2_MASK 15475 0U, // PseudoVFMAX_VF32_MF2_TU 15476 0U, // PseudoVFMAX_VF64_M1 15477 0U, // PseudoVFMAX_VF64_M1_MASK 15478 0U, // PseudoVFMAX_VF64_M1_TU 15479 0U, // PseudoVFMAX_VF64_M2 15480 0U, // PseudoVFMAX_VF64_M2_MASK 15481 0U, // PseudoVFMAX_VF64_M2_TU 15482 0U, // PseudoVFMAX_VF64_M4 15483 0U, // PseudoVFMAX_VF64_M4_MASK 15484 0U, // PseudoVFMAX_VF64_M4_TU 15485 0U, // PseudoVFMAX_VF64_M8 15486 0U, // PseudoVFMAX_VF64_M8_MASK 15487 0U, // PseudoVFMAX_VF64_M8_TU 15488 0U, // PseudoVFMAX_VV_M1 15489 0U, // PseudoVFMAX_VV_M1_MASK 15490 0U, // PseudoVFMAX_VV_M1_TU 15491 0U, // PseudoVFMAX_VV_M2 15492 0U, // PseudoVFMAX_VV_M2_MASK 15493 0U, // PseudoVFMAX_VV_M2_TU 15494 0U, // PseudoVFMAX_VV_M4 15495 0U, // PseudoVFMAX_VV_M4_MASK 15496 0U, // PseudoVFMAX_VV_M4_TU 15497 0U, // PseudoVFMAX_VV_M8 15498 0U, // PseudoVFMAX_VV_M8_MASK 15499 0U, // PseudoVFMAX_VV_M8_TU 15500 0U, // PseudoVFMAX_VV_MF2 15501 0U, // PseudoVFMAX_VV_MF2_MASK 15502 0U, // PseudoVFMAX_VV_MF2_TU 15503 0U, // PseudoVFMAX_VV_MF4 15504 0U, // PseudoVFMAX_VV_MF4_MASK 15505 0U, // PseudoVFMAX_VV_MF4_TU 15506 0U, // PseudoVFMERGE_VF16M_M1 15507 0U, // PseudoVFMERGE_VF16M_M1_TU 15508 0U, // PseudoVFMERGE_VF16M_M2 15509 0U, // PseudoVFMERGE_VF16M_M2_TU 15510 0U, // PseudoVFMERGE_VF16M_M4 15511 0U, // PseudoVFMERGE_VF16M_M4_TU 15512 0U, // PseudoVFMERGE_VF16M_M8 15513 0U, // PseudoVFMERGE_VF16M_M8_TU 15514 0U, // PseudoVFMERGE_VF16M_MF2 15515 0U, // PseudoVFMERGE_VF16M_MF2_TU 15516 0U, // PseudoVFMERGE_VF16M_MF4 15517 0U, // PseudoVFMERGE_VF16M_MF4_TU 15518 0U, // PseudoVFMERGE_VF32M_M1 15519 0U, // PseudoVFMERGE_VF32M_M1_TU 15520 0U, // PseudoVFMERGE_VF32M_M2 15521 0U, // PseudoVFMERGE_VF32M_M2_TU 15522 0U, // PseudoVFMERGE_VF32M_M4 15523 0U, // PseudoVFMERGE_VF32M_M4_TU 15524 0U, // PseudoVFMERGE_VF32M_M8 15525 0U, // PseudoVFMERGE_VF32M_M8_TU 15526 0U, // PseudoVFMERGE_VF32M_MF2 15527 0U, // PseudoVFMERGE_VF32M_MF2_TU 15528 0U, // PseudoVFMERGE_VF64M_M1 15529 0U, // PseudoVFMERGE_VF64M_M1_TU 15530 0U, // PseudoVFMERGE_VF64M_M2 15531 0U, // PseudoVFMERGE_VF64M_M2_TU 15532 0U, // PseudoVFMERGE_VF64M_M4 15533 0U, // PseudoVFMERGE_VF64M_M4_TU 15534 0U, // PseudoVFMERGE_VF64M_M8 15535 0U, // PseudoVFMERGE_VF64M_M8_TU 15536 0U, // PseudoVFMIN_VF16_M1 15537 0U, // PseudoVFMIN_VF16_M1_MASK 15538 0U, // PseudoVFMIN_VF16_M1_TU 15539 0U, // PseudoVFMIN_VF16_M2 15540 0U, // PseudoVFMIN_VF16_M2_MASK 15541 0U, // PseudoVFMIN_VF16_M2_TU 15542 0U, // PseudoVFMIN_VF16_M4 15543 0U, // PseudoVFMIN_VF16_M4_MASK 15544 0U, // PseudoVFMIN_VF16_M4_TU 15545 0U, // PseudoVFMIN_VF16_M8 15546 0U, // PseudoVFMIN_VF16_M8_MASK 15547 0U, // PseudoVFMIN_VF16_M8_TU 15548 0U, // PseudoVFMIN_VF16_MF2 15549 0U, // PseudoVFMIN_VF16_MF2_MASK 15550 0U, // PseudoVFMIN_VF16_MF2_TU 15551 0U, // PseudoVFMIN_VF16_MF4 15552 0U, // PseudoVFMIN_VF16_MF4_MASK 15553 0U, // PseudoVFMIN_VF16_MF4_TU 15554 0U, // PseudoVFMIN_VF32_M1 15555 0U, // PseudoVFMIN_VF32_M1_MASK 15556 0U, // PseudoVFMIN_VF32_M1_TU 15557 0U, // PseudoVFMIN_VF32_M2 15558 0U, // PseudoVFMIN_VF32_M2_MASK 15559 0U, // PseudoVFMIN_VF32_M2_TU 15560 0U, // PseudoVFMIN_VF32_M4 15561 0U, // PseudoVFMIN_VF32_M4_MASK 15562 0U, // PseudoVFMIN_VF32_M4_TU 15563 0U, // PseudoVFMIN_VF32_M8 15564 0U, // PseudoVFMIN_VF32_M8_MASK 15565 0U, // PseudoVFMIN_VF32_M8_TU 15566 0U, // PseudoVFMIN_VF32_MF2 15567 0U, // PseudoVFMIN_VF32_MF2_MASK 15568 0U, // PseudoVFMIN_VF32_MF2_TU 15569 0U, // PseudoVFMIN_VF64_M1 15570 0U, // PseudoVFMIN_VF64_M1_MASK 15571 0U, // PseudoVFMIN_VF64_M1_TU 15572 0U, // PseudoVFMIN_VF64_M2 15573 0U, // PseudoVFMIN_VF64_M2_MASK 15574 0U, // PseudoVFMIN_VF64_M2_TU 15575 0U, // PseudoVFMIN_VF64_M4 15576 0U, // PseudoVFMIN_VF64_M4_MASK 15577 0U, // PseudoVFMIN_VF64_M4_TU 15578 0U, // PseudoVFMIN_VF64_M8 15579 0U, // PseudoVFMIN_VF64_M8_MASK 15580 0U, // PseudoVFMIN_VF64_M8_TU 15581 0U, // PseudoVFMIN_VV_M1 15582 0U, // PseudoVFMIN_VV_M1_MASK 15583 0U, // PseudoVFMIN_VV_M1_TU 15584 0U, // PseudoVFMIN_VV_M2 15585 0U, // PseudoVFMIN_VV_M2_MASK 15586 0U, // PseudoVFMIN_VV_M2_TU 15587 0U, // PseudoVFMIN_VV_M4 15588 0U, // PseudoVFMIN_VV_M4_MASK 15589 0U, // PseudoVFMIN_VV_M4_TU 15590 0U, // PseudoVFMIN_VV_M8 15591 0U, // PseudoVFMIN_VV_M8_MASK 15592 0U, // PseudoVFMIN_VV_M8_TU 15593 0U, // PseudoVFMIN_VV_MF2 15594 0U, // PseudoVFMIN_VV_MF2_MASK 15595 0U, // PseudoVFMIN_VV_MF2_TU 15596 0U, // PseudoVFMIN_VV_MF4 15597 0U, // PseudoVFMIN_VV_MF4_MASK 15598 0U, // PseudoVFMIN_VV_MF4_TU 15599 0U, // PseudoVFMSAC_VF16_M1 15600 0U, // PseudoVFMSAC_VF16_M1_MASK 15601 0U, // PseudoVFMSAC_VF16_M2 15602 0U, // PseudoVFMSAC_VF16_M2_MASK 15603 0U, // PseudoVFMSAC_VF16_M4 15604 0U, // PseudoVFMSAC_VF16_M4_MASK 15605 0U, // PseudoVFMSAC_VF16_M8 15606 0U, // PseudoVFMSAC_VF16_M8_MASK 15607 0U, // PseudoVFMSAC_VF16_MF2 15608 0U, // PseudoVFMSAC_VF16_MF2_MASK 15609 0U, // PseudoVFMSAC_VF16_MF4 15610 0U, // PseudoVFMSAC_VF16_MF4_MASK 15611 0U, // PseudoVFMSAC_VF32_M1 15612 0U, // PseudoVFMSAC_VF32_M1_MASK 15613 0U, // PseudoVFMSAC_VF32_M2 15614 0U, // PseudoVFMSAC_VF32_M2_MASK 15615 0U, // PseudoVFMSAC_VF32_M4 15616 0U, // PseudoVFMSAC_VF32_M4_MASK 15617 0U, // PseudoVFMSAC_VF32_M8 15618 0U, // PseudoVFMSAC_VF32_M8_MASK 15619 0U, // PseudoVFMSAC_VF32_MF2 15620 0U, // PseudoVFMSAC_VF32_MF2_MASK 15621 0U, // PseudoVFMSAC_VF64_M1 15622 0U, // PseudoVFMSAC_VF64_M1_MASK 15623 0U, // PseudoVFMSAC_VF64_M2 15624 0U, // PseudoVFMSAC_VF64_M2_MASK 15625 0U, // PseudoVFMSAC_VF64_M4 15626 0U, // PseudoVFMSAC_VF64_M4_MASK 15627 0U, // PseudoVFMSAC_VF64_M8 15628 0U, // PseudoVFMSAC_VF64_M8_MASK 15629 0U, // PseudoVFMSAC_VV_M1 15630 0U, // PseudoVFMSAC_VV_M1_MASK 15631 0U, // PseudoVFMSAC_VV_M2 15632 0U, // PseudoVFMSAC_VV_M2_MASK 15633 0U, // PseudoVFMSAC_VV_M4 15634 0U, // PseudoVFMSAC_VV_M4_MASK 15635 0U, // PseudoVFMSAC_VV_M8 15636 0U, // PseudoVFMSAC_VV_M8_MASK 15637 0U, // PseudoVFMSAC_VV_MF2 15638 0U, // PseudoVFMSAC_VV_MF2_MASK 15639 0U, // PseudoVFMSAC_VV_MF4 15640 0U, // PseudoVFMSAC_VV_MF4_MASK 15641 0U, // PseudoVFMSUB_VF16_M1 15642 0U, // PseudoVFMSUB_VF16_M1_MASK 15643 0U, // PseudoVFMSUB_VF16_M2 15644 0U, // PseudoVFMSUB_VF16_M2_MASK 15645 0U, // PseudoVFMSUB_VF16_M4 15646 0U, // PseudoVFMSUB_VF16_M4_MASK 15647 0U, // PseudoVFMSUB_VF16_M8 15648 0U, // PseudoVFMSUB_VF16_M8_MASK 15649 0U, // PseudoVFMSUB_VF16_MF2 15650 0U, // PseudoVFMSUB_VF16_MF2_MASK 15651 0U, // PseudoVFMSUB_VF16_MF4 15652 0U, // PseudoVFMSUB_VF16_MF4_MASK 15653 0U, // PseudoVFMSUB_VF32_M1 15654 0U, // PseudoVFMSUB_VF32_M1_MASK 15655 0U, // PseudoVFMSUB_VF32_M2 15656 0U, // PseudoVFMSUB_VF32_M2_MASK 15657 0U, // PseudoVFMSUB_VF32_M4 15658 0U, // PseudoVFMSUB_VF32_M4_MASK 15659 0U, // PseudoVFMSUB_VF32_M8 15660 0U, // PseudoVFMSUB_VF32_M8_MASK 15661 0U, // PseudoVFMSUB_VF32_MF2 15662 0U, // PseudoVFMSUB_VF32_MF2_MASK 15663 0U, // PseudoVFMSUB_VF64_M1 15664 0U, // PseudoVFMSUB_VF64_M1_MASK 15665 0U, // PseudoVFMSUB_VF64_M2 15666 0U, // PseudoVFMSUB_VF64_M2_MASK 15667 0U, // PseudoVFMSUB_VF64_M4 15668 0U, // PseudoVFMSUB_VF64_M4_MASK 15669 0U, // PseudoVFMSUB_VF64_M8 15670 0U, // PseudoVFMSUB_VF64_M8_MASK 15671 0U, // PseudoVFMSUB_VV_M1 15672 0U, // PseudoVFMSUB_VV_M1_MASK 15673 0U, // PseudoVFMSUB_VV_M2 15674 0U, // PseudoVFMSUB_VV_M2_MASK 15675 0U, // PseudoVFMSUB_VV_M4 15676 0U, // PseudoVFMSUB_VV_M4_MASK 15677 0U, // PseudoVFMSUB_VV_M8 15678 0U, // PseudoVFMSUB_VV_M8_MASK 15679 0U, // PseudoVFMSUB_VV_MF2 15680 0U, // PseudoVFMSUB_VV_MF2_MASK 15681 0U, // PseudoVFMSUB_VV_MF4 15682 0U, // PseudoVFMSUB_VV_MF4_MASK 15683 0U, // PseudoVFMUL_VF16_M1 15684 0U, // PseudoVFMUL_VF16_M1_MASK 15685 0U, // PseudoVFMUL_VF16_M1_TU 15686 0U, // PseudoVFMUL_VF16_M2 15687 0U, // PseudoVFMUL_VF16_M2_MASK 15688 0U, // PseudoVFMUL_VF16_M2_TU 15689 0U, // PseudoVFMUL_VF16_M4 15690 0U, // PseudoVFMUL_VF16_M4_MASK 15691 0U, // PseudoVFMUL_VF16_M4_TU 15692 0U, // PseudoVFMUL_VF16_M8 15693 0U, // PseudoVFMUL_VF16_M8_MASK 15694 0U, // PseudoVFMUL_VF16_M8_TU 15695 0U, // PseudoVFMUL_VF16_MF2 15696 0U, // PseudoVFMUL_VF16_MF2_MASK 15697 0U, // PseudoVFMUL_VF16_MF2_TU 15698 0U, // PseudoVFMUL_VF16_MF4 15699 0U, // PseudoVFMUL_VF16_MF4_MASK 15700 0U, // PseudoVFMUL_VF16_MF4_TU 15701 0U, // PseudoVFMUL_VF32_M1 15702 0U, // PseudoVFMUL_VF32_M1_MASK 15703 0U, // PseudoVFMUL_VF32_M1_TU 15704 0U, // PseudoVFMUL_VF32_M2 15705 0U, // PseudoVFMUL_VF32_M2_MASK 15706 0U, // PseudoVFMUL_VF32_M2_TU 15707 0U, // PseudoVFMUL_VF32_M4 15708 0U, // PseudoVFMUL_VF32_M4_MASK 15709 0U, // PseudoVFMUL_VF32_M4_TU 15710 0U, // PseudoVFMUL_VF32_M8 15711 0U, // PseudoVFMUL_VF32_M8_MASK 15712 0U, // PseudoVFMUL_VF32_M8_TU 15713 0U, // PseudoVFMUL_VF32_MF2 15714 0U, // PseudoVFMUL_VF32_MF2_MASK 15715 0U, // PseudoVFMUL_VF32_MF2_TU 15716 0U, // PseudoVFMUL_VF64_M1 15717 0U, // PseudoVFMUL_VF64_M1_MASK 15718 0U, // PseudoVFMUL_VF64_M1_TU 15719 0U, // PseudoVFMUL_VF64_M2 15720 0U, // PseudoVFMUL_VF64_M2_MASK 15721 0U, // PseudoVFMUL_VF64_M2_TU 15722 0U, // PseudoVFMUL_VF64_M4 15723 0U, // PseudoVFMUL_VF64_M4_MASK 15724 0U, // PseudoVFMUL_VF64_M4_TU 15725 0U, // PseudoVFMUL_VF64_M8 15726 0U, // PseudoVFMUL_VF64_M8_MASK 15727 0U, // PseudoVFMUL_VF64_M8_TU 15728 0U, // PseudoVFMUL_VV_M1 15729 0U, // PseudoVFMUL_VV_M1_MASK 15730 0U, // PseudoVFMUL_VV_M1_TU 15731 0U, // PseudoVFMUL_VV_M2 15732 0U, // PseudoVFMUL_VV_M2_MASK 15733 0U, // PseudoVFMUL_VV_M2_TU 15734 0U, // PseudoVFMUL_VV_M4 15735 0U, // PseudoVFMUL_VV_M4_MASK 15736 0U, // PseudoVFMUL_VV_M4_TU 15737 0U, // PseudoVFMUL_VV_M8 15738 0U, // PseudoVFMUL_VV_M8_MASK 15739 0U, // PseudoVFMUL_VV_M8_TU 15740 0U, // PseudoVFMUL_VV_MF2 15741 0U, // PseudoVFMUL_VV_MF2_MASK 15742 0U, // PseudoVFMUL_VV_MF2_TU 15743 0U, // PseudoVFMUL_VV_MF4 15744 0U, // PseudoVFMUL_VV_MF4_MASK 15745 0U, // PseudoVFMUL_VV_MF4_TU 15746 0U, // PseudoVFMV_F16_S_M1 15747 0U, // PseudoVFMV_F16_S_M2 15748 0U, // PseudoVFMV_F16_S_M4 15749 0U, // PseudoVFMV_F16_S_M8 15750 0U, // PseudoVFMV_F16_S_MF2 15751 0U, // PseudoVFMV_F16_S_MF4 15752 0U, // PseudoVFMV_F32_S_M1 15753 0U, // PseudoVFMV_F32_S_M2 15754 0U, // PseudoVFMV_F32_S_M4 15755 0U, // PseudoVFMV_F32_S_M8 15756 0U, // PseudoVFMV_F32_S_MF2 15757 0U, // PseudoVFMV_F64_S_M1 15758 0U, // PseudoVFMV_F64_S_M2 15759 0U, // PseudoVFMV_F64_S_M4 15760 0U, // PseudoVFMV_F64_S_M8 15761 0U, // PseudoVFMV_S_F16_M1 15762 0U, // PseudoVFMV_S_F16_M2 15763 0U, // PseudoVFMV_S_F16_M4 15764 0U, // PseudoVFMV_S_F16_M8 15765 0U, // PseudoVFMV_S_F16_MF2 15766 0U, // PseudoVFMV_S_F16_MF4 15767 0U, // PseudoVFMV_S_F32_M1 15768 0U, // PseudoVFMV_S_F32_M2 15769 0U, // PseudoVFMV_S_F32_M4 15770 0U, // PseudoVFMV_S_F32_M8 15771 0U, // PseudoVFMV_S_F32_MF2 15772 0U, // PseudoVFMV_S_F64_M1 15773 0U, // PseudoVFMV_S_F64_M2 15774 0U, // PseudoVFMV_S_F64_M4 15775 0U, // PseudoVFMV_S_F64_M8 15776 0U, // PseudoVFMV_V_F16_M1 15777 0U, // PseudoVFMV_V_F16_M1_TU 15778 0U, // PseudoVFMV_V_F16_M2 15779 0U, // PseudoVFMV_V_F16_M2_TU 15780 0U, // PseudoVFMV_V_F16_M4 15781 0U, // PseudoVFMV_V_F16_M4_TU 15782 0U, // PseudoVFMV_V_F16_M8 15783 0U, // PseudoVFMV_V_F16_M8_TU 15784 0U, // PseudoVFMV_V_F16_MF2 15785 0U, // PseudoVFMV_V_F16_MF2_TU 15786 0U, // PseudoVFMV_V_F16_MF4 15787 0U, // PseudoVFMV_V_F16_MF4_TU 15788 0U, // PseudoVFMV_V_F32_M1 15789 0U, // PseudoVFMV_V_F32_M1_TU 15790 0U, // PseudoVFMV_V_F32_M2 15791 0U, // PseudoVFMV_V_F32_M2_TU 15792 0U, // PseudoVFMV_V_F32_M4 15793 0U, // PseudoVFMV_V_F32_M4_TU 15794 0U, // PseudoVFMV_V_F32_M8 15795 0U, // PseudoVFMV_V_F32_M8_TU 15796 0U, // PseudoVFMV_V_F32_MF2 15797 0U, // PseudoVFMV_V_F32_MF2_TU 15798 0U, // PseudoVFMV_V_F64_M1 15799 0U, // PseudoVFMV_V_F64_M1_TU 15800 0U, // PseudoVFMV_V_F64_M2 15801 0U, // PseudoVFMV_V_F64_M2_TU 15802 0U, // PseudoVFMV_V_F64_M4 15803 0U, // PseudoVFMV_V_F64_M4_TU 15804 0U, // PseudoVFMV_V_F64_M8 15805 0U, // PseudoVFMV_V_F64_M8_TU 15806 0U, // PseudoVFNCVT_F_F_W_M1 15807 0U, // PseudoVFNCVT_F_F_W_M1_MASK 15808 0U, // PseudoVFNCVT_F_F_W_M1_TU 15809 0U, // PseudoVFNCVT_F_F_W_M2 15810 0U, // PseudoVFNCVT_F_F_W_M2_MASK 15811 0U, // PseudoVFNCVT_F_F_W_M2_TU 15812 0U, // PseudoVFNCVT_F_F_W_M4 15813 0U, // PseudoVFNCVT_F_F_W_M4_MASK 15814 0U, // PseudoVFNCVT_F_F_W_M4_TU 15815 0U, // PseudoVFNCVT_F_F_W_MF2 15816 0U, // PseudoVFNCVT_F_F_W_MF2_MASK 15817 0U, // PseudoVFNCVT_F_F_W_MF2_TU 15818 0U, // PseudoVFNCVT_F_F_W_MF4 15819 0U, // PseudoVFNCVT_F_F_W_MF4_MASK 15820 0U, // PseudoVFNCVT_F_F_W_MF4_TU 15821 0U, // PseudoVFNCVT_F_XU_W_M1 15822 0U, // PseudoVFNCVT_F_XU_W_M1_MASK 15823 0U, // PseudoVFNCVT_F_XU_W_M1_TU 15824 0U, // PseudoVFNCVT_F_XU_W_M2 15825 0U, // PseudoVFNCVT_F_XU_W_M2_MASK 15826 0U, // PseudoVFNCVT_F_XU_W_M2_TU 15827 0U, // PseudoVFNCVT_F_XU_W_M4 15828 0U, // PseudoVFNCVT_F_XU_W_M4_MASK 15829 0U, // PseudoVFNCVT_F_XU_W_M4_TU 15830 0U, // PseudoVFNCVT_F_XU_W_MF2 15831 0U, // PseudoVFNCVT_F_XU_W_MF2_MASK 15832 0U, // PseudoVFNCVT_F_XU_W_MF2_TU 15833 0U, // PseudoVFNCVT_F_XU_W_MF4 15834 0U, // PseudoVFNCVT_F_XU_W_MF4_MASK 15835 0U, // PseudoVFNCVT_F_XU_W_MF4_TU 15836 0U, // PseudoVFNCVT_F_X_W_M1 15837 0U, // PseudoVFNCVT_F_X_W_M1_MASK 15838 0U, // PseudoVFNCVT_F_X_W_M1_TU 15839 0U, // PseudoVFNCVT_F_X_W_M2 15840 0U, // PseudoVFNCVT_F_X_W_M2_MASK 15841 0U, // PseudoVFNCVT_F_X_W_M2_TU 15842 0U, // PseudoVFNCVT_F_X_W_M4 15843 0U, // PseudoVFNCVT_F_X_W_M4_MASK 15844 0U, // PseudoVFNCVT_F_X_W_M4_TU 15845 0U, // PseudoVFNCVT_F_X_W_MF2 15846 0U, // PseudoVFNCVT_F_X_W_MF2_MASK 15847 0U, // PseudoVFNCVT_F_X_W_MF2_TU 15848 0U, // PseudoVFNCVT_F_X_W_MF4 15849 0U, // PseudoVFNCVT_F_X_W_MF4_MASK 15850 0U, // PseudoVFNCVT_F_X_W_MF4_TU 15851 0U, // PseudoVFNCVT_RM_F_XU_W_M1_MASK 15852 0U, // PseudoVFNCVT_RM_F_XU_W_M2_MASK 15853 0U, // PseudoVFNCVT_RM_F_XU_W_M4_MASK 15854 0U, // PseudoVFNCVT_RM_F_XU_W_MF2_MASK 15855 0U, // PseudoVFNCVT_RM_F_XU_W_MF4_MASK 15856 0U, // PseudoVFNCVT_RM_F_X_W_M1_MASK 15857 0U, // PseudoVFNCVT_RM_F_X_W_M2_MASK 15858 0U, // PseudoVFNCVT_RM_F_X_W_M4_MASK 15859 0U, // PseudoVFNCVT_RM_F_X_W_MF2_MASK 15860 0U, // PseudoVFNCVT_RM_F_X_W_MF4_MASK 15861 0U, // PseudoVFNCVT_RM_XU_F_W_M1_MASK 15862 0U, // PseudoVFNCVT_RM_XU_F_W_M2_MASK 15863 0U, // PseudoVFNCVT_RM_XU_F_W_M4_MASK 15864 0U, // PseudoVFNCVT_RM_XU_F_W_MF2_MASK 15865 0U, // PseudoVFNCVT_RM_XU_F_W_MF4_MASK 15866 0U, // PseudoVFNCVT_RM_XU_F_W_MF8_MASK 15867 0U, // PseudoVFNCVT_RM_X_F_W_M1_MASK 15868 0U, // PseudoVFNCVT_RM_X_F_W_M2_MASK 15869 0U, // PseudoVFNCVT_RM_X_F_W_M4_MASK 15870 0U, // PseudoVFNCVT_RM_X_F_W_MF2_MASK 15871 0U, // PseudoVFNCVT_RM_X_F_W_MF4_MASK 15872 0U, // PseudoVFNCVT_RM_X_F_W_MF8_MASK 15873 0U, // PseudoVFNCVT_ROD_F_F_W_M1 15874 0U, // PseudoVFNCVT_ROD_F_F_W_M1_MASK 15875 0U, // PseudoVFNCVT_ROD_F_F_W_M1_TU 15876 0U, // PseudoVFNCVT_ROD_F_F_W_M2 15877 0U, // PseudoVFNCVT_ROD_F_F_W_M2_MASK 15878 0U, // PseudoVFNCVT_ROD_F_F_W_M2_TU 15879 0U, // PseudoVFNCVT_ROD_F_F_W_M4 15880 0U, // PseudoVFNCVT_ROD_F_F_W_M4_MASK 15881 0U, // PseudoVFNCVT_ROD_F_F_W_M4_TU 15882 0U, // PseudoVFNCVT_ROD_F_F_W_MF2 15883 0U, // PseudoVFNCVT_ROD_F_F_W_MF2_MASK 15884 0U, // PseudoVFNCVT_ROD_F_F_W_MF2_TU 15885 0U, // PseudoVFNCVT_ROD_F_F_W_MF4 15886 0U, // PseudoVFNCVT_ROD_F_F_W_MF4_MASK 15887 0U, // PseudoVFNCVT_ROD_F_F_W_MF4_TU 15888 0U, // PseudoVFNCVT_RTZ_XU_F_W_M1 15889 0U, // PseudoVFNCVT_RTZ_XU_F_W_M1_MASK 15890 0U, // PseudoVFNCVT_RTZ_XU_F_W_M1_TU 15891 0U, // PseudoVFNCVT_RTZ_XU_F_W_M2 15892 0U, // PseudoVFNCVT_RTZ_XU_F_W_M2_MASK 15893 0U, // PseudoVFNCVT_RTZ_XU_F_W_M2_TU 15894 0U, // PseudoVFNCVT_RTZ_XU_F_W_M4 15895 0U, // PseudoVFNCVT_RTZ_XU_F_W_M4_MASK 15896 0U, // PseudoVFNCVT_RTZ_XU_F_W_M4_TU 15897 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2 15898 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_MASK 15899 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF2_TU 15900 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4 15901 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_MASK 15902 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF4_TU 15903 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8 15904 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_MASK 15905 0U, // PseudoVFNCVT_RTZ_XU_F_W_MF8_TU 15906 0U, // PseudoVFNCVT_RTZ_X_F_W_M1 15907 0U, // PseudoVFNCVT_RTZ_X_F_W_M1_MASK 15908 0U, // PseudoVFNCVT_RTZ_X_F_W_M1_TU 15909 0U, // PseudoVFNCVT_RTZ_X_F_W_M2 15910 0U, // PseudoVFNCVT_RTZ_X_F_W_M2_MASK 15911 0U, // PseudoVFNCVT_RTZ_X_F_W_M2_TU 15912 0U, // PseudoVFNCVT_RTZ_X_F_W_M4 15913 0U, // PseudoVFNCVT_RTZ_X_F_W_M4_MASK 15914 0U, // PseudoVFNCVT_RTZ_X_F_W_M4_TU 15915 0U, // PseudoVFNCVT_RTZ_X_F_W_MF2 15916 0U, // PseudoVFNCVT_RTZ_X_F_W_MF2_MASK 15917 0U, // PseudoVFNCVT_RTZ_X_F_W_MF2_TU 15918 0U, // PseudoVFNCVT_RTZ_X_F_W_MF4 15919 0U, // PseudoVFNCVT_RTZ_X_F_W_MF4_MASK 15920 0U, // PseudoVFNCVT_RTZ_X_F_W_MF4_TU 15921 0U, // PseudoVFNCVT_RTZ_X_F_W_MF8 15922 0U, // PseudoVFNCVT_RTZ_X_F_W_MF8_MASK 15923 0U, // PseudoVFNCVT_RTZ_X_F_W_MF8_TU 15924 0U, // PseudoVFNCVT_XU_F_W_M1 15925 0U, // PseudoVFNCVT_XU_F_W_M1_MASK 15926 0U, // PseudoVFNCVT_XU_F_W_M1_TU 15927 0U, // PseudoVFNCVT_XU_F_W_M2 15928 0U, // PseudoVFNCVT_XU_F_W_M2_MASK 15929 0U, // PseudoVFNCVT_XU_F_W_M2_TU 15930 0U, // PseudoVFNCVT_XU_F_W_M4 15931 0U, // PseudoVFNCVT_XU_F_W_M4_MASK 15932 0U, // PseudoVFNCVT_XU_F_W_M4_TU 15933 0U, // PseudoVFNCVT_XU_F_W_MF2 15934 0U, // PseudoVFNCVT_XU_F_W_MF2_MASK 15935 0U, // PseudoVFNCVT_XU_F_W_MF2_TU 15936 0U, // PseudoVFNCVT_XU_F_W_MF4 15937 0U, // PseudoVFNCVT_XU_F_W_MF4_MASK 15938 0U, // PseudoVFNCVT_XU_F_W_MF4_TU 15939 0U, // PseudoVFNCVT_XU_F_W_MF8 15940 0U, // PseudoVFNCVT_XU_F_W_MF8_MASK 15941 0U, // PseudoVFNCVT_XU_F_W_MF8_TU 15942 0U, // PseudoVFNCVT_X_F_W_M1 15943 0U, // PseudoVFNCVT_X_F_W_M1_MASK 15944 0U, // PseudoVFNCVT_X_F_W_M1_TU 15945 0U, // PseudoVFNCVT_X_F_W_M2 15946 0U, // PseudoVFNCVT_X_F_W_M2_MASK 15947 0U, // PseudoVFNCVT_X_F_W_M2_TU 15948 0U, // PseudoVFNCVT_X_F_W_M4 15949 0U, // PseudoVFNCVT_X_F_W_M4_MASK 15950 0U, // PseudoVFNCVT_X_F_W_M4_TU 15951 0U, // PseudoVFNCVT_X_F_W_MF2 15952 0U, // PseudoVFNCVT_X_F_W_MF2_MASK 15953 0U, // PseudoVFNCVT_X_F_W_MF2_TU 15954 0U, // PseudoVFNCVT_X_F_W_MF4 15955 0U, // PseudoVFNCVT_X_F_W_MF4_MASK 15956 0U, // PseudoVFNCVT_X_F_W_MF4_TU 15957 0U, // PseudoVFNCVT_X_F_W_MF8 15958 0U, // PseudoVFNCVT_X_F_W_MF8_MASK 15959 0U, // PseudoVFNCVT_X_F_W_MF8_TU 15960 0U, // PseudoVFNMACC_VF16_M1 15961 0U, // PseudoVFNMACC_VF16_M1_MASK 15962 0U, // PseudoVFNMACC_VF16_M2 15963 0U, // PseudoVFNMACC_VF16_M2_MASK 15964 0U, // PseudoVFNMACC_VF16_M4 15965 0U, // PseudoVFNMACC_VF16_M4_MASK 15966 0U, // PseudoVFNMACC_VF16_M8 15967 0U, // PseudoVFNMACC_VF16_M8_MASK 15968 0U, // PseudoVFNMACC_VF16_MF2 15969 0U, // PseudoVFNMACC_VF16_MF2_MASK 15970 0U, // PseudoVFNMACC_VF16_MF4 15971 0U, // PseudoVFNMACC_VF16_MF4_MASK 15972 0U, // PseudoVFNMACC_VF32_M1 15973 0U, // PseudoVFNMACC_VF32_M1_MASK 15974 0U, // PseudoVFNMACC_VF32_M2 15975 0U, // PseudoVFNMACC_VF32_M2_MASK 15976 0U, // PseudoVFNMACC_VF32_M4 15977 0U, // PseudoVFNMACC_VF32_M4_MASK 15978 0U, // PseudoVFNMACC_VF32_M8 15979 0U, // PseudoVFNMACC_VF32_M8_MASK 15980 0U, // PseudoVFNMACC_VF32_MF2 15981 0U, // PseudoVFNMACC_VF32_MF2_MASK 15982 0U, // PseudoVFNMACC_VF64_M1 15983 0U, // PseudoVFNMACC_VF64_M1_MASK 15984 0U, // PseudoVFNMACC_VF64_M2 15985 0U, // PseudoVFNMACC_VF64_M2_MASK 15986 0U, // PseudoVFNMACC_VF64_M4 15987 0U, // PseudoVFNMACC_VF64_M4_MASK 15988 0U, // PseudoVFNMACC_VF64_M8 15989 0U, // PseudoVFNMACC_VF64_M8_MASK 15990 0U, // PseudoVFNMACC_VV_M1 15991 0U, // PseudoVFNMACC_VV_M1_MASK 15992 0U, // PseudoVFNMACC_VV_M2 15993 0U, // PseudoVFNMACC_VV_M2_MASK 15994 0U, // PseudoVFNMACC_VV_M4 15995 0U, // PseudoVFNMACC_VV_M4_MASK 15996 0U, // PseudoVFNMACC_VV_M8 15997 0U, // PseudoVFNMACC_VV_M8_MASK 15998 0U, // PseudoVFNMACC_VV_MF2 15999 0U, // PseudoVFNMACC_VV_MF2_MASK 16000 0U, // PseudoVFNMACC_VV_MF4 16001 0U, // PseudoVFNMACC_VV_MF4_MASK 16002 0U, // PseudoVFNMADD_VF16_M1 16003 0U, // PseudoVFNMADD_VF16_M1_MASK 16004 0U, // PseudoVFNMADD_VF16_M2 16005 0U, // PseudoVFNMADD_VF16_M2_MASK 16006 0U, // PseudoVFNMADD_VF16_M4 16007 0U, // PseudoVFNMADD_VF16_M4_MASK 16008 0U, // PseudoVFNMADD_VF16_M8 16009 0U, // PseudoVFNMADD_VF16_M8_MASK 16010 0U, // PseudoVFNMADD_VF16_MF2 16011 0U, // PseudoVFNMADD_VF16_MF2_MASK 16012 0U, // PseudoVFNMADD_VF16_MF4 16013 0U, // PseudoVFNMADD_VF16_MF4_MASK 16014 0U, // PseudoVFNMADD_VF32_M1 16015 0U, // PseudoVFNMADD_VF32_M1_MASK 16016 0U, // PseudoVFNMADD_VF32_M2 16017 0U, // PseudoVFNMADD_VF32_M2_MASK 16018 0U, // PseudoVFNMADD_VF32_M4 16019 0U, // PseudoVFNMADD_VF32_M4_MASK 16020 0U, // PseudoVFNMADD_VF32_M8 16021 0U, // PseudoVFNMADD_VF32_M8_MASK 16022 0U, // PseudoVFNMADD_VF32_MF2 16023 0U, // PseudoVFNMADD_VF32_MF2_MASK 16024 0U, // PseudoVFNMADD_VF64_M1 16025 0U, // PseudoVFNMADD_VF64_M1_MASK 16026 0U, // PseudoVFNMADD_VF64_M2 16027 0U, // PseudoVFNMADD_VF64_M2_MASK 16028 0U, // PseudoVFNMADD_VF64_M4 16029 0U, // PseudoVFNMADD_VF64_M4_MASK 16030 0U, // PseudoVFNMADD_VF64_M8 16031 0U, // PseudoVFNMADD_VF64_M8_MASK 16032 0U, // PseudoVFNMADD_VV_M1 16033 0U, // PseudoVFNMADD_VV_M1_MASK 16034 0U, // PseudoVFNMADD_VV_M2 16035 0U, // PseudoVFNMADD_VV_M2_MASK 16036 0U, // PseudoVFNMADD_VV_M4 16037 0U, // PseudoVFNMADD_VV_M4_MASK 16038 0U, // PseudoVFNMADD_VV_M8 16039 0U, // PseudoVFNMADD_VV_M8_MASK 16040 0U, // PseudoVFNMADD_VV_MF2 16041 0U, // PseudoVFNMADD_VV_MF2_MASK 16042 0U, // PseudoVFNMADD_VV_MF4 16043 0U, // PseudoVFNMADD_VV_MF4_MASK 16044 0U, // PseudoVFNMSAC_VF16_M1 16045 0U, // PseudoVFNMSAC_VF16_M1_MASK 16046 0U, // PseudoVFNMSAC_VF16_M2 16047 0U, // PseudoVFNMSAC_VF16_M2_MASK 16048 0U, // PseudoVFNMSAC_VF16_M4 16049 0U, // PseudoVFNMSAC_VF16_M4_MASK 16050 0U, // PseudoVFNMSAC_VF16_M8 16051 0U, // PseudoVFNMSAC_VF16_M8_MASK 16052 0U, // PseudoVFNMSAC_VF16_MF2 16053 0U, // PseudoVFNMSAC_VF16_MF2_MASK 16054 0U, // PseudoVFNMSAC_VF16_MF4 16055 0U, // PseudoVFNMSAC_VF16_MF4_MASK 16056 0U, // PseudoVFNMSAC_VF32_M1 16057 0U, // PseudoVFNMSAC_VF32_M1_MASK 16058 0U, // PseudoVFNMSAC_VF32_M2 16059 0U, // PseudoVFNMSAC_VF32_M2_MASK 16060 0U, // PseudoVFNMSAC_VF32_M4 16061 0U, // PseudoVFNMSAC_VF32_M4_MASK 16062 0U, // PseudoVFNMSAC_VF32_M8 16063 0U, // PseudoVFNMSAC_VF32_M8_MASK 16064 0U, // PseudoVFNMSAC_VF32_MF2 16065 0U, // PseudoVFNMSAC_VF32_MF2_MASK 16066 0U, // PseudoVFNMSAC_VF64_M1 16067 0U, // PseudoVFNMSAC_VF64_M1_MASK 16068 0U, // PseudoVFNMSAC_VF64_M2 16069 0U, // PseudoVFNMSAC_VF64_M2_MASK 16070 0U, // PseudoVFNMSAC_VF64_M4 16071 0U, // PseudoVFNMSAC_VF64_M4_MASK 16072 0U, // PseudoVFNMSAC_VF64_M8 16073 0U, // PseudoVFNMSAC_VF64_M8_MASK 16074 0U, // PseudoVFNMSAC_VV_M1 16075 0U, // PseudoVFNMSAC_VV_M1_MASK 16076 0U, // PseudoVFNMSAC_VV_M2 16077 0U, // PseudoVFNMSAC_VV_M2_MASK 16078 0U, // PseudoVFNMSAC_VV_M4 16079 0U, // PseudoVFNMSAC_VV_M4_MASK 16080 0U, // PseudoVFNMSAC_VV_M8 16081 0U, // PseudoVFNMSAC_VV_M8_MASK 16082 0U, // PseudoVFNMSAC_VV_MF2 16083 0U, // PseudoVFNMSAC_VV_MF2_MASK 16084 0U, // PseudoVFNMSAC_VV_MF4 16085 0U, // PseudoVFNMSAC_VV_MF4_MASK 16086 0U, // PseudoVFNMSUB_VF16_M1 16087 0U, // PseudoVFNMSUB_VF16_M1_MASK 16088 0U, // PseudoVFNMSUB_VF16_M2 16089 0U, // PseudoVFNMSUB_VF16_M2_MASK 16090 0U, // PseudoVFNMSUB_VF16_M4 16091 0U, // PseudoVFNMSUB_VF16_M4_MASK 16092 0U, // PseudoVFNMSUB_VF16_M8 16093 0U, // PseudoVFNMSUB_VF16_M8_MASK 16094 0U, // PseudoVFNMSUB_VF16_MF2 16095 0U, // PseudoVFNMSUB_VF16_MF2_MASK 16096 0U, // PseudoVFNMSUB_VF16_MF4 16097 0U, // PseudoVFNMSUB_VF16_MF4_MASK 16098 0U, // PseudoVFNMSUB_VF32_M1 16099 0U, // PseudoVFNMSUB_VF32_M1_MASK 16100 0U, // PseudoVFNMSUB_VF32_M2 16101 0U, // PseudoVFNMSUB_VF32_M2_MASK 16102 0U, // PseudoVFNMSUB_VF32_M4 16103 0U, // PseudoVFNMSUB_VF32_M4_MASK 16104 0U, // PseudoVFNMSUB_VF32_M8 16105 0U, // PseudoVFNMSUB_VF32_M8_MASK 16106 0U, // PseudoVFNMSUB_VF32_MF2 16107 0U, // PseudoVFNMSUB_VF32_MF2_MASK 16108 0U, // PseudoVFNMSUB_VF64_M1 16109 0U, // PseudoVFNMSUB_VF64_M1_MASK 16110 0U, // PseudoVFNMSUB_VF64_M2 16111 0U, // PseudoVFNMSUB_VF64_M2_MASK 16112 0U, // PseudoVFNMSUB_VF64_M4 16113 0U, // PseudoVFNMSUB_VF64_M4_MASK 16114 0U, // PseudoVFNMSUB_VF64_M8 16115 0U, // PseudoVFNMSUB_VF64_M8_MASK 16116 0U, // PseudoVFNMSUB_VV_M1 16117 0U, // PseudoVFNMSUB_VV_M1_MASK 16118 0U, // PseudoVFNMSUB_VV_M2 16119 0U, // PseudoVFNMSUB_VV_M2_MASK 16120 0U, // PseudoVFNMSUB_VV_M4 16121 0U, // PseudoVFNMSUB_VV_M4_MASK 16122 0U, // PseudoVFNMSUB_VV_M8 16123 0U, // PseudoVFNMSUB_VV_M8_MASK 16124 0U, // PseudoVFNMSUB_VV_MF2 16125 0U, // PseudoVFNMSUB_VV_MF2_MASK 16126 0U, // PseudoVFNMSUB_VV_MF4 16127 0U, // PseudoVFNMSUB_VV_MF4_MASK 16128 0U, // PseudoVFRDIV_VF16_M1 16129 0U, // PseudoVFRDIV_VF16_M1_MASK 16130 0U, // PseudoVFRDIV_VF16_M1_TU 16131 0U, // PseudoVFRDIV_VF16_M2 16132 0U, // PseudoVFRDIV_VF16_M2_MASK 16133 0U, // PseudoVFRDIV_VF16_M2_TU 16134 0U, // PseudoVFRDIV_VF16_M4 16135 0U, // PseudoVFRDIV_VF16_M4_MASK 16136 0U, // PseudoVFRDIV_VF16_M4_TU 16137 0U, // PseudoVFRDIV_VF16_M8 16138 0U, // PseudoVFRDIV_VF16_M8_MASK 16139 0U, // PseudoVFRDIV_VF16_M8_TU 16140 0U, // PseudoVFRDIV_VF16_MF2 16141 0U, // PseudoVFRDIV_VF16_MF2_MASK 16142 0U, // PseudoVFRDIV_VF16_MF2_TU 16143 0U, // PseudoVFRDIV_VF16_MF4 16144 0U, // PseudoVFRDIV_VF16_MF4_MASK 16145 0U, // PseudoVFRDIV_VF16_MF4_TU 16146 0U, // PseudoVFRDIV_VF32_M1 16147 0U, // PseudoVFRDIV_VF32_M1_MASK 16148 0U, // PseudoVFRDIV_VF32_M1_TU 16149 0U, // PseudoVFRDIV_VF32_M2 16150 0U, // PseudoVFRDIV_VF32_M2_MASK 16151 0U, // PseudoVFRDIV_VF32_M2_TU 16152 0U, // PseudoVFRDIV_VF32_M4 16153 0U, // PseudoVFRDIV_VF32_M4_MASK 16154 0U, // PseudoVFRDIV_VF32_M4_TU 16155 0U, // PseudoVFRDIV_VF32_M8 16156 0U, // PseudoVFRDIV_VF32_M8_MASK 16157 0U, // PseudoVFRDIV_VF32_M8_TU 16158 0U, // PseudoVFRDIV_VF32_MF2 16159 0U, // PseudoVFRDIV_VF32_MF2_MASK 16160 0U, // PseudoVFRDIV_VF32_MF2_TU 16161 0U, // PseudoVFRDIV_VF64_M1 16162 0U, // PseudoVFRDIV_VF64_M1_MASK 16163 0U, // PseudoVFRDIV_VF64_M1_TU 16164 0U, // PseudoVFRDIV_VF64_M2 16165 0U, // PseudoVFRDIV_VF64_M2_MASK 16166 0U, // PseudoVFRDIV_VF64_M2_TU 16167 0U, // PseudoVFRDIV_VF64_M4 16168 0U, // PseudoVFRDIV_VF64_M4_MASK 16169 0U, // PseudoVFRDIV_VF64_M4_TU 16170 0U, // PseudoVFRDIV_VF64_M8 16171 0U, // PseudoVFRDIV_VF64_M8_MASK 16172 0U, // PseudoVFRDIV_VF64_M8_TU 16173 0U, // PseudoVFREC7_V_M1 16174 0U, // PseudoVFREC7_V_M1_MASK 16175 0U, // PseudoVFREC7_V_M1_TU 16176 0U, // PseudoVFREC7_V_M2 16177 0U, // PseudoVFREC7_V_M2_MASK 16178 0U, // PseudoVFREC7_V_M2_TU 16179 0U, // PseudoVFREC7_V_M4 16180 0U, // PseudoVFREC7_V_M4_MASK 16181 0U, // PseudoVFREC7_V_M4_TU 16182 0U, // PseudoVFREC7_V_M8 16183 0U, // PseudoVFREC7_V_M8_MASK 16184 0U, // PseudoVFREC7_V_M8_TU 16185 0U, // PseudoVFREC7_V_MF2 16186 0U, // PseudoVFREC7_V_MF2_MASK 16187 0U, // PseudoVFREC7_V_MF2_TU 16188 0U, // PseudoVFREC7_V_MF4 16189 0U, // PseudoVFREC7_V_MF4_MASK 16190 0U, // PseudoVFREC7_V_MF4_TU 16191 0U, // PseudoVFREDMAX_VS_M1 16192 0U, // PseudoVFREDMAX_VS_M1_MASK 16193 0U, // PseudoVFREDMAX_VS_M2 16194 0U, // PseudoVFREDMAX_VS_M2_MASK 16195 0U, // PseudoVFREDMAX_VS_M4 16196 0U, // PseudoVFREDMAX_VS_M4_MASK 16197 0U, // PseudoVFREDMAX_VS_M8 16198 0U, // PseudoVFREDMAX_VS_M8_MASK 16199 0U, // PseudoVFREDMAX_VS_MF2 16200 0U, // PseudoVFREDMAX_VS_MF2_MASK 16201 0U, // PseudoVFREDMAX_VS_MF4 16202 0U, // PseudoVFREDMAX_VS_MF4_MASK 16203 0U, // PseudoVFREDMIN_VS_M1 16204 0U, // PseudoVFREDMIN_VS_M1_MASK 16205 0U, // PseudoVFREDMIN_VS_M2 16206 0U, // PseudoVFREDMIN_VS_M2_MASK 16207 0U, // PseudoVFREDMIN_VS_M4 16208 0U, // PseudoVFREDMIN_VS_M4_MASK 16209 0U, // PseudoVFREDMIN_VS_M8 16210 0U, // PseudoVFREDMIN_VS_M8_MASK 16211 0U, // PseudoVFREDMIN_VS_MF2 16212 0U, // PseudoVFREDMIN_VS_MF2_MASK 16213 0U, // PseudoVFREDMIN_VS_MF4 16214 0U, // PseudoVFREDMIN_VS_MF4_MASK 16215 0U, // PseudoVFREDOSUM_VS_M1 16216 0U, // PseudoVFREDOSUM_VS_M1_MASK 16217 0U, // PseudoVFREDOSUM_VS_M2 16218 0U, // PseudoVFREDOSUM_VS_M2_MASK 16219 0U, // PseudoVFREDOSUM_VS_M4 16220 0U, // PseudoVFREDOSUM_VS_M4_MASK 16221 0U, // PseudoVFREDOSUM_VS_M8 16222 0U, // PseudoVFREDOSUM_VS_M8_MASK 16223 0U, // PseudoVFREDOSUM_VS_MF2 16224 0U, // PseudoVFREDOSUM_VS_MF2_MASK 16225 0U, // PseudoVFREDOSUM_VS_MF4 16226 0U, // PseudoVFREDOSUM_VS_MF4_MASK 16227 0U, // PseudoVFREDUSUM_VS_M1 16228 0U, // PseudoVFREDUSUM_VS_M1_MASK 16229 0U, // PseudoVFREDUSUM_VS_M2 16230 0U, // PseudoVFREDUSUM_VS_M2_MASK 16231 0U, // PseudoVFREDUSUM_VS_M4 16232 0U, // PseudoVFREDUSUM_VS_M4_MASK 16233 0U, // PseudoVFREDUSUM_VS_M8 16234 0U, // PseudoVFREDUSUM_VS_M8_MASK 16235 0U, // PseudoVFREDUSUM_VS_MF2 16236 0U, // PseudoVFREDUSUM_VS_MF2_MASK 16237 0U, // PseudoVFREDUSUM_VS_MF4 16238 0U, // PseudoVFREDUSUM_VS_MF4_MASK 16239 0U, // PseudoVFROUND_NOEXCEPT_V_M1_MASK 16240 0U, // PseudoVFROUND_NOEXCEPT_V_M2_MASK 16241 0U, // PseudoVFROUND_NOEXCEPT_V_M4_MASK 16242 0U, // PseudoVFROUND_NOEXCEPT_V_M8_MASK 16243 0U, // PseudoVFROUND_NOEXCEPT_V_MF2_MASK 16244 0U, // PseudoVFROUND_NOEXCEPT_V_MF4_MASK 16245 0U, // PseudoVFRSQRT7_V_M1 16246 0U, // PseudoVFRSQRT7_V_M1_MASK 16247 0U, // PseudoVFRSQRT7_V_M1_TU 16248 0U, // PseudoVFRSQRT7_V_M2 16249 0U, // PseudoVFRSQRT7_V_M2_MASK 16250 0U, // PseudoVFRSQRT7_V_M2_TU 16251 0U, // PseudoVFRSQRT7_V_M4 16252 0U, // PseudoVFRSQRT7_V_M4_MASK 16253 0U, // PseudoVFRSQRT7_V_M4_TU 16254 0U, // PseudoVFRSQRT7_V_M8 16255 0U, // PseudoVFRSQRT7_V_M8_MASK 16256 0U, // PseudoVFRSQRT7_V_M8_TU 16257 0U, // PseudoVFRSQRT7_V_MF2 16258 0U, // PseudoVFRSQRT7_V_MF2_MASK 16259 0U, // PseudoVFRSQRT7_V_MF2_TU 16260 0U, // PseudoVFRSQRT7_V_MF4 16261 0U, // PseudoVFRSQRT7_V_MF4_MASK 16262 0U, // PseudoVFRSQRT7_V_MF4_TU 16263 0U, // PseudoVFRSUB_VF16_M1 16264 0U, // PseudoVFRSUB_VF16_M1_MASK 16265 0U, // PseudoVFRSUB_VF16_M1_TU 16266 0U, // PseudoVFRSUB_VF16_M2 16267 0U, // PseudoVFRSUB_VF16_M2_MASK 16268 0U, // PseudoVFRSUB_VF16_M2_TU 16269 0U, // PseudoVFRSUB_VF16_M4 16270 0U, // PseudoVFRSUB_VF16_M4_MASK 16271 0U, // PseudoVFRSUB_VF16_M4_TU 16272 0U, // PseudoVFRSUB_VF16_M8 16273 0U, // PseudoVFRSUB_VF16_M8_MASK 16274 0U, // PseudoVFRSUB_VF16_M8_TU 16275 0U, // PseudoVFRSUB_VF16_MF2 16276 0U, // PseudoVFRSUB_VF16_MF2_MASK 16277 0U, // PseudoVFRSUB_VF16_MF2_TU 16278 0U, // PseudoVFRSUB_VF16_MF4 16279 0U, // PseudoVFRSUB_VF16_MF4_MASK 16280 0U, // PseudoVFRSUB_VF16_MF4_TU 16281 0U, // PseudoVFRSUB_VF32_M1 16282 0U, // PseudoVFRSUB_VF32_M1_MASK 16283 0U, // PseudoVFRSUB_VF32_M1_TU 16284 0U, // PseudoVFRSUB_VF32_M2 16285 0U, // PseudoVFRSUB_VF32_M2_MASK 16286 0U, // PseudoVFRSUB_VF32_M2_TU 16287 0U, // PseudoVFRSUB_VF32_M4 16288 0U, // PseudoVFRSUB_VF32_M4_MASK 16289 0U, // PseudoVFRSUB_VF32_M4_TU 16290 0U, // PseudoVFRSUB_VF32_M8 16291 0U, // PseudoVFRSUB_VF32_M8_MASK 16292 0U, // PseudoVFRSUB_VF32_M8_TU 16293 0U, // PseudoVFRSUB_VF32_MF2 16294 0U, // PseudoVFRSUB_VF32_MF2_MASK 16295 0U, // PseudoVFRSUB_VF32_MF2_TU 16296 0U, // PseudoVFRSUB_VF64_M1 16297 0U, // PseudoVFRSUB_VF64_M1_MASK 16298 0U, // PseudoVFRSUB_VF64_M1_TU 16299 0U, // PseudoVFRSUB_VF64_M2 16300 0U, // PseudoVFRSUB_VF64_M2_MASK 16301 0U, // PseudoVFRSUB_VF64_M2_TU 16302 0U, // PseudoVFRSUB_VF64_M4 16303 0U, // PseudoVFRSUB_VF64_M4_MASK 16304 0U, // PseudoVFRSUB_VF64_M4_TU 16305 0U, // PseudoVFRSUB_VF64_M8 16306 0U, // PseudoVFRSUB_VF64_M8_MASK 16307 0U, // PseudoVFRSUB_VF64_M8_TU 16308 0U, // PseudoVFSGNJN_VF16_M1 16309 0U, // PseudoVFSGNJN_VF16_M1_MASK 16310 0U, // PseudoVFSGNJN_VF16_M1_TU 16311 0U, // PseudoVFSGNJN_VF16_M2 16312 0U, // PseudoVFSGNJN_VF16_M2_MASK 16313 0U, // PseudoVFSGNJN_VF16_M2_TU 16314 0U, // PseudoVFSGNJN_VF16_M4 16315 0U, // PseudoVFSGNJN_VF16_M4_MASK 16316 0U, // PseudoVFSGNJN_VF16_M4_TU 16317 0U, // PseudoVFSGNJN_VF16_M8 16318 0U, // PseudoVFSGNJN_VF16_M8_MASK 16319 0U, // PseudoVFSGNJN_VF16_M8_TU 16320 0U, // PseudoVFSGNJN_VF16_MF2 16321 0U, // PseudoVFSGNJN_VF16_MF2_MASK 16322 0U, // PseudoVFSGNJN_VF16_MF2_TU 16323 0U, // PseudoVFSGNJN_VF16_MF4 16324 0U, // PseudoVFSGNJN_VF16_MF4_MASK 16325 0U, // PseudoVFSGNJN_VF16_MF4_TU 16326 0U, // PseudoVFSGNJN_VF32_M1 16327 0U, // PseudoVFSGNJN_VF32_M1_MASK 16328 0U, // PseudoVFSGNJN_VF32_M1_TU 16329 0U, // PseudoVFSGNJN_VF32_M2 16330 0U, // PseudoVFSGNJN_VF32_M2_MASK 16331 0U, // PseudoVFSGNJN_VF32_M2_TU 16332 0U, // PseudoVFSGNJN_VF32_M4 16333 0U, // PseudoVFSGNJN_VF32_M4_MASK 16334 0U, // PseudoVFSGNJN_VF32_M4_TU 16335 0U, // PseudoVFSGNJN_VF32_M8 16336 0U, // PseudoVFSGNJN_VF32_M8_MASK 16337 0U, // PseudoVFSGNJN_VF32_M8_TU 16338 0U, // PseudoVFSGNJN_VF32_MF2 16339 0U, // PseudoVFSGNJN_VF32_MF2_MASK 16340 0U, // PseudoVFSGNJN_VF32_MF2_TU 16341 0U, // PseudoVFSGNJN_VF64_M1 16342 0U, // PseudoVFSGNJN_VF64_M1_MASK 16343 0U, // PseudoVFSGNJN_VF64_M1_TU 16344 0U, // PseudoVFSGNJN_VF64_M2 16345 0U, // PseudoVFSGNJN_VF64_M2_MASK 16346 0U, // PseudoVFSGNJN_VF64_M2_TU 16347 0U, // PseudoVFSGNJN_VF64_M4 16348 0U, // PseudoVFSGNJN_VF64_M4_MASK 16349 0U, // PseudoVFSGNJN_VF64_M4_TU 16350 0U, // PseudoVFSGNJN_VF64_M8 16351 0U, // PseudoVFSGNJN_VF64_M8_MASK 16352 0U, // PseudoVFSGNJN_VF64_M8_TU 16353 0U, // PseudoVFSGNJN_VV_M1 16354 0U, // PseudoVFSGNJN_VV_M1_MASK 16355 0U, // PseudoVFSGNJN_VV_M1_TU 16356 0U, // PseudoVFSGNJN_VV_M2 16357 0U, // PseudoVFSGNJN_VV_M2_MASK 16358 0U, // PseudoVFSGNJN_VV_M2_TU 16359 0U, // PseudoVFSGNJN_VV_M4 16360 0U, // PseudoVFSGNJN_VV_M4_MASK 16361 0U, // PseudoVFSGNJN_VV_M4_TU 16362 0U, // PseudoVFSGNJN_VV_M8 16363 0U, // PseudoVFSGNJN_VV_M8_MASK 16364 0U, // PseudoVFSGNJN_VV_M8_TU 16365 0U, // PseudoVFSGNJN_VV_MF2 16366 0U, // PseudoVFSGNJN_VV_MF2_MASK 16367 0U, // PseudoVFSGNJN_VV_MF2_TU 16368 0U, // PseudoVFSGNJN_VV_MF4 16369 0U, // PseudoVFSGNJN_VV_MF4_MASK 16370 0U, // PseudoVFSGNJN_VV_MF4_TU 16371 0U, // PseudoVFSGNJX_VF16_M1 16372 0U, // PseudoVFSGNJX_VF16_M1_MASK 16373 0U, // PseudoVFSGNJX_VF16_M1_TU 16374 0U, // PseudoVFSGNJX_VF16_M2 16375 0U, // PseudoVFSGNJX_VF16_M2_MASK 16376 0U, // PseudoVFSGNJX_VF16_M2_TU 16377 0U, // PseudoVFSGNJX_VF16_M4 16378 0U, // PseudoVFSGNJX_VF16_M4_MASK 16379 0U, // PseudoVFSGNJX_VF16_M4_TU 16380 0U, // PseudoVFSGNJX_VF16_M8 16381 0U, // PseudoVFSGNJX_VF16_M8_MASK 16382 0U, // PseudoVFSGNJX_VF16_M8_TU 16383 0U, // PseudoVFSGNJX_VF16_MF2 16384 0U, // PseudoVFSGNJX_VF16_MF2_MASK 16385 0U, // PseudoVFSGNJX_VF16_MF2_TU 16386 0U, // PseudoVFSGNJX_VF16_MF4 16387 0U, // PseudoVFSGNJX_VF16_MF4_MASK 16388 0U, // PseudoVFSGNJX_VF16_MF4_TU 16389 0U, // PseudoVFSGNJX_VF32_M1 16390 0U, // PseudoVFSGNJX_VF32_M1_MASK 16391 0U, // PseudoVFSGNJX_VF32_M1_TU 16392 0U, // PseudoVFSGNJX_VF32_M2 16393 0U, // PseudoVFSGNJX_VF32_M2_MASK 16394 0U, // PseudoVFSGNJX_VF32_M2_TU 16395 0U, // PseudoVFSGNJX_VF32_M4 16396 0U, // PseudoVFSGNJX_VF32_M4_MASK 16397 0U, // PseudoVFSGNJX_VF32_M4_TU 16398 0U, // PseudoVFSGNJX_VF32_M8 16399 0U, // PseudoVFSGNJX_VF32_M8_MASK 16400 0U, // PseudoVFSGNJX_VF32_M8_TU 16401 0U, // PseudoVFSGNJX_VF32_MF2 16402 0U, // PseudoVFSGNJX_VF32_MF2_MASK 16403 0U, // PseudoVFSGNJX_VF32_MF2_TU 16404 0U, // PseudoVFSGNJX_VF64_M1 16405 0U, // PseudoVFSGNJX_VF64_M1_MASK 16406 0U, // PseudoVFSGNJX_VF64_M1_TU 16407 0U, // PseudoVFSGNJX_VF64_M2 16408 0U, // PseudoVFSGNJX_VF64_M2_MASK 16409 0U, // PseudoVFSGNJX_VF64_M2_TU 16410 0U, // PseudoVFSGNJX_VF64_M4 16411 0U, // PseudoVFSGNJX_VF64_M4_MASK 16412 0U, // PseudoVFSGNJX_VF64_M4_TU 16413 0U, // PseudoVFSGNJX_VF64_M8 16414 0U, // PseudoVFSGNJX_VF64_M8_MASK 16415 0U, // PseudoVFSGNJX_VF64_M8_TU 16416 0U, // PseudoVFSGNJX_VV_M1 16417 0U, // PseudoVFSGNJX_VV_M1_MASK 16418 0U, // PseudoVFSGNJX_VV_M1_TU 16419 0U, // PseudoVFSGNJX_VV_M2 16420 0U, // PseudoVFSGNJX_VV_M2_MASK 16421 0U, // PseudoVFSGNJX_VV_M2_TU 16422 0U, // PseudoVFSGNJX_VV_M4 16423 0U, // PseudoVFSGNJX_VV_M4_MASK 16424 0U, // PseudoVFSGNJX_VV_M4_TU 16425 0U, // PseudoVFSGNJX_VV_M8 16426 0U, // PseudoVFSGNJX_VV_M8_MASK 16427 0U, // PseudoVFSGNJX_VV_M8_TU 16428 0U, // PseudoVFSGNJX_VV_MF2 16429 0U, // PseudoVFSGNJX_VV_MF2_MASK 16430 0U, // PseudoVFSGNJX_VV_MF2_TU 16431 0U, // PseudoVFSGNJX_VV_MF4 16432 0U, // PseudoVFSGNJX_VV_MF4_MASK 16433 0U, // PseudoVFSGNJX_VV_MF4_TU 16434 0U, // PseudoVFSGNJ_VF16_M1 16435 0U, // PseudoVFSGNJ_VF16_M1_MASK 16436 0U, // PseudoVFSGNJ_VF16_M1_TU 16437 0U, // PseudoVFSGNJ_VF16_M2 16438 0U, // PseudoVFSGNJ_VF16_M2_MASK 16439 0U, // PseudoVFSGNJ_VF16_M2_TU 16440 0U, // PseudoVFSGNJ_VF16_M4 16441 0U, // PseudoVFSGNJ_VF16_M4_MASK 16442 0U, // PseudoVFSGNJ_VF16_M4_TU 16443 0U, // PseudoVFSGNJ_VF16_M8 16444 0U, // PseudoVFSGNJ_VF16_M8_MASK 16445 0U, // PseudoVFSGNJ_VF16_M8_TU 16446 0U, // PseudoVFSGNJ_VF16_MF2 16447 0U, // PseudoVFSGNJ_VF16_MF2_MASK 16448 0U, // PseudoVFSGNJ_VF16_MF2_TU 16449 0U, // PseudoVFSGNJ_VF16_MF4 16450 0U, // PseudoVFSGNJ_VF16_MF4_MASK 16451 0U, // PseudoVFSGNJ_VF16_MF4_TU 16452 0U, // PseudoVFSGNJ_VF32_M1 16453 0U, // PseudoVFSGNJ_VF32_M1_MASK 16454 0U, // PseudoVFSGNJ_VF32_M1_TU 16455 0U, // PseudoVFSGNJ_VF32_M2 16456 0U, // PseudoVFSGNJ_VF32_M2_MASK 16457 0U, // PseudoVFSGNJ_VF32_M2_TU 16458 0U, // PseudoVFSGNJ_VF32_M4 16459 0U, // PseudoVFSGNJ_VF32_M4_MASK 16460 0U, // PseudoVFSGNJ_VF32_M4_TU 16461 0U, // PseudoVFSGNJ_VF32_M8 16462 0U, // PseudoVFSGNJ_VF32_M8_MASK 16463 0U, // PseudoVFSGNJ_VF32_M8_TU 16464 0U, // PseudoVFSGNJ_VF32_MF2 16465 0U, // PseudoVFSGNJ_VF32_MF2_MASK 16466 0U, // PseudoVFSGNJ_VF32_MF2_TU 16467 0U, // PseudoVFSGNJ_VF64_M1 16468 0U, // PseudoVFSGNJ_VF64_M1_MASK 16469 0U, // PseudoVFSGNJ_VF64_M1_TU 16470 0U, // PseudoVFSGNJ_VF64_M2 16471 0U, // PseudoVFSGNJ_VF64_M2_MASK 16472 0U, // PseudoVFSGNJ_VF64_M2_TU 16473 0U, // PseudoVFSGNJ_VF64_M4 16474 0U, // PseudoVFSGNJ_VF64_M4_MASK 16475 0U, // PseudoVFSGNJ_VF64_M4_TU 16476 0U, // PseudoVFSGNJ_VF64_M8 16477 0U, // PseudoVFSGNJ_VF64_M8_MASK 16478 0U, // PseudoVFSGNJ_VF64_M8_TU 16479 0U, // PseudoVFSGNJ_VV_M1 16480 0U, // PseudoVFSGNJ_VV_M1_MASK 16481 0U, // PseudoVFSGNJ_VV_M1_TU 16482 0U, // PseudoVFSGNJ_VV_M2 16483 0U, // PseudoVFSGNJ_VV_M2_MASK 16484 0U, // PseudoVFSGNJ_VV_M2_TU 16485 0U, // PseudoVFSGNJ_VV_M4 16486 0U, // PseudoVFSGNJ_VV_M4_MASK 16487 0U, // PseudoVFSGNJ_VV_M4_TU 16488 0U, // PseudoVFSGNJ_VV_M8 16489 0U, // PseudoVFSGNJ_VV_M8_MASK 16490 0U, // PseudoVFSGNJ_VV_M8_TU 16491 0U, // PseudoVFSGNJ_VV_MF2 16492 0U, // PseudoVFSGNJ_VV_MF2_MASK 16493 0U, // PseudoVFSGNJ_VV_MF2_TU 16494 0U, // PseudoVFSGNJ_VV_MF4 16495 0U, // PseudoVFSGNJ_VV_MF4_MASK 16496 0U, // PseudoVFSGNJ_VV_MF4_TU 16497 0U, // PseudoVFSLIDE1DOWN_VF16_M1 16498 0U, // PseudoVFSLIDE1DOWN_VF16_M1_MASK 16499 0U, // PseudoVFSLIDE1DOWN_VF16_M1_TU 16500 0U, // PseudoVFSLIDE1DOWN_VF16_M2 16501 0U, // PseudoVFSLIDE1DOWN_VF16_M2_MASK 16502 0U, // PseudoVFSLIDE1DOWN_VF16_M2_TU 16503 0U, // PseudoVFSLIDE1DOWN_VF16_M4 16504 0U, // PseudoVFSLIDE1DOWN_VF16_M4_MASK 16505 0U, // PseudoVFSLIDE1DOWN_VF16_M4_TU 16506 0U, // PseudoVFSLIDE1DOWN_VF16_M8 16507 0U, // PseudoVFSLIDE1DOWN_VF16_M8_MASK 16508 0U, // PseudoVFSLIDE1DOWN_VF16_M8_TU 16509 0U, // PseudoVFSLIDE1DOWN_VF16_MF2 16510 0U, // PseudoVFSLIDE1DOWN_VF16_MF2_MASK 16511 0U, // PseudoVFSLIDE1DOWN_VF16_MF2_TU 16512 0U, // PseudoVFSLIDE1DOWN_VF16_MF4 16513 0U, // PseudoVFSLIDE1DOWN_VF16_MF4_MASK 16514 0U, // PseudoVFSLIDE1DOWN_VF16_MF4_TU 16515 0U, // PseudoVFSLIDE1DOWN_VF32_M1 16516 0U, // PseudoVFSLIDE1DOWN_VF32_M1_MASK 16517 0U, // PseudoVFSLIDE1DOWN_VF32_M1_TU 16518 0U, // PseudoVFSLIDE1DOWN_VF32_M2 16519 0U, // PseudoVFSLIDE1DOWN_VF32_M2_MASK 16520 0U, // PseudoVFSLIDE1DOWN_VF32_M2_TU 16521 0U, // PseudoVFSLIDE1DOWN_VF32_M4 16522 0U, // PseudoVFSLIDE1DOWN_VF32_M4_MASK 16523 0U, // PseudoVFSLIDE1DOWN_VF32_M4_TU 16524 0U, // PseudoVFSLIDE1DOWN_VF32_M8 16525 0U, // PseudoVFSLIDE1DOWN_VF32_M8_MASK 16526 0U, // PseudoVFSLIDE1DOWN_VF32_M8_TU 16527 0U, // PseudoVFSLIDE1DOWN_VF32_MF2 16528 0U, // PseudoVFSLIDE1DOWN_VF32_MF2_MASK 16529 0U, // PseudoVFSLIDE1DOWN_VF32_MF2_TU 16530 0U, // PseudoVFSLIDE1DOWN_VF64_M1 16531 0U, // PseudoVFSLIDE1DOWN_VF64_M1_MASK 16532 0U, // PseudoVFSLIDE1DOWN_VF64_M1_TU 16533 0U, // PseudoVFSLIDE1DOWN_VF64_M2 16534 0U, // PseudoVFSLIDE1DOWN_VF64_M2_MASK 16535 0U, // PseudoVFSLIDE1DOWN_VF64_M2_TU 16536 0U, // PseudoVFSLIDE1DOWN_VF64_M4 16537 0U, // PseudoVFSLIDE1DOWN_VF64_M4_MASK 16538 0U, // PseudoVFSLIDE1DOWN_VF64_M4_TU 16539 0U, // PseudoVFSLIDE1DOWN_VF64_M8 16540 0U, // PseudoVFSLIDE1DOWN_VF64_M8_MASK 16541 0U, // PseudoVFSLIDE1DOWN_VF64_M8_TU 16542 0U, // PseudoVFSLIDE1UP_VF16_M1 16543 0U, // PseudoVFSLIDE1UP_VF16_M1_MASK 16544 0U, // PseudoVFSLIDE1UP_VF16_M1_TU 16545 0U, // PseudoVFSLIDE1UP_VF16_M2 16546 0U, // PseudoVFSLIDE1UP_VF16_M2_MASK 16547 0U, // PseudoVFSLIDE1UP_VF16_M2_TU 16548 0U, // PseudoVFSLIDE1UP_VF16_M4 16549 0U, // PseudoVFSLIDE1UP_VF16_M4_MASK 16550 0U, // PseudoVFSLIDE1UP_VF16_M4_TU 16551 0U, // PseudoVFSLIDE1UP_VF16_M8 16552 0U, // PseudoVFSLIDE1UP_VF16_M8_MASK 16553 0U, // PseudoVFSLIDE1UP_VF16_M8_TU 16554 0U, // PseudoVFSLIDE1UP_VF16_MF2 16555 0U, // PseudoVFSLIDE1UP_VF16_MF2_MASK 16556 0U, // PseudoVFSLIDE1UP_VF16_MF2_TU 16557 0U, // PseudoVFSLIDE1UP_VF16_MF4 16558 0U, // PseudoVFSLIDE1UP_VF16_MF4_MASK 16559 0U, // PseudoVFSLIDE1UP_VF16_MF4_TU 16560 0U, // PseudoVFSLIDE1UP_VF32_M1 16561 0U, // PseudoVFSLIDE1UP_VF32_M1_MASK 16562 0U, // PseudoVFSLIDE1UP_VF32_M1_TU 16563 0U, // PseudoVFSLIDE1UP_VF32_M2 16564 0U, // PseudoVFSLIDE1UP_VF32_M2_MASK 16565 0U, // PseudoVFSLIDE1UP_VF32_M2_TU 16566 0U, // PseudoVFSLIDE1UP_VF32_M4 16567 0U, // PseudoVFSLIDE1UP_VF32_M4_MASK 16568 0U, // PseudoVFSLIDE1UP_VF32_M4_TU 16569 0U, // PseudoVFSLIDE1UP_VF32_M8 16570 0U, // PseudoVFSLIDE1UP_VF32_M8_MASK 16571 0U, // PseudoVFSLIDE1UP_VF32_M8_TU 16572 0U, // PseudoVFSLIDE1UP_VF32_MF2 16573 0U, // PseudoVFSLIDE1UP_VF32_MF2_MASK 16574 0U, // PseudoVFSLIDE1UP_VF32_MF2_TU 16575 0U, // PseudoVFSLIDE1UP_VF64_M1 16576 0U, // PseudoVFSLIDE1UP_VF64_M1_MASK 16577 0U, // PseudoVFSLIDE1UP_VF64_M1_TU 16578 0U, // PseudoVFSLIDE1UP_VF64_M2 16579 0U, // PseudoVFSLIDE1UP_VF64_M2_MASK 16580 0U, // PseudoVFSLIDE1UP_VF64_M2_TU 16581 0U, // PseudoVFSLIDE1UP_VF64_M4 16582 0U, // PseudoVFSLIDE1UP_VF64_M4_MASK 16583 0U, // PseudoVFSLIDE1UP_VF64_M4_TU 16584 0U, // PseudoVFSLIDE1UP_VF64_M8 16585 0U, // PseudoVFSLIDE1UP_VF64_M8_MASK 16586 0U, // PseudoVFSLIDE1UP_VF64_M8_TU 16587 0U, // PseudoVFSQRT_V_M1 16588 0U, // PseudoVFSQRT_V_M1_MASK 16589 0U, // PseudoVFSQRT_V_M1_TU 16590 0U, // PseudoVFSQRT_V_M2 16591 0U, // PseudoVFSQRT_V_M2_MASK 16592 0U, // PseudoVFSQRT_V_M2_TU 16593 0U, // PseudoVFSQRT_V_M4 16594 0U, // PseudoVFSQRT_V_M4_MASK 16595 0U, // PseudoVFSQRT_V_M4_TU 16596 0U, // PseudoVFSQRT_V_M8 16597 0U, // PseudoVFSQRT_V_M8_MASK 16598 0U, // PseudoVFSQRT_V_M8_TU 16599 0U, // PseudoVFSQRT_V_MF2 16600 0U, // PseudoVFSQRT_V_MF2_MASK 16601 0U, // PseudoVFSQRT_V_MF2_TU 16602 0U, // PseudoVFSQRT_V_MF4 16603 0U, // PseudoVFSQRT_V_MF4_MASK 16604 0U, // PseudoVFSQRT_V_MF4_TU 16605 0U, // PseudoVFSUB_VF16_M1 16606 0U, // PseudoVFSUB_VF16_M1_MASK 16607 0U, // PseudoVFSUB_VF16_M1_TU 16608 0U, // PseudoVFSUB_VF16_M2 16609 0U, // PseudoVFSUB_VF16_M2_MASK 16610 0U, // PseudoVFSUB_VF16_M2_TU 16611 0U, // PseudoVFSUB_VF16_M4 16612 0U, // PseudoVFSUB_VF16_M4_MASK 16613 0U, // PseudoVFSUB_VF16_M4_TU 16614 0U, // PseudoVFSUB_VF16_M8 16615 0U, // PseudoVFSUB_VF16_M8_MASK 16616 0U, // PseudoVFSUB_VF16_M8_TU 16617 0U, // PseudoVFSUB_VF16_MF2 16618 0U, // PseudoVFSUB_VF16_MF2_MASK 16619 0U, // PseudoVFSUB_VF16_MF2_TU 16620 0U, // PseudoVFSUB_VF16_MF4 16621 0U, // PseudoVFSUB_VF16_MF4_MASK 16622 0U, // PseudoVFSUB_VF16_MF4_TU 16623 0U, // PseudoVFSUB_VF32_M1 16624 0U, // PseudoVFSUB_VF32_M1_MASK 16625 0U, // PseudoVFSUB_VF32_M1_TU 16626 0U, // PseudoVFSUB_VF32_M2 16627 0U, // PseudoVFSUB_VF32_M2_MASK 16628 0U, // PseudoVFSUB_VF32_M2_TU 16629 0U, // PseudoVFSUB_VF32_M4 16630 0U, // PseudoVFSUB_VF32_M4_MASK 16631 0U, // PseudoVFSUB_VF32_M4_TU 16632 0U, // PseudoVFSUB_VF32_M8 16633 0U, // PseudoVFSUB_VF32_M8_MASK 16634 0U, // PseudoVFSUB_VF32_M8_TU 16635 0U, // PseudoVFSUB_VF32_MF2 16636 0U, // PseudoVFSUB_VF32_MF2_MASK 16637 0U, // PseudoVFSUB_VF32_MF2_TU 16638 0U, // PseudoVFSUB_VF64_M1 16639 0U, // PseudoVFSUB_VF64_M1_MASK 16640 0U, // PseudoVFSUB_VF64_M1_TU 16641 0U, // PseudoVFSUB_VF64_M2 16642 0U, // PseudoVFSUB_VF64_M2_MASK 16643 0U, // PseudoVFSUB_VF64_M2_TU 16644 0U, // PseudoVFSUB_VF64_M4 16645 0U, // PseudoVFSUB_VF64_M4_MASK 16646 0U, // PseudoVFSUB_VF64_M4_TU 16647 0U, // PseudoVFSUB_VF64_M8 16648 0U, // PseudoVFSUB_VF64_M8_MASK 16649 0U, // PseudoVFSUB_VF64_M8_TU 16650 0U, // PseudoVFSUB_VV_M1 16651 0U, // PseudoVFSUB_VV_M1_MASK 16652 0U, // PseudoVFSUB_VV_M1_TU 16653 0U, // PseudoVFSUB_VV_M2 16654 0U, // PseudoVFSUB_VV_M2_MASK 16655 0U, // PseudoVFSUB_VV_M2_TU 16656 0U, // PseudoVFSUB_VV_M4 16657 0U, // PseudoVFSUB_VV_M4_MASK 16658 0U, // PseudoVFSUB_VV_M4_TU 16659 0U, // PseudoVFSUB_VV_M8 16660 0U, // PseudoVFSUB_VV_M8_MASK 16661 0U, // PseudoVFSUB_VV_M8_TU 16662 0U, // PseudoVFSUB_VV_MF2 16663 0U, // PseudoVFSUB_VV_MF2_MASK 16664 0U, // PseudoVFSUB_VV_MF2_TU 16665 0U, // PseudoVFSUB_VV_MF4 16666 0U, // PseudoVFSUB_VV_MF4_MASK 16667 0U, // PseudoVFSUB_VV_MF4_TU 16668 0U, // PseudoVFWADD_VF16_M1 16669 0U, // PseudoVFWADD_VF16_M1_MASK 16670 0U, // PseudoVFWADD_VF16_M1_TU 16671 0U, // PseudoVFWADD_VF16_M2 16672 0U, // PseudoVFWADD_VF16_M2_MASK 16673 0U, // PseudoVFWADD_VF16_M2_TU 16674 0U, // PseudoVFWADD_VF16_M4 16675 0U, // PseudoVFWADD_VF16_M4_MASK 16676 0U, // PseudoVFWADD_VF16_M4_TU 16677 0U, // PseudoVFWADD_VF16_MF2 16678 0U, // PseudoVFWADD_VF16_MF2_MASK 16679 0U, // PseudoVFWADD_VF16_MF2_TU 16680 0U, // PseudoVFWADD_VF16_MF4 16681 0U, // PseudoVFWADD_VF16_MF4_MASK 16682 0U, // PseudoVFWADD_VF16_MF4_TU 16683 0U, // PseudoVFWADD_VF32_M1 16684 0U, // PseudoVFWADD_VF32_M1_MASK 16685 0U, // PseudoVFWADD_VF32_M1_TU 16686 0U, // PseudoVFWADD_VF32_M2 16687 0U, // PseudoVFWADD_VF32_M2_MASK 16688 0U, // PseudoVFWADD_VF32_M2_TU 16689 0U, // PseudoVFWADD_VF32_M4 16690 0U, // PseudoVFWADD_VF32_M4_MASK 16691 0U, // PseudoVFWADD_VF32_M4_TU 16692 0U, // PseudoVFWADD_VF32_MF2 16693 0U, // PseudoVFWADD_VF32_MF2_MASK 16694 0U, // PseudoVFWADD_VF32_MF2_TU 16695 0U, // PseudoVFWADD_VV_M1 16696 0U, // PseudoVFWADD_VV_M1_MASK 16697 0U, // PseudoVFWADD_VV_M1_TU 16698 0U, // PseudoVFWADD_VV_M2 16699 0U, // PseudoVFWADD_VV_M2_MASK 16700 0U, // PseudoVFWADD_VV_M2_TU 16701 0U, // PseudoVFWADD_VV_M4 16702 0U, // PseudoVFWADD_VV_M4_MASK 16703 0U, // PseudoVFWADD_VV_M4_TU 16704 0U, // PseudoVFWADD_VV_MF2 16705 0U, // PseudoVFWADD_VV_MF2_MASK 16706 0U, // PseudoVFWADD_VV_MF2_TU 16707 0U, // PseudoVFWADD_VV_MF4 16708 0U, // PseudoVFWADD_VV_MF4_MASK 16709 0U, // PseudoVFWADD_VV_MF4_TU 16710 0U, // PseudoVFWADD_WF16_M1 16711 0U, // PseudoVFWADD_WF16_M1_MASK 16712 0U, // PseudoVFWADD_WF16_M1_TU 16713 0U, // PseudoVFWADD_WF16_M2 16714 0U, // PseudoVFWADD_WF16_M2_MASK 16715 0U, // PseudoVFWADD_WF16_M2_TU 16716 0U, // PseudoVFWADD_WF16_M4 16717 0U, // PseudoVFWADD_WF16_M4_MASK 16718 0U, // PseudoVFWADD_WF16_M4_TU 16719 0U, // PseudoVFWADD_WF16_MF2 16720 0U, // PseudoVFWADD_WF16_MF2_MASK 16721 0U, // PseudoVFWADD_WF16_MF2_TU 16722 0U, // PseudoVFWADD_WF16_MF4 16723 0U, // PseudoVFWADD_WF16_MF4_MASK 16724 0U, // PseudoVFWADD_WF16_MF4_TU 16725 0U, // PseudoVFWADD_WF32_M1 16726 0U, // PseudoVFWADD_WF32_M1_MASK 16727 0U, // PseudoVFWADD_WF32_M1_TU 16728 0U, // PseudoVFWADD_WF32_M2 16729 0U, // PseudoVFWADD_WF32_M2_MASK 16730 0U, // PseudoVFWADD_WF32_M2_TU 16731 0U, // PseudoVFWADD_WF32_M4 16732 0U, // PseudoVFWADD_WF32_M4_MASK 16733 0U, // PseudoVFWADD_WF32_M4_TU 16734 0U, // PseudoVFWADD_WF32_MF2 16735 0U, // PseudoVFWADD_WF32_MF2_MASK 16736 0U, // PseudoVFWADD_WF32_MF2_TU 16737 0U, // PseudoVFWADD_WV_M1 16738 0U, // PseudoVFWADD_WV_M1_MASK 16739 0U, // PseudoVFWADD_WV_M1_MASK_TIED 16740 0U, // PseudoVFWADD_WV_M1_TIED 16741 0U, // PseudoVFWADD_WV_M1_TU 16742 0U, // PseudoVFWADD_WV_M2 16743 0U, // PseudoVFWADD_WV_M2_MASK 16744 0U, // PseudoVFWADD_WV_M2_MASK_TIED 16745 0U, // PseudoVFWADD_WV_M2_TIED 16746 0U, // PseudoVFWADD_WV_M2_TU 16747 0U, // PseudoVFWADD_WV_M4 16748 0U, // PseudoVFWADD_WV_M4_MASK 16749 0U, // PseudoVFWADD_WV_M4_MASK_TIED 16750 0U, // PseudoVFWADD_WV_M4_TIED 16751 0U, // PseudoVFWADD_WV_M4_TU 16752 0U, // PseudoVFWADD_WV_MF2 16753 0U, // PseudoVFWADD_WV_MF2_MASK 16754 0U, // PseudoVFWADD_WV_MF2_MASK_TIED 16755 0U, // PseudoVFWADD_WV_MF2_TIED 16756 0U, // PseudoVFWADD_WV_MF2_TU 16757 0U, // PseudoVFWADD_WV_MF4 16758 0U, // PseudoVFWADD_WV_MF4_MASK 16759 0U, // PseudoVFWADD_WV_MF4_MASK_TIED 16760 0U, // PseudoVFWADD_WV_MF4_TIED 16761 0U, // PseudoVFWADD_WV_MF4_TU 16762 0U, // PseudoVFWCVT_F_F_V_M1 16763 0U, // PseudoVFWCVT_F_F_V_M1_MASK 16764 0U, // PseudoVFWCVT_F_F_V_M1_TU 16765 0U, // PseudoVFWCVT_F_F_V_M2 16766 0U, // PseudoVFWCVT_F_F_V_M2_MASK 16767 0U, // PseudoVFWCVT_F_F_V_M2_TU 16768 0U, // PseudoVFWCVT_F_F_V_M4 16769 0U, // PseudoVFWCVT_F_F_V_M4_MASK 16770 0U, // PseudoVFWCVT_F_F_V_M4_TU 16771 0U, // PseudoVFWCVT_F_F_V_MF2 16772 0U, // PseudoVFWCVT_F_F_V_MF2_MASK 16773 0U, // PseudoVFWCVT_F_F_V_MF2_TU 16774 0U, // PseudoVFWCVT_F_F_V_MF4 16775 0U, // PseudoVFWCVT_F_F_V_MF4_MASK 16776 0U, // PseudoVFWCVT_F_F_V_MF4_TU 16777 0U, // PseudoVFWCVT_F_XU_V_M1 16778 0U, // PseudoVFWCVT_F_XU_V_M1_MASK 16779 0U, // PseudoVFWCVT_F_XU_V_M1_TU 16780 0U, // PseudoVFWCVT_F_XU_V_M2 16781 0U, // PseudoVFWCVT_F_XU_V_M2_MASK 16782 0U, // PseudoVFWCVT_F_XU_V_M2_TU 16783 0U, // PseudoVFWCVT_F_XU_V_M4 16784 0U, // PseudoVFWCVT_F_XU_V_M4_MASK 16785 0U, // PseudoVFWCVT_F_XU_V_M4_TU 16786 0U, // PseudoVFWCVT_F_XU_V_MF2 16787 0U, // PseudoVFWCVT_F_XU_V_MF2_MASK 16788 0U, // PseudoVFWCVT_F_XU_V_MF2_TU 16789 0U, // PseudoVFWCVT_F_XU_V_MF4 16790 0U, // PseudoVFWCVT_F_XU_V_MF4_MASK 16791 0U, // PseudoVFWCVT_F_XU_V_MF4_TU 16792 0U, // PseudoVFWCVT_F_XU_V_MF8 16793 0U, // PseudoVFWCVT_F_XU_V_MF8_MASK 16794 0U, // PseudoVFWCVT_F_XU_V_MF8_TU 16795 0U, // PseudoVFWCVT_F_X_V_M1 16796 0U, // PseudoVFWCVT_F_X_V_M1_MASK 16797 0U, // PseudoVFWCVT_F_X_V_M1_TU 16798 0U, // PseudoVFWCVT_F_X_V_M2 16799 0U, // PseudoVFWCVT_F_X_V_M2_MASK 16800 0U, // PseudoVFWCVT_F_X_V_M2_TU 16801 0U, // PseudoVFWCVT_F_X_V_M4 16802 0U, // PseudoVFWCVT_F_X_V_M4_MASK 16803 0U, // PseudoVFWCVT_F_X_V_M4_TU 16804 0U, // PseudoVFWCVT_F_X_V_MF2 16805 0U, // PseudoVFWCVT_F_X_V_MF2_MASK 16806 0U, // PseudoVFWCVT_F_X_V_MF2_TU 16807 0U, // PseudoVFWCVT_F_X_V_MF4 16808 0U, // PseudoVFWCVT_F_X_V_MF4_MASK 16809 0U, // PseudoVFWCVT_F_X_V_MF4_TU 16810 0U, // PseudoVFWCVT_F_X_V_MF8 16811 0U, // PseudoVFWCVT_F_X_V_MF8_MASK 16812 0U, // PseudoVFWCVT_F_X_V_MF8_TU 16813 0U, // PseudoVFWCVT_RM_F_XU_V_M1_MASK 16814 0U, // PseudoVFWCVT_RM_F_XU_V_M2_MASK 16815 0U, // PseudoVFWCVT_RM_F_XU_V_M4_MASK 16816 0U, // PseudoVFWCVT_RM_F_XU_V_MF2_MASK 16817 0U, // PseudoVFWCVT_RM_F_XU_V_MF4_MASK 16818 0U, // PseudoVFWCVT_RM_F_XU_V_MF8_MASK 16819 0U, // PseudoVFWCVT_RM_F_X_V_M1_MASK 16820 0U, // PseudoVFWCVT_RM_F_X_V_M2_MASK 16821 0U, // PseudoVFWCVT_RM_F_X_V_M4_MASK 16822 0U, // PseudoVFWCVT_RM_F_X_V_MF2_MASK 16823 0U, // PseudoVFWCVT_RM_F_X_V_MF4_MASK 16824 0U, // PseudoVFWCVT_RM_F_X_V_MF8_MASK 16825 0U, // PseudoVFWCVT_RM_XU_F_V_M1_MASK 16826 0U, // PseudoVFWCVT_RM_XU_F_V_M2_MASK 16827 0U, // PseudoVFWCVT_RM_XU_F_V_M4_MASK 16828 0U, // PseudoVFWCVT_RM_XU_F_V_MF2_MASK 16829 0U, // PseudoVFWCVT_RM_XU_F_V_MF4_MASK 16830 0U, // PseudoVFWCVT_RM_X_F_V_M1_MASK 16831 0U, // PseudoVFWCVT_RM_X_F_V_M2_MASK 16832 0U, // PseudoVFWCVT_RM_X_F_V_M4_MASK 16833 0U, // PseudoVFWCVT_RM_X_F_V_MF2_MASK 16834 0U, // PseudoVFWCVT_RM_X_F_V_MF4_MASK 16835 0U, // PseudoVFWCVT_RTZ_XU_F_V_M1 16836 0U, // PseudoVFWCVT_RTZ_XU_F_V_M1_MASK 16837 0U, // PseudoVFWCVT_RTZ_XU_F_V_M1_TU 16838 0U, // PseudoVFWCVT_RTZ_XU_F_V_M2 16839 0U, // PseudoVFWCVT_RTZ_XU_F_V_M2_MASK 16840 0U, // PseudoVFWCVT_RTZ_XU_F_V_M2_TU 16841 0U, // PseudoVFWCVT_RTZ_XU_F_V_M4 16842 0U, // PseudoVFWCVT_RTZ_XU_F_V_M4_MASK 16843 0U, // PseudoVFWCVT_RTZ_XU_F_V_M4_TU 16844 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2 16845 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_MASK 16846 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF2_TU 16847 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4 16848 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_MASK 16849 0U, // PseudoVFWCVT_RTZ_XU_F_V_MF4_TU 16850 0U, // PseudoVFWCVT_RTZ_X_F_V_M1 16851 0U, // PseudoVFWCVT_RTZ_X_F_V_M1_MASK 16852 0U, // PseudoVFWCVT_RTZ_X_F_V_M1_TU 16853 0U, // PseudoVFWCVT_RTZ_X_F_V_M2 16854 0U, // PseudoVFWCVT_RTZ_X_F_V_M2_MASK 16855 0U, // PseudoVFWCVT_RTZ_X_F_V_M2_TU 16856 0U, // PseudoVFWCVT_RTZ_X_F_V_M4 16857 0U, // PseudoVFWCVT_RTZ_X_F_V_M4_MASK 16858 0U, // PseudoVFWCVT_RTZ_X_F_V_M4_TU 16859 0U, // PseudoVFWCVT_RTZ_X_F_V_MF2 16860 0U, // PseudoVFWCVT_RTZ_X_F_V_MF2_MASK 16861 0U, // PseudoVFWCVT_RTZ_X_F_V_MF2_TU 16862 0U, // PseudoVFWCVT_RTZ_X_F_V_MF4 16863 0U, // PseudoVFWCVT_RTZ_X_F_V_MF4_MASK 16864 0U, // PseudoVFWCVT_RTZ_X_F_V_MF4_TU 16865 0U, // PseudoVFWCVT_XU_F_V_M1 16866 0U, // PseudoVFWCVT_XU_F_V_M1_MASK 16867 0U, // PseudoVFWCVT_XU_F_V_M1_TU 16868 0U, // PseudoVFWCVT_XU_F_V_M2 16869 0U, // PseudoVFWCVT_XU_F_V_M2_MASK 16870 0U, // PseudoVFWCVT_XU_F_V_M2_TU 16871 0U, // PseudoVFWCVT_XU_F_V_M4 16872 0U, // PseudoVFWCVT_XU_F_V_M4_MASK 16873 0U, // PseudoVFWCVT_XU_F_V_M4_TU 16874 0U, // PseudoVFWCVT_XU_F_V_MF2 16875 0U, // PseudoVFWCVT_XU_F_V_MF2_MASK 16876 0U, // PseudoVFWCVT_XU_F_V_MF2_TU 16877 0U, // PseudoVFWCVT_XU_F_V_MF4 16878 0U, // PseudoVFWCVT_XU_F_V_MF4_MASK 16879 0U, // PseudoVFWCVT_XU_F_V_MF4_TU 16880 0U, // PseudoVFWCVT_X_F_V_M1 16881 0U, // PseudoVFWCVT_X_F_V_M1_MASK 16882 0U, // PseudoVFWCVT_X_F_V_M1_TU 16883 0U, // PseudoVFWCVT_X_F_V_M2 16884 0U, // PseudoVFWCVT_X_F_V_M2_MASK 16885 0U, // PseudoVFWCVT_X_F_V_M2_TU 16886 0U, // PseudoVFWCVT_X_F_V_M4 16887 0U, // PseudoVFWCVT_X_F_V_M4_MASK 16888 0U, // PseudoVFWCVT_X_F_V_M4_TU 16889 0U, // PseudoVFWCVT_X_F_V_MF2 16890 0U, // PseudoVFWCVT_X_F_V_MF2_MASK 16891 0U, // PseudoVFWCVT_X_F_V_MF2_TU 16892 0U, // PseudoVFWCVT_X_F_V_MF4 16893 0U, // PseudoVFWCVT_X_F_V_MF4_MASK 16894 0U, // PseudoVFWCVT_X_F_V_MF4_TU 16895 0U, // PseudoVFWMACC_VF16_M1 16896 0U, // PseudoVFWMACC_VF16_M1_MASK 16897 0U, // PseudoVFWMACC_VF16_M2 16898 0U, // PseudoVFWMACC_VF16_M2_MASK 16899 0U, // PseudoVFWMACC_VF16_M4 16900 0U, // PseudoVFWMACC_VF16_M4_MASK 16901 0U, // PseudoVFWMACC_VF16_MF2 16902 0U, // PseudoVFWMACC_VF16_MF2_MASK 16903 0U, // PseudoVFWMACC_VF16_MF4 16904 0U, // PseudoVFWMACC_VF16_MF4_MASK 16905 0U, // PseudoVFWMACC_VF32_M1 16906 0U, // PseudoVFWMACC_VF32_M1_MASK 16907 0U, // PseudoVFWMACC_VF32_M2 16908 0U, // PseudoVFWMACC_VF32_M2_MASK 16909 0U, // PseudoVFWMACC_VF32_M4 16910 0U, // PseudoVFWMACC_VF32_M4_MASK 16911 0U, // PseudoVFWMACC_VF32_MF2 16912 0U, // PseudoVFWMACC_VF32_MF2_MASK 16913 0U, // PseudoVFWMACC_VV_M1 16914 0U, // PseudoVFWMACC_VV_M1_MASK 16915 0U, // PseudoVFWMACC_VV_M2 16916 0U, // PseudoVFWMACC_VV_M2_MASK 16917 0U, // PseudoVFWMACC_VV_M4 16918 0U, // PseudoVFWMACC_VV_M4_MASK 16919 0U, // PseudoVFWMACC_VV_MF2 16920 0U, // PseudoVFWMACC_VV_MF2_MASK 16921 0U, // PseudoVFWMACC_VV_MF4 16922 0U, // PseudoVFWMACC_VV_MF4_MASK 16923 0U, // PseudoVFWMSAC_VF16_M1 16924 0U, // PseudoVFWMSAC_VF16_M1_MASK 16925 0U, // PseudoVFWMSAC_VF16_M2 16926 0U, // PseudoVFWMSAC_VF16_M2_MASK 16927 0U, // PseudoVFWMSAC_VF16_M4 16928 0U, // PseudoVFWMSAC_VF16_M4_MASK 16929 0U, // PseudoVFWMSAC_VF16_MF2 16930 0U, // PseudoVFWMSAC_VF16_MF2_MASK 16931 0U, // PseudoVFWMSAC_VF16_MF4 16932 0U, // PseudoVFWMSAC_VF16_MF4_MASK 16933 0U, // PseudoVFWMSAC_VF32_M1 16934 0U, // PseudoVFWMSAC_VF32_M1_MASK 16935 0U, // PseudoVFWMSAC_VF32_M2 16936 0U, // PseudoVFWMSAC_VF32_M2_MASK 16937 0U, // PseudoVFWMSAC_VF32_M4 16938 0U, // PseudoVFWMSAC_VF32_M4_MASK 16939 0U, // PseudoVFWMSAC_VF32_MF2 16940 0U, // PseudoVFWMSAC_VF32_MF2_MASK 16941 0U, // PseudoVFWMSAC_VV_M1 16942 0U, // PseudoVFWMSAC_VV_M1_MASK 16943 0U, // PseudoVFWMSAC_VV_M2 16944 0U, // PseudoVFWMSAC_VV_M2_MASK 16945 0U, // PseudoVFWMSAC_VV_M4 16946 0U, // PseudoVFWMSAC_VV_M4_MASK 16947 0U, // PseudoVFWMSAC_VV_MF2 16948 0U, // PseudoVFWMSAC_VV_MF2_MASK 16949 0U, // PseudoVFWMSAC_VV_MF4 16950 0U, // PseudoVFWMSAC_VV_MF4_MASK 16951 0U, // PseudoVFWMUL_VF16_M1 16952 0U, // PseudoVFWMUL_VF16_M1_MASK 16953 0U, // PseudoVFWMUL_VF16_M1_TU 16954 0U, // PseudoVFWMUL_VF16_M2 16955 0U, // PseudoVFWMUL_VF16_M2_MASK 16956 0U, // PseudoVFWMUL_VF16_M2_TU 16957 0U, // PseudoVFWMUL_VF16_M4 16958 0U, // PseudoVFWMUL_VF16_M4_MASK 16959 0U, // PseudoVFWMUL_VF16_M4_TU 16960 0U, // PseudoVFWMUL_VF16_MF2 16961 0U, // PseudoVFWMUL_VF16_MF2_MASK 16962 0U, // PseudoVFWMUL_VF16_MF2_TU 16963 0U, // PseudoVFWMUL_VF16_MF4 16964 0U, // PseudoVFWMUL_VF16_MF4_MASK 16965 0U, // PseudoVFWMUL_VF16_MF4_TU 16966 0U, // PseudoVFWMUL_VF32_M1 16967 0U, // PseudoVFWMUL_VF32_M1_MASK 16968 0U, // PseudoVFWMUL_VF32_M1_TU 16969 0U, // PseudoVFWMUL_VF32_M2 16970 0U, // PseudoVFWMUL_VF32_M2_MASK 16971 0U, // PseudoVFWMUL_VF32_M2_TU 16972 0U, // PseudoVFWMUL_VF32_M4 16973 0U, // PseudoVFWMUL_VF32_M4_MASK 16974 0U, // PseudoVFWMUL_VF32_M4_TU 16975 0U, // PseudoVFWMUL_VF32_MF2 16976 0U, // PseudoVFWMUL_VF32_MF2_MASK 16977 0U, // PseudoVFWMUL_VF32_MF2_TU 16978 0U, // PseudoVFWMUL_VV_M1 16979 0U, // PseudoVFWMUL_VV_M1_MASK 16980 0U, // PseudoVFWMUL_VV_M1_TU 16981 0U, // PseudoVFWMUL_VV_M2 16982 0U, // PseudoVFWMUL_VV_M2_MASK 16983 0U, // PseudoVFWMUL_VV_M2_TU 16984 0U, // PseudoVFWMUL_VV_M4 16985 0U, // PseudoVFWMUL_VV_M4_MASK 16986 0U, // PseudoVFWMUL_VV_M4_TU 16987 0U, // PseudoVFWMUL_VV_MF2 16988 0U, // PseudoVFWMUL_VV_MF2_MASK 16989 0U, // PseudoVFWMUL_VV_MF2_TU 16990 0U, // PseudoVFWMUL_VV_MF4 16991 0U, // PseudoVFWMUL_VV_MF4_MASK 16992 0U, // PseudoVFWMUL_VV_MF4_TU 16993 0U, // PseudoVFWNMACC_VF16_M1 16994 0U, // PseudoVFWNMACC_VF16_M1_MASK 16995 0U, // PseudoVFWNMACC_VF16_M2 16996 0U, // PseudoVFWNMACC_VF16_M2_MASK 16997 0U, // PseudoVFWNMACC_VF16_M4 16998 0U, // PseudoVFWNMACC_VF16_M4_MASK 16999 0U, // PseudoVFWNMACC_VF16_MF2 17000 0U, // PseudoVFWNMACC_VF16_MF2_MASK 17001 0U, // PseudoVFWNMACC_VF16_MF4 17002 0U, // PseudoVFWNMACC_VF16_MF4_MASK 17003 0U, // PseudoVFWNMACC_VF32_M1 17004 0U, // PseudoVFWNMACC_VF32_M1_MASK 17005 0U, // PseudoVFWNMACC_VF32_M2 17006 0U, // PseudoVFWNMACC_VF32_M2_MASK 17007 0U, // PseudoVFWNMACC_VF32_M4 17008 0U, // PseudoVFWNMACC_VF32_M4_MASK 17009 0U, // PseudoVFWNMACC_VF32_MF2 17010 0U, // PseudoVFWNMACC_VF32_MF2_MASK 17011 0U, // PseudoVFWNMACC_VV_M1 17012 0U, // PseudoVFWNMACC_VV_M1_MASK 17013 0U, // PseudoVFWNMACC_VV_M2 17014 0U, // PseudoVFWNMACC_VV_M2_MASK 17015 0U, // PseudoVFWNMACC_VV_M4 17016 0U, // PseudoVFWNMACC_VV_M4_MASK 17017 0U, // PseudoVFWNMACC_VV_MF2 17018 0U, // PseudoVFWNMACC_VV_MF2_MASK 17019 0U, // PseudoVFWNMACC_VV_MF4 17020 0U, // PseudoVFWNMACC_VV_MF4_MASK 17021 0U, // PseudoVFWNMSAC_VF16_M1 17022 0U, // PseudoVFWNMSAC_VF16_M1_MASK 17023 0U, // PseudoVFWNMSAC_VF16_M2 17024 0U, // PseudoVFWNMSAC_VF16_M2_MASK 17025 0U, // PseudoVFWNMSAC_VF16_M4 17026 0U, // PseudoVFWNMSAC_VF16_M4_MASK 17027 0U, // PseudoVFWNMSAC_VF16_MF2 17028 0U, // PseudoVFWNMSAC_VF16_MF2_MASK 17029 0U, // PseudoVFWNMSAC_VF16_MF4 17030 0U, // PseudoVFWNMSAC_VF16_MF4_MASK 17031 0U, // PseudoVFWNMSAC_VF32_M1 17032 0U, // PseudoVFWNMSAC_VF32_M1_MASK 17033 0U, // PseudoVFWNMSAC_VF32_M2 17034 0U, // PseudoVFWNMSAC_VF32_M2_MASK 17035 0U, // PseudoVFWNMSAC_VF32_M4 17036 0U, // PseudoVFWNMSAC_VF32_M4_MASK 17037 0U, // PseudoVFWNMSAC_VF32_MF2 17038 0U, // PseudoVFWNMSAC_VF32_MF2_MASK 17039 0U, // PseudoVFWNMSAC_VV_M1 17040 0U, // PseudoVFWNMSAC_VV_M1_MASK 17041 0U, // PseudoVFWNMSAC_VV_M2 17042 0U, // PseudoVFWNMSAC_VV_M2_MASK 17043 0U, // PseudoVFWNMSAC_VV_M4 17044 0U, // PseudoVFWNMSAC_VV_M4_MASK 17045 0U, // PseudoVFWNMSAC_VV_MF2 17046 0U, // PseudoVFWNMSAC_VV_MF2_MASK 17047 0U, // PseudoVFWNMSAC_VV_MF4 17048 0U, // PseudoVFWNMSAC_VV_MF4_MASK 17049 0U, // PseudoVFWREDOSUM_VS_M1 17050 0U, // PseudoVFWREDOSUM_VS_M1_MASK 17051 0U, // PseudoVFWREDOSUM_VS_M2 17052 0U, // PseudoVFWREDOSUM_VS_M2_MASK 17053 0U, // PseudoVFWREDOSUM_VS_M4 17054 0U, // PseudoVFWREDOSUM_VS_M4_MASK 17055 0U, // PseudoVFWREDOSUM_VS_M8 17056 0U, // PseudoVFWREDOSUM_VS_M8_MASK 17057 0U, // PseudoVFWREDOSUM_VS_MF2 17058 0U, // PseudoVFWREDOSUM_VS_MF2_MASK 17059 0U, // PseudoVFWREDOSUM_VS_MF4 17060 0U, // PseudoVFWREDOSUM_VS_MF4_MASK 17061 0U, // PseudoVFWREDUSUM_VS_M1 17062 0U, // PseudoVFWREDUSUM_VS_M1_MASK 17063 0U, // PseudoVFWREDUSUM_VS_M2 17064 0U, // PseudoVFWREDUSUM_VS_M2_MASK 17065 0U, // PseudoVFWREDUSUM_VS_M4 17066 0U, // PseudoVFWREDUSUM_VS_M4_MASK 17067 0U, // PseudoVFWREDUSUM_VS_M8 17068 0U, // PseudoVFWREDUSUM_VS_M8_MASK 17069 0U, // PseudoVFWREDUSUM_VS_MF2 17070 0U, // PseudoVFWREDUSUM_VS_MF2_MASK 17071 0U, // PseudoVFWREDUSUM_VS_MF4 17072 0U, // PseudoVFWREDUSUM_VS_MF4_MASK 17073 0U, // PseudoVFWSUB_VF16_M1 17074 0U, // PseudoVFWSUB_VF16_M1_MASK 17075 0U, // PseudoVFWSUB_VF16_M1_TU 17076 0U, // PseudoVFWSUB_VF16_M2 17077 0U, // PseudoVFWSUB_VF16_M2_MASK 17078 0U, // PseudoVFWSUB_VF16_M2_TU 17079 0U, // PseudoVFWSUB_VF16_M4 17080 0U, // PseudoVFWSUB_VF16_M4_MASK 17081 0U, // PseudoVFWSUB_VF16_M4_TU 17082 0U, // PseudoVFWSUB_VF16_MF2 17083 0U, // PseudoVFWSUB_VF16_MF2_MASK 17084 0U, // PseudoVFWSUB_VF16_MF2_TU 17085 0U, // PseudoVFWSUB_VF16_MF4 17086 0U, // PseudoVFWSUB_VF16_MF4_MASK 17087 0U, // PseudoVFWSUB_VF16_MF4_TU 17088 0U, // PseudoVFWSUB_VF32_M1 17089 0U, // PseudoVFWSUB_VF32_M1_MASK 17090 0U, // PseudoVFWSUB_VF32_M1_TU 17091 0U, // PseudoVFWSUB_VF32_M2 17092 0U, // PseudoVFWSUB_VF32_M2_MASK 17093 0U, // PseudoVFWSUB_VF32_M2_TU 17094 0U, // PseudoVFWSUB_VF32_M4 17095 0U, // PseudoVFWSUB_VF32_M4_MASK 17096 0U, // PseudoVFWSUB_VF32_M4_TU 17097 0U, // PseudoVFWSUB_VF32_MF2 17098 0U, // PseudoVFWSUB_VF32_MF2_MASK 17099 0U, // PseudoVFWSUB_VF32_MF2_TU 17100 0U, // PseudoVFWSUB_VV_M1 17101 0U, // PseudoVFWSUB_VV_M1_MASK 17102 0U, // PseudoVFWSUB_VV_M1_TU 17103 0U, // PseudoVFWSUB_VV_M2 17104 0U, // PseudoVFWSUB_VV_M2_MASK 17105 0U, // PseudoVFWSUB_VV_M2_TU 17106 0U, // PseudoVFWSUB_VV_M4 17107 0U, // PseudoVFWSUB_VV_M4_MASK 17108 0U, // PseudoVFWSUB_VV_M4_TU 17109 0U, // PseudoVFWSUB_VV_MF2 17110 0U, // PseudoVFWSUB_VV_MF2_MASK 17111 0U, // PseudoVFWSUB_VV_MF2_TU 17112 0U, // PseudoVFWSUB_VV_MF4 17113 0U, // PseudoVFWSUB_VV_MF4_MASK 17114 0U, // PseudoVFWSUB_VV_MF4_TU 17115 0U, // PseudoVFWSUB_WF16_M1 17116 0U, // PseudoVFWSUB_WF16_M1_MASK 17117 0U, // PseudoVFWSUB_WF16_M1_TU 17118 0U, // PseudoVFWSUB_WF16_M2 17119 0U, // PseudoVFWSUB_WF16_M2_MASK 17120 0U, // PseudoVFWSUB_WF16_M2_TU 17121 0U, // PseudoVFWSUB_WF16_M4 17122 0U, // PseudoVFWSUB_WF16_M4_MASK 17123 0U, // PseudoVFWSUB_WF16_M4_TU 17124 0U, // PseudoVFWSUB_WF16_MF2 17125 0U, // PseudoVFWSUB_WF16_MF2_MASK 17126 0U, // PseudoVFWSUB_WF16_MF2_TU 17127 0U, // PseudoVFWSUB_WF16_MF4 17128 0U, // PseudoVFWSUB_WF16_MF4_MASK 17129 0U, // PseudoVFWSUB_WF16_MF4_TU 17130 0U, // PseudoVFWSUB_WF32_M1 17131 0U, // PseudoVFWSUB_WF32_M1_MASK 17132 0U, // PseudoVFWSUB_WF32_M1_TU 17133 0U, // PseudoVFWSUB_WF32_M2 17134 0U, // PseudoVFWSUB_WF32_M2_MASK 17135 0U, // PseudoVFWSUB_WF32_M2_TU 17136 0U, // PseudoVFWSUB_WF32_M4 17137 0U, // PseudoVFWSUB_WF32_M4_MASK 17138 0U, // PseudoVFWSUB_WF32_M4_TU 17139 0U, // PseudoVFWSUB_WF32_MF2 17140 0U, // PseudoVFWSUB_WF32_MF2_MASK 17141 0U, // PseudoVFWSUB_WF32_MF2_TU 17142 0U, // PseudoVFWSUB_WV_M1 17143 0U, // PseudoVFWSUB_WV_M1_MASK 17144 0U, // PseudoVFWSUB_WV_M1_MASK_TIED 17145 0U, // PseudoVFWSUB_WV_M1_TIED 17146 0U, // PseudoVFWSUB_WV_M1_TU 17147 0U, // PseudoVFWSUB_WV_M2 17148 0U, // PseudoVFWSUB_WV_M2_MASK 17149 0U, // PseudoVFWSUB_WV_M2_MASK_TIED 17150 0U, // PseudoVFWSUB_WV_M2_TIED 17151 0U, // PseudoVFWSUB_WV_M2_TU 17152 0U, // PseudoVFWSUB_WV_M4 17153 0U, // PseudoVFWSUB_WV_M4_MASK 17154 0U, // PseudoVFWSUB_WV_M4_MASK_TIED 17155 0U, // PseudoVFWSUB_WV_M4_TIED 17156 0U, // PseudoVFWSUB_WV_M4_TU 17157 0U, // PseudoVFWSUB_WV_MF2 17158 0U, // PseudoVFWSUB_WV_MF2_MASK 17159 0U, // PseudoVFWSUB_WV_MF2_MASK_TIED 17160 0U, // PseudoVFWSUB_WV_MF2_TIED 17161 0U, // PseudoVFWSUB_WV_MF2_TU 17162 0U, // PseudoVFWSUB_WV_MF4 17163 0U, // PseudoVFWSUB_WV_MF4_MASK 17164 0U, // PseudoVFWSUB_WV_MF4_MASK_TIED 17165 0U, // PseudoVFWSUB_WV_MF4_TIED 17166 0U, // PseudoVFWSUB_WV_MF4_TU 17167 0U, // PseudoVID_V_M1 17168 0U, // PseudoVID_V_M1_MASK 17169 0U, // PseudoVID_V_M1_TU 17170 0U, // PseudoVID_V_M2 17171 0U, // PseudoVID_V_M2_MASK 17172 0U, // PseudoVID_V_M2_TU 17173 0U, // PseudoVID_V_M4 17174 0U, // PseudoVID_V_M4_MASK 17175 0U, // PseudoVID_V_M4_TU 17176 0U, // PseudoVID_V_M8 17177 0U, // PseudoVID_V_M8_MASK 17178 0U, // PseudoVID_V_M8_TU 17179 0U, // PseudoVID_V_MF2 17180 0U, // PseudoVID_V_MF2_MASK 17181 0U, // PseudoVID_V_MF2_TU 17182 0U, // PseudoVID_V_MF4 17183 0U, // PseudoVID_V_MF4_MASK 17184 0U, // PseudoVID_V_MF4_TU 17185 0U, // PseudoVID_V_MF8 17186 0U, // PseudoVID_V_MF8_MASK 17187 0U, // PseudoVID_V_MF8_TU 17188 0U, // PseudoVIOTA_M_M1 17189 0U, // PseudoVIOTA_M_M1_MASK 17190 0U, // PseudoVIOTA_M_M1_TU 17191 0U, // PseudoVIOTA_M_M2 17192 0U, // PseudoVIOTA_M_M2_MASK 17193 0U, // PseudoVIOTA_M_M2_TU 17194 0U, // PseudoVIOTA_M_M4 17195 0U, // PseudoVIOTA_M_M4_MASK 17196 0U, // PseudoVIOTA_M_M4_TU 17197 0U, // PseudoVIOTA_M_M8 17198 0U, // PseudoVIOTA_M_M8_MASK 17199 0U, // PseudoVIOTA_M_M8_TU 17200 0U, // PseudoVIOTA_M_MF2 17201 0U, // PseudoVIOTA_M_MF2_MASK 17202 0U, // PseudoVIOTA_M_MF2_TU 17203 0U, // PseudoVIOTA_M_MF4 17204 0U, // PseudoVIOTA_M_MF4_MASK 17205 0U, // PseudoVIOTA_M_MF4_TU 17206 0U, // PseudoVIOTA_M_MF8 17207 0U, // PseudoVIOTA_M_MF8_MASK 17208 0U, // PseudoVIOTA_M_MF8_TU 17209 0U, // PseudoVLE16FF_V_M1 17210 0U, // PseudoVLE16FF_V_M1_MASK 17211 0U, // PseudoVLE16FF_V_M1_TU 17212 0U, // PseudoVLE16FF_V_M2 17213 0U, // PseudoVLE16FF_V_M2_MASK 17214 0U, // PseudoVLE16FF_V_M2_TU 17215 0U, // PseudoVLE16FF_V_M4 17216 0U, // PseudoVLE16FF_V_M4_MASK 17217 0U, // PseudoVLE16FF_V_M4_TU 17218 0U, // PseudoVLE16FF_V_M8 17219 0U, // PseudoVLE16FF_V_M8_MASK 17220 0U, // PseudoVLE16FF_V_M8_TU 17221 0U, // PseudoVLE16FF_V_MF2 17222 0U, // PseudoVLE16FF_V_MF2_MASK 17223 0U, // PseudoVLE16FF_V_MF2_TU 17224 0U, // PseudoVLE16FF_V_MF4 17225 0U, // PseudoVLE16FF_V_MF4_MASK 17226 0U, // PseudoVLE16FF_V_MF4_TU 17227 0U, // PseudoVLE16_V_M1 17228 0U, // PseudoVLE16_V_M1_MASK 17229 0U, // PseudoVLE16_V_M1_TU 17230 0U, // PseudoVLE16_V_M2 17231 0U, // PseudoVLE16_V_M2_MASK 17232 0U, // PseudoVLE16_V_M2_TU 17233 0U, // PseudoVLE16_V_M4 17234 0U, // PseudoVLE16_V_M4_MASK 17235 0U, // PseudoVLE16_V_M4_TU 17236 0U, // PseudoVLE16_V_M8 17237 0U, // PseudoVLE16_V_M8_MASK 17238 0U, // PseudoVLE16_V_M8_TU 17239 0U, // PseudoVLE16_V_MF2 17240 0U, // PseudoVLE16_V_MF2_MASK 17241 0U, // PseudoVLE16_V_MF2_TU 17242 0U, // PseudoVLE16_V_MF4 17243 0U, // PseudoVLE16_V_MF4_MASK 17244 0U, // PseudoVLE16_V_MF4_TU 17245 0U, // PseudoVLE32FF_V_M1 17246 0U, // PseudoVLE32FF_V_M1_MASK 17247 0U, // PseudoVLE32FF_V_M1_TU 17248 0U, // PseudoVLE32FF_V_M2 17249 0U, // PseudoVLE32FF_V_M2_MASK 17250 0U, // PseudoVLE32FF_V_M2_TU 17251 0U, // PseudoVLE32FF_V_M4 17252 0U, // PseudoVLE32FF_V_M4_MASK 17253 0U, // PseudoVLE32FF_V_M4_TU 17254 0U, // PseudoVLE32FF_V_M8 17255 0U, // PseudoVLE32FF_V_M8_MASK 17256 0U, // PseudoVLE32FF_V_M8_TU 17257 0U, // PseudoVLE32FF_V_MF2 17258 0U, // PseudoVLE32FF_V_MF2_MASK 17259 0U, // PseudoVLE32FF_V_MF2_TU 17260 0U, // PseudoVLE32_V_M1 17261 0U, // PseudoVLE32_V_M1_MASK 17262 0U, // PseudoVLE32_V_M1_TU 17263 0U, // PseudoVLE32_V_M2 17264 0U, // PseudoVLE32_V_M2_MASK 17265 0U, // PseudoVLE32_V_M2_TU 17266 0U, // PseudoVLE32_V_M4 17267 0U, // PseudoVLE32_V_M4_MASK 17268 0U, // PseudoVLE32_V_M4_TU 17269 0U, // PseudoVLE32_V_M8 17270 0U, // PseudoVLE32_V_M8_MASK 17271 0U, // PseudoVLE32_V_M8_TU 17272 0U, // PseudoVLE32_V_MF2 17273 0U, // PseudoVLE32_V_MF2_MASK 17274 0U, // PseudoVLE32_V_MF2_TU 17275 0U, // PseudoVLE64FF_V_M1 17276 0U, // PseudoVLE64FF_V_M1_MASK 17277 0U, // PseudoVLE64FF_V_M1_TU 17278 0U, // PseudoVLE64FF_V_M2 17279 0U, // PseudoVLE64FF_V_M2_MASK 17280 0U, // PseudoVLE64FF_V_M2_TU 17281 0U, // PseudoVLE64FF_V_M4 17282 0U, // PseudoVLE64FF_V_M4_MASK 17283 0U, // PseudoVLE64FF_V_M4_TU 17284 0U, // PseudoVLE64FF_V_M8 17285 0U, // PseudoVLE64FF_V_M8_MASK 17286 0U, // PseudoVLE64FF_V_M8_TU 17287 0U, // PseudoVLE64_V_M1 17288 0U, // PseudoVLE64_V_M1_MASK 17289 0U, // PseudoVLE64_V_M1_TU 17290 0U, // PseudoVLE64_V_M2 17291 0U, // PseudoVLE64_V_M2_MASK 17292 0U, // PseudoVLE64_V_M2_TU 17293 0U, // PseudoVLE64_V_M4 17294 0U, // PseudoVLE64_V_M4_MASK 17295 0U, // PseudoVLE64_V_M4_TU 17296 0U, // PseudoVLE64_V_M8 17297 0U, // PseudoVLE64_V_M8_MASK 17298 0U, // PseudoVLE64_V_M8_TU 17299 0U, // PseudoVLE8FF_V_M1 17300 0U, // PseudoVLE8FF_V_M1_MASK 17301 0U, // PseudoVLE8FF_V_M1_TU 17302 0U, // PseudoVLE8FF_V_M2 17303 0U, // PseudoVLE8FF_V_M2_MASK 17304 0U, // PseudoVLE8FF_V_M2_TU 17305 0U, // PseudoVLE8FF_V_M4 17306 0U, // PseudoVLE8FF_V_M4_MASK 17307 0U, // PseudoVLE8FF_V_M4_TU 17308 0U, // PseudoVLE8FF_V_M8 17309 0U, // PseudoVLE8FF_V_M8_MASK 17310 0U, // PseudoVLE8FF_V_M8_TU 17311 0U, // PseudoVLE8FF_V_MF2 17312 0U, // PseudoVLE8FF_V_MF2_MASK 17313 0U, // PseudoVLE8FF_V_MF2_TU 17314 0U, // PseudoVLE8FF_V_MF4 17315 0U, // PseudoVLE8FF_V_MF4_MASK 17316 0U, // PseudoVLE8FF_V_MF4_TU 17317 0U, // PseudoVLE8FF_V_MF8 17318 0U, // PseudoVLE8FF_V_MF8_MASK 17319 0U, // PseudoVLE8FF_V_MF8_TU 17320 0U, // PseudoVLE8_V_M1 17321 0U, // PseudoVLE8_V_M1_MASK 17322 0U, // PseudoVLE8_V_M1_TU 17323 0U, // PseudoVLE8_V_M2 17324 0U, // PseudoVLE8_V_M2_MASK 17325 0U, // PseudoVLE8_V_M2_TU 17326 0U, // PseudoVLE8_V_M4 17327 0U, // PseudoVLE8_V_M4_MASK 17328 0U, // PseudoVLE8_V_M4_TU 17329 0U, // PseudoVLE8_V_M8 17330 0U, // PseudoVLE8_V_M8_MASK 17331 0U, // PseudoVLE8_V_M8_TU 17332 0U, // PseudoVLE8_V_MF2 17333 0U, // PseudoVLE8_V_MF2_MASK 17334 0U, // PseudoVLE8_V_MF2_TU 17335 0U, // PseudoVLE8_V_MF4 17336 0U, // PseudoVLE8_V_MF4_MASK 17337 0U, // PseudoVLE8_V_MF4_TU 17338 0U, // PseudoVLE8_V_MF8 17339 0U, // PseudoVLE8_V_MF8_MASK 17340 0U, // PseudoVLE8_V_MF8_TU 17341 0U, // PseudoVLM_V_B1 17342 0U, // PseudoVLM_V_B16 17343 0U, // PseudoVLM_V_B2 17344 0U, // PseudoVLM_V_B32 17345 0U, // PseudoVLM_V_B4 17346 0U, // PseudoVLM_V_B64 17347 0U, // PseudoVLM_V_B8 17348 0U, // PseudoVLOXEI16_V_M1_M1 17349 0U, // PseudoVLOXEI16_V_M1_M1_MASK 17350 0U, // PseudoVLOXEI16_V_M1_M1_TU 17351 0U, // PseudoVLOXEI16_V_M1_M2 17352 0U, // PseudoVLOXEI16_V_M1_M2_MASK 17353 0U, // PseudoVLOXEI16_V_M1_M2_TU 17354 0U, // PseudoVLOXEI16_V_M1_M4 17355 0U, // PseudoVLOXEI16_V_M1_M4_MASK 17356 0U, // PseudoVLOXEI16_V_M1_M4_TU 17357 0U, // PseudoVLOXEI16_V_M1_MF2 17358 0U, // PseudoVLOXEI16_V_M1_MF2_MASK 17359 0U, // PseudoVLOXEI16_V_M1_MF2_TU 17360 0U, // PseudoVLOXEI16_V_M2_M1 17361 0U, // PseudoVLOXEI16_V_M2_M1_MASK 17362 0U, // PseudoVLOXEI16_V_M2_M1_TU 17363 0U, // PseudoVLOXEI16_V_M2_M2 17364 0U, // PseudoVLOXEI16_V_M2_M2_MASK 17365 0U, // PseudoVLOXEI16_V_M2_M2_TU 17366 0U, // PseudoVLOXEI16_V_M2_M4 17367 0U, // PseudoVLOXEI16_V_M2_M4_MASK 17368 0U, // PseudoVLOXEI16_V_M2_M4_TU 17369 0U, // PseudoVLOXEI16_V_M2_M8 17370 0U, // PseudoVLOXEI16_V_M2_M8_MASK 17371 0U, // PseudoVLOXEI16_V_M2_M8_TU 17372 0U, // PseudoVLOXEI16_V_M4_M2 17373 0U, // PseudoVLOXEI16_V_M4_M2_MASK 17374 0U, // PseudoVLOXEI16_V_M4_M2_TU 17375 0U, // PseudoVLOXEI16_V_M4_M4 17376 0U, // PseudoVLOXEI16_V_M4_M4_MASK 17377 0U, // PseudoVLOXEI16_V_M4_M4_TU 17378 0U, // PseudoVLOXEI16_V_M4_M8 17379 0U, // PseudoVLOXEI16_V_M4_M8_MASK 17380 0U, // PseudoVLOXEI16_V_M4_M8_TU 17381 0U, // PseudoVLOXEI16_V_M8_M4 17382 0U, // PseudoVLOXEI16_V_M8_M4_MASK 17383 0U, // PseudoVLOXEI16_V_M8_M4_TU 17384 0U, // PseudoVLOXEI16_V_M8_M8 17385 0U, // PseudoVLOXEI16_V_M8_M8_MASK 17386 0U, // PseudoVLOXEI16_V_M8_M8_TU 17387 0U, // PseudoVLOXEI16_V_MF2_M1 17388 0U, // PseudoVLOXEI16_V_MF2_M1_MASK 17389 0U, // PseudoVLOXEI16_V_MF2_M1_TU 17390 0U, // PseudoVLOXEI16_V_MF2_M2 17391 0U, // PseudoVLOXEI16_V_MF2_M2_MASK 17392 0U, // PseudoVLOXEI16_V_MF2_M2_TU 17393 0U, // PseudoVLOXEI16_V_MF2_MF2 17394 0U, // PseudoVLOXEI16_V_MF2_MF2_MASK 17395 0U, // PseudoVLOXEI16_V_MF2_MF2_TU 17396 0U, // PseudoVLOXEI16_V_MF2_MF4 17397 0U, // PseudoVLOXEI16_V_MF2_MF4_MASK 17398 0U, // PseudoVLOXEI16_V_MF2_MF4_TU 17399 0U, // PseudoVLOXEI16_V_MF4_M1 17400 0U, // PseudoVLOXEI16_V_MF4_M1_MASK 17401 0U, // PseudoVLOXEI16_V_MF4_M1_TU 17402 0U, // PseudoVLOXEI16_V_MF4_MF2 17403 0U, // PseudoVLOXEI16_V_MF4_MF2_MASK 17404 0U, // PseudoVLOXEI16_V_MF4_MF2_TU 17405 0U, // PseudoVLOXEI16_V_MF4_MF4 17406 0U, // PseudoVLOXEI16_V_MF4_MF4_MASK 17407 0U, // PseudoVLOXEI16_V_MF4_MF4_TU 17408 0U, // PseudoVLOXEI16_V_MF4_MF8 17409 0U, // PseudoVLOXEI16_V_MF4_MF8_MASK 17410 0U, // PseudoVLOXEI16_V_MF4_MF8_TU 17411 0U, // PseudoVLOXEI32_V_M1_M1 17412 0U, // PseudoVLOXEI32_V_M1_M1_MASK 17413 0U, // PseudoVLOXEI32_V_M1_M1_TU 17414 0U, // PseudoVLOXEI32_V_M1_M2 17415 0U, // PseudoVLOXEI32_V_M1_M2_MASK 17416 0U, // PseudoVLOXEI32_V_M1_M2_TU 17417 0U, // PseudoVLOXEI32_V_M1_MF2 17418 0U, // PseudoVLOXEI32_V_M1_MF2_MASK 17419 0U, // PseudoVLOXEI32_V_M1_MF2_TU 17420 0U, // PseudoVLOXEI32_V_M1_MF4 17421 0U, // PseudoVLOXEI32_V_M1_MF4_MASK 17422 0U, // PseudoVLOXEI32_V_M1_MF4_TU 17423 0U, // PseudoVLOXEI32_V_M2_M1 17424 0U, // PseudoVLOXEI32_V_M2_M1_MASK 17425 0U, // PseudoVLOXEI32_V_M2_M1_TU 17426 0U, // PseudoVLOXEI32_V_M2_M2 17427 0U, // PseudoVLOXEI32_V_M2_M2_MASK 17428 0U, // PseudoVLOXEI32_V_M2_M2_TU 17429 0U, // PseudoVLOXEI32_V_M2_M4 17430 0U, // PseudoVLOXEI32_V_M2_M4_MASK 17431 0U, // PseudoVLOXEI32_V_M2_M4_TU 17432 0U, // PseudoVLOXEI32_V_M2_MF2 17433 0U, // PseudoVLOXEI32_V_M2_MF2_MASK 17434 0U, // PseudoVLOXEI32_V_M2_MF2_TU 17435 0U, // PseudoVLOXEI32_V_M4_M1 17436 0U, // PseudoVLOXEI32_V_M4_M1_MASK 17437 0U, // PseudoVLOXEI32_V_M4_M1_TU 17438 0U, // PseudoVLOXEI32_V_M4_M2 17439 0U, // PseudoVLOXEI32_V_M4_M2_MASK 17440 0U, // PseudoVLOXEI32_V_M4_M2_TU 17441 0U, // PseudoVLOXEI32_V_M4_M4 17442 0U, // PseudoVLOXEI32_V_M4_M4_MASK 17443 0U, // PseudoVLOXEI32_V_M4_M4_TU 17444 0U, // PseudoVLOXEI32_V_M4_M8 17445 0U, // PseudoVLOXEI32_V_M4_M8_MASK 17446 0U, // PseudoVLOXEI32_V_M4_M8_TU 17447 0U, // PseudoVLOXEI32_V_M8_M2 17448 0U, // PseudoVLOXEI32_V_M8_M2_MASK 17449 0U, // PseudoVLOXEI32_V_M8_M2_TU 17450 0U, // PseudoVLOXEI32_V_M8_M4 17451 0U, // PseudoVLOXEI32_V_M8_M4_MASK 17452 0U, // PseudoVLOXEI32_V_M8_M4_TU 17453 0U, // PseudoVLOXEI32_V_M8_M8 17454 0U, // PseudoVLOXEI32_V_M8_M8_MASK 17455 0U, // PseudoVLOXEI32_V_M8_M8_TU 17456 0U, // PseudoVLOXEI32_V_MF2_M1 17457 0U, // PseudoVLOXEI32_V_MF2_M1_MASK 17458 0U, // PseudoVLOXEI32_V_MF2_M1_TU 17459 0U, // PseudoVLOXEI32_V_MF2_MF2 17460 0U, // PseudoVLOXEI32_V_MF2_MF2_MASK 17461 0U, // PseudoVLOXEI32_V_MF2_MF2_TU 17462 0U, // PseudoVLOXEI32_V_MF2_MF4 17463 0U, // PseudoVLOXEI32_V_MF2_MF4_MASK 17464 0U, // PseudoVLOXEI32_V_MF2_MF4_TU 17465 0U, // PseudoVLOXEI32_V_MF2_MF8 17466 0U, // PseudoVLOXEI32_V_MF2_MF8_MASK 17467 0U, // PseudoVLOXEI32_V_MF2_MF8_TU 17468 0U, // PseudoVLOXEI64_V_M1_M1 17469 0U, // PseudoVLOXEI64_V_M1_M1_MASK 17470 0U, // PseudoVLOXEI64_V_M1_M1_TU 17471 0U, // PseudoVLOXEI64_V_M1_MF2 17472 0U, // PseudoVLOXEI64_V_M1_MF2_MASK 17473 0U, // PseudoVLOXEI64_V_M1_MF2_TU 17474 0U, // PseudoVLOXEI64_V_M1_MF4 17475 0U, // PseudoVLOXEI64_V_M1_MF4_MASK 17476 0U, // PseudoVLOXEI64_V_M1_MF4_TU 17477 0U, // PseudoVLOXEI64_V_M1_MF8 17478 0U, // PseudoVLOXEI64_V_M1_MF8_MASK 17479 0U, // PseudoVLOXEI64_V_M1_MF8_TU 17480 0U, // PseudoVLOXEI64_V_M2_M1 17481 0U, // PseudoVLOXEI64_V_M2_M1_MASK 17482 0U, // PseudoVLOXEI64_V_M2_M1_TU 17483 0U, // PseudoVLOXEI64_V_M2_M2 17484 0U, // PseudoVLOXEI64_V_M2_M2_MASK 17485 0U, // PseudoVLOXEI64_V_M2_M2_TU 17486 0U, // PseudoVLOXEI64_V_M2_MF2 17487 0U, // PseudoVLOXEI64_V_M2_MF2_MASK 17488 0U, // PseudoVLOXEI64_V_M2_MF2_TU 17489 0U, // PseudoVLOXEI64_V_M2_MF4 17490 0U, // PseudoVLOXEI64_V_M2_MF4_MASK 17491 0U, // PseudoVLOXEI64_V_M2_MF4_TU 17492 0U, // PseudoVLOXEI64_V_M4_M1 17493 0U, // PseudoVLOXEI64_V_M4_M1_MASK 17494 0U, // PseudoVLOXEI64_V_M4_M1_TU 17495 0U, // PseudoVLOXEI64_V_M4_M2 17496 0U, // PseudoVLOXEI64_V_M4_M2_MASK 17497 0U, // PseudoVLOXEI64_V_M4_M2_TU 17498 0U, // PseudoVLOXEI64_V_M4_M4 17499 0U, // PseudoVLOXEI64_V_M4_M4_MASK 17500 0U, // PseudoVLOXEI64_V_M4_M4_TU 17501 0U, // PseudoVLOXEI64_V_M4_MF2 17502 0U, // PseudoVLOXEI64_V_M4_MF2_MASK 17503 0U, // PseudoVLOXEI64_V_M4_MF2_TU 17504 0U, // PseudoVLOXEI64_V_M8_M1 17505 0U, // PseudoVLOXEI64_V_M8_M1_MASK 17506 0U, // PseudoVLOXEI64_V_M8_M1_TU 17507 0U, // PseudoVLOXEI64_V_M8_M2 17508 0U, // PseudoVLOXEI64_V_M8_M2_MASK 17509 0U, // PseudoVLOXEI64_V_M8_M2_TU 17510 0U, // PseudoVLOXEI64_V_M8_M4 17511 0U, // PseudoVLOXEI64_V_M8_M4_MASK 17512 0U, // PseudoVLOXEI64_V_M8_M4_TU 17513 0U, // PseudoVLOXEI64_V_M8_M8 17514 0U, // PseudoVLOXEI64_V_M8_M8_MASK 17515 0U, // PseudoVLOXEI64_V_M8_M8_TU 17516 0U, // PseudoVLOXEI8_V_M1_M1 17517 0U, // PseudoVLOXEI8_V_M1_M1_MASK 17518 0U, // PseudoVLOXEI8_V_M1_M1_TU 17519 0U, // PseudoVLOXEI8_V_M1_M2 17520 0U, // PseudoVLOXEI8_V_M1_M2_MASK 17521 0U, // PseudoVLOXEI8_V_M1_M2_TU 17522 0U, // PseudoVLOXEI8_V_M1_M4 17523 0U, // PseudoVLOXEI8_V_M1_M4_MASK 17524 0U, // PseudoVLOXEI8_V_M1_M4_TU 17525 0U, // PseudoVLOXEI8_V_M1_M8 17526 0U, // PseudoVLOXEI8_V_M1_M8_MASK 17527 0U, // PseudoVLOXEI8_V_M1_M8_TU 17528 0U, // PseudoVLOXEI8_V_M2_M2 17529 0U, // PseudoVLOXEI8_V_M2_M2_MASK 17530 0U, // PseudoVLOXEI8_V_M2_M2_TU 17531 0U, // PseudoVLOXEI8_V_M2_M4 17532 0U, // PseudoVLOXEI8_V_M2_M4_MASK 17533 0U, // PseudoVLOXEI8_V_M2_M4_TU 17534 0U, // PseudoVLOXEI8_V_M2_M8 17535 0U, // PseudoVLOXEI8_V_M2_M8_MASK 17536 0U, // PseudoVLOXEI8_V_M2_M8_TU 17537 0U, // PseudoVLOXEI8_V_M4_M4 17538 0U, // PseudoVLOXEI8_V_M4_M4_MASK 17539 0U, // PseudoVLOXEI8_V_M4_M4_TU 17540 0U, // PseudoVLOXEI8_V_M4_M8 17541 0U, // PseudoVLOXEI8_V_M4_M8_MASK 17542 0U, // PseudoVLOXEI8_V_M4_M8_TU 17543 0U, // PseudoVLOXEI8_V_M8_M8 17544 0U, // PseudoVLOXEI8_V_M8_M8_MASK 17545 0U, // PseudoVLOXEI8_V_M8_M8_TU 17546 0U, // PseudoVLOXEI8_V_MF2_M1 17547 0U, // PseudoVLOXEI8_V_MF2_M1_MASK 17548 0U, // PseudoVLOXEI8_V_MF2_M1_TU 17549 0U, // PseudoVLOXEI8_V_MF2_M2 17550 0U, // PseudoVLOXEI8_V_MF2_M2_MASK 17551 0U, // PseudoVLOXEI8_V_MF2_M2_TU 17552 0U, // PseudoVLOXEI8_V_MF2_M4 17553 0U, // PseudoVLOXEI8_V_MF2_M4_MASK 17554 0U, // PseudoVLOXEI8_V_MF2_M4_TU 17555 0U, // PseudoVLOXEI8_V_MF2_MF2 17556 0U, // PseudoVLOXEI8_V_MF2_MF2_MASK 17557 0U, // PseudoVLOXEI8_V_MF2_MF2_TU 17558 0U, // PseudoVLOXEI8_V_MF4_M1 17559 0U, // PseudoVLOXEI8_V_MF4_M1_MASK 17560 0U, // PseudoVLOXEI8_V_MF4_M1_TU 17561 0U, // PseudoVLOXEI8_V_MF4_M2 17562 0U, // PseudoVLOXEI8_V_MF4_M2_MASK 17563 0U, // PseudoVLOXEI8_V_MF4_M2_TU 17564 0U, // PseudoVLOXEI8_V_MF4_MF2 17565 0U, // PseudoVLOXEI8_V_MF4_MF2_MASK 17566 0U, // PseudoVLOXEI8_V_MF4_MF2_TU 17567 0U, // PseudoVLOXEI8_V_MF4_MF4 17568 0U, // PseudoVLOXEI8_V_MF4_MF4_MASK 17569 0U, // PseudoVLOXEI8_V_MF4_MF4_TU 17570 0U, // PseudoVLOXEI8_V_MF8_M1 17571 0U, // PseudoVLOXEI8_V_MF8_M1_MASK 17572 0U, // PseudoVLOXEI8_V_MF8_M1_TU 17573 0U, // PseudoVLOXEI8_V_MF8_MF2 17574 0U, // PseudoVLOXEI8_V_MF8_MF2_MASK 17575 0U, // PseudoVLOXEI8_V_MF8_MF2_TU 17576 0U, // PseudoVLOXEI8_V_MF8_MF4 17577 0U, // PseudoVLOXEI8_V_MF8_MF4_MASK 17578 0U, // PseudoVLOXEI8_V_MF8_MF4_TU 17579 0U, // PseudoVLOXEI8_V_MF8_MF8 17580 0U, // PseudoVLOXEI8_V_MF8_MF8_MASK 17581 0U, // PseudoVLOXEI8_V_MF8_MF8_TU 17582 0U, // PseudoVLOXSEG2EI16_V_M1_M1 17583 0U, // PseudoVLOXSEG2EI16_V_M1_M1_MASK 17584 0U, // PseudoVLOXSEG2EI16_V_M1_M1_TU 17585 0U, // PseudoVLOXSEG2EI16_V_M1_M2 17586 0U, // PseudoVLOXSEG2EI16_V_M1_M2_MASK 17587 0U, // PseudoVLOXSEG2EI16_V_M1_M2_TU 17588 0U, // PseudoVLOXSEG2EI16_V_M1_M4 17589 0U, // PseudoVLOXSEG2EI16_V_M1_M4_MASK 17590 0U, // PseudoVLOXSEG2EI16_V_M1_M4_TU 17591 0U, // PseudoVLOXSEG2EI16_V_M1_MF2 17592 0U, // PseudoVLOXSEG2EI16_V_M1_MF2_MASK 17593 0U, // PseudoVLOXSEG2EI16_V_M1_MF2_TU 17594 0U, // PseudoVLOXSEG2EI16_V_M2_M1 17595 0U, // PseudoVLOXSEG2EI16_V_M2_M1_MASK 17596 0U, // PseudoVLOXSEG2EI16_V_M2_M1_TU 17597 0U, // PseudoVLOXSEG2EI16_V_M2_M2 17598 0U, // PseudoVLOXSEG2EI16_V_M2_M2_MASK 17599 0U, // PseudoVLOXSEG2EI16_V_M2_M2_TU 17600 0U, // PseudoVLOXSEG2EI16_V_M2_M4 17601 0U, // PseudoVLOXSEG2EI16_V_M2_M4_MASK 17602 0U, // PseudoVLOXSEG2EI16_V_M2_M4_TU 17603 0U, // PseudoVLOXSEG2EI16_V_M4_M2 17604 0U, // PseudoVLOXSEG2EI16_V_M4_M2_MASK 17605 0U, // PseudoVLOXSEG2EI16_V_M4_M2_TU 17606 0U, // PseudoVLOXSEG2EI16_V_M4_M4 17607 0U, // PseudoVLOXSEG2EI16_V_M4_M4_MASK 17608 0U, // PseudoVLOXSEG2EI16_V_M4_M4_TU 17609 0U, // PseudoVLOXSEG2EI16_V_M8_M4 17610 0U, // PseudoVLOXSEG2EI16_V_M8_M4_MASK 17611 0U, // PseudoVLOXSEG2EI16_V_M8_M4_TU 17612 0U, // PseudoVLOXSEG2EI16_V_MF2_M1 17613 0U, // PseudoVLOXSEG2EI16_V_MF2_M1_MASK 17614 0U, // PseudoVLOXSEG2EI16_V_MF2_M1_TU 17615 0U, // PseudoVLOXSEG2EI16_V_MF2_M2 17616 0U, // PseudoVLOXSEG2EI16_V_MF2_M2_MASK 17617 0U, // PseudoVLOXSEG2EI16_V_MF2_M2_TU 17618 0U, // PseudoVLOXSEG2EI16_V_MF2_MF2 17619 0U, // PseudoVLOXSEG2EI16_V_MF2_MF2_MASK 17620 0U, // PseudoVLOXSEG2EI16_V_MF2_MF2_TU 17621 0U, // PseudoVLOXSEG2EI16_V_MF2_MF4 17622 0U, // PseudoVLOXSEG2EI16_V_MF2_MF4_MASK 17623 0U, // PseudoVLOXSEG2EI16_V_MF2_MF4_TU 17624 0U, // PseudoVLOXSEG2EI16_V_MF4_M1 17625 0U, // PseudoVLOXSEG2EI16_V_MF4_M1_MASK 17626 0U, // PseudoVLOXSEG2EI16_V_MF4_M1_TU 17627 0U, // PseudoVLOXSEG2EI16_V_MF4_MF2 17628 0U, // PseudoVLOXSEG2EI16_V_MF4_MF2_MASK 17629 0U, // PseudoVLOXSEG2EI16_V_MF4_MF2_TU 17630 0U, // PseudoVLOXSEG2EI16_V_MF4_MF4 17631 0U, // PseudoVLOXSEG2EI16_V_MF4_MF4_MASK 17632 0U, // PseudoVLOXSEG2EI16_V_MF4_MF4_TU 17633 0U, // PseudoVLOXSEG2EI16_V_MF4_MF8 17634 0U, // PseudoVLOXSEG2EI16_V_MF4_MF8_MASK 17635 0U, // PseudoVLOXSEG2EI16_V_MF4_MF8_TU 17636 0U, // PseudoVLOXSEG2EI32_V_M1_M1 17637 0U, // PseudoVLOXSEG2EI32_V_M1_M1_MASK 17638 0U, // PseudoVLOXSEG2EI32_V_M1_M1_TU 17639 0U, // PseudoVLOXSEG2EI32_V_M1_M2 17640 0U, // PseudoVLOXSEG2EI32_V_M1_M2_MASK 17641 0U, // PseudoVLOXSEG2EI32_V_M1_M2_TU 17642 0U, // PseudoVLOXSEG2EI32_V_M1_MF2 17643 0U, // PseudoVLOXSEG2EI32_V_M1_MF2_MASK 17644 0U, // PseudoVLOXSEG2EI32_V_M1_MF2_TU 17645 0U, // PseudoVLOXSEG2EI32_V_M1_MF4 17646 0U, // PseudoVLOXSEG2EI32_V_M1_MF4_MASK 17647 0U, // PseudoVLOXSEG2EI32_V_M1_MF4_TU 17648 0U, // PseudoVLOXSEG2EI32_V_M2_M1 17649 0U, // PseudoVLOXSEG2EI32_V_M2_M1_MASK 17650 0U, // PseudoVLOXSEG2EI32_V_M2_M1_TU 17651 0U, // PseudoVLOXSEG2EI32_V_M2_M2 17652 0U, // PseudoVLOXSEG2EI32_V_M2_M2_MASK 17653 0U, // PseudoVLOXSEG2EI32_V_M2_M2_TU 17654 0U, // PseudoVLOXSEG2EI32_V_M2_M4 17655 0U, // PseudoVLOXSEG2EI32_V_M2_M4_MASK 17656 0U, // PseudoVLOXSEG2EI32_V_M2_M4_TU 17657 0U, // PseudoVLOXSEG2EI32_V_M2_MF2 17658 0U, // PseudoVLOXSEG2EI32_V_M2_MF2_MASK 17659 0U, // PseudoVLOXSEG2EI32_V_M2_MF2_TU 17660 0U, // PseudoVLOXSEG2EI32_V_M4_M1 17661 0U, // PseudoVLOXSEG2EI32_V_M4_M1_MASK 17662 0U, // PseudoVLOXSEG2EI32_V_M4_M1_TU 17663 0U, // PseudoVLOXSEG2EI32_V_M4_M2 17664 0U, // PseudoVLOXSEG2EI32_V_M4_M2_MASK 17665 0U, // PseudoVLOXSEG2EI32_V_M4_M2_TU 17666 0U, // PseudoVLOXSEG2EI32_V_M4_M4 17667 0U, // PseudoVLOXSEG2EI32_V_M4_M4_MASK 17668 0U, // PseudoVLOXSEG2EI32_V_M4_M4_TU 17669 0U, // PseudoVLOXSEG2EI32_V_M8_M2 17670 0U, // PseudoVLOXSEG2EI32_V_M8_M2_MASK 17671 0U, // PseudoVLOXSEG2EI32_V_M8_M2_TU 17672 0U, // PseudoVLOXSEG2EI32_V_M8_M4 17673 0U, // PseudoVLOXSEG2EI32_V_M8_M4_MASK 17674 0U, // PseudoVLOXSEG2EI32_V_M8_M4_TU 17675 0U, // PseudoVLOXSEG2EI32_V_MF2_M1 17676 0U, // PseudoVLOXSEG2EI32_V_MF2_M1_MASK 17677 0U, // PseudoVLOXSEG2EI32_V_MF2_M1_TU 17678 0U, // PseudoVLOXSEG2EI32_V_MF2_MF2 17679 0U, // PseudoVLOXSEG2EI32_V_MF2_MF2_MASK 17680 0U, // PseudoVLOXSEG2EI32_V_MF2_MF2_TU 17681 0U, // PseudoVLOXSEG2EI32_V_MF2_MF4 17682 0U, // PseudoVLOXSEG2EI32_V_MF2_MF4_MASK 17683 0U, // PseudoVLOXSEG2EI32_V_MF2_MF4_TU 17684 0U, // PseudoVLOXSEG2EI32_V_MF2_MF8 17685 0U, // PseudoVLOXSEG2EI32_V_MF2_MF8_MASK 17686 0U, // PseudoVLOXSEG2EI32_V_MF2_MF8_TU 17687 0U, // PseudoVLOXSEG2EI64_V_M1_M1 17688 0U, // PseudoVLOXSEG2EI64_V_M1_M1_MASK 17689 0U, // PseudoVLOXSEG2EI64_V_M1_M1_TU 17690 0U, // PseudoVLOXSEG2EI64_V_M1_MF2 17691 0U, // PseudoVLOXSEG2EI64_V_M1_MF2_MASK 17692 0U, // PseudoVLOXSEG2EI64_V_M1_MF2_TU 17693 0U, // PseudoVLOXSEG2EI64_V_M1_MF4 17694 0U, // PseudoVLOXSEG2EI64_V_M1_MF4_MASK 17695 0U, // PseudoVLOXSEG2EI64_V_M1_MF4_TU 17696 0U, // PseudoVLOXSEG2EI64_V_M1_MF8 17697 0U, // PseudoVLOXSEG2EI64_V_M1_MF8_MASK 17698 0U, // PseudoVLOXSEG2EI64_V_M1_MF8_TU 17699 0U, // PseudoVLOXSEG2EI64_V_M2_M1 17700 0U, // PseudoVLOXSEG2EI64_V_M2_M1_MASK 17701 0U, // PseudoVLOXSEG2EI64_V_M2_M1_TU 17702 0U, // PseudoVLOXSEG2EI64_V_M2_M2 17703 0U, // PseudoVLOXSEG2EI64_V_M2_M2_MASK 17704 0U, // PseudoVLOXSEG2EI64_V_M2_M2_TU 17705 0U, // PseudoVLOXSEG2EI64_V_M2_MF2 17706 0U, // PseudoVLOXSEG2EI64_V_M2_MF2_MASK 17707 0U, // PseudoVLOXSEG2EI64_V_M2_MF2_TU 17708 0U, // PseudoVLOXSEG2EI64_V_M2_MF4 17709 0U, // PseudoVLOXSEG2EI64_V_M2_MF4_MASK 17710 0U, // PseudoVLOXSEG2EI64_V_M2_MF4_TU 17711 0U, // PseudoVLOXSEG2EI64_V_M4_M1 17712 0U, // PseudoVLOXSEG2EI64_V_M4_M1_MASK 17713 0U, // PseudoVLOXSEG2EI64_V_M4_M1_TU 17714 0U, // PseudoVLOXSEG2EI64_V_M4_M2 17715 0U, // PseudoVLOXSEG2EI64_V_M4_M2_MASK 17716 0U, // PseudoVLOXSEG2EI64_V_M4_M2_TU 17717 0U, // PseudoVLOXSEG2EI64_V_M4_M4 17718 0U, // PseudoVLOXSEG2EI64_V_M4_M4_MASK 17719 0U, // PseudoVLOXSEG2EI64_V_M4_M4_TU 17720 0U, // PseudoVLOXSEG2EI64_V_M4_MF2 17721 0U, // PseudoVLOXSEG2EI64_V_M4_MF2_MASK 17722 0U, // PseudoVLOXSEG2EI64_V_M4_MF2_TU 17723 0U, // PseudoVLOXSEG2EI64_V_M8_M1 17724 0U, // PseudoVLOXSEG2EI64_V_M8_M1_MASK 17725 0U, // PseudoVLOXSEG2EI64_V_M8_M1_TU 17726 0U, // PseudoVLOXSEG2EI64_V_M8_M2 17727 0U, // PseudoVLOXSEG2EI64_V_M8_M2_MASK 17728 0U, // PseudoVLOXSEG2EI64_V_M8_M2_TU 17729 0U, // PseudoVLOXSEG2EI64_V_M8_M4 17730 0U, // PseudoVLOXSEG2EI64_V_M8_M4_MASK 17731 0U, // PseudoVLOXSEG2EI64_V_M8_M4_TU 17732 0U, // PseudoVLOXSEG2EI8_V_M1_M1 17733 0U, // PseudoVLOXSEG2EI8_V_M1_M1_MASK 17734 0U, // PseudoVLOXSEG2EI8_V_M1_M1_TU 17735 0U, // PseudoVLOXSEG2EI8_V_M1_M2 17736 0U, // PseudoVLOXSEG2EI8_V_M1_M2_MASK 17737 0U, // PseudoVLOXSEG2EI8_V_M1_M2_TU 17738 0U, // PseudoVLOXSEG2EI8_V_M1_M4 17739 0U, // PseudoVLOXSEG2EI8_V_M1_M4_MASK 17740 0U, // PseudoVLOXSEG2EI8_V_M1_M4_TU 17741 0U, // PseudoVLOXSEG2EI8_V_M2_M2 17742 0U, // PseudoVLOXSEG2EI8_V_M2_M2_MASK 17743 0U, // PseudoVLOXSEG2EI8_V_M2_M2_TU 17744 0U, // PseudoVLOXSEG2EI8_V_M2_M4 17745 0U, // PseudoVLOXSEG2EI8_V_M2_M4_MASK 17746 0U, // PseudoVLOXSEG2EI8_V_M2_M4_TU 17747 0U, // PseudoVLOXSEG2EI8_V_M4_M4 17748 0U, // PseudoVLOXSEG2EI8_V_M4_M4_MASK 17749 0U, // PseudoVLOXSEG2EI8_V_M4_M4_TU 17750 0U, // PseudoVLOXSEG2EI8_V_MF2_M1 17751 0U, // PseudoVLOXSEG2EI8_V_MF2_M1_MASK 17752 0U, // PseudoVLOXSEG2EI8_V_MF2_M1_TU 17753 0U, // PseudoVLOXSEG2EI8_V_MF2_M2 17754 0U, // PseudoVLOXSEG2EI8_V_MF2_M2_MASK 17755 0U, // PseudoVLOXSEG2EI8_V_MF2_M2_TU 17756 0U, // PseudoVLOXSEG2EI8_V_MF2_M4 17757 0U, // PseudoVLOXSEG2EI8_V_MF2_M4_MASK 17758 0U, // PseudoVLOXSEG2EI8_V_MF2_M4_TU 17759 0U, // PseudoVLOXSEG2EI8_V_MF2_MF2 17760 0U, // PseudoVLOXSEG2EI8_V_MF2_MF2_MASK 17761 0U, // PseudoVLOXSEG2EI8_V_MF2_MF2_TU 17762 0U, // PseudoVLOXSEG2EI8_V_MF4_M1 17763 0U, // PseudoVLOXSEG2EI8_V_MF4_M1_MASK 17764 0U, // PseudoVLOXSEG2EI8_V_MF4_M1_TU 17765 0U, // PseudoVLOXSEG2EI8_V_MF4_M2 17766 0U, // PseudoVLOXSEG2EI8_V_MF4_M2_MASK 17767 0U, // PseudoVLOXSEG2EI8_V_MF4_M2_TU 17768 0U, // PseudoVLOXSEG2EI8_V_MF4_MF2 17769 0U, // PseudoVLOXSEG2EI8_V_MF4_MF2_MASK 17770 0U, // PseudoVLOXSEG2EI8_V_MF4_MF2_TU 17771 0U, // PseudoVLOXSEG2EI8_V_MF4_MF4 17772 0U, // PseudoVLOXSEG2EI8_V_MF4_MF4_MASK 17773 0U, // PseudoVLOXSEG2EI8_V_MF4_MF4_TU 17774 0U, // PseudoVLOXSEG2EI8_V_MF8_M1 17775 0U, // PseudoVLOXSEG2EI8_V_MF8_M1_MASK 17776 0U, // PseudoVLOXSEG2EI8_V_MF8_M1_TU 17777 0U, // PseudoVLOXSEG2EI8_V_MF8_MF2 17778 0U, // PseudoVLOXSEG2EI8_V_MF8_MF2_MASK 17779 0U, // PseudoVLOXSEG2EI8_V_MF8_MF2_TU 17780 0U, // PseudoVLOXSEG2EI8_V_MF8_MF4 17781 0U, // PseudoVLOXSEG2EI8_V_MF8_MF4_MASK 17782 0U, // PseudoVLOXSEG2EI8_V_MF8_MF4_TU 17783 0U, // PseudoVLOXSEG2EI8_V_MF8_MF8 17784 0U, // PseudoVLOXSEG2EI8_V_MF8_MF8_MASK 17785 0U, // PseudoVLOXSEG2EI8_V_MF8_MF8_TU 17786 0U, // PseudoVLOXSEG3EI16_V_M1_M1 17787 0U, // PseudoVLOXSEG3EI16_V_M1_M1_MASK 17788 0U, // PseudoVLOXSEG3EI16_V_M1_M1_TU 17789 0U, // PseudoVLOXSEG3EI16_V_M1_M2 17790 0U, // PseudoVLOXSEG3EI16_V_M1_M2_MASK 17791 0U, // PseudoVLOXSEG3EI16_V_M1_M2_TU 17792 0U, // PseudoVLOXSEG3EI16_V_M1_MF2 17793 0U, // PseudoVLOXSEG3EI16_V_M1_MF2_MASK 17794 0U, // PseudoVLOXSEG3EI16_V_M1_MF2_TU 17795 0U, // PseudoVLOXSEG3EI16_V_M2_M1 17796 0U, // PseudoVLOXSEG3EI16_V_M2_M1_MASK 17797 0U, // PseudoVLOXSEG3EI16_V_M2_M1_TU 17798 0U, // PseudoVLOXSEG3EI16_V_M2_M2 17799 0U, // PseudoVLOXSEG3EI16_V_M2_M2_MASK 17800 0U, // PseudoVLOXSEG3EI16_V_M2_M2_TU 17801 0U, // PseudoVLOXSEG3EI16_V_M4_M2 17802 0U, // PseudoVLOXSEG3EI16_V_M4_M2_MASK 17803 0U, // PseudoVLOXSEG3EI16_V_M4_M2_TU 17804 0U, // PseudoVLOXSEG3EI16_V_MF2_M1 17805 0U, // PseudoVLOXSEG3EI16_V_MF2_M1_MASK 17806 0U, // PseudoVLOXSEG3EI16_V_MF2_M1_TU 17807 0U, // PseudoVLOXSEG3EI16_V_MF2_M2 17808 0U, // PseudoVLOXSEG3EI16_V_MF2_M2_MASK 17809 0U, // PseudoVLOXSEG3EI16_V_MF2_M2_TU 17810 0U, // PseudoVLOXSEG3EI16_V_MF2_MF2 17811 0U, // PseudoVLOXSEG3EI16_V_MF2_MF2_MASK 17812 0U, // PseudoVLOXSEG3EI16_V_MF2_MF2_TU 17813 0U, // PseudoVLOXSEG3EI16_V_MF2_MF4 17814 0U, // PseudoVLOXSEG3EI16_V_MF2_MF4_MASK 17815 0U, // PseudoVLOXSEG3EI16_V_MF2_MF4_TU 17816 0U, // PseudoVLOXSEG3EI16_V_MF4_M1 17817 0U, // PseudoVLOXSEG3EI16_V_MF4_M1_MASK 17818 0U, // PseudoVLOXSEG3EI16_V_MF4_M1_TU 17819 0U, // PseudoVLOXSEG3EI16_V_MF4_MF2 17820 0U, // PseudoVLOXSEG3EI16_V_MF4_MF2_MASK 17821 0U, // PseudoVLOXSEG3EI16_V_MF4_MF2_TU 17822 0U, // PseudoVLOXSEG3EI16_V_MF4_MF4 17823 0U, // PseudoVLOXSEG3EI16_V_MF4_MF4_MASK 17824 0U, // PseudoVLOXSEG3EI16_V_MF4_MF4_TU 17825 0U, // PseudoVLOXSEG3EI16_V_MF4_MF8 17826 0U, // PseudoVLOXSEG3EI16_V_MF4_MF8_MASK 17827 0U, // PseudoVLOXSEG3EI16_V_MF4_MF8_TU 17828 0U, // PseudoVLOXSEG3EI32_V_M1_M1 17829 0U, // PseudoVLOXSEG3EI32_V_M1_M1_MASK 17830 0U, // PseudoVLOXSEG3EI32_V_M1_M1_TU 17831 0U, // PseudoVLOXSEG3EI32_V_M1_M2 17832 0U, // PseudoVLOXSEG3EI32_V_M1_M2_MASK 17833 0U, // PseudoVLOXSEG3EI32_V_M1_M2_TU 17834 0U, // PseudoVLOXSEG3EI32_V_M1_MF2 17835 0U, // PseudoVLOXSEG3EI32_V_M1_MF2_MASK 17836 0U, // PseudoVLOXSEG3EI32_V_M1_MF2_TU 17837 0U, // PseudoVLOXSEG3EI32_V_M1_MF4 17838 0U, // PseudoVLOXSEG3EI32_V_M1_MF4_MASK 17839 0U, // PseudoVLOXSEG3EI32_V_M1_MF4_TU 17840 0U, // PseudoVLOXSEG3EI32_V_M2_M1 17841 0U, // PseudoVLOXSEG3EI32_V_M2_M1_MASK 17842 0U, // PseudoVLOXSEG3EI32_V_M2_M1_TU 17843 0U, // PseudoVLOXSEG3EI32_V_M2_M2 17844 0U, // PseudoVLOXSEG3EI32_V_M2_M2_MASK 17845 0U, // PseudoVLOXSEG3EI32_V_M2_M2_TU 17846 0U, // PseudoVLOXSEG3EI32_V_M2_MF2 17847 0U, // PseudoVLOXSEG3EI32_V_M2_MF2_MASK 17848 0U, // PseudoVLOXSEG3EI32_V_M2_MF2_TU 17849 0U, // PseudoVLOXSEG3EI32_V_M4_M1 17850 0U, // PseudoVLOXSEG3EI32_V_M4_M1_MASK 17851 0U, // PseudoVLOXSEG3EI32_V_M4_M1_TU 17852 0U, // PseudoVLOXSEG3EI32_V_M4_M2 17853 0U, // PseudoVLOXSEG3EI32_V_M4_M2_MASK 17854 0U, // PseudoVLOXSEG3EI32_V_M4_M2_TU 17855 0U, // PseudoVLOXSEG3EI32_V_M8_M2 17856 0U, // PseudoVLOXSEG3EI32_V_M8_M2_MASK 17857 0U, // PseudoVLOXSEG3EI32_V_M8_M2_TU 17858 0U, // PseudoVLOXSEG3EI32_V_MF2_M1 17859 0U, // PseudoVLOXSEG3EI32_V_MF2_M1_MASK 17860 0U, // PseudoVLOXSEG3EI32_V_MF2_M1_TU 17861 0U, // PseudoVLOXSEG3EI32_V_MF2_MF2 17862 0U, // PseudoVLOXSEG3EI32_V_MF2_MF2_MASK 17863 0U, // PseudoVLOXSEG3EI32_V_MF2_MF2_TU 17864 0U, // PseudoVLOXSEG3EI32_V_MF2_MF4 17865 0U, // PseudoVLOXSEG3EI32_V_MF2_MF4_MASK 17866 0U, // PseudoVLOXSEG3EI32_V_MF2_MF4_TU 17867 0U, // PseudoVLOXSEG3EI32_V_MF2_MF8 17868 0U, // PseudoVLOXSEG3EI32_V_MF2_MF8_MASK 17869 0U, // PseudoVLOXSEG3EI32_V_MF2_MF8_TU 17870 0U, // PseudoVLOXSEG3EI64_V_M1_M1 17871 0U, // PseudoVLOXSEG3EI64_V_M1_M1_MASK 17872 0U, // PseudoVLOXSEG3EI64_V_M1_M1_TU 17873 0U, // PseudoVLOXSEG3EI64_V_M1_MF2 17874 0U, // PseudoVLOXSEG3EI64_V_M1_MF2_MASK 17875 0U, // PseudoVLOXSEG3EI64_V_M1_MF2_TU 17876 0U, // PseudoVLOXSEG3EI64_V_M1_MF4 17877 0U, // PseudoVLOXSEG3EI64_V_M1_MF4_MASK 17878 0U, // PseudoVLOXSEG3EI64_V_M1_MF4_TU 17879 0U, // PseudoVLOXSEG3EI64_V_M1_MF8 17880 0U, // PseudoVLOXSEG3EI64_V_M1_MF8_MASK 17881 0U, // PseudoVLOXSEG3EI64_V_M1_MF8_TU 17882 0U, // PseudoVLOXSEG3EI64_V_M2_M1 17883 0U, // PseudoVLOXSEG3EI64_V_M2_M1_MASK 17884 0U, // PseudoVLOXSEG3EI64_V_M2_M1_TU 17885 0U, // PseudoVLOXSEG3EI64_V_M2_M2 17886 0U, // PseudoVLOXSEG3EI64_V_M2_M2_MASK 17887 0U, // PseudoVLOXSEG3EI64_V_M2_M2_TU 17888 0U, // PseudoVLOXSEG3EI64_V_M2_MF2 17889 0U, // PseudoVLOXSEG3EI64_V_M2_MF2_MASK 17890 0U, // PseudoVLOXSEG3EI64_V_M2_MF2_TU 17891 0U, // PseudoVLOXSEG3EI64_V_M2_MF4 17892 0U, // PseudoVLOXSEG3EI64_V_M2_MF4_MASK 17893 0U, // PseudoVLOXSEG3EI64_V_M2_MF4_TU 17894 0U, // PseudoVLOXSEG3EI64_V_M4_M1 17895 0U, // PseudoVLOXSEG3EI64_V_M4_M1_MASK 17896 0U, // PseudoVLOXSEG3EI64_V_M4_M1_TU 17897 0U, // PseudoVLOXSEG3EI64_V_M4_M2 17898 0U, // PseudoVLOXSEG3EI64_V_M4_M2_MASK 17899 0U, // PseudoVLOXSEG3EI64_V_M4_M2_TU 17900 0U, // PseudoVLOXSEG3EI64_V_M4_MF2 17901 0U, // PseudoVLOXSEG3EI64_V_M4_MF2_MASK 17902 0U, // PseudoVLOXSEG3EI64_V_M4_MF2_TU 17903 0U, // PseudoVLOXSEG3EI64_V_M8_M1 17904 0U, // PseudoVLOXSEG3EI64_V_M8_M1_MASK 17905 0U, // PseudoVLOXSEG3EI64_V_M8_M1_TU 17906 0U, // PseudoVLOXSEG3EI64_V_M8_M2 17907 0U, // PseudoVLOXSEG3EI64_V_M8_M2_MASK 17908 0U, // PseudoVLOXSEG3EI64_V_M8_M2_TU 17909 0U, // PseudoVLOXSEG3EI8_V_M1_M1 17910 0U, // PseudoVLOXSEG3EI8_V_M1_M1_MASK 17911 0U, // PseudoVLOXSEG3EI8_V_M1_M1_TU 17912 0U, // PseudoVLOXSEG3EI8_V_M1_M2 17913 0U, // PseudoVLOXSEG3EI8_V_M1_M2_MASK 17914 0U, // PseudoVLOXSEG3EI8_V_M1_M2_TU 17915 0U, // PseudoVLOXSEG3EI8_V_M2_M2 17916 0U, // PseudoVLOXSEG3EI8_V_M2_M2_MASK 17917 0U, // PseudoVLOXSEG3EI8_V_M2_M2_TU 17918 0U, // PseudoVLOXSEG3EI8_V_MF2_M1 17919 0U, // PseudoVLOXSEG3EI8_V_MF2_M1_MASK 17920 0U, // PseudoVLOXSEG3EI8_V_MF2_M1_TU 17921 0U, // PseudoVLOXSEG3EI8_V_MF2_M2 17922 0U, // PseudoVLOXSEG3EI8_V_MF2_M2_MASK 17923 0U, // PseudoVLOXSEG3EI8_V_MF2_M2_TU 17924 0U, // PseudoVLOXSEG3EI8_V_MF2_MF2 17925 0U, // PseudoVLOXSEG3EI8_V_MF2_MF2_MASK 17926 0U, // PseudoVLOXSEG3EI8_V_MF2_MF2_TU 17927 0U, // PseudoVLOXSEG3EI8_V_MF4_M1 17928 0U, // PseudoVLOXSEG3EI8_V_MF4_M1_MASK 17929 0U, // PseudoVLOXSEG3EI8_V_MF4_M1_TU 17930 0U, // PseudoVLOXSEG3EI8_V_MF4_M2 17931 0U, // PseudoVLOXSEG3EI8_V_MF4_M2_MASK 17932 0U, // PseudoVLOXSEG3EI8_V_MF4_M2_TU 17933 0U, // PseudoVLOXSEG3EI8_V_MF4_MF2 17934 0U, // PseudoVLOXSEG3EI8_V_MF4_MF2_MASK 17935 0U, // PseudoVLOXSEG3EI8_V_MF4_MF2_TU 17936 0U, // PseudoVLOXSEG3EI8_V_MF4_MF4 17937 0U, // PseudoVLOXSEG3EI8_V_MF4_MF4_MASK 17938 0U, // PseudoVLOXSEG3EI8_V_MF4_MF4_TU 17939 0U, // PseudoVLOXSEG3EI8_V_MF8_M1 17940 0U, // PseudoVLOXSEG3EI8_V_MF8_M1_MASK 17941 0U, // PseudoVLOXSEG3EI8_V_MF8_M1_TU 17942 0U, // PseudoVLOXSEG3EI8_V_MF8_MF2 17943 0U, // PseudoVLOXSEG3EI8_V_MF8_MF2_MASK 17944 0U, // PseudoVLOXSEG3EI8_V_MF8_MF2_TU 17945 0U, // PseudoVLOXSEG3EI8_V_MF8_MF4 17946 0U, // PseudoVLOXSEG3EI8_V_MF8_MF4_MASK 17947 0U, // PseudoVLOXSEG3EI8_V_MF8_MF4_TU 17948 0U, // PseudoVLOXSEG3EI8_V_MF8_MF8 17949 0U, // PseudoVLOXSEG3EI8_V_MF8_MF8_MASK 17950 0U, // PseudoVLOXSEG3EI8_V_MF8_MF8_TU 17951 0U, // PseudoVLOXSEG4EI16_V_M1_M1 17952 0U, // PseudoVLOXSEG4EI16_V_M1_M1_MASK 17953 0U, // PseudoVLOXSEG4EI16_V_M1_M1_TU 17954 0U, // PseudoVLOXSEG4EI16_V_M1_M2 17955 0U, // PseudoVLOXSEG4EI16_V_M1_M2_MASK 17956 0U, // PseudoVLOXSEG4EI16_V_M1_M2_TU 17957 0U, // PseudoVLOXSEG4EI16_V_M1_MF2 17958 0U, // PseudoVLOXSEG4EI16_V_M1_MF2_MASK 17959 0U, // PseudoVLOXSEG4EI16_V_M1_MF2_TU 17960 0U, // PseudoVLOXSEG4EI16_V_M2_M1 17961 0U, // PseudoVLOXSEG4EI16_V_M2_M1_MASK 17962 0U, // PseudoVLOXSEG4EI16_V_M2_M1_TU 17963 0U, // PseudoVLOXSEG4EI16_V_M2_M2 17964 0U, // PseudoVLOXSEG4EI16_V_M2_M2_MASK 17965 0U, // PseudoVLOXSEG4EI16_V_M2_M2_TU 17966 0U, // PseudoVLOXSEG4EI16_V_M4_M2 17967 0U, // PseudoVLOXSEG4EI16_V_M4_M2_MASK 17968 0U, // PseudoVLOXSEG4EI16_V_M4_M2_TU 17969 0U, // PseudoVLOXSEG4EI16_V_MF2_M1 17970 0U, // PseudoVLOXSEG4EI16_V_MF2_M1_MASK 17971 0U, // PseudoVLOXSEG4EI16_V_MF2_M1_TU 17972 0U, // PseudoVLOXSEG4EI16_V_MF2_M2 17973 0U, // PseudoVLOXSEG4EI16_V_MF2_M2_MASK 17974 0U, // PseudoVLOXSEG4EI16_V_MF2_M2_TU 17975 0U, // PseudoVLOXSEG4EI16_V_MF2_MF2 17976 0U, // PseudoVLOXSEG4EI16_V_MF2_MF2_MASK 17977 0U, // PseudoVLOXSEG4EI16_V_MF2_MF2_TU 17978 0U, // PseudoVLOXSEG4EI16_V_MF2_MF4 17979 0U, // PseudoVLOXSEG4EI16_V_MF2_MF4_MASK 17980 0U, // PseudoVLOXSEG4EI16_V_MF2_MF4_TU 17981 0U, // PseudoVLOXSEG4EI16_V_MF4_M1 17982 0U, // PseudoVLOXSEG4EI16_V_MF4_M1_MASK 17983 0U, // PseudoVLOXSEG4EI16_V_MF4_M1_TU 17984 0U, // PseudoVLOXSEG4EI16_V_MF4_MF2 17985 0U, // PseudoVLOXSEG4EI16_V_MF4_MF2_MASK 17986 0U, // PseudoVLOXSEG4EI16_V_MF4_MF2_TU 17987 0U, // PseudoVLOXSEG4EI16_V_MF4_MF4 17988 0U, // PseudoVLOXSEG4EI16_V_MF4_MF4_MASK 17989 0U, // PseudoVLOXSEG4EI16_V_MF4_MF4_TU 17990 0U, // PseudoVLOXSEG4EI16_V_MF4_MF8 17991 0U, // PseudoVLOXSEG4EI16_V_MF4_MF8_MASK 17992 0U, // PseudoVLOXSEG4EI16_V_MF4_MF8_TU 17993 0U, // PseudoVLOXSEG4EI32_V_M1_M1 17994 0U, // PseudoVLOXSEG4EI32_V_M1_M1_MASK 17995 0U, // PseudoVLOXSEG4EI32_V_M1_M1_TU 17996 0U, // PseudoVLOXSEG4EI32_V_M1_M2 17997 0U, // PseudoVLOXSEG4EI32_V_M1_M2_MASK 17998 0U, // PseudoVLOXSEG4EI32_V_M1_M2_TU 17999 0U, // PseudoVLOXSEG4EI32_V_M1_MF2 18000 0U, // PseudoVLOXSEG4EI32_V_M1_MF2_MASK 18001 0U, // PseudoVLOXSEG4EI32_V_M1_MF2_TU 18002 0U, // PseudoVLOXSEG4EI32_V_M1_MF4 18003 0U, // PseudoVLOXSEG4EI32_V_M1_MF4_MASK 18004 0U, // PseudoVLOXSEG4EI32_V_M1_MF4_TU 18005 0U, // PseudoVLOXSEG4EI32_V_M2_M1 18006 0U, // PseudoVLOXSEG4EI32_V_M2_M1_MASK 18007 0U, // PseudoVLOXSEG4EI32_V_M2_M1_TU 18008 0U, // PseudoVLOXSEG4EI32_V_M2_M2 18009 0U, // PseudoVLOXSEG4EI32_V_M2_M2_MASK 18010 0U, // PseudoVLOXSEG4EI32_V_M2_M2_TU 18011 0U, // PseudoVLOXSEG4EI32_V_M2_MF2 18012 0U, // PseudoVLOXSEG4EI32_V_M2_MF2_MASK 18013 0U, // PseudoVLOXSEG4EI32_V_M2_MF2_TU 18014 0U, // PseudoVLOXSEG4EI32_V_M4_M1 18015 0U, // PseudoVLOXSEG4EI32_V_M4_M1_MASK 18016 0U, // PseudoVLOXSEG4EI32_V_M4_M1_TU 18017 0U, // PseudoVLOXSEG4EI32_V_M4_M2 18018 0U, // PseudoVLOXSEG4EI32_V_M4_M2_MASK 18019 0U, // PseudoVLOXSEG4EI32_V_M4_M2_TU 18020 0U, // PseudoVLOXSEG4EI32_V_M8_M2 18021 0U, // PseudoVLOXSEG4EI32_V_M8_M2_MASK 18022 0U, // PseudoVLOXSEG4EI32_V_M8_M2_TU 18023 0U, // PseudoVLOXSEG4EI32_V_MF2_M1 18024 0U, // PseudoVLOXSEG4EI32_V_MF2_M1_MASK 18025 0U, // PseudoVLOXSEG4EI32_V_MF2_M1_TU 18026 0U, // PseudoVLOXSEG4EI32_V_MF2_MF2 18027 0U, // PseudoVLOXSEG4EI32_V_MF2_MF2_MASK 18028 0U, // PseudoVLOXSEG4EI32_V_MF2_MF2_TU 18029 0U, // PseudoVLOXSEG4EI32_V_MF2_MF4 18030 0U, // PseudoVLOXSEG4EI32_V_MF2_MF4_MASK 18031 0U, // PseudoVLOXSEG4EI32_V_MF2_MF4_TU 18032 0U, // PseudoVLOXSEG4EI32_V_MF2_MF8 18033 0U, // PseudoVLOXSEG4EI32_V_MF2_MF8_MASK 18034 0U, // PseudoVLOXSEG4EI32_V_MF2_MF8_TU 18035 0U, // PseudoVLOXSEG4EI64_V_M1_M1 18036 0U, // PseudoVLOXSEG4EI64_V_M1_M1_MASK 18037 0U, // PseudoVLOXSEG4EI64_V_M1_M1_TU 18038 0U, // PseudoVLOXSEG4EI64_V_M1_MF2 18039 0U, // PseudoVLOXSEG4EI64_V_M1_MF2_MASK 18040 0U, // PseudoVLOXSEG4EI64_V_M1_MF2_TU 18041 0U, // PseudoVLOXSEG4EI64_V_M1_MF4 18042 0U, // PseudoVLOXSEG4EI64_V_M1_MF4_MASK 18043 0U, // PseudoVLOXSEG4EI64_V_M1_MF4_TU 18044 0U, // PseudoVLOXSEG4EI64_V_M1_MF8 18045 0U, // PseudoVLOXSEG4EI64_V_M1_MF8_MASK 18046 0U, // PseudoVLOXSEG4EI64_V_M1_MF8_TU 18047 0U, // PseudoVLOXSEG4EI64_V_M2_M1 18048 0U, // PseudoVLOXSEG4EI64_V_M2_M1_MASK 18049 0U, // PseudoVLOXSEG4EI64_V_M2_M1_TU 18050 0U, // PseudoVLOXSEG4EI64_V_M2_M2 18051 0U, // PseudoVLOXSEG4EI64_V_M2_M2_MASK 18052 0U, // PseudoVLOXSEG4EI64_V_M2_M2_TU 18053 0U, // PseudoVLOXSEG4EI64_V_M2_MF2 18054 0U, // PseudoVLOXSEG4EI64_V_M2_MF2_MASK 18055 0U, // PseudoVLOXSEG4EI64_V_M2_MF2_TU 18056 0U, // PseudoVLOXSEG4EI64_V_M2_MF4 18057 0U, // PseudoVLOXSEG4EI64_V_M2_MF4_MASK 18058 0U, // PseudoVLOXSEG4EI64_V_M2_MF4_TU 18059 0U, // PseudoVLOXSEG4EI64_V_M4_M1 18060 0U, // PseudoVLOXSEG4EI64_V_M4_M1_MASK 18061 0U, // PseudoVLOXSEG4EI64_V_M4_M1_TU 18062 0U, // PseudoVLOXSEG4EI64_V_M4_M2 18063 0U, // PseudoVLOXSEG4EI64_V_M4_M2_MASK 18064 0U, // PseudoVLOXSEG4EI64_V_M4_M2_TU 18065 0U, // PseudoVLOXSEG4EI64_V_M4_MF2 18066 0U, // PseudoVLOXSEG4EI64_V_M4_MF2_MASK 18067 0U, // PseudoVLOXSEG4EI64_V_M4_MF2_TU 18068 0U, // PseudoVLOXSEG4EI64_V_M8_M1 18069 0U, // PseudoVLOXSEG4EI64_V_M8_M1_MASK 18070 0U, // PseudoVLOXSEG4EI64_V_M8_M1_TU 18071 0U, // PseudoVLOXSEG4EI64_V_M8_M2 18072 0U, // PseudoVLOXSEG4EI64_V_M8_M2_MASK 18073 0U, // PseudoVLOXSEG4EI64_V_M8_M2_TU 18074 0U, // PseudoVLOXSEG4EI8_V_M1_M1 18075 0U, // PseudoVLOXSEG4EI8_V_M1_M1_MASK 18076 0U, // PseudoVLOXSEG4EI8_V_M1_M1_TU 18077 0U, // PseudoVLOXSEG4EI8_V_M1_M2 18078 0U, // PseudoVLOXSEG4EI8_V_M1_M2_MASK 18079 0U, // PseudoVLOXSEG4EI8_V_M1_M2_TU 18080 0U, // PseudoVLOXSEG4EI8_V_M2_M2 18081 0U, // PseudoVLOXSEG4EI8_V_M2_M2_MASK 18082 0U, // PseudoVLOXSEG4EI8_V_M2_M2_TU 18083 0U, // PseudoVLOXSEG4EI8_V_MF2_M1 18084 0U, // PseudoVLOXSEG4EI8_V_MF2_M1_MASK 18085 0U, // PseudoVLOXSEG4EI8_V_MF2_M1_TU 18086 0U, // PseudoVLOXSEG4EI8_V_MF2_M2 18087 0U, // PseudoVLOXSEG4EI8_V_MF2_M2_MASK 18088 0U, // PseudoVLOXSEG4EI8_V_MF2_M2_TU 18089 0U, // PseudoVLOXSEG4EI8_V_MF2_MF2 18090 0U, // PseudoVLOXSEG4EI8_V_MF2_MF2_MASK 18091 0U, // PseudoVLOXSEG4EI8_V_MF2_MF2_TU 18092 0U, // PseudoVLOXSEG4EI8_V_MF4_M1 18093 0U, // PseudoVLOXSEG4EI8_V_MF4_M1_MASK 18094 0U, // PseudoVLOXSEG4EI8_V_MF4_M1_TU 18095 0U, // PseudoVLOXSEG4EI8_V_MF4_M2 18096 0U, // PseudoVLOXSEG4EI8_V_MF4_M2_MASK 18097 0U, // PseudoVLOXSEG4EI8_V_MF4_M2_TU 18098 0U, // PseudoVLOXSEG4EI8_V_MF4_MF2 18099 0U, // PseudoVLOXSEG4EI8_V_MF4_MF2_MASK 18100 0U, // PseudoVLOXSEG4EI8_V_MF4_MF2_TU 18101 0U, // PseudoVLOXSEG4EI8_V_MF4_MF4 18102 0U, // PseudoVLOXSEG4EI8_V_MF4_MF4_MASK 18103 0U, // PseudoVLOXSEG4EI8_V_MF4_MF4_TU 18104 0U, // PseudoVLOXSEG4EI8_V_MF8_M1 18105 0U, // PseudoVLOXSEG4EI8_V_MF8_M1_MASK 18106 0U, // PseudoVLOXSEG4EI8_V_MF8_M1_TU 18107 0U, // PseudoVLOXSEG4EI8_V_MF8_MF2 18108 0U, // PseudoVLOXSEG4EI8_V_MF8_MF2_MASK 18109 0U, // PseudoVLOXSEG4EI8_V_MF8_MF2_TU 18110 0U, // PseudoVLOXSEG4EI8_V_MF8_MF4 18111 0U, // PseudoVLOXSEG4EI8_V_MF8_MF4_MASK 18112 0U, // PseudoVLOXSEG4EI8_V_MF8_MF4_TU 18113 0U, // PseudoVLOXSEG4EI8_V_MF8_MF8 18114 0U, // PseudoVLOXSEG4EI8_V_MF8_MF8_MASK 18115 0U, // PseudoVLOXSEG4EI8_V_MF8_MF8_TU 18116 0U, // PseudoVLOXSEG5EI16_V_M1_M1 18117 0U, // PseudoVLOXSEG5EI16_V_M1_M1_MASK 18118 0U, // PseudoVLOXSEG5EI16_V_M1_M1_TU 18119 0U, // PseudoVLOXSEG5EI16_V_M1_MF2 18120 0U, // PseudoVLOXSEG5EI16_V_M1_MF2_MASK 18121 0U, // PseudoVLOXSEG5EI16_V_M1_MF2_TU 18122 0U, // PseudoVLOXSEG5EI16_V_M2_M1 18123 0U, // PseudoVLOXSEG5EI16_V_M2_M1_MASK 18124 0U, // PseudoVLOXSEG5EI16_V_M2_M1_TU 18125 0U, // PseudoVLOXSEG5EI16_V_MF2_M1 18126 0U, // PseudoVLOXSEG5EI16_V_MF2_M1_MASK 18127 0U, // PseudoVLOXSEG5EI16_V_MF2_M1_TU 18128 0U, // PseudoVLOXSEG5EI16_V_MF2_MF2 18129 0U, // PseudoVLOXSEG5EI16_V_MF2_MF2_MASK 18130 0U, // PseudoVLOXSEG5EI16_V_MF2_MF2_TU 18131 0U, // PseudoVLOXSEG5EI16_V_MF2_MF4 18132 0U, // PseudoVLOXSEG5EI16_V_MF2_MF4_MASK 18133 0U, // PseudoVLOXSEG5EI16_V_MF2_MF4_TU 18134 0U, // PseudoVLOXSEG5EI16_V_MF4_M1 18135 0U, // PseudoVLOXSEG5EI16_V_MF4_M1_MASK 18136 0U, // PseudoVLOXSEG5EI16_V_MF4_M1_TU 18137 0U, // PseudoVLOXSEG5EI16_V_MF4_MF2 18138 0U, // PseudoVLOXSEG5EI16_V_MF4_MF2_MASK 18139 0U, // PseudoVLOXSEG5EI16_V_MF4_MF2_TU 18140 0U, // PseudoVLOXSEG5EI16_V_MF4_MF4 18141 0U, // PseudoVLOXSEG5EI16_V_MF4_MF4_MASK 18142 0U, // PseudoVLOXSEG5EI16_V_MF4_MF4_TU 18143 0U, // PseudoVLOXSEG5EI16_V_MF4_MF8 18144 0U, // PseudoVLOXSEG5EI16_V_MF4_MF8_MASK 18145 0U, // PseudoVLOXSEG5EI16_V_MF4_MF8_TU 18146 0U, // PseudoVLOXSEG5EI32_V_M1_M1 18147 0U, // PseudoVLOXSEG5EI32_V_M1_M1_MASK 18148 0U, // PseudoVLOXSEG5EI32_V_M1_M1_TU 18149 0U, // PseudoVLOXSEG5EI32_V_M1_MF2 18150 0U, // PseudoVLOXSEG5EI32_V_M1_MF2_MASK 18151 0U, // PseudoVLOXSEG5EI32_V_M1_MF2_TU 18152 0U, // PseudoVLOXSEG5EI32_V_M1_MF4 18153 0U, // PseudoVLOXSEG5EI32_V_M1_MF4_MASK 18154 0U, // PseudoVLOXSEG5EI32_V_M1_MF4_TU 18155 0U, // PseudoVLOXSEG5EI32_V_M2_M1 18156 0U, // PseudoVLOXSEG5EI32_V_M2_M1_MASK 18157 0U, // PseudoVLOXSEG5EI32_V_M2_M1_TU 18158 0U, // PseudoVLOXSEG5EI32_V_M2_MF2 18159 0U, // PseudoVLOXSEG5EI32_V_M2_MF2_MASK 18160 0U, // PseudoVLOXSEG5EI32_V_M2_MF2_TU 18161 0U, // PseudoVLOXSEG5EI32_V_M4_M1 18162 0U, // PseudoVLOXSEG5EI32_V_M4_M1_MASK 18163 0U, // PseudoVLOXSEG5EI32_V_M4_M1_TU 18164 0U, // PseudoVLOXSEG5EI32_V_MF2_M1 18165 0U, // PseudoVLOXSEG5EI32_V_MF2_M1_MASK 18166 0U, // PseudoVLOXSEG5EI32_V_MF2_M1_TU 18167 0U, // PseudoVLOXSEG5EI32_V_MF2_MF2 18168 0U, // PseudoVLOXSEG5EI32_V_MF2_MF2_MASK 18169 0U, // PseudoVLOXSEG5EI32_V_MF2_MF2_TU 18170 0U, // PseudoVLOXSEG5EI32_V_MF2_MF4 18171 0U, // PseudoVLOXSEG5EI32_V_MF2_MF4_MASK 18172 0U, // PseudoVLOXSEG5EI32_V_MF2_MF4_TU 18173 0U, // PseudoVLOXSEG5EI32_V_MF2_MF8 18174 0U, // PseudoVLOXSEG5EI32_V_MF2_MF8_MASK 18175 0U, // PseudoVLOXSEG5EI32_V_MF2_MF8_TU 18176 0U, // PseudoVLOXSEG5EI64_V_M1_M1 18177 0U, // PseudoVLOXSEG5EI64_V_M1_M1_MASK 18178 0U, // PseudoVLOXSEG5EI64_V_M1_M1_TU 18179 0U, // PseudoVLOXSEG5EI64_V_M1_MF2 18180 0U, // PseudoVLOXSEG5EI64_V_M1_MF2_MASK 18181 0U, // PseudoVLOXSEG5EI64_V_M1_MF2_TU 18182 0U, // PseudoVLOXSEG5EI64_V_M1_MF4 18183 0U, // PseudoVLOXSEG5EI64_V_M1_MF4_MASK 18184 0U, // PseudoVLOXSEG5EI64_V_M1_MF4_TU 18185 0U, // PseudoVLOXSEG5EI64_V_M1_MF8 18186 0U, // PseudoVLOXSEG5EI64_V_M1_MF8_MASK 18187 0U, // PseudoVLOXSEG5EI64_V_M1_MF8_TU 18188 0U, // PseudoVLOXSEG5EI64_V_M2_M1 18189 0U, // PseudoVLOXSEG5EI64_V_M2_M1_MASK 18190 0U, // PseudoVLOXSEG5EI64_V_M2_M1_TU 18191 0U, // PseudoVLOXSEG5EI64_V_M2_MF2 18192 0U, // PseudoVLOXSEG5EI64_V_M2_MF2_MASK 18193 0U, // PseudoVLOXSEG5EI64_V_M2_MF2_TU 18194 0U, // PseudoVLOXSEG5EI64_V_M2_MF4 18195 0U, // PseudoVLOXSEG5EI64_V_M2_MF4_MASK 18196 0U, // PseudoVLOXSEG5EI64_V_M2_MF4_TU 18197 0U, // PseudoVLOXSEG5EI64_V_M4_M1 18198 0U, // PseudoVLOXSEG5EI64_V_M4_M1_MASK 18199 0U, // PseudoVLOXSEG5EI64_V_M4_M1_TU 18200 0U, // PseudoVLOXSEG5EI64_V_M4_MF2 18201 0U, // PseudoVLOXSEG5EI64_V_M4_MF2_MASK 18202 0U, // PseudoVLOXSEG5EI64_V_M4_MF2_TU 18203 0U, // PseudoVLOXSEG5EI64_V_M8_M1 18204 0U, // PseudoVLOXSEG5EI64_V_M8_M1_MASK 18205 0U, // PseudoVLOXSEG5EI64_V_M8_M1_TU 18206 0U, // PseudoVLOXSEG5EI8_V_M1_M1 18207 0U, // PseudoVLOXSEG5EI8_V_M1_M1_MASK 18208 0U, // PseudoVLOXSEG5EI8_V_M1_M1_TU 18209 0U, // PseudoVLOXSEG5EI8_V_MF2_M1 18210 0U, // PseudoVLOXSEG5EI8_V_MF2_M1_MASK 18211 0U, // PseudoVLOXSEG5EI8_V_MF2_M1_TU 18212 0U, // PseudoVLOXSEG5EI8_V_MF2_MF2 18213 0U, // PseudoVLOXSEG5EI8_V_MF2_MF2_MASK 18214 0U, // PseudoVLOXSEG5EI8_V_MF2_MF2_TU 18215 0U, // PseudoVLOXSEG5EI8_V_MF4_M1 18216 0U, // PseudoVLOXSEG5EI8_V_MF4_M1_MASK 18217 0U, // PseudoVLOXSEG5EI8_V_MF4_M1_TU 18218 0U, // PseudoVLOXSEG5EI8_V_MF4_MF2 18219 0U, // PseudoVLOXSEG5EI8_V_MF4_MF2_MASK 18220 0U, // PseudoVLOXSEG5EI8_V_MF4_MF2_TU 18221 0U, // PseudoVLOXSEG5EI8_V_MF4_MF4 18222 0U, // PseudoVLOXSEG5EI8_V_MF4_MF4_MASK 18223 0U, // PseudoVLOXSEG5EI8_V_MF4_MF4_TU 18224 0U, // PseudoVLOXSEG5EI8_V_MF8_M1 18225 0U, // PseudoVLOXSEG5EI8_V_MF8_M1_MASK 18226 0U, // PseudoVLOXSEG5EI8_V_MF8_M1_TU 18227 0U, // PseudoVLOXSEG5EI8_V_MF8_MF2 18228 0U, // PseudoVLOXSEG5EI8_V_MF8_MF2_MASK 18229 0U, // PseudoVLOXSEG5EI8_V_MF8_MF2_TU 18230 0U, // PseudoVLOXSEG5EI8_V_MF8_MF4 18231 0U, // PseudoVLOXSEG5EI8_V_MF8_MF4_MASK 18232 0U, // PseudoVLOXSEG5EI8_V_MF8_MF4_TU 18233 0U, // PseudoVLOXSEG5EI8_V_MF8_MF8 18234 0U, // PseudoVLOXSEG5EI8_V_MF8_MF8_MASK 18235 0U, // PseudoVLOXSEG5EI8_V_MF8_MF8_TU 18236 0U, // PseudoVLOXSEG6EI16_V_M1_M1 18237 0U, // PseudoVLOXSEG6EI16_V_M1_M1_MASK 18238 0U, // PseudoVLOXSEG6EI16_V_M1_M1_TU 18239 0U, // PseudoVLOXSEG6EI16_V_M1_MF2 18240 0U, // PseudoVLOXSEG6EI16_V_M1_MF2_MASK 18241 0U, // PseudoVLOXSEG6EI16_V_M1_MF2_TU 18242 0U, // PseudoVLOXSEG6EI16_V_M2_M1 18243 0U, // PseudoVLOXSEG6EI16_V_M2_M1_MASK 18244 0U, // PseudoVLOXSEG6EI16_V_M2_M1_TU 18245 0U, // PseudoVLOXSEG6EI16_V_MF2_M1 18246 0U, // PseudoVLOXSEG6EI16_V_MF2_M1_MASK 18247 0U, // PseudoVLOXSEG6EI16_V_MF2_M1_TU 18248 0U, // PseudoVLOXSEG6EI16_V_MF2_MF2 18249 0U, // PseudoVLOXSEG6EI16_V_MF2_MF2_MASK 18250 0U, // PseudoVLOXSEG6EI16_V_MF2_MF2_TU 18251 0U, // PseudoVLOXSEG6EI16_V_MF2_MF4 18252 0U, // PseudoVLOXSEG6EI16_V_MF2_MF4_MASK 18253 0U, // PseudoVLOXSEG6EI16_V_MF2_MF4_TU 18254 0U, // PseudoVLOXSEG6EI16_V_MF4_M1 18255 0U, // PseudoVLOXSEG6EI16_V_MF4_M1_MASK 18256 0U, // PseudoVLOXSEG6EI16_V_MF4_M1_TU 18257 0U, // PseudoVLOXSEG6EI16_V_MF4_MF2 18258 0U, // PseudoVLOXSEG6EI16_V_MF4_MF2_MASK 18259 0U, // PseudoVLOXSEG6EI16_V_MF4_MF2_TU 18260 0U, // PseudoVLOXSEG6EI16_V_MF4_MF4 18261 0U, // PseudoVLOXSEG6EI16_V_MF4_MF4_MASK 18262 0U, // PseudoVLOXSEG6EI16_V_MF4_MF4_TU 18263 0U, // PseudoVLOXSEG6EI16_V_MF4_MF8 18264 0U, // PseudoVLOXSEG6EI16_V_MF4_MF8_MASK 18265 0U, // PseudoVLOXSEG6EI16_V_MF4_MF8_TU 18266 0U, // PseudoVLOXSEG6EI32_V_M1_M1 18267 0U, // PseudoVLOXSEG6EI32_V_M1_M1_MASK 18268 0U, // PseudoVLOXSEG6EI32_V_M1_M1_TU 18269 0U, // PseudoVLOXSEG6EI32_V_M1_MF2 18270 0U, // PseudoVLOXSEG6EI32_V_M1_MF2_MASK 18271 0U, // PseudoVLOXSEG6EI32_V_M1_MF2_TU 18272 0U, // PseudoVLOXSEG6EI32_V_M1_MF4 18273 0U, // PseudoVLOXSEG6EI32_V_M1_MF4_MASK 18274 0U, // PseudoVLOXSEG6EI32_V_M1_MF4_TU 18275 0U, // PseudoVLOXSEG6EI32_V_M2_M1 18276 0U, // PseudoVLOXSEG6EI32_V_M2_M1_MASK 18277 0U, // PseudoVLOXSEG6EI32_V_M2_M1_TU 18278 0U, // PseudoVLOXSEG6EI32_V_M2_MF2 18279 0U, // PseudoVLOXSEG6EI32_V_M2_MF2_MASK 18280 0U, // PseudoVLOXSEG6EI32_V_M2_MF2_TU 18281 0U, // PseudoVLOXSEG6EI32_V_M4_M1 18282 0U, // PseudoVLOXSEG6EI32_V_M4_M1_MASK 18283 0U, // PseudoVLOXSEG6EI32_V_M4_M1_TU 18284 0U, // PseudoVLOXSEG6EI32_V_MF2_M1 18285 0U, // PseudoVLOXSEG6EI32_V_MF2_M1_MASK 18286 0U, // PseudoVLOXSEG6EI32_V_MF2_M1_TU 18287 0U, // PseudoVLOXSEG6EI32_V_MF2_MF2 18288 0U, // PseudoVLOXSEG6EI32_V_MF2_MF2_MASK 18289 0U, // PseudoVLOXSEG6EI32_V_MF2_MF2_TU 18290 0U, // PseudoVLOXSEG6EI32_V_MF2_MF4 18291 0U, // PseudoVLOXSEG6EI32_V_MF2_MF4_MASK 18292 0U, // PseudoVLOXSEG6EI32_V_MF2_MF4_TU 18293 0U, // PseudoVLOXSEG6EI32_V_MF2_MF8 18294 0U, // PseudoVLOXSEG6EI32_V_MF2_MF8_MASK 18295 0U, // PseudoVLOXSEG6EI32_V_MF2_MF8_TU 18296 0U, // PseudoVLOXSEG6EI64_V_M1_M1 18297 0U, // PseudoVLOXSEG6EI64_V_M1_M1_MASK 18298 0U, // PseudoVLOXSEG6EI64_V_M1_M1_TU 18299 0U, // PseudoVLOXSEG6EI64_V_M1_MF2 18300 0U, // PseudoVLOXSEG6EI64_V_M1_MF2_MASK 18301 0U, // PseudoVLOXSEG6EI64_V_M1_MF2_TU 18302 0U, // PseudoVLOXSEG6EI64_V_M1_MF4 18303 0U, // PseudoVLOXSEG6EI64_V_M1_MF4_MASK 18304 0U, // PseudoVLOXSEG6EI64_V_M1_MF4_TU 18305 0U, // PseudoVLOXSEG6EI64_V_M1_MF8 18306 0U, // PseudoVLOXSEG6EI64_V_M1_MF8_MASK 18307 0U, // PseudoVLOXSEG6EI64_V_M1_MF8_TU 18308 0U, // PseudoVLOXSEG6EI64_V_M2_M1 18309 0U, // PseudoVLOXSEG6EI64_V_M2_M1_MASK 18310 0U, // PseudoVLOXSEG6EI64_V_M2_M1_TU 18311 0U, // PseudoVLOXSEG6EI64_V_M2_MF2 18312 0U, // PseudoVLOXSEG6EI64_V_M2_MF2_MASK 18313 0U, // PseudoVLOXSEG6EI64_V_M2_MF2_TU 18314 0U, // PseudoVLOXSEG6EI64_V_M2_MF4 18315 0U, // PseudoVLOXSEG6EI64_V_M2_MF4_MASK 18316 0U, // PseudoVLOXSEG6EI64_V_M2_MF4_TU 18317 0U, // PseudoVLOXSEG6EI64_V_M4_M1 18318 0U, // PseudoVLOXSEG6EI64_V_M4_M1_MASK 18319 0U, // PseudoVLOXSEG6EI64_V_M4_M1_TU 18320 0U, // PseudoVLOXSEG6EI64_V_M4_MF2 18321 0U, // PseudoVLOXSEG6EI64_V_M4_MF2_MASK 18322 0U, // PseudoVLOXSEG6EI64_V_M4_MF2_TU 18323 0U, // PseudoVLOXSEG6EI64_V_M8_M1 18324 0U, // PseudoVLOXSEG6EI64_V_M8_M1_MASK 18325 0U, // PseudoVLOXSEG6EI64_V_M8_M1_TU 18326 0U, // PseudoVLOXSEG6EI8_V_M1_M1 18327 0U, // PseudoVLOXSEG6EI8_V_M1_M1_MASK 18328 0U, // PseudoVLOXSEG6EI8_V_M1_M1_TU 18329 0U, // PseudoVLOXSEG6EI8_V_MF2_M1 18330 0U, // PseudoVLOXSEG6EI8_V_MF2_M1_MASK 18331 0U, // PseudoVLOXSEG6EI8_V_MF2_M1_TU 18332 0U, // PseudoVLOXSEG6EI8_V_MF2_MF2 18333 0U, // PseudoVLOXSEG6EI8_V_MF2_MF2_MASK 18334 0U, // PseudoVLOXSEG6EI8_V_MF2_MF2_TU 18335 0U, // PseudoVLOXSEG6EI8_V_MF4_M1 18336 0U, // PseudoVLOXSEG6EI8_V_MF4_M1_MASK 18337 0U, // PseudoVLOXSEG6EI8_V_MF4_M1_TU 18338 0U, // PseudoVLOXSEG6EI8_V_MF4_MF2 18339 0U, // PseudoVLOXSEG6EI8_V_MF4_MF2_MASK 18340 0U, // PseudoVLOXSEG6EI8_V_MF4_MF2_TU 18341 0U, // PseudoVLOXSEG6EI8_V_MF4_MF4 18342 0U, // PseudoVLOXSEG6EI8_V_MF4_MF4_MASK 18343 0U, // PseudoVLOXSEG6EI8_V_MF4_MF4_TU 18344 0U, // PseudoVLOXSEG6EI8_V_MF8_M1 18345 0U, // PseudoVLOXSEG6EI8_V_MF8_M1_MASK 18346 0U, // PseudoVLOXSEG6EI8_V_MF8_M1_TU 18347 0U, // PseudoVLOXSEG6EI8_V_MF8_MF2 18348 0U, // PseudoVLOXSEG6EI8_V_MF8_MF2_MASK 18349 0U, // PseudoVLOXSEG6EI8_V_MF8_MF2_TU 18350 0U, // PseudoVLOXSEG6EI8_V_MF8_MF4 18351 0U, // PseudoVLOXSEG6EI8_V_MF8_MF4_MASK 18352 0U, // PseudoVLOXSEG6EI8_V_MF8_MF4_TU 18353 0U, // PseudoVLOXSEG6EI8_V_MF8_MF8 18354 0U, // PseudoVLOXSEG6EI8_V_MF8_MF8_MASK 18355 0U, // PseudoVLOXSEG6EI8_V_MF8_MF8_TU 18356 0U, // PseudoVLOXSEG7EI16_V_M1_M1 18357 0U, // PseudoVLOXSEG7EI16_V_M1_M1_MASK 18358 0U, // PseudoVLOXSEG7EI16_V_M1_M1_TU 18359 0U, // PseudoVLOXSEG7EI16_V_M1_MF2 18360 0U, // PseudoVLOXSEG7EI16_V_M1_MF2_MASK 18361 0U, // PseudoVLOXSEG7EI16_V_M1_MF2_TU 18362 0U, // PseudoVLOXSEG7EI16_V_M2_M1 18363 0U, // PseudoVLOXSEG7EI16_V_M2_M1_MASK 18364 0U, // PseudoVLOXSEG7EI16_V_M2_M1_TU 18365 0U, // PseudoVLOXSEG7EI16_V_MF2_M1 18366 0U, // PseudoVLOXSEG7EI16_V_MF2_M1_MASK 18367 0U, // PseudoVLOXSEG7EI16_V_MF2_M1_TU 18368 0U, // PseudoVLOXSEG7EI16_V_MF2_MF2 18369 0U, // PseudoVLOXSEG7EI16_V_MF2_MF2_MASK 18370 0U, // PseudoVLOXSEG7EI16_V_MF2_MF2_TU 18371 0U, // PseudoVLOXSEG7EI16_V_MF2_MF4 18372 0U, // PseudoVLOXSEG7EI16_V_MF2_MF4_MASK 18373 0U, // PseudoVLOXSEG7EI16_V_MF2_MF4_TU 18374 0U, // PseudoVLOXSEG7EI16_V_MF4_M1 18375 0U, // PseudoVLOXSEG7EI16_V_MF4_M1_MASK 18376 0U, // PseudoVLOXSEG7EI16_V_MF4_M1_TU 18377 0U, // PseudoVLOXSEG7EI16_V_MF4_MF2 18378 0U, // PseudoVLOXSEG7EI16_V_MF4_MF2_MASK 18379 0U, // PseudoVLOXSEG7EI16_V_MF4_MF2_TU 18380 0U, // PseudoVLOXSEG7EI16_V_MF4_MF4 18381 0U, // PseudoVLOXSEG7EI16_V_MF4_MF4_MASK 18382 0U, // PseudoVLOXSEG7EI16_V_MF4_MF4_TU 18383 0U, // PseudoVLOXSEG7EI16_V_MF4_MF8 18384 0U, // PseudoVLOXSEG7EI16_V_MF4_MF8_MASK 18385 0U, // PseudoVLOXSEG7EI16_V_MF4_MF8_TU 18386 0U, // PseudoVLOXSEG7EI32_V_M1_M1 18387 0U, // PseudoVLOXSEG7EI32_V_M1_M1_MASK 18388 0U, // PseudoVLOXSEG7EI32_V_M1_M1_TU 18389 0U, // PseudoVLOXSEG7EI32_V_M1_MF2 18390 0U, // PseudoVLOXSEG7EI32_V_M1_MF2_MASK 18391 0U, // PseudoVLOXSEG7EI32_V_M1_MF2_TU 18392 0U, // PseudoVLOXSEG7EI32_V_M1_MF4 18393 0U, // PseudoVLOXSEG7EI32_V_M1_MF4_MASK 18394 0U, // PseudoVLOXSEG7EI32_V_M1_MF4_TU 18395 0U, // PseudoVLOXSEG7EI32_V_M2_M1 18396 0U, // PseudoVLOXSEG7EI32_V_M2_M1_MASK 18397 0U, // PseudoVLOXSEG7EI32_V_M2_M1_TU 18398 0U, // PseudoVLOXSEG7EI32_V_M2_MF2 18399 0U, // PseudoVLOXSEG7EI32_V_M2_MF2_MASK 18400 0U, // PseudoVLOXSEG7EI32_V_M2_MF2_TU 18401 0U, // PseudoVLOXSEG7EI32_V_M4_M1 18402 0U, // PseudoVLOXSEG7EI32_V_M4_M1_MASK 18403 0U, // PseudoVLOXSEG7EI32_V_M4_M1_TU 18404 0U, // PseudoVLOXSEG7EI32_V_MF2_M1 18405 0U, // PseudoVLOXSEG7EI32_V_MF2_M1_MASK 18406 0U, // PseudoVLOXSEG7EI32_V_MF2_M1_TU 18407 0U, // PseudoVLOXSEG7EI32_V_MF2_MF2 18408 0U, // PseudoVLOXSEG7EI32_V_MF2_MF2_MASK 18409 0U, // PseudoVLOXSEG7EI32_V_MF2_MF2_TU 18410 0U, // PseudoVLOXSEG7EI32_V_MF2_MF4 18411 0U, // PseudoVLOXSEG7EI32_V_MF2_MF4_MASK 18412 0U, // PseudoVLOXSEG7EI32_V_MF2_MF4_TU 18413 0U, // PseudoVLOXSEG7EI32_V_MF2_MF8 18414 0U, // PseudoVLOXSEG7EI32_V_MF2_MF8_MASK 18415 0U, // PseudoVLOXSEG7EI32_V_MF2_MF8_TU 18416 0U, // PseudoVLOXSEG7EI64_V_M1_M1 18417 0U, // PseudoVLOXSEG7EI64_V_M1_M1_MASK 18418 0U, // PseudoVLOXSEG7EI64_V_M1_M1_TU 18419 0U, // PseudoVLOXSEG7EI64_V_M1_MF2 18420 0U, // PseudoVLOXSEG7EI64_V_M1_MF2_MASK 18421 0U, // PseudoVLOXSEG7EI64_V_M1_MF2_TU 18422 0U, // PseudoVLOXSEG7EI64_V_M1_MF4 18423 0U, // PseudoVLOXSEG7EI64_V_M1_MF4_MASK 18424 0U, // PseudoVLOXSEG7EI64_V_M1_MF4_TU 18425 0U, // PseudoVLOXSEG7EI64_V_M1_MF8 18426 0U, // PseudoVLOXSEG7EI64_V_M1_MF8_MASK 18427 0U, // PseudoVLOXSEG7EI64_V_M1_MF8_TU 18428 0U, // PseudoVLOXSEG7EI64_V_M2_M1 18429 0U, // PseudoVLOXSEG7EI64_V_M2_M1_MASK 18430 0U, // PseudoVLOXSEG7EI64_V_M2_M1_TU 18431 0U, // PseudoVLOXSEG7EI64_V_M2_MF2 18432 0U, // PseudoVLOXSEG7EI64_V_M2_MF2_MASK 18433 0U, // PseudoVLOXSEG7EI64_V_M2_MF2_TU 18434 0U, // PseudoVLOXSEG7EI64_V_M2_MF4 18435 0U, // PseudoVLOXSEG7EI64_V_M2_MF4_MASK 18436 0U, // PseudoVLOXSEG7EI64_V_M2_MF4_TU 18437 0U, // PseudoVLOXSEG7EI64_V_M4_M1 18438 0U, // PseudoVLOXSEG7EI64_V_M4_M1_MASK 18439 0U, // PseudoVLOXSEG7EI64_V_M4_M1_TU 18440 0U, // PseudoVLOXSEG7EI64_V_M4_MF2 18441 0U, // PseudoVLOXSEG7EI64_V_M4_MF2_MASK 18442 0U, // PseudoVLOXSEG7EI64_V_M4_MF2_TU 18443 0U, // PseudoVLOXSEG7EI64_V_M8_M1 18444 0U, // PseudoVLOXSEG7EI64_V_M8_M1_MASK 18445 0U, // PseudoVLOXSEG7EI64_V_M8_M1_TU 18446 0U, // PseudoVLOXSEG7EI8_V_M1_M1 18447 0U, // PseudoVLOXSEG7EI8_V_M1_M1_MASK 18448 0U, // PseudoVLOXSEG7EI8_V_M1_M1_TU 18449 0U, // PseudoVLOXSEG7EI8_V_MF2_M1 18450 0U, // PseudoVLOXSEG7EI8_V_MF2_M1_MASK 18451 0U, // PseudoVLOXSEG7EI8_V_MF2_M1_TU 18452 0U, // PseudoVLOXSEG7EI8_V_MF2_MF2 18453 0U, // PseudoVLOXSEG7EI8_V_MF2_MF2_MASK 18454 0U, // PseudoVLOXSEG7EI8_V_MF2_MF2_TU 18455 0U, // PseudoVLOXSEG7EI8_V_MF4_M1 18456 0U, // PseudoVLOXSEG7EI8_V_MF4_M1_MASK 18457 0U, // PseudoVLOXSEG7EI8_V_MF4_M1_TU 18458 0U, // PseudoVLOXSEG7EI8_V_MF4_MF2 18459 0U, // PseudoVLOXSEG7EI8_V_MF4_MF2_MASK 18460 0U, // PseudoVLOXSEG7EI8_V_MF4_MF2_TU 18461 0U, // PseudoVLOXSEG7EI8_V_MF4_MF4 18462 0U, // PseudoVLOXSEG7EI8_V_MF4_MF4_MASK 18463 0U, // PseudoVLOXSEG7EI8_V_MF4_MF4_TU 18464 0U, // PseudoVLOXSEG7EI8_V_MF8_M1 18465 0U, // PseudoVLOXSEG7EI8_V_MF8_M1_MASK 18466 0U, // PseudoVLOXSEG7EI8_V_MF8_M1_TU 18467 0U, // PseudoVLOXSEG7EI8_V_MF8_MF2 18468 0U, // PseudoVLOXSEG7EI8_V_MF8_MF2_MASK 18469 0U, // PseudoVLOXSEG7EI8_V_MF8_MF2_TU 18470 0U, // PseudoVLOXSEG7EI8_V_MF8_MF4 18471 0U, // PseudoVLOXSEG7EI8_V_MF8_MF4_MASK 18472 0U, // PseudoVLOXSEG7EI8_V_MF8_MF4_TU 18473 0U, // PseudoVLOXSEG7EI8_V_MF8_MF8 18474 0U, // PseudoVLOXSEG7EI8_V_MF8_MF8_MASK 18475 0U, // PseudoVLOXSEG7EI8_V_MF8_MF8_TU 18476 0U, // PseudoVLOXSEG8EI16_V_M1_M1 18477 0U, // PseudoVLOXSEG8EI16_V_M1_M1_MASK 18478 0U, // PseudoVLOXSEG8EI16_V_M1_M1_TU 18479 0U, // PseudoVLOXSEG8EI16_V_M1_MF2 18480 0U, // PseudoVLOXSEG8EI16_V_M1_MF2_MASK 18481 0U, // PseudoVLOXSEG8EI16_V_M1_MF2_TU 18482 0U, // PseudoVLOXSEG8EI16_V_M2_M1 18483 0U, // PseudoVLOXSEG8EI16_V_M2_M1_MASK 18484 0U, // PseudoVLOXSEG8EI16_V_M2_M1_TU 18485 0U, // PseudoVLOXSEG8EI16_V_MF2_M1 18486 0U, // PseudoVLOXSEG8EI16_V_MF2_M1_MASK 18487 0U, // PseudoVLOXSEG8EI16_V_MF2_M1_TU 18488 0U, // PseudoVLOXSEG8EI16_V_MF2_MF2 18489 0U, // PseudoVLOXSEG8EI16_V_MF2_MF2_MASK 18490 0U, // PseudoVLOXSEG8EI16_V_MF2_MF2_TU 18491 0U, // PseudoVLOXSEG8EI16_V_MF2_MF4 18492 0U, // PseudoVLOXSEG8EI16_V_MF2_MF4_MASK 18493 0U, // PseudoVLOXSEG8EI16_V_MF2_MF4_TU 18494 0U, // PseudoVLOXSEG8EI16_V_MF4_M1 18495 0U, // PseudoVLOXSEG8EI16_V_MF4_M1_MASK 18496 0U, // PseudoVLOXSEG8EI16_V_MF4_M1_TU 18497 0U, // PseudoVLOXSEG8EI16_V_MF4_MF2 18498 0U, // PseudoVLOXSEG8EI16_V_MF4_MF2_MASK 18499 0U, // PseudoVLOXSEG8EI16_V_MF4_MF2_TU 18500 0U, // PseudoVLOXSEG8EI16_V_MF4_MF4 18501 0U, // PseudoVLOXSEG8EI16_V_MF4_MF4_MASK 18502 0U, // PseudoVLOXSEG8EI16_V_MF4_MF4_TU 18503 0U, // PseudoVLOXSEG8EI16_V_MF4_MF8 18504 0U, // PseudoVLOXSEG8EI16_V_MF4_MF8_MASK 18505 0U, // PseudoVLOXSEG8EI16_V_MF4_MF8_TU 18506 0U, // PseudoVLOXSEG8EI32_V_M1_M1 18507 0U, // PseudoVLOXSEG8EI32_V_M1_M1_MASK 18508 0U, // PseudoVLOXSEG8EI32_V_M1_M1_TU 18509 0U, // PseudoVLOXSEG8EI32_V_M1_MF2 18510 0U, // PseudoVLOXSEG8EI32_V_M1_MF2_MASK 18511 0U, // PseudoVLOXSEG8EI32_V_M1_MF2_TU 18512 0U, // PseudoVLOXSEG8EI32_V_M1_MF4 18513 0U, // PseudoVLOXSEG8EI32_V_M1_MF4_MASK 18514 0U, // PseudoVLOXSEG8EI32_V_M1_MF4_TU 18515 0U, // PseudoVLOXSEG8EI32_V_M2_M1 18516 0U, // PseudoVLOXSEG8EI32_V_M2_M1_MASK 18517 0U, // PseudoVLOXSEG8EI32_V_M2_M1_TU 18518 0U, // PseudoVLOXSEG8EI32_V_M2_MF2 18519 0U, // PseudoVLOXSEG8EI32_V_M2_MF2_MASK 18520 0U, // PseudoVLOXSEG8EI32_V_M2_MF2_TU 18521 0U, // PseudoVLOXSEG8EI32_V_M4_M1 18522 0U, // PseudoVLOXSEG8EI32_V_M4_M1_MASK 18523 0U, // PseudoVLOXSEG8EI32_V_M4_M1_TU 18524 0U, // PseudoVLOXSEG8EI32_V_MF2_M1 18525 0U, // PseudoVLOXSEG8EI32_V_MF2_M1_MASK 18526 0U, // PseudoVLOXSEG8EI32_V_MF2_M1_TU 18527 0U, // PseudoVLOXSEG8EI32_V_MF2_MF2 18528 0U, // PseudoVLOXSEG8EI32_V_MF2_MF2_MASK 18529 0U, // PseudoVLOXSEG8EI32_V_MF2_MF2_TU 18530 0U, // PseudoVLOXSEG8EI32_V_MF2_MF4 18531 0U, // PseudoVLOXSEG8EI32_V_MF2_MF4_MASK 18532 0U, // PseudoVLOXSEG8EI32_V_MF2_MF4_TU 18533 0U, // PseudoVLOXSEG8EI32_V_MF2_MF8 18534 0U, // PseudoVLOXSEG8EI32_V_MF2_MF8_MASK 18535 0U, // PseudoVLOXSEG8EI32_V_MF2_MF8_TU 18536 0U, // PseudoVLOXSEG8EI64_V_M1_M1 18537 0U, // PseudoVLOXSEG8EI64_V_M1_M1_MASK 18538 0U, // PseudoVLOXSEG8EI64_V_M1_M1_TU 18539 0U, // PseudoVLOXSEG8EI64_V_M1_MF2 18540 0U, // PseudoVLOXSEG8EI64_V_M1_MF2_MASK 18541 0U, // PseudoVLOXSEG8EI64_V_M1_MF2_TU 18542 0U, // PseudoVLOXSEG8EI64_V_M1_MF4 18543 0U, // PseudoVLOXSEG8EI64_V_M1_MF4_MASK 18544 0U, // PseudoVLOXSEG8EI64_V_M1_MF4_TU 18545 0U, // PseudoVLOXSEG8EI64_V_M1_MF8 18546 0U, // PseudoVLOXSEG8EI64_V_M1_MF8_MASK 18547 0U, // PseudoVLOXSEG8EI64_V_M1_MF8_TU 18548 0U, // PseudoVLOXSEG8EI64_V_M2_M1 18549 0U, // PseudoVLOXSEG8EI64_V_M2_M1_MASK 18550 0U, // PseudoVLOXSEG8EI64_V_M2_M1_TU 18551 0U, // PseudoVLOXSEG8EI64_V_M2_MF2 18552 0U, // PseudoVLOXSEG8EI64_V_M2_MF2_MASK 18553 0U, // PseudoVLOXSEG8EI64_V_M2_MF2_TU 18554 0U, // PseudoVLOXSEG8EI64_V_M2_MF4 18555 0U, // PseudoVLOXSEG8EI64_V_M2_MF4_MASK 18556 0U, // PseudoVLOXSEG8EI64_V_M2_MF4_TU 18557 0U, // PseudoVLOXSEG8EI64_V_M4_M1 18558 0U, // PseudoVLOXSEG8EI64_V_M4_M1_MASK 18559 0U, // PseudoVLOXSEG8EI64_V_M4_M1_TU 18560 0U, // PseudoVLOXSEG8EI64_V_M4_MF2 18561 0U, // PseudoVLOXSEG8EI64_V_M4_MF2_MASK 18562 0U, // PseudoVLOXSEG8EI64_V_M4_MF2_TU 18563 0U, // PseudoVLOXSEG8EI64_V_M8_M1 18564 0U, // PseudoVLOXSEG8EI64_V_M8_M1_MASK 18565 0U, // PseudoVLOXSEG8EI64_V_M8_M1_TU 18566 0U, // PseudoVLOXSEG8EI8_V_M1_M1 18567 0U, // PseudoVLOXSEG8EI8_V_M1_M1_MASK 18568 0U, // PseudoVLOXSEG8EI8_V_M1_M1_TU 18569 0U, // PseudoVLOXSEG8EI8_V_MF2_M1 18570 0U, // PseudoVLOXSEG8EI8_V_MF2_M1_MASK 18571 0U, // PseudoVLOXSEG8EI8_V_MF2_M1_TU 18572 0U, // PseudoVLOXSEG8EI8_V_MF2_MF2 18573 0U, // PseudoVLOXSEG8EI8_V_MF2_MF2_MASK 18574 0U, // PseudoVLOXSEG8EI8_V_MF2_MF2_TU 18575 0U, // PseudoVLOXSEG8EI8_V_MF4_M1 18576 0U, // PseudoVLOXSEG8EI8_V_MF4_M1_MASK 18577 0U, // PseudoVLOXSEG8EI8_V_MF4_M1_TU 18578 0U, // PseudoVLOXSEG8EI8_V_MF4_MF2 18579 0U, // PseudoVLOXSEG8EI8_V_MF4_MF2_MASK 18580 0U, // PseudoVLOXSEG8EI8_V_MF4_MF2_TU 18581 0U, // PseudoVLOXSEG8EI8_V_MF4_MF4 18582 0U, // PseudoVLOXSEG8EI8_V_MF4_MF4_MASK 18583 0U, // PseudoVLOXSEG8EI8_V_MF4_MF4_TU 18584 0U, // PseudoVLOXSEG8EI8_V_MF8_M1 18585 0U, // PseudoVLOXSEG8EI8_V_MF8_M1_MASK 18586 0U, // PseudoVLOXSEG8EI8_V_MF8_M1_TU 18587 0U, // PseudoVLOXSEG8EI8_V_MF8_MF2 18588 0U, // PseudoVLOXSEG8EI8_V_MF8_MF2_MASK 18589 0U, // PseudoVLOXSEG8EI8_V_MF8_MF2_TU 18590 0U, // PseudoVLOXSEG8EI8_V_MF8_MF4 18591 0U, // PseudoVLOXSEG8EI8_V_MF8_MF4_MASK 18592 0U, // PseudoVLOXSEG8EI8_V_MF8_MF4_TU 18593 0U, // PseudoVLOXSEG8EI8_V_MF8_MF8 18594 0U, // PseudoVLOXSEG8EI8_V_MF8_MF8_MASK 18595 0U, // PseudoVLOXSEG8EI8_V_MF8_MF8_TU 18596 0U, // PseudoVLSE16_V_M1 18597 0U, // PseudoVLSE16_V_M1_MASK 18598 0U, // PseudoVLSE16_V_M1_TU 18599 0U, // PseudoVLSE16_V_M2 18600 0U, // PseudoVLSE16_V_M2_MASK 18601 0U, // PseudoVLSE16_V_M2_TU 18602 0U, // PseudoVLSE16_V_M4 18603 0U, // PseudoVLSE16_V_M4_MASK 18604 0U, // PseudoVLSE16_V_M4_TU 18605 0U, // PseudoVLSE16_V_M8 18606 0U, // PseudoVLSE16_V_M8_MASK 18607 0U, // PseudoVLSE16_V_M8_TU 18608 0U, // PseudoVLSE16_V_MF2 18609 0U, // PseudoVLSE16_V_MF2_MASK 18610 0U, // PseudoVLSE16_V_MF2_TU 18611 0U, // PseudoVLSE16_V_MF4 18612 0U, // PseudoVLSE16_V_MF4_MASK 18613 0U, // PseudoVLSE16_V_MF4_TU 18614 0U, // PseudoVLSE32_V_M1 18615 0U, // PseudoVLSE32_V_M1_MASK 18616 0U, // PseudoVLSE32_V_M1_TU 18617 0U, // PseudoVLSE32_V_M2 18618 0U, // PseudoVLSE32_V_M2_MASK 18619 0U, // PseudoVLSE32_V_M2_TU 18620 0U, // PseudoVLSE32_V_M4 18621 0U, // PseudoVLSE32_V_M4_MASK 18622 0U, // PseudoVLSE32_V_M4_TU 18623 0U, // PseudoVLSE32_V_M8 18624 0U, // PseudoVLSE32_V_M8_MASK 18625 0U, // PseudoVLSE32_V_M8_TU 18626 0U, // PseudoVLSE32_V_MF2 18627 0U, // PseudoVLSE32_V_MF2_MASK 18628 0U, // PseudoVLSE32_V_MF2_TU 18629 0U, // PseudoVLSE64_V_M1 18630 0U, // PseudoVLSE64_V_M1_MASK 18631 0U, // PseudoVLSE64_V_M1_TU 18632 0U, // PseudoVLSE64_V_M2 18633 0U, // PseudoVLSE64_V_M2_MASK 18634 0U, // PseudoVLSE64_V_M2_TU 18635 0U, // PseudoVLSE64_V_M4 18636 0U, // PseudoVLSE64_V_M4_MASK 18637 0U, // PseudoVLSE64_V_M4_TU 18638 0U, // PseudoVLSE64_V_M8 18639 0U, // PseudoVLSE64_V_M8_MASK 18640 0U, // PseudoVLSE64_V_M8_TU 18641 0U, // PseudoVLSE8_V_M1 18642 0U, // PseudoVLSE8_V_M1_MASK 18643 0U, // PseudoVLSE8_V_M1_TU 18644 0U, // PseudoVLSE8_V_M2 18645 0U, // PseudoVLSE8_V_M2_MASK 18646 0U, // PseudoVLSE8_V_M2_TU 18647 0U, // PseudoVLSE8_V_M4 18648 0U, // PseudoVLSE8_V_M4_MASK 18649 0U, // PseudoVLSE8_V_M4_TU 18650 0U, // PseudoVLSE8_V_M8 18651 0U, // PseudoVLSE8_V_M8_MASK 18652 0U, // PseudoVLSE8_V_M8_TU 18653 0U, // PseudoVLSE8_V_MF2 18654 0U, // PseudoVLSE8_V_MF2_MASK 18655 0U, // PseudoVLSE8_V_MF2_TU 18656 0U, // PseudoVLSE8_V_MF4 18657 0U, // PseudoVLSE8_V_MF4_MASK 18658 0U, // PseudoVLSE8_V_MF4_TU 18659 0U, // PseudoVLSE8_V_MF8 18660 0U, // PseudoVLSE8_V_MF8_MASK 18661 0U, // PseudoVLSE8_V_MF8_TU 18662 0U, // PseudoVLSEG2E16FF_V_M1 18663 0U, // PseudoVLSEG2E16FF_V_M1_MASK 18664 0U, // PseudoVLSEG2E16FF_V_M1_TU 18665 0U, // PseudoVLSEG2E16FF_V_M2 18666 0U, // PseudoVLSEG2E16FF_V_M2_MASK 18667 0U, // PseudoVLSEG2E16FF_V_M2_TU 18668 0U, // PseudoVLSEG2E16FF_V_M4 18669 0U, // PseudoVLSEG2E16FF_V_M4_MASK 18670 0U, // PseudoVLSEG2E16FF_V_M4_TU 18671 0U, // PseudoVLSEG2E16FF_V_MF2 18672 0U, // PseudoVLSEG2E16FF_V_MF2_MASK 18673 0U, // PseudoVLSEG2E16FF_V_MF2_TU 18674 0U, // PseudoVLSEG2E16FF_V_MF4 18675 0U, // PseudoVLSEG2E16FF_V_MF4_MASK 18676 0U, // PseudoVLSEG2E16FF_V_MF4_TU 18677 0U, // PseudoVLSEG2E16_V_M1 18678 0U, // PseudoVLSEG2E16_V_M1_MASK 18679 0U, // PseudoVLSEG2E16_V_M1_TU 18680 0U, // PseudoVLSEG2E16_V_M2 18681 0U, // PseudoVLSEG2E16_V_M2_MASK 18682 0U, // PseudoVLSEG2E16_V_M2_TU 18683 0U, // PseudoVLSEG2E16_V_M4 18684 0U, // PseudoVLSEG2E16_V_M4_MASK 18685 0U, // PseudoVLSEG2E16_V_M4_TU 18686 0U, // PseudoVLSEG2E16_V_MF2 18687 0U, // PseudoVLSEG2E16_V_MF2_MASK 18688 0U, // PseudoVLSEG2E16_V_MF2_TU 18689 0U, // PseudoVLSEG2E16_V_MF4 18690 0U, // PseudoVLSEG2E16_V_MF4_MASK 18691 0U, // PseudoVLSEG2E16_V_MF4_TU 18692 0U, // PseudoVLSEG2E32FF_V_M1 18693 0U, // PseudoVLSEG2E32FF_V_M1_MASK 18694 0U, // PseudoVLSEG2E32FF_V_M1_TU 18695 0U, // PseudoVLSEG2E32FF_V_M2 18696 0U, // PseudoVLSEG2E32FF_V_M2_MASK 18697 0U, // PseudoVLSEG2E32FF_V_M2_TU 18698 0U, // PseudoVLSEG2E32FF_V_M4 18699 0U, // PseudoVLSEG2E32FF_V_M4_MASK 18700 0U, // PseudoVLSEG2E32FF_V_M4_TU 18701 0U, // PseudoVLSEG2E32FF_V_MF2 18702 0U, // PseudoVLSEG2E32FF_V_MF2_MASK 18703 0U, // PseudoVLSEG2E32FF_V_MF2_TU 18704 0U, // PseudoVLSEG2E32_V_M1 18705 0U, // PseudoVLSEG2E32_V_M1_MASK 18706 0U, // PseudoVLSEG2E32_V_M1_TU 18707 0U, // PseudoVLSEG2E32_V_M2 18708 0U, // PseudoVLSEG2E32_V_M2_MASK 18709 0U, // PseudoVLSEG2E32_V_M2_TU 18710 0U, // PseudoVLSEG2E32_V_M4 18711 0U, // PseudoVLSEG2E32_V_M4_MASK 18712 0U, // PseudoVLSEG2E32_V_M4_TU 18713 0U, // PseudoVLSEG2E32_V_MF2 18714 0U, // PseudoVLSEG2E32_V_MF2_MASK 18715 0U, // PseudoVLSEG2E32_V_MF2_TU 18716 0U, // PseudoVLSEG2E64FF_V_M1 18717 0U, // PseudoVLSEG2E64FF_V_M1_MASK 18718 0U, // PseudoVLSEG2E64FF_V_M1_TU 18719 0U, // PseudoVLSEG2E64FF_V_M2 18720 0U, // PseudoVLSEG2E64FF_V_M2_MASK 18721 0U, // PseudoVLSEG2E64FF_V_M2_TU 18722 0U, // PseudoVLSEG2E64FF_V_M4 18723 0U, // PseudoVLSEG2E64FF_V_M4_MASK 18724 0U, // PseudoVLSEG2E64FF_V_M4_TU 18725 0U, // PseudoVLSEG2E64_V_M1 18726 0U, // PseudoVLSEG2E64_V_M1_MASK 18727 0U, // PseudoVLSEG2E64_V_M1_TU 18728 0U, // PseudoVLSEG2E64_V_M2 18729 0U, // PseudoVLSEG2E64_V_M2_MASK 18730 0U, // PseudoVLSEG2E64_V_M2_TU 18731 0U, // PseudoVLSEG2E64_V_M4 18732 0U, // PseudoVLSEG2E64_V_M4_MASK 18733 0U, // PseudoVLSEG2E64_V_M4_TU 18734 0U, // PseudoVLSEG2E8FF_V_M1 18735 0U, // PseudoVLSEG2E8FF_V_M1_MASK 18736 0U, // PseudoVLSEG2E8FF_V_M1_TU 18737 0U, // PseudoVLSEG2E8FF_V_M2 18738 0U, // PseudoVLSEG2E8FF_V_M2_MASK 18739 0U, // PseudoVLSEG2E8FF_V_M2_TU 18740 0U, // PseudoVLSEG2E8FF_V_M4 18741 0U, // PseudoVLSEG2E8FF_V_M4_MASK 18742 0U, // PseudoVLSEG2E8FF_V_M4_TU 18743 0U, // PseudoVLSEG2E8FF_V_MF2 18744 0U, // PseudoVLSEG2E8FF_V_MF2_MASK 18745 0U, // PseudoVLSEG2E8FF_V_MF2_TU 18746 0U, // PseudoVLSEG2E8FF_V_MF4 18747 0U, // PseudoVLSEG2E8FF_V_MF4_MASK 18748 0U, // PseudoVLSEG2E8FF_V_MF4_TU 18749 0U, // PseudoVLSEG2E8FF_V_MF8 18750 0U, // PseudoVLSEG2E8FF_V_MF8_MASK 18751 0U, // PseudoVLSEG2E8FF_V_MF8_TU 18752 0U, // PseudoVLSEG2E8_V_M1 18753 0U, // PseudoVLSEG2E8_V_M1_MASK 18754 0U, // PseudoVLSEG2E8_V_M1_TU 18755 0U, // PseudoVLSEG2E8_V_M2 18756 0U, // PseudoVLSEG2E8_V_M2_MASK 18757 0U, // PseudoVLSEG2E8_V_M2_TU 18758 0U, // PseudoVLSEG2E8_V_M4 18759 0U, // PseudoVLSEG2E8_V_M4_MASK 18760 0U, // PseudoVLSEG2E8_V_M4_TU 18761 0U, // PseudoVLSEG2E8_V_MF2 18762 0U, // PseudoVLSEG2E8_V_MF2_MASK 18763 0U, // PseudoVLSEG2E8_V_MF2_TU 18764 0U, // PseudoVLSEG2E8_V_MF4 18765 0U, // PseudoVLSEG2E8_V_MF4_MASK 18766 0U, // PseudoVLSEG2E8_V_MF4_TU 18767 0U, // PseudoVLSEG2E8_V_MF8 18768 0U, // PseudoVLSEG2E8_V_MF8_MASK 18769 0U, // PseudoVLSEG2E8_V_MF8_TU 18770 0U, // PseudoVLSEG3E16FF_V_M1 18771 0U, // PseudoVLSEG3E16FF_V_M1_MASK 18772 0U, // PseudoVLSEG3E16FF_V_M1_TU 18773 0U, // PseudoVLSEG3E16FF_V_M2 18774 0U, // PseudoVLSEG3E16FF_V_M2_MASK 18775 0U, // PseudoVLSEG3E16FF_V_M2_TU 18776 0U, // PseudoVLSEG3E16FF_V_MF2 18777 0U, // PseudoVLSEG3E16FF_V_MF2_MASK 18778 0U, // PseudoVLSEG3E16FF_V_MF2_TU 18779 0U, // PseudoVLSEG3E16FF_V_MF4 18780 0U, // PseudoVLSEG3E16FF_V_MF4_MASK 18781 0U, // PseudoVLSEG3E16FF_V_MF4_TU 18782 0U, // PseudoVLSEG3E16_V_M1 18783 0U, // PseudoVLSEG3E16_V_M1_MASK 18784 0U, // PseudoVLSEG3E16_V_M1_TU 18785 0U, // PseudoVLSEG3E16_V_M2 18786 0U, // PseudoVLSEG3E16_V_M2_MASK 18787 0U, // PseudoVLSEG3E16_V_M2_TU 18788 0U, // PseudoVLSEG3E16_V_MF2 18789 0U, // PseudoVLSEG3E16_V_MF2_MASK 18790 0U, // PseudoVLSEG3E16_V_MF2_TU 18791 0U, // PseudoVLSEG3E16_V_MF4 18792 0U, // PseudoVLSEG3E16_V_MF4_MASK 18793 0U, // PseudoVLSEG3E16_V_MF4_TU 18794 0U, // PseudoVLSEG3E32FF_V_M1 18795 0U, // PseudoVLSEG3E32FF_V_M1_MASK 18796 0U, // PseudoVLSEG3E32FF_V_M1_TU 18797 0U, // PseudoVLSEG3E32FF_V_M2 18798 0U, // PseudoVLSEG3E32FF_V_M2_MASK 18799 0U, // PseudoVLSEG3E32FF_V_M2_TU 18800 0U, // PseudoVLSEG3E32FF_V_MF2 18801 0U, // PseudoVLSEG3E32FF_V_MF2_MASK 18802 0U, // PseudoVLSEG3E32FF_V_MF2_TU 18803 0U, // PseudoVLSEG3E32_V_M1 18804 0U, // PseudoVLSEG3E32_V_M1_MASK 18805 0U, // PseudoVLSEG3E32_V_M1_TU 18806 0U, // PseudoVLSEG3E32_V_M2 18807 0U, // PseudoVLSEG3E32_V_M2_MASK 18808 0U, // PseudoVLSEG3E32_V_M2_TU 18809 0U, // PseudoVLSEG3E32_V_MF2 18810 0U, // PseudoVLSEG3E32_V_MF2_MASK 18811 0U, // PseudoVLSEG3E32_V_MF2_TU 18812 0U, // PseudoVLSEG3E64FF_V_M1 18813 0U, // PseudoVLSEG3E64FF_V_M1_MASK 18814 0U, // PseudoVLSEG3E64FF_V_M1_TU 18815 0U, // PseudoVLSEG3E64FF_V_M2 18816 0U, // PseudoVLSEG3E64FF_V_M2_MASK 18817 0U, // PseudoVLSEG3E64FF_V_M2_TU 18818 0U, // PseudoVLSEG3E64_V_M1 18819 0U, // PseudoVLSEG3E64_V_M1_MASK 18820 0U, // PseudoVLSEG3E64_V_M1_TU 18821 0U, // PseudoVLSEG3E64_V_M2 18822 0U, // PseudoVLSEG3E64_V_M2_MASK 18823 0U, // PseudoVLSEG3E64_V_M2_TU 18824 0U, // PseudoVLSEG3E8FF_V_M1 18825 0U, // PseudoVLSEG3E8FF_V_M1_MASK 18826 0U, // PseudoVLSEG3E8FF_V_M1_TU 18827 0U, // PseudoVLSEG3E8FF_V_M2 18828 0U, // PseudoVLSEG3E8FF_V_M2_MASK 18829 0U, // PseudoVLSEG3E8FF_V_M2_TU 18830 0U, // PseudoVLSEG3E8FF_V_MF2 18831 0U, // PseudoVLSEG3E8FF_V_MF2_MASK 18832 0U, // PseudoVLSEG3E8FF_V_MF2_TU 18833 0U, // PseudoVLSEG3E8FF_V_MF4 18834 0U, // PseudoVLSEG3E8FF_V_MF4_MASK 18835 0U, // PseudoVLSEG3E8FF_V_MF4_TU 18836 0U, // PseudoVLSEG3E8FF_V_MF8 18837 0U, // PseudoVLSEG3E8FF_V_MF8_MASK 18838 0U, // PseudoVLSEG3E8FF_V_MF8_TU 18839 0U, // PseudoVLSEG3E8_V_M1 18840 0U, // PseudoVLSEG3E8_V_M1_MASK 18841 0U, // PseudoVLSEG3E8_V_M1_TU 18842 0U, // PseudoVLSEG3E8_V_M2 18843 0U, // PseudoVLSEG3E8_V_M2_MASK 18844 0U, // PseudoVLSEG3E8_V_M2_TU 18845 0U, // PseudoVLSEG3E8_V_MF2 18846 0U, // PseudoVLSEG3E8_V_MF2_MASK 18847 0U, // PseudoVLSEG3E8_V_MF2_TU 18848 0U, // PseudoVLSEG3E8_V_MF4 18849 0U, // PseudoVLSEG3E8_V_MF4_MASK 18850 0U, // PseudoVLSEG3E8_V_MF4_TU 18851 0U, // PseudoVLSEG3E8_V_MF8 18852 0U, // PseudoVLSEG3E8_V_MF8_MASK 18853 0U, // PseudoVLSEG3E8_V_MF8_TU 18854 0U, // PseudoVLSEG4E16FF_V_M1 18855 0U, // PseudoVLSEG4E16FF_V_M1_MASK 18856 0U, // PseudoVLSEG4E16FF_V_M1_TU 18857 0U, // PseudoVLSEG4E16FF_V_M2 18858 0U, // PseudoVLSEG4E16FF_V_M2_MASK 18859 0U, // PseudoVLSEG4E16FF_V_M2_TU 18860 0U, // PseudoVLSEG4E16FF_V_MF2 18861 0U, // PseudoVLSEG4E16FF_V_MF2_MASK 18862 0U, // PseudoVLSEG4E16FF_V_MF2_TU 18863 0U, // PseudoVLSEG4E16FF_V_MF4 18864 0U, // PseudoVLSEG4E16FF_V_MF4_MASK 18865 0U, // PseudoVLSEG4E16FF_V_MF4_TU 18866 0U, // PseudoVLSEG4E16_V_M1 18867 0U, // PseudoVLSEG4E16_V_M1_MASK 18868 0U, // PseudoVLSEG4E16_V_M1_TU 18869 0U, // PseudoVLSEG4E16_V_M2 18870 0U, // PseudoVLSEG4E16_V_M2_MASK 18871 0U, // PseudoVLSEG4E16_V_M2_TU 18872 0U, // PseudoVLSEG4E16_V_MF2 18873 0U, // PseudoVLSEG4E16_V_MF2_MASK 18874 0U, // PseudoVLSEG4E16_V_MF2_TU 18875 0U, // PseudoVLSEG4E16_V_MF4 18876 0U, // PseudoVLSEG4E16_V_MF4_MASK 18877 0U, // PseudoVLSEG4E16_V_MF4_TU 18878 0U, // PseudoVLSEG4E32FF_V_M1 18879 0U, // PseudoVLSEG4E32FF_V_M1_MASK 18880 0U, // PseudoVLSEG4E32FF_V_M1_TU 18881 0U, // PseudoVLSEG4E32FF_V_M2 18882 0U, // PseudoVLSEG4E32FF_V_M2_MASK 18883 0U, // PseudoVLSEG4E32FF_V_M2_TU 18884 0U, // PseudoVLSEG4E32FF_V_MF2 18885 0U, // PseudoVLSEG4E32FF_V_MF2_MASK 18886 0U, // PseudoVLSEG4E32FF_V_MF2_TU 18887 0U, // PseudoVLSEG4E32_V_M1 18888 0U, // PseudoVLSEG4E32_V_M1_MASK 18889 0U, // PseudoVLSEG4E32_V_M1_TU 18890 0U, // PseudoVLSEG4E32_V_M2 18891 0U, // PseudoVLSEG4E32_V_M2_MASK 18892 0U, // PseudoVLSEG4E32_V_M2_TU 18893 0U, // PseudoVLSEG4E32_V_MF2 18894 0U, // PseudoVLSEG4E32_V_MF2_MASK 18895 0U, // PseudoVLSEG4E32_V_MF2_TU 18896 0U, // PseudoVLSEG4E64FF_V_M1 18897 0U, // PseudoVLSEG4E64FF_V_M1_MASK 18898 0U, // PseudoVLSEG4E64FF_V_M1_TU 18899 0U, // PseudoVLSEG4E64FF_V_M2 18900 0U, // PseudoVLSEG4E64FF_V_M2_MASK 18901 0U, // PseudoVLSEG4E64FF_V_M2_TU 18902 0U, // PseudoVLSEG4E64_V_M1 18903 0U, // PseudoVLSEG4E64_V_M1_MASK 18904 0U, // PseudoVLSEG4E64_V_M1_TU 18905 0U, // PseudoVLSEG4E64_V_M2 18906 0U, // PseudoVLSEG4E64_V_M2_MASK 18907 0U, // PseudoVLSEG4E64_V_M2_TU 18908 0U, // PseudoVLSEG4E8FF_V_M1 18909 0U, // PseudoVLSEG4E8FF_V_M1_MASK 18910 0U, // PseudoVLSEG4E8FF_V_M1_TU 18911 0U, // PseudoVLSEG4E8FF_V_M2 18912 0U, // PseudoVLSEG4E8FF_V_M2_MASK 18913 0U, // PseudoVLSEG4E8FF_V_M2_TU 18914 0U, // PseudoVLSEG4E8FF_V_MF2 18915 0U, // PseudoVLSEG4E8FF_V_MF2_MASK 18916 0U, // PseudoVLSEG4E8FF_V_MF2_TU 18917 0U, // PseudoVLSEG4E8FF_V_MF4 18918 0U, // PseudoVLSEG4E8FF_V_MF4_MASK 18919 0U, // PseudoVLSEG4E8FF_V_MF4_TU 18920 0U, // PseudoVLSEG4E8FF_V_MF8 18921 0U, // PseudoVLSEG4E8FF_V_MF8_MASK 18922 0U, // PseudoVLSEG4E8FF_V_MF8_TU 18923 0U, // PseudoVLSEG4E8_V_M1 18924 0U, // PseudoVLSEG4E8_V_M1_MASK 18925 0U, // PseudoVLSEG4E8_V_M1_TU 18926 0U, // PseudoVLSEG4E8_V_M2 18927 0U, // PseudoVLSEG4E8_V_M2_MASK 18928 0U, // PseudoVLSEG4E8_V_M2_TU 18929 0U, // PseudoVLSEG4E8_V_MF2 18930 0U, // PseudoVLSEG4E8_V_MF2_MASK 18931 0U, // PseudoVLSEG4E8_V_MF2_TU 18932 0U, // PseudoVLSEG4E8_V_MF4 18933 0U, // PseudoVLSEG4E8_V_MF4_MASK 18934 0U, // PseudoVLSEG4E8_V_MF4_TU 18935 0U, // PseudoVLSEG4E8_V_MF8 18936 0U, // PseudoVLSEG4E8_V_MF8_MASK 18937 0U, // PseudoVLSEG4E8_V_MF8_TU 18938 0U, // PseudoVLSEG5E16FF_V_M1 18939 0U, // PseudoVLSEG5E16FF_V_M1_MASK 18940 0U, // PseudoVLSEG5E16FF_V_M1_TU 18941 0U, // PseudoVLSEG5E16FF_V_MF2 18942 0U, // PseudoVLSEG5E16FF_V_MF2_MASK 18943 0U, // PseudoVLSEG5E16FF_V_MF2_TU 18944 0U, // PseudoVLSEG5E16FF_V_MF4 18945 0U, // PseudoVLSEG5E16FF_V_MF4_MASK 18946 0U, // PseudoVLSEG5E16FF_V_MF4_TU 18947 0U, // PseudoVLSEG5E16_V_M1 18948 0U, // PseudoVLSEG5E16_V_M1_MASK 18949 0U, // PseudoVLSEG5E16_V_M1_TU 18950 0U, // PseudoVLSEG5E16_V_MF2 18951 0U, // PseudoVLSEG5E16_V_MF2_MASK 18952 0U, // PseudoVLSEG5E16_V_MF2_TU 18953 0U, // PseudoVLSEG5E16_V_MF4 18954 0U, // PseudoVLSEG5E16_V_MF4_MASK 18955 0U, // PseudoVLSEG5E16_V_MF4_TU 18956 0U, // PseudoVLSEG5E32FF_V_M1 18957 0U, // PseudoVLSEG5E32FF_V_M1_MASK 18958 0U, // PseudoVLSEG5E32FF_V_M1_TU 18959 0U, // PseudoVLSEG5E32FF_V_MF2 18960 0U, // PseudoVLSEG5E32FF_V_MF2_MASK 18961 0U, // PseudoVLSEG5E32FF_V_MF2_TU 18962 0U, // PseudoVLSEG5E32_V_M1 18963 0U, // PseudoVLSEG5E32_V_M1_MASK 18964 0U, // PseudoVLSEG5E32_V_M1_TU 18965 0U, // PseudoVLSEG5E32_V_MF2 18966 0U, // PseudoVLSEG5E32_V_MF2_MASK 18967 0U, // PseudoVLSEG5E32_V_MF2_TU 18968 0U, // PseudoVLSEG5E64FF_V_M1 18969 0U, // PseudoVLSEG5E64FF_V_M1_MASK 18970 0U, // PseudoVLSEG5E64FF_V_M1_TU 18971 0U, // PseudoVLSEG5E64_V_M1 18972 0U, // PseudoVLSEG5E64_V_M1_MASK 18973 0U, // PseudoVLSEG5E64_V_M1_TU 18974 0U, // PseudoVLSEG5E8FF_V_M1 18975 0U, // PseudoVLSEG5E8FF_V_M1_MASK 18976 0U, // PseudoVLSEG5E8FF_V_M1_TU 18977 0U, // PseudoVLSEG5E8FF_V_MF2 18978 0U, // PseudoVLSEG5E8FF_V_MF2_MASK 18979 0U, // PseudoVLSEG5E8FF_V_MF2_TU 18980 0U, // PseudoVLSEG5E8FF_V_MF4 18981 0U, // PseudoVLSEG5E8FF_V_MF4_MASK 18982 0U, // PseudoVLSEG5E8FF_V_MF4_TU 18983 0U, // PseudoVLSEG5E8FF_V_MF8 18984 0U, // PseudoVLSEG5E8FF_V_MF8_MASK 18985 0U, // PseudoVLSEG5E8FF_V_MF8_TU 18986 0U, // PseudoVLSEG5E8_V_M1 18987 0U, // PseudoVLSEG5E8_V_M1_MASK 18988 0U, // PseudoVLSEG5E8_V_M1_TU 18989 0U, // PseudoVLSEG5E8_V_MF2 18990 0U, // PseudoVLSEG5E8_V_MF2_MASK 18991 0U, // PseudoVLSEG5E8_V_MF2_TU 18992 0U, // PseudoVLSEG5E8_V_MF4 18993 0U, // PseudoVLSEG5E8_V_MF4_MASK 18994 0U, // PseudoVLSEG5E8_V_MF4_TU 18995 0U, // PseudoVLSEG5E8_V_MF8 18996 0U, // PseudoVLSEG5E8_V_MF8_MASK 18997 0U, // PseudoVLSEG5E8_V_MF8_TU 18998 0U, // PseudoVLSEG6E16FF_V_M1 18999 0U, // PseudoVLSEG6E16FF_V_M1_MASK 19000 0U, // PseudoVLSEG6E16FF_V_M1_TU 19001 0U, // PseudoVLSEG6E16FF_V_MF2 19002 0U, // PseudoVLSEG6E16FF_V_MF2_MASK 19003 0U, // PseudoVLSEG6E16FF_V_MF2_TU 19004 0U, // PseudoVLSEG6E16FF_V_MF4 19005 0U, // PseudoVLSEG6E16FF_V_MF4_MASK 19006 0U, // PseudoVLSEG6E16FF_V_MF4_TU 19007 0U, // PseudoVLSEG6E16_V_M1 19008 0U, // PseudoVLSEG6E16_V_M1_MASK 19009 0U, // PseudoVLSEG6E16_V_M1_TU 19010 0U, // PseudoVLSEG6E16_V_MF2 19011 0U, // PseudoVLSEG6E16_V_MF2_MASK 19012 0U, // PseudoVLSEG6E16_V_MF2_TU 19013 0U, // PseudoVLSEG6E16_V_MF4 19014 0U, // PseudoVLSEG6E16_V_MF4_MASK 19015 0U, // PseudoVLSEG6E16_V_MF4_TU 19016 0U, // PseudoVLSEG6E32FF_V_M1 19017 0U, // PseudoVLSEG6E32FF_V_M1_MASK 19018 0U, // PseudoVLSEG6E32FF_V_M1_TU 19019 0U, // PseudoVLSEG6E32FF_V_MF2 19020 0U, // PseudoVLSEG6E32FF_V_MF2_MASK 19021 0U, // PseudoVLSEG6E32FF_V_MF2_TU 19022 0U, // PseudoVLSEG6E32_V_M1 19023 0U, // PseudoVLSEG6E32_V_M1_MASK 19024 0U, // PseudoVLSEG6E32_V_M1_TU 19025 0U, // PseudoVLSEG6E32_V_MF2 19026 0U, // PseudoVLSEG6E32_V_MF2_MASK 19027 0U, // PseudoVLSEG6E32_V_MF2_TU 19028 0U, // PseudoVLSEG6E64FF_V_M1 19029 0U, // PseudoVLSEG6E64FF_V_M1_MASK 19030 0U, // PseudoVLSEG6E64FF_V_M1_TU 19031 0U, // PseudoVLSEG6E64_V_M1 19032 0U, // PseudoVLSEG6E64_V_M1_MASK 19033 0U, // PseudoVLSEG6E64_V_M1_TU 19034 0U, // PseudoVLSEG6E8FF_V_M1 19035 0U, // PseudoVLSEG6E8FF_V_M1_MASK 19036 0U, // PseudoVLSEG6E8FF_V_M1_TU 19037 0U, // PseudoVLSEG6E8FF_V_MF2 19038 0U, // PseudoVLSEG6E8FF_V_MF2_MASK 19039 0U, // PseudoVLSEG6E8FF_V_MF2_TU 19040 0U, // PseudoVLSEG6E8FF_V_MF4 19041 0U, // PseudoVLSEG6E8FF_V_MF4_MASK 19042 0U, // PseudoVLSEG6E8FF_V_MF4_TU 19043 0U, // PseudoVLSEG6E8FF_V_MF8 19044 0U, // PseudoVLSEG6E8FF_V_MF8_MASK 19045 0U, // PseudoVLSEG6E8FF_V_MF8_TU 19046 0U, // PseudoVLSEG6E8_V_M1 19047 0U, // PseudoVLSEG6E8_V_M1_MASK 19048 0U, // PseudoVLSEG6E8_V_M1_TU 19049 0U, // PseudoVLSEG6E8_V_MF2 19050 0U, // PseudoVLSEG6E8_V_MF2_MASK 19051 0U, // PseudoVLSEG6E8_V_MF2_TU 19052 0U, // PseudoVLSEG6E8_V_MF4 19053 0U, // PseudoVLSEG6E8_V_MF4_MASK 19054 0U, // PseudoVLSEG6E8_V_MF4_TU 19055 0U, // PseudoVLSEG6E8_V_MF8 19056 0U, // PseudoVLSEG6E8_V_MF8_MASK 19057 0U, // PseudoVLSEG6E8_V_MF8_TU 19058 0U, // PseudoVLSEG7E16FF_V_M1 19059 0U, // PseudoVLSEG7E16FF_V_M1_MASK 19060 0U, // PseudoVLSEG7E16FF_V_M1_TU 19061 0U, // PseudoVLSEG7E16FF_V_MF2 19062 0U, // PseudoVLSEG7E16FF_V_MF2_MASK 19063 0U, // PseudoVLSEG7E16FF_V_MF2_TU 19064 0U, // PseudoVLSEG7E16FF_V_MF4 19065 0U, // PseudoVLSEG7E16FF_V_MF4_MASK 19066 0U, // PseudoVLSEG7E16FF_V_MF4_TU 19067 0U, // PseudoVLSEG7E16_V_M1 19068 0U, // PseudoVLSEG7E16_V_M1_MASK 19069 0U, // PseudoVLSEG7E16_V_M1_TU 19070 0U, // PseudoVLSEG7E16_V_MF2 19071 0U, // PseudoVLSEG7E16_V_MF2_MASK 19072 0U, // PseudoVLSEG7E16_V_MF2_TU 19073 0U, // PseudoVLSEG7E16_V_MF4 19074 0U, // PseudoVLSEG7E16_V_MF4_MASK 19075 0U, // PseudoVLSEG7E16_V_MF4_TU 19076 0U, // PseudoVLSEG7E32FF_V_M1 19077 0U, // PseudoVLSEG7E32FF_V_M1_MASK 19078 0U, // PseudoVLSEG7E32FF_V_M1_TU 19079 0U, // PseudoVLSEG7E32FF_V_MF2 19080 0U, // PseudoVLSEG7E32FF_V_MF2_MASK 19081 0U, // PseudoVLSEG7E32FF_V_MF2_TU 19082 0U, // PseudoVLSEG7E32_V_M1 19083 0U, // PseudoVLSEG7E32_V_M1_MASK 19084 0U, // PseudoVLSEG7E32_V_M1_TU 19085 0U, // PseudoVLSEG7E32_V_MF2 19086 0U, // PseudoVLSEG7E32_V_MF2_MASK 19087 0U, // PseudoVLSEG7E32_V_MF2_TU 19088 0U, // PseudoVLSEG7E64FF_V_M1 19089 0U, // PseudoVLSEG7E64FF_V_M1_MASK 19090 0U, // PseudoVLSEG7E64FF_V_M1_TU 19091 0U, // PseudoVLSEG7E64_V_M1 19092 0U, // PseudoVLSEG7E64_V_M1_MASK 19093 0U, // PseudoVLSEG7E64_V_M1_TU 19094 0U, // PseudoVLSEG7E8FF_V_M1 19095 0U, // PseudoVLSEG7E8FF_V_M1_MASK 19096 0U, // PseudoVLSEG7E8FF_V_M1_TU 19097 0U, // PseudoVLSEG7E8FF_V_MF2 19098 0U, // PseudoVLSEG7E8FF_V_MF2_MASK 19099 0U, // PseudoVLSEG7E8FF_V_MF2_TU 19100 0U, // PseudoVLSEG7E8FF_V_MF4 19101 0U, // PseudoVLSEG7E8FF_V_MF4_MASK 19102 0U, // PseudoVLSEG7E8FF_V_MF4_TU 19103 0U, // PseudoVLSEG7E8FF_V_MF8 19104 0U, // PseudoVLSEG7E8FF_V_MF8_MASK 19105 0U, // PseudoVLSEG7E8FF_V_MF8_TU 19106 0U, // PseudoVLSEG7E8_V_M1 19107 0U, // PseudoVLSEG7E8_V_M1_MASK 19108 0U, // PseudoVLSEG7E8_V_M1_TU 19109 0U, // PseudoVLSEG7E8_V_MF2 19110 0U, // PseudoVLSEG7E8_V_MF2_MASK 19111 0U, // PseudoVLSEG7E8_V_MF2_TU 19112 0U, // PseudoVLSEG7E8_V_MF4 19113 0U, // PseudoVLSEG7E8_V_MF4_MASK 19114 0U, // PseudoVLSEG7E8_V_MF4_TU 19115 0U, // PseudoVLSEG7E8_V_MF8 19116 0U, // PseudoVLSEG7E8_V_MF8_MASK 19117 0U, // PseudoVLSEG7E8_V_MF8_TU 19118 0U, // PseudoVLSEG8E16FF_V_M1 19119 0U, // PseudoVLSEG8E16FF_V_M1_MASK 19120 0U, // PseudoVLSEG8E16FF_V_M1_TU 19121 0U, // PseudoVLSEG8E16FF_V_MF2 19122 0U, // PseudoVLSEG8E16FF_V_MF2_MASK 19123 0U, // PseudoVLSEG8E16FF_V_MF2_TU 19124 0U, // PseudoVLSEG8E16FF_V_MF4 19125 0U, // PseudoVLSEG8E16FF_V_MF4_MASK 19126 0U, // PseudoVLSEG8E16FF_V_MF4_TU 19127 0U, // PseudoVLSEG8E16_V_M1 19128 0U, // PseudoVLSEG8E16_V_M1_MASK 19129 0U, // PseudoVLSEG8E16_V_M1_TU 19130 0U, // PseudoVLSEG8E16_V_MF2 19131 0U, // PseudoVLSEG8E16_V_MF2_MASK 19132 0U, // PseudoVLSEG8E16_V_MF2_TU 19133 0U, // PseudoVLSEG8E16_V_MF4 19134 0U, // PseudoVLSEG8E16_V_MF4_MASK 19135 0U, // PseudoVLSEG8E16_V_MF4_TU 19136 0U, // PseudoVLSEG8E32FF_V_M1 19137 0U, // PseudoVLSEG8E32FF_V_M1_MASK 19138 0U, // PseudoVLSEG8E32FF_V_M1_TU 19139 0U, // PseudoVLSEG8E32FF_V_MF2 19140 0U, // PseudoVLSEG8E32FF_V_MF2_MASK 19141 0U, // PseudoVLSEG8E32FF_V_MF2_TU 19142 0U, // PseudoVLSEG8E32_V_M1 19143 0U, // PseudoVLSEG8E32_V_M1_MASK 19144 0U, // PseudoVLSEG8E32_V_M1_TU 19145 0U, // PseudoVLSEG8E32_V_MF2 19146 0U, // PseudoVLSEG8E32_V_MF2_MASK 19147 0U, // PseudoVLSEG8E32_V_MF2_TU 19148 0U, // PseudoVLSEG8E64FF_V_M1 19149 0U, // PseudoVLSEG8E64FF_V_M1_MASK 19150 0U, // PseudoVLSEG8E64FF_V_M1_TU 19151 0U, // PseudoVLSEG8E64_V_M1 19152 0U, // PseudoVLSEG8E64_V_M1_MASK 19153 0U, // PseudoVLSEG8E64_V_M1_TU 19154 0U, // PseudoVLSEG8E8FF_V_M1 19155 0U, // PseudoVLSEG8E8FF_V_M1_MASK 19156 0U, // PseudoVLSEG8E8FF_V_M1_TU 19157 0U, // PseudoVLSEG8E8FF_V_MF2 19158 0U, // PseudoVLSEG8E8FF_V_MF2_MASK 19159 0U, // PseudoVLSEG8E8FF_V_MF2_TU 19160 0U, // PseudoVLSEG8E8FF_V_MF4 19161 0U, // PseudoVLSEG8E8FF_V_MF4_MASK 19162 0U, // PseudoVLSEG8E8FF_V_MF4_TU 19163 0U, // PseudoVLSEG8E8FF_V_MF8 19164 0U, // PseudoVLSEG8E8FF_V_MF8_MASK 19165 0U, // PseudoVLSEG8E8FF_V_MF8_TU 19166 0U, // PseudoVLSEG8E8_V_M1 19167 0U, // PseudoVLSEG8E8_V_M1_MASK 19168 0U, // PseudoVLSEG8E8_V_M1_TU 19169 0U, // PseudoVLSEG8E8_V_MF2 19170 0U, // PseudoVLSEG8E8_V_MF2_MASK 19171 0U, // PseudoVLSEG8E8_V_MF2_TU 19172 0U, // PseudoVLSEG8E8_V_MF4 19173 0U, // PseudoVLSEG8E8_V_MF4_MASK 19174 0U, // PseudoVLSEG8E8_V_MF4_TU 19175 0U, // PseudoVLSEG8E8_V_MF8 19176 0U, // PseudoVLSEG8E8_V_MF8_MASK 19177 0U, // PseudoVLSEG8E8_V_MF8_TU 19178 0U, // PseudoVLSSEG2E16_V_M1 19179 0U, // PseudoVLSSEG2E16_V_M1_MASK 19180 0U, // PseudoVLSSEG2E16_V_M1_TU 19181 0U, // PseudoVLSSEG2E16_V_M2 19182 0U, // PseudoVLSSEG2E16_V_M2_MASK 19183 0U, // PseudoVLSSEG2E16_V_M2_TU 19184 0U, // PseudoVLSSEG2E16_V_M4 19185 0U, // PseudoVLSSEG2E16_V_M4_MASK 19186 0U, // PseudoVLSSEG2E16_V_M4_TU 19187 0U, // PseudoVLSSEG2E16_V_MF2 19188 0U, // PseudoVLSSEG2E16_V_MF2_MASK 19189 0U, // PseudoVLSSEG2E16_V_MF2_TU 19190 0U, // PseudoVLSSEG2E16_V_MF4 19191 0U, // PseudoVLSSEG2E16_V_MF4_MASK 19192 0U, // PseudoVLSSEG2E16_V_MF4_TU 19193 0U, // PseudoVLSSEG2E32_V_M1 19194 0U, // PseudoVLSSEG2E32_V_M1_MASK 19195 0U, // PseudoVLSSEG2E32_V_M1_TU 19196 0U, // PseudoVLSSEG2E32_V_M2 19197 0U, // PseudoVLSSEG2E32_V_M2_MASK 19198 0U, // PseudoVLSSEG2E32_V_M2_TU 19199 0U, // PseudoVLSSEG2E32_V_M4 19200 0U, // PseudoVLSSEG2E32_V_M4_MASK 19201 0U, // PseudoVLSSEG2E32_V_M4_TU 19202 0U, // PseudoVLSSEG2E32_V_MF2 19203 0U, // PseudoVLSSEG2E32_V_MF2_MASK 19204 0U, // PseudoVLSSEG2E32_V_MF2_TU 19205 0U, // PseudoVLSSEG2E64_V_M1 19206 0U, // PseudoVLSSEG2E64_V_M1_MASK 19207 0U, // PseudoVLSSEG2E64_V_M1_TU 19208 0U, // PseudoVLSSEG2E64_V_M2 19209 0U, // PseudoVLSSEG2E64_V_M2_MASK 19210 0U, // PseudoVLSSEG2E64_V_M2_TU 19211 0U, // PseudoVLSSEG2E64_V_M4 19212 0U, // PseudoVLSSEG2E64_V_M4_MASK 19213 0U, // PseudoVLSSEG2E64_V_M4_TU 19214 0U, // PseudoVLSSEG2E8_V_M1 19215 0U, // PseudoVLSSEG2E8_V_M1_MASK 19216 0U, // PseudoVLSSEG2E8_V_M1_TU 19217 0U, // PseudoVLSSEG2E8_V_M2 19218 0U, // PseudoVLSSEG2E8_V_M2_MASK 19219 0U, // PseudoVLSSEG2E8_V_M2_TU 19220 0U, // PseudoVLSSEG2E8_V_M4 19221 0U, // PseudoVLSSEG2E8_V_M4_MASK 19222 0U, // PseudoVLSSEG2E8_V_M4_TU 19223 0U, // PseudoVLSSEG2E8_V_MF2 19224 0U, // PseudoVLSSEG2E8_V_MF2_MASK 19225 0U, // PseudoVLSSEG2E8_V_MF2_TU 19226 0U, // PseudoVLSSEG2E8_V_MF4 19227 0U, // PseudoVLSSEG2E8_V_MF4_MASK 19228 0U, // PseudoVLSSEG2E8_V_MF4_TU 19229 0U, // PseudoVLSSEG2E8_V_MF8 19230 0U, // PseudoVLSSEG2E8_V_MF8_MASK 19231 0U, // PseudoVLSSEG2E8_V_MF8_TU 19232 0U, // PseudoVLSSEG3E16_V_M1 19233 0U, // PseudoVLSSEG3E16_V_M1_MASK 19234 0U, // PseudoVLSSEG3E16_V_M1_TU 19235 0U, // PseudoVLSSEG3E16_V_M2 19236 0U, // PseudoVLSSEG3E16_V_M2_MASK 19237 0U, // PseudoVLSSEG3E16_V_M2_TU 19238 0U, // PseudoVLSSEG3E16_V_MF2 19239 0U, // PseudoVLSSEG3E16_V_MF2_MASK 19240 0U, // PseudoVLSSEG3E16_V_MF2_TU 19241 0U, // PseudoVLSSEG3E16_V_MF4 19242 0U, // PseudoVLSSEG3E16_V_MF4_MASK 19243 0U, // PseudoVLSSEG3E16_V_MF4_TU 19244 0U, // PseudoVLSSEG3E32_V_M1 19245 0U, // PseudoVLSSEG3E32_V_M1_MASK 19246 0U, // PseudoVLSSEG3E32_V_M1_TU 19247 0U, // PseudoVLSSEG3E32_V_M2 19248 0U, // PseudoVLSSEG3E32_V_M2_MASK 19249 0U, // PseudoVLSSEG3E32_V_M2_TU 19250 0U, // PseudoVLSSEG3E32_V_MF2 19251 0U, // PseudoVLSSEG3E32_V_MF2_MASK 19252 0U, // PseudoVLSSEG3E32_V_MF2_TU 19253 0U, // PseudoVLSSEG3E64_V_M1 19254 0U, // PseudoVLSSEG3E64_V_M1_MASK 19255 0U, // PseudoVLSSEG3E64_V_M1_TU 19256 0U, // PseudoVLSSEG3E64_V_M2 19257 0U, // PseudoVLSSEG3E64_V_M2_MASK 19258 0U, // PseudoVLSSEG3E64_V_M2_TU 19259 0U, // PseudoVLSSEG3E8_V_M1 19260 0U, // PseudoVLSSEG3E8_V_M1_MASK 19261 0U, // PseudoVLSSEG3E8_V_M1_TU 19262 0U, // PseudoVLSSEG3E8_V_M2 19263 0U, // PseudoVLSSEG3E8_V_M2_MASK 19264 0U, // PseudoVLSSEG3E8_V_M2_TU 19265 0U, // PseudoVLSSEG3E8_V_MF2 19266 0U, // PseudoVLSSEG3E8_V_MF2_MASK 19267 0U, // PseudoVLSSEG3E8_V_MF2_TU 19268 0U, // PseudoVLSSEG3E8_V_MF4 19269 0U, // PseudoVLSSEG3E8_V_MF4_MASK 19270 0U, // PseudoVLSSEG3E8_V_MF4_TU 19271 0U, // PseudoVLSSEG3E8_V_MF8 19272 0U, // PseudoVLSSEG3E8_V_MF8_MASK 19273 0U, // PseudoVLSSEG3E8_V_MF8_TU 19274 0U, // PseudoVLSSEG4E16_V_M1 19275 0U, // PseudoVLSSEG4E16_V_M1_MASK 19276 0U, // PseudoVLSSEG4E16_V_M1_TU 19277 0U, // PseudoVLSSEG4E16_V_M2 19278 0U, // PseudoVLSSEG4E16_V_M2_MASK 19279 0U, // PseudoVLSSEG4E16_V_M2_TU 19280 0U, // PseudoVLSSEG4E16_V_MF2 19281 0U, // PseudoVLSSEG4E16_V_MF2_MASK 19282 0U, // PseudoVLSSEG4E16_V_MF2_TU 19283 0U, // PseudoVLSSEG4E16_V_MF4 19284 0U, // PseudoVLSSEG4E16_V_MF4_MASK 19285 0U, // PseudoVLSSEG4E16_V_MF4_TU 19286 0U, // PseudoVLSSEG4E32_V_M1 19287 0U, // PseudoVLSSEG4E32_V_M1_MASK 19288 0U, // PseudoVLSSEG4E32_V_M1_TU 19289 0U, // PseudoVLSSEG4E32_V_M2 19290 0U, // PseudoVLSSEG4E32_V_M2_MASK 19291 0U, // PseudoVLSSEG4E32_V_M2_TU 19292 0U, // PseudoVLSSEG4E32_V_MF2 19293 0U, // PseudoVLSSEG4E32_V_MF2_MASK 19294 0U, // PseudoVLSSEG4E32_V_MF2_TU 19295 0U, // PseudoVLSSEG4E64_V_M1 19296 0U, // PseudoVLSSEG4E64_V_M1_MASK 19297 0U, // PseudoVLSSEG4E64_V_M1_TU 19298 0U, // PseudoVLSSEG4E64_V_M2 19299 0U, // PseudoVLSSEG4E64_V_M2_MASK 19300 0U, // PseudoVLSSEG4E64_V_M2_TU 19301 0U, // PseudoVLSSEG4E8_V_M1 19302 0U, // PseudoVLSSEG4E8_V_M1_MASK 19303 0U, // PseudoVLSSEG4E8_V_M1_TU 19304 0U, // PseudoVLSSEG4E8_V_M2 19305 0U, // PseudoVLSSEG4E8_V_M2_MASK 19306 0U, // PseudoVLSSEG4E8_V_M2_TU 19307 0U, // PseudoVLSSEG4E8_V_MF2 19308 0U, // PseudoVLSSEG4E8_V_MF2_MASK 19309 0U, // PseudoVLSSEG4E8_V_MF2_TU 19310 0U, // PseudoVLSSEG4E8_V_MF4 19311 0U, // PseudoVLSSEG4E8_V_MF4_MASK 19312 0U, // PseudoVLSSEG4E8_V_MF4_TU 19313 0U, // PseudoVLSSEG4E8_V_MF8 19314 0U, // PseudoVLSSEG4E8_V_MF8_MASK 19315 0U, // PseudoVLSSEG4E8_V_MF8_TU 19316 0U, // PseudoVLSSEG5E16_V_M1 19317 0U, // PseudoVLSSEG5E16_V_M1_MASK 19318 0U, // PseudoVLSSEG5E16_V_M1_TU 19319 0U, // PseudoVLSSEG5E16_V_MF2 19320 0U, // PseudoVLSSEG5E16_V_MF2_MASK 19321 0U, // PseudoVLSSEG5E16_V_MF2_TU 19322 0U, // PseudoVLSSEG5E16_V_MF4 19323 0U, // PseudoVLSSEG5E16_V_MF4_MASK 19324 0U, // PseudoVLSSEG5E16_V_MF4_TU 19325 0U, // PseudoVLSSEG5E32_V_M1 19326 0U, // PseudoVLSSEG5E32_V_M1_MASK 19327 0U, // PseudoVLSSEG5E32_V_M1_TU 19328 0U, // PseudoVLSSEG5E32_V_MF2 19329 0U, // PseudoVLSSEG5E32_V_MF2_MASK 19330 0U, // PseudoVLSSEG5E32_V_MF2_TU 19331 0U, // PseudoVLSSEG5E64_V_M1 19332 0U, // PseudoVLSSEG5E64_V_M1_MASK 19333 0U, // PseudoVLSSEG5E64_V_M1_TU 19334 0U, // PseudoVLSSEG5E8_V_M1 19335 0U, // PseudoVLSSEG5E8_V_M1_MASK 19336 0U, // PseudoVLSSEG5E8_V_M1_TU 19337 0U, // PseudoVLSSEG5E8_V_MF2 19338 0U, // PseudoVLSSEG5E8_V_MF2_MASK 19339 0U, // PseudoVLSSEG5E8_V_MF2_TU 19340 0U, // PseudoVLSSEG5E8_V_MF4 19341 0U, // PseudoVLSSEG5E8_V_MF4_MASK 19342 0U, // PseudoVLSSEG5E8_V_MF4_TU 19343 0U, // PseudoVLSSEG5E8_V_MF8 19344 0U, // PseudoVLSSEG5E8_V_MF8_MASK 19345 0U, // PseudoVLSSEG5E8_V_MF8_TU 19346 0U, // PseudoVLSSEG6E16_V_M1 19347 0U, // PseudoVLSSEG6E16_V_M1_MASK 19348 0U, // PseudoVLSSEG6E16_V_M1_TU 19349 0U, // PseudoVLSSEG6E16_V_MF2 19350 0U, // PseudoVLSSEG6E16_V_MF2_MASK 19351 0U, // PseudoVLSSEG6E16_V_MF2_TU 19352 0U, // PseudoVLSSEG6E16_V_MF4 19353 0U, // PseudoVLSSEG6E16_V_MF4_MASK 19354 0U, // PseudoVLSSEG6E16_V_MF4_TU 19355 0U, // PseudoVLSSEG6E32_V_M1 19356 0U, // PseudoVLSSEG6E32_V_M1_MASK 19357 0U, // PseudoVLSSEG6E32_V_M1_TU 19358 0U, // PseudoVLSSEG6E32_V_MF2 19359 0U, // PseudoVLSSEG6E32_V_MF2_MASK 19360 0U, // PseudoVLSSEG6E32_V_MF2_TU 19361 0U, // PseudoVLSSEG6E64_V_M1 19362 0U, // PseudoVLSSEG6E64_V_M1_MASK 19363 0U, // PseudoVLSSEG6E64_V_M1_TU 19364 0U, // PseudoVLSSEG6E8_V_M1 19365 0U, // PseudoVLSSEG6E8_V_M1_MASK 19366 0U, // PseudoVLSSEG6E8_V_M1_TU 19367 0U, // PseudoVLSSEG6E8_V_MF2 19368 0U, // PseudoVLSSEG6E8_V_MF2_MASK 19369 0U, // PseudoVLSSEG6E8_V_MF2_TU 19370 0U, // PseudoVLSSEG6E8_V_MF4 19371 0U, // PseudoVLSSEG6E8_V_MF4_MASK 19372 0U, // PseudoVLSSEG6E8_V_MF4_TU 19373 0U, // PseudoVLSSEG6E8_V_MF8 19374 0U, // PseudoVLSSEG6E8_V_MF8_MASK 19375 0U, // PseudoVLSSEG6E8_V_MF8_TU 19376 0U, // PseudoVLSSEG7E16_V_M1 19377 0U, // PseudoVLSSEG7E16_V_M1_MASK 19378 0U, // PseudoVLSSEG7E16_V_M1_TU 19379 0U, // PseudoVLSSEG7E16_V_MF2 19380 0U, // PseudoVLSSEG7E16_V_MF2_MASK 19381 0U, // PseudoVLSSEG7E16_V_MF2_TU 19382 0U, // PseudoVLSSEG7E16_V_MF4 19383 0U, // PseudoVLSSEG7E16_V_MF4_MASK 19384 0U, // PseudoVLSSEG7E16_V_MF4_TU 19385 0U, // PseudoVLSSEG7E32_V_M1 19386 0U, // PseudoVLSSEG7E32_V_M1_MASK 19387 0U, // PseudoVLSSEG7E32_V_M1_TU 19388 0U, // PseudoVLSSEG7E32_V_MF2 19389 0U, // PseudoVLSSEG7E32_V_MF2_MASK 19390 0U, // PseudoVLSSEG7E32_V_MF2_TU 19391 0U, // PseudoVLSSEG7E64_V_M1 19392 0U, // PseudoVLSSEG7E64_V_M1_MASK 19393 0U, // PseudoVLSSEG7E64_V_M1_TU 19394 0U, // PseudoVLSSEG7E8_V_M1 19395 0U, // PseudoVLSSEG7E8_V_M1_MASK 19396 0U, // PseudoVLSSEG7E8_V_M1_TU 19397 0U, // PseudoVLSSEG7E8_V_MF2 19398 0U, // PseudoVLSSEG7E8_V_MF2_MASK 19399 0U, // PseudoVLSSEG7E8_V_MF2_TU 19400 0U, // PseudoVLSSEG7E8_V_MF4 19401 0U, // PseudoVLSSEG7E8_V_MF4_MASK 19402 0U, // PseudoVLSSEG7E8_V_MF4_TU 19403 0U, // PseudoVLSSEG7E8_V_MF8 19404 0U, // PseudoVLSSEG7E8_V_MF8_MASK 19405 0U, // PseudoVLSSEG7E8_V_MF8_TU 19406 0U, // PseudoVLSSEG8E16_V_M1 19407 0U, // PseudoVLSSEG8E16_V_M1_MASK 19408 0U, // PseudoVLSSEG8E16_V_M1_TU 19409 0U, // PseudoVLSSEG8E16_V_MF2 19410 0U, // PseudoVLSSEG8E16_V_MF2_MASK 19411 0U, // PseudoVLSSEG8E16_V_MF2_TU 19412 0U, // PseudoVLSSEG8E16_V_MF4 19413 0U, // PseudoVLSSEG8E16_V_MF4_MASK 19414 0U, // PseudoVLSSEG8E16_V_MF4_TU 19415 0U, // PseudoVLSSEG8E32_V_M1 19416 0U, // PseudoVLSSEG8E32_V_M1_MASK 19417 0U, // PseudoVLSSEG8E32_V_M1_TU 19418 0U, // PseudoVLSSEG8E32_V_MF2 19419 0U, // PseudoVLSSEG8E32_V_MF2_MASK 19420 0U, // PseudoVLSSEG8E32_V_MF2_TU 19421 0U, // PseudoVLSSEG8E64_V_M1 19422 0U, // PseudoVLSSEG8E64_V_M1_MASK 19423 0U, // PseudoVLSSEG8E64_V_M1_TU 19424 0U, // PseudoVLSSEG8E8_V_M1 19425 0U, // PseudoVLSSEG8E8_V_M1_MASK 19426 0U, // PseudoVLSSEG8E8_V_M1_TU 19427 0U, // PseudoVLSSEG8E8_V_MF2 19428 0U, // PseudoVLSSEG8E8_V_MF2_MASK 19429 0U, // PseudoVLSSEG8E8_V_MF2_TU 19430 0U, // PseudoVLSSEG8E8_V_MF4 19431 0U, // PseudoVLSSEG8E8_V_MF4_MASK 19432 0U, // PseudoVLSSEG8E8_V_MF4_TU 19433 0U, // PseudoVLSSEG8E8_V_MF8 19434 0U, // PseudoVLSSEG8E8_V_MF8_MASK 19435 0U, // PseudoVLSSEG8E8_V_MF8_TU 19436 0U, // PseudoVLUXEI16_V_M1_M1 19437 0U, // PseudoVLUXEI16_V_M1_M1_MASK 19438 0U, // PseudoVLUXEI16_V_M1_M1_TU 19439 0U, // PseudoVLUXEI16_V_M1_M2 19440 0U, // PseudoVLUXEI16_V_M1_M2_MASK 19441 0U, // PseudoVLUXEI16_V_M1_M2_TU 19442 0U, // PseudoVLUXEI16_V_M1_M4 19443 0U, // PseudoVLUXEI16_V_M1_M4_MASK 19444 0U, // PseudoVLUXEI16_V_M1_M4_TU 19445 0U, // PseudoVLUXEI16_V_M1_MF2 19446 0U, // PseudoVLUXEI16_V_M1_MF2_MASK 19447 0U, // PseudoVLUXEI16_V_M1_MF2_TU 19448 0U, // PseudoVLUXEI16_V_M2_M1 19449 0U, // PseudoVLUXEI16_V_M2_M1_MASK 19450 0U, // PseudoVLUXEI16_V_M2_M1_TU 19451 0U, // PseudoVLUXEI16_V_M2_M2 19452 0U, // PseudoVLUXEI16_V_M2_M2_MASK 19453 0U, // PseudoVLUXEI16_V_M2_M2_TU 19454 0U, // PseudoVLUXEI16_V_M2_M4 19455 0U, // PseudoVLUXEI16_V_M2_M4_MASK 19456 0U, // PseudoVLUXEI16_V_M2_M4_TU 19457 0U, // PseudoVLUXEI16_V_M2_M8 19458 0U, // PseudoVLUXEI16_V_M2_M8_MASK 19459 0U, // PseudoVLUXEI16_V_M2_M8_TU 19460 0U, // PseudoVLUXEI16_V_M4_M2 19461 0U, // PseudoVLUXEI16_V_M4_M2_MASK 19462 0U, // PseudoVLUXEI16_V_M4_M2_TU 19463 0U, // PseudoVLUXEI16_V_M4_M4 19464 0U, // PseudoVLUXEI16_V_M4_M4_MASK 19465 0U, // PseudoVLUXEI16_V_M4_M4_TU 19466 0U, // PseudoVLUXEI16_V_M4_M8 19467 0U, // PseudoVLUXEI16_V_M4_M8_MASK 19468 0U, // PseudoVLUXEI16_V_M4_M8_TU 19469 0U, // PseudoVLUXEI16_V_M8_M4 19470 0U, // PseudoVLUXEI16_V_M8_M4_MASK 19471 0U, // PseudoVLUXEI16_V_M8_M4_TU 19472 0U, // PseudoVLUXEI16_V_M8_M8 19473 0U, // PseudoVLUXEI16_V_M8_M8_MASK 19474 0U, // PseudoVLUXEI16_V_M8_M8_TU 19475 0U, // PseudoVLUXEI16_V_MF2_M1 19476 0U, // PseudoVLUXEI16_V_MF2_M1_MASK 19477 0U, // PseudoVLUXEI16_V_MF2_M1_TU 19478 0U, // PseudoVLUXEI16_V_MF2_M2 19479 0U, // PseudoVLUXEI16_V_MF2_M2_MASK 19480 0U, // PseudoVLUXEI16_V_MF2_M2_TU 19481 0U, // PseudoVLUXEI16_V_MF2_MF2 19482 0U, // PseudoVLUXEI16_V_MF2_MF2_MASK 19483 0U, // PseudoVLUXEI16_V_MF2_MF2_TU 19484 0U, // PseudoVLUXEI16_V_MF2_MF4 19485 0U, // PseudoVLUXEI16_V_MF2_MF4_MASK 19486 0U, // PseudoVLUXEI16_V_MF2_MF4_TU 19487 0U, // PseudoVLUXEI16_V_MF4_M1 19488 0U, // PseudoVLUXEI16_V_MF4_M1_MASK 19489 0U, // PseudoVLUXEI16_V_MF4_M1_TU 19490 0U, // PseudoVLUXEI16_V_MF4_MF2 19491 0U, // PseudoVLUXEI16_V_MF4_MF2_MASK 19492 0U, // PseudoVLUXEI16_V_MF4_MF2_TU 19493 0U, // PseudoVLUXEI16_V_MF4_MF4 19494 0U, // PseudoVLUXEI16_V_MF4_MF4_MASK 19495 0U, // PseudoVLUXEI16_V_MF4_MF4_TU 19496 0U, // PseudoVLUXEI16_V_MF4_MF8 19497 0U, // PseudoVLUXEI16_V_MF4_MF8_MASK 19498 0U, // PseudoVLUXEI16_V_MF4_MF8_TU 19499 0U, // PseudoVLUXEI32_V_M1_M1 19500 0U, // PseudoVLUXEI32_V_M1_M1_MASK 19501 0U, // PseudoVLUXEI32_V_M1_M1_TU 19502 0U, // PseudoVLUXEI32_V_M1_M2 19503 0U, // PseudoVLUXEI32_V_M1_M2_MASK 19504 0U, // PseudoVLUXEI32_V_M1_M2_TU 19505 0U, // PseudoVLUXEI32_V_M1_MF2 19506 0U, // PseudoVLUXEI32_V_M1_MF2_MASK 19507 0U, // PseudoVLUXEI32_V_M1_MF2_TU 19508 0U, // PseudoVLUXEI32_V_M1_MF4 19509 0U, // PseudoVLUXEI32_V_M1_MF4_MASK 19510 0U, // PseudoVLUXEI32_V_M1_MF4_TU 19511 0U, // PseudoVLUXEI32_V_M2_M1 19512 0U, // PseudoVLUXEI32_V_M2_M1_MASK 19513 0U, // PseudoVLUXEI32_V_M2_M1_TU 19514 0U, // PseudoVLUXEI32_V_M2_M2 19515 0U, // PseudoVLUXEI32_V_M2_M2_MASK 19516 0U, // PseudoVLUXEI32_V_M2_M2_TU 19517 0U, // PseudoVLUXEI32_V_M2_M4 19518 0U, // PseudoVLUXEI32_V_M2_M4_MASK 19519 0U, // PseudoVLUXEI32_V_M2_M4_TU 19520 0U, // PseudoVLUXEI32_V_M2_MF2 19521 0U, // PseudoVLUXEI32_V_M2_MF2_MASK 19522 0U, // PseudoVLUXEI32_V_M2_MF2_TU 19523 0U, // PseudoVLUXEI32_V_M4_M1 19524 0U, // PseudoVLUXEI32_V_M4_M1_MASK 19525 0U, // PseudoVLUXEI32_V_M4_M1_TU 19526 0U, // PseudoVLUXEI32_V_M4_M2 19527 0U, // PseudoVLUXEI32_V_M4_M2_MASK 19528 0U, // PseudoVLUXEI32_V_M4_M2_TU 19529 0U, // PseudoVLUXEI32_V_M4_M4 19530 0U, // PseudoVLUXEI32_V_M4_M4_MASK 19531 0U, // PseudoVLUXEI32_V_M4_M4_TU 19532 0U, // PseudoVLUXEI32_V_M4_M8 19533 0U, // PseudoVLUXEI32_V_M4_M8_MASK 19534 0U, // PseudoVLUXEI32_V_M4_M8_TU 19535 0U, // PseudoVLUXEI32_V_M8_M2 19536 0U, // PseudoVLUXEI32_V_M8_M2_MASK 19537 0U, // PseudoVLUXEI32_V_M8_M2_TU 19538 0U, // PseudoVLUXEI32_V_M8_M4 19539 0U, // PseudoVLUXEI32_V_M8_M4_MASK 19540 0U, // PseudoVLUXEI32_V_M8_M4_TU 19541 0U, // PseudoVLUXEI32_V_M8_M8 19542 0U, // PseudoVLUXEI32_V_M8_M8_MASK 19543 0U, // PseudoVLUXEI32_V_M8_M8_TU 19544 0U, // PseudoVLUXEI32_V_MF2_M1 19545 0U, // PseudoVLUXEI32_V_MF2_M1_MASK 19546 0U, // PseudoVLUXEI32_V_MF2_M1_TU 19547 0U, // PseudoVLUXEI32_V_MF2_MF2 19548 0U, // PseudoVLUXEI32_V_MF2_MF2_MASK 19549 0U, // PseudoVLUXEI32_V_MF2_MF2_TU 19550 0U, // PseudoVLUXEI32_V_MF2_MF4 19551 0U, // PseudoVLUXEI32_V_MF2_MF4_MASK 19552 0U, // PseudoVLUXEI32_V_MF2_MF4_TU 19553 0U, // PseudoVLUXEI32_V_MF2_MF8 19554 0U, // PseudoVLUXEI32_V_MF2_MF8_MASK 19555 0U, // PseudoVLUXEI32_V_MF2_MF8_TU 19556 0U, // PseudoVLUXEI64_V_M1_M1 19557 0U, // PseudoVLUXEI64_V_M1_M1_MASK 19558 0U, // PseudoVLUXEI64_V_M1_M1_TU 19559 0U, // PseudoVLUXEI64_V_M1_MF2 19560 0U, // PseudoVLUXEI64_V_M1_MF2_MASK 19561 0U, // PseudoVLUXEI64_V_M1_MF2_TU 19562 0U, // PseudoVLUXEI64_V_M1_MF4 19563 0U, // PseudoVLUXEI64_V_M1_MF4_MASK 19564 0U, // PseudoVLUXEI64_V_M1_MF4_TU 19565 0U, // PseudoVLUXEI64_V_M1_MF8 19566 0U, // PseudoVLUXEI64_V_M1_MF8_MASK 19567 0U, // PseudoVLUXEI64_V_M1_MF8_TU 19568 0U, // PseudoVLUXEI64_V_M2_M1 19569 0U, // PseudoVLUXEI64_V_M2_M1_MASK 19570 0U, // PseudoVLUXEI64_V_M2_M1_TU 19571 0U, // PseudoVLUXEI64_V_M2_M2 19572 0U, // PseudoVLUXEI64_V_M2_M2_MASK 19573 0U, // PseudoVLUXEI64_V_M2_M2_TU 19574 0U, // PseudoVLUXEI64_V_M2_MF2 19575 0U, // PseudoVLUXEI64_V_M2_MF2_MASK 19576 0U, // PseudoVLUXEI64_V_M2_MF2_TU 19577 0U, // PseudoVLUXEI64_V_M2_MF4 19578 0U, // PseudoVLUXEI64_V_M2_MF4_MASK 19579 0U, // PseudoVLUXEI64_V_M2_MF4_TU 19580 0U, // PseudoVLUXEI64_V_M4_M1 19581 0U, // PseudoVLUXEI64_V_M4_M1_MASK 19582 0U, // PseudoVLUXEI64_V_M4_M1_TU 19583 0U, // PseudoVLUXEI64_V_M4_M2 19584 0U, // PseudoVLUXEI64_V_M4_M2_MASK 19585 0U, // PseudoVLUXEI64_V_M4_M2_TU 19586 0U, // PseudoVLUXEI64_V_M4_M4 19587 0U, // PseudoVLUXEI64_V_M4_M4_MASK 19588 0U, // PseudoVLUXEI64_V_M4_M4_TU 19589 0U, // PseudoVLUXEI64_V_M4_MF2 19590 0U, // PseudoVLUXEI64_V_M4_MF2_MASK 19591 0U, // PseudoVLUXEI64_V_M4_MF2_TU 19592 0U, // PseudoVLUXEI64_V_M8_M1 19593 0U, // PseudoVLUXEI64_V_M8_M1_MASK 19594 0U, // PseudoVLUXEI64_V_M8_M1_TU 19595 0U, // PseudoVLUXEI64_V_M8_M2 19596 0U, // PseudoVLUXEI64_V_M8_M2_MASK 19597 0U, // PseudoVLUXEI64_V_M8_M2_TU 19598 0U, // PseudoVLUXEI64_V_M8_M4 19599 0U, // PseudoVLUXEI64_V_M8_M4_MASK 19600 0U, // PseudoVLUXEI64_V_M8_M4_TU 19601 0U, // PseudoVLUXEI64_V_M8_M8 19602 0U, // PseudoVLUXEI64_V_M8_M8_MASK 19603 0U, // PseudoVLUXEI64_V_M8_M8_TU 19604 0U, // PseudoVLUXEI8_V_M1_M1 19605 0U, // PseudoVLUXEI8_V_M1_M1_MASK 19606 0U, // PseudoVLUXEI8_V_M1_M1_TU 19607 0U, // PseudoVLUXEI8_V_M1_M2 19608 0U, // PseudoVLUXEI8_V_M1_M2_MASK 19609 0U, // PseudoVLUXEI8_V_M1_M2_TU 19610 0U, // PseudoVLUXEI8_V_M1_M4 19611 0U, // PseudoVLUXEI8_V_M1_M4_MASK 19612 0U, // PseudoVLUXEI8_V_M1_M4_TU 19613 0U, // PseudoVLUXEI8_V_M1_M8 19614 0U, // PseudoVLUXEI8_V_M1_M8_MASK 19615 0U, // PseudoVLUXEI8_V_M1_M8_TU 19616 0U, // PseudoVLUXEI8_V_M2_M2 19617 0U, // PseudoVLUXEI8_V_M2_M2_MASK 19618 0U, // PseudoVLUXEI8_V_M2_M2_TU 19619 0U, // PseudoVLUXEI8_V_M2_M4 19620 0U, // PseudoVLUXEI8_V_M2_M4_MASK 19621 0U, // PseudoVLUXEI8_V_M2_M4_TU 19622 0U, // PseudoVLUXEI8_V_M2_M8 19623 0U, // PseudoVLUXEI8_V_M2_M8_MASK 19624 0U, // PseudoVLUXEI8_V_M2_M8_TU 19625 0U, // PseudoVLUXEI8_V_M4_M4 19626 0U, // PseudoVLUXEI8_V_M4_M4_MASK 19627 0U, // PseudoVLUXEI8_V_M4_M4_TU 19628 0U, // PseudoVLUXEI8_V_M4_M8 19629 0U, // PseudoVLUXEI8_V_M4_M8_MASK 19630 0U, // PseudoVLUXEI8_V_M4_M8_TU 19631 0U, // PseudoVLUXEI8_V_M8_M8 19632 0U, // PseudoVLUXEI8_V_M8_M8_MASK 19633 0U, // PseudoVLUXEI8_V_M8_M8_TU 19634 0U, // PseudoVLUXEI8_V_MF2_M1 19635 0U, // PseudoVLUXEI8_V_MF2_M1_MASK 19636 0U, // PseudoVLUXEI8_V_MF2_M1_TU 19637 0U, // PseudoVLUXEI8_V_MF2_M2 19638 0U, // PseudoVLUXEI8_V_MF2_M2_MASK 19639 0U, // PseudoVLUXEI8_V_MF2_M2_TU 19640 0U, // PseudoVLUXEI8_V_MF2_M4 19641 0U, // PseudoVLUXEI8_V_MF2_M4_MASK 19642 0U, // PseudoVLUXEI8_V_MF2_M4_TU 19643 0U, // PseudoVLUXEI8_V_MF2_MF2 19644 0U, // PseudoVLUXEI8_V_MF2_MF2_MASK 19645 0U, // PseudoVLUXEI8_V_MF2_MF2_TU 19646 0U, // PseudoVLUXEI8_V_MF4_M1 19647 0U, // PseudoVLUXEI8_V_MF4_M1_MASK 19648 0U, // PseudoVLUXEI8_V_MF4_M1_TU 19649 0U, // PseudoVLUXEI8_V_MF4_M2 19650 0U, // PseudoVLUXEI8_V_MF4_M2_MASK 19651 0U, // PseudoVLUXEI8_V_MF4_M2_TU 19652 0U, // PseudoVLUXEI8_V_MF4_MF2 19653 0U, // PseudoVLUXEI8_V_MF4_MF2_MASK 19654 0U, // PseudoVLUXEI8_V_MF4_MF2_TU 19655 0U, // PseudoVLUXEI8_V_MF4_MF4 19656 0U, // PseudoVLUXEI8_V_MF4_MF4_MASK 19657 0U, // PseudoVLUXEI8_V_MF4_MF4_TU 19658 0U, // PseudoVLUXEI8_V_MF8_M1 19659 0U, // PseudoVLUXEI8_V_MF8_M1_MASK 19660 0U, // PseudoVLUXEI8_V_MF8_M1_TU 19661 0U, // PseudoVLUXEI8_V_MF8_MF2 19662 0U, // PseudoVLUXEI8_V_MF8_MF2_MASK 19663 0U, // PseudoVLUXEI8_V_MF8_MF2_TU 19664 0U, // PseudoVLUXEI8_V_MF8_MF4 19665 0U, // PseudoVLUXEI8_V_MF8_MF4_MASK 19666 0U, // PseudoVLUXEI8_V_MF8_MF4_TU 19667 0U, // PseudoVLUXEI8_V_MF8_MF8 19668 0U, // PseudoVLUXEI8_V_MF8_MF8_MASK 19669 0U, // PseudoVLUXEI8_V_MF8_MF8_TU 19670 0U, // PseudoVLUXSEG2EI16_V_M1_M1 19671 0U, // PseudoVLUXSEG2EI16_V_M1_M1_MASK 19672 0U, // PseudoVLUXSEG2EI16_V_M1_M1_TU 19673 0U, // PseudoVLUXSEG2EI16_V_M1_M2 19674 0U, // PseudoVLUXSEG2EI16_V_M1_M2_MASK 19675 0U, // PseudoVLUXSEG2EI16_V_M1_M2_TU 19676 0U, // PseudoVLUXSEG2EI16_V_M1_M4 19677 0U, // PseudoVLUXSEG2EI16_V_M1_M4_MASK 19678 0U, // PseudoVLUXSEG2EI16_V_M1_M4_TU 19679 0U, // PseudoVLUXSEG2EI16_V_M1_MF2 19680 0U, // PseudoVLUXSEG2EI16_V_M1_MF2_MASK 19681 0U, // PseudoVLUXSEG2EI16_V_M1_MF2_TU 19682 0U, // PseudoVLUXSEG2EI16_V_M2_M1 19683 0U, // PseudoVLUXSEG2EI16_V_M2_M1_MASK 19684 0U, // PseudoVLUXSEG2EI16_V_M2_M1_TU 19685 0U, // PseudoVLUXSEG2EI16_V_M2_M2 19686 0U, // PseudoVLUXSEG2EI16_V_M2_M2_MASK 19687 0U, // PseudoVLUXSEG2EI16_V_M2_M2_TU 19688 0U, // PseudoVLUXSEG2EI16_V_M2_M4 19689 0U, // PseudoVLUXSEG2EI16_V_M2_M4_MASK 19690 0U, // PseudoVLUXSEG2EI16_V_M2_M4_TU 19691 0U, // PseudoVLUXSEG2EI16_V_M4_M2 19692 0U, // PseudoVLUXSEG2EI16_V_M4_M2_MASK 19693 0U, // PseudoVLUXSEG2EI16_V_M4_M2_TU 19694 0U, // PseudoVLUXSEG2EI16_V_M4_M4 19695 0U, // PseudoVLUXSEG2EI16_V_M4_M4_MASK 19696 0U, // PseudoVLUXSEG2EI16_V_M4_M4_TU 19697 0U, // PseudoVLUXSEG2EI16_V_M8_M4 19698 0U, // PseudoVLUXSEG2EI16_V_M8_M4_MASK 19699 0U, // PseudoVLUXSEG2EI16_V_M8_M4_TU 19700 0U, // PseudoVLUXSEG2EI16_V_MF2_M1 19701 0U, // PseudoVLUXSEG2EI16_V_MF2_M1_MASK 19702 0U, // PseudoVLUXSEG2EI16_V_MF2_M1_TU 19703 0U, // PseudoVLUXSEG2EI16_V_MF2_M2 19704 0U, // PseudoVLUXSEG2EI16_V_MF2_M2_MASK 19705 0U, // PseudoVLUXSEG2EI16_V_MF2_M2_TU 19706 0U, // PseudoVLUXSEG2EI16_V_MF2_MF2 19707 0U, // PseudoVLUXSEG2EI16_V_MF2_MF2_MASK 19708 0U, // PseudoVLUXSEG2EI16_V_MF2_MF2_TU 19709 0U, // PseudoVLUXSEG2EI16_V_MF2_MF4 19710 0U, // PseudoVLUXSEG2EI16_V_MF2_MF4_MASK 19711 0U, // PseudoVLUXSEG2EI16_V_MF2_MF4_TU 19712 0U, // PseudoVLUXSEG2EI16_V_MF4_M1 19713 0U, // PseudoVLUXSEG2EI16_V_MF4_M1_MASK 19714 0U, // PseudoVLUXSEG2EI16_V_MF4_M1_TU 19715 0U, // PseudoVLUXSEG2EI16_V_MF4_MF2 19716 0U, // PseudoVLUXSEG2EI16_V_MF4_MF2_MASK 19717 0U, // PseudoVLUXSEG2EI16_V_MF4_MF2_TU 19718 0U, // PseudoVLUXSEG2EI16_V_MF4_MF4 19719 0U, // PseudoVLUXSEG2EI16_V_MF4_MF4_MASK 19720 0U, // PseudoVLUXSEG2EI16_V_MF4_MF4_TU 19721 0U, // PseudoVLUXSEG2EI16_V_MF4_MF8 19722 0U, // PseudoVLUXSEG2EI16_V_MF4_MF8_MASK 19723 0U, // PseudoVLUXSEG2EI16_V_MF4_MF8_TU 19724 0U, // PseudoVLUXSEG2EI32_V_M1_M1 19725 0U, // PseudoVLUXSEG2EI32_V_M1_M1_MASK 19726 0U, // PseudoVLUXSEG2EI32_V_M1_M1_TU 19727 0U, // PseudoVLUXSEG2EI32_V_M1_M2 19728 0U, // PseudoVLUXSEG2EI32_V_M1_M2_MASK 19729 0U, // PseudoVLUXSEG2EI32_V_M1_M2_TU 19730 0U, // PseudoVLUXSEG2EI32_V_M1_MF2 19731 0U, // PseudoVLUXSEG2EI32_V_M1_MF2_MASK 19732 0U, // PseudoVLUXSEG2EI32_V_M1_MF2_TU 19733 0U, // PseudoVLUXSEG2EI32_V_M1_MF4 19734 0U, // PseudoVLUXSEG2EI32_V_M1_MF4_MASK 19735 0U, // PseudoVLUXSEG2EI32_V_M1_MF4_TU 19736 0U, // PseudoVLUXSEG2EI32_V_M2_M1 19737 0U, // PseudoVLUXSEG2EI32_V_M2_M1_MASK 19738 0U, // PseudoVLUXSEG2EI32_V_M2_M1_TU 19739 0U, // PseudoVLUXSEG2EI32_V_M2_M2 19740 0U, // PseudoVLUXSEG2EI32_V_M2_M2_MASK 19741 0U, // PseudoVLUXSEG2EI32_V_M2_M2_TU 19742 0U, // PseudoVLUXSEG2EI32_V_M2_M4 19743 0U, // PseudoVLUXSEG2EI32_V_M2_M4_MASK 19744 0U, // PseudoVLUXSEG2EI32_V_M2_M4_TU 19745 0U, // PseudoVLUXSEG2EI32_V_M2_MF2 19746 0U, // PseudoVLUXSEG2EI32_V_M2_MF2_MASK 19747 0U, // PseudoVLUXSEG2EI32_V_M2_MF2_TU 19748 0U, // PseudoVLUXSEG2EI32_V_M4_M1 19749 0U, // PseudoVLUXSEG2EI32_V_M4_M1_MASK 19750 0U, // PseudoVLUXSEG2EI32_V_M4_M1_TU 19751 0U, // PseudoVLUXSEG2EI32_V_M4_M2 19752 0U, // PseudoVLUXSEG2EI32_V_M4_M2_MASK 19753 0U, // PseudoVLUXSEG2EI32_V_M4_M2_TU 19754 0U, // PseudoVLUXSEG2EI32_V_M4_M4 19755 0U, // PseudoVLUXSEG2EI32_V_M4_M4_MASK 19756 0U, // PseudoVLUXSEG2EI32_V_M4_M4_TU 19757 0U, // PseudoVLUXSEG2EI32_V_M8_M2 19758 0U, // PseudoVLUXSEG2EI32_V_M8_M2_MASK 19759 0U, // PseudoVLUXSEG2EI32_V_M8_M2_TU 19760 0U, // PseudoVLUXSEG2EI32_V_M8_M4 19761 0U, // PseudoVLUXSEG2EI32_V_M8_M4_MASK 19762 0U, // PseudoVLUXSEG2EI32_V_M8_M4_TU 19763 0U, // PseudoVLUXSEG2EI32_V_MF2_M1 19764 0U, // PseudoVLUXSEG2EI32_V_MF2_M1_MASK 19765 0U, // PseudoVLUXSEG2EI32_V_MF2_M1_TU 19766 0U, // PseudoVLUXSEG2EI32_V_MF2_MF2 19767 0U, // PseudoVLUXSEG2EI32_V_MF2_MF2_MASK 19768 0U, // PseudoVLUXSEG2EI32_V_MF2_MF2_TU 19769 0U, // PseudoVLUXSEG2EI32_V_MF2_MF4 19770 0U, // PseudoVLUXSEG2EI32_V_MF2_MF4_MASK 19771 0U, // PseudoVLUXSEG2EI32_V_MF2_MF4_TU 19772 0U, // PseudoVLUXSEG2EI32_V_MF2_MF8 19773 0U, // PseudoVLUXSEG2EI32_V_MF2_MF8_MASK 19774 0U, // PseudoVLUXSEG2EI32_V_MF2_MF8_TU 19775 0U, // PseudoVLUXSEG2EI64_V_M1_M1 19776 0U, // PseudoVLUXSEG2EI64_V_M1_M1_MASK 19777 0U, // PseudoVLUXSEG2EI64_V_M1_M1_TU 19778 0U, // PseudoVLUXSEG2EI64_V_M1_MF2 19779 0U, // PseudoVLUXSEG2EI64_V_M1_MF2_MASK 19780 0U, // PseudoVLUXSEG2EI64_V_M1_MF2_TU 19781 0U, // PseudoVLUXSEG2EI64_V_M1_MF4 19782 0U, // PseudoVLUXSEG2EI64_V_M1_MF4_MASK 19783 0U, // PseudoVLUXSEG2EI64_V_M1_MF4_TU 19784 0U, // PseudoVLUXSEG2EI64_V_M1_MF8 19785 0U, // PseudoVLUXSEG2EI64_V_M1_MF8_MASK 19786 0U, // PseudoVLUXSEG2EI64_V_M1_MF8_TU 19787 0U, // PseudoVLUXSEG2EI64_V_M2_M1 19788 0U, // PseudoVLUXSEG2EI64_V_M2_M1_MASK 19789 0U, // PseudoVLUXSEG2EI64_V_M2_M1_TU 19790 0U, // PseudoVLUXSEG2EI64_V_M2_M2 19791 0U, // PseudoVLUXSEG2EI64_V_M2_M2_MASK 19792 0U, // PseudoVLUXSEG2EI64_V_M2_M2_TU 19793 0U, // PseudoVLUXSEG2EI64_V_M2_MF2 19794 0U, // PseudoVLUXSEG2EI64_V_M2_MF2_MASK 19795 0U, // PseudoVLUXSEG2EI64_V_M2_MF2_TU 19796 0U, // PseudoVLUXSEG2EI64_V_M2_MF4 19797 0U, // PseudoVLUXSEG2EI64_V_M2_MF4_MASK 19798 0U, // PseudoVLUXSEG2EI64_V_M2_MF4_TU 19799 0U, // PseudoVLUXSEG2EI64_V_M4_M1 19800 0U, // PseudoVLUXSEG2EI64_V_M4_M1_MASK 19801 0U, // PseudoVLUXSEG2EI64_V_M4_M1_TU 19802 0U, // PseudoVLUXSEG2EI64_V_M4_M2 19803 0U, // PseudoVLUXSEG2EI64_V_M4_M2_MASK 19804 0U, // PseudoVLUXSEG2EI64_V_M4_M2_TU 19805 0U, // PseudoVLUXSEG2EI64_V_M4_M4 19806 0U, // PseudoVLUXSEG2EI64_V_M4_M4_MASK 19807 0U, // PseudoVLUXSEG2EI64_V_M4_M4_TU 19808 0U, // PseudoVLUXSEG2EI64_V_M4_MF2 19809 0U, // PseudoVLUXSEG2EI64_V_M4_MF2_MASK 19810 0U, // PseudoVLUXSEG2EI64_V_M4_MF2_TU 19811 0U, // PseudoVLUXSEG2EI64_V_M8_M1 19812 0U, // PseudoVLUXSEG2EI64_V_M8_M1_MASK 19813 0U, // PseudoVLUXSEG2EI64_V_M8_M1_TU 19814 0U, // PseudoVLUXSEG2EI64_V_M8_M2 19815 0U, // PseudoVLUXSEG2EI64_V_M8_M2_MASK 19816 0U, // PseudoVLUXSEG2EI64_V_M8_M2_TU 19817 0U, // PseudoVLUXSEG2EI64_V_M8_M4 19818 0U, // PseudoVLUXSEG2EI64_V_M8_M4_MASK 19819 0U, // PseudoVLUXSEG2EI64_V_M8_M4_TU 19820 0U, // PseudoVLUXSEG2EI8_V_M1_M1 19821 0U, // PseudoVLUXSEG2EI8_V_M1_M1_MASK 19822 0U, // PseudoVLUXSEG2EI8_V_M1_M1_TU 19823 0U, // PseudoVLUXSEG2EI8_V_M1_M2 19824 0U, // PseudoVLUXSEG2EI8_V_M1_M2_MASK 19825 0U, // PseudoVLUXSEG2EI8_V_M1_M2_TU 19826 0U, // PseudoVLUXSEG2EI8_V_M1_M4 19827 0U, // PseudoVLUXSEG2EI8_V_M1_M4_MASK 19828 0U, // PseudoVLUXSEG2EI8_V_M1_M4_TU 19829 0U, // PseudoVLUXSEG2EI8_V_M2_M2 19830 0U, // PseudoVLUXSEG2EI8_V_M2_M2_MASK 19831 0U, // PseudoVLUXSEG2EI8_V_M2_M2_TU 19832 0U, // PseudoVLUXSEG2EI8_V_M2_M4 19833 0U, // PseudoVLUXSEG2EI8_V_M2_M4_MASK 19834 0U, // PseudoVLUXSEG2EI8_V_M2_M4_TU 19835 0U, // PseudoVLUXSEG2EI8_V_M4_M4 19836 0U, // PseudoVLUXSEG2EI8_V_M4_M4_MASK 19837 0U, // PseudoVLUXSEG2EI8_V_M4_M4_TU 19838 0U, // PseudoVLUXSEG2EI8_V_MF2_M1 19839 0U, // PseudoVLUXSEG2EI8_V_MF2_M1_MASK 19840 0U, // PseudoVLUXSEG2EI8_V_MF2_M1_TU 19841 0U, // PseudoVLUXSEG2EI8_V_MF2_M2 19842 0U, // PseudoVLUXSEG2EI8_V_MF2_M2_MASK 19843 0U, // PseudoVLUXSEG2EI8_V_MF2_M2_TU 19844 0U, // PseudoVLUXSEG2EI8_V_MF2_M4 19845 0U, // PseudoVLUXSEG2EI8_V_MF2_M4_MASK 19846 0U, // PseudoVLUXSEG2EI8_V_MF2_M4_TU 19847 0U, // PseudoVLUXSEG2EI8_V_MF2_MF2 19848 0U, // PseudoVLUXSEG2EI8_V_MF2_MF2_MASK 19849 0U, // PseudoVLUXSEG2EI8_V_MF2_MF2_TU 19850 0U, // PseudoVLUXSEG2EI8_V_MF4_M1 19851 0U, // PseudoVLUXSEG2EI8_V_MF4_M1_MASK 19852 0U, // PseudoVLUXSEG2EI8_V_MF4_M1_TU 19853 0U, // PseudoVLUXSEG2EI8_V_MF4_M2 19854 0U, // PseudoVLUXSEG2EI8_V_MF4_M2_MASK 19855 0U, // PseudoVLUXSEG2EI8_V_MF4_M2_TU 19856 0U, // PseudoVLUXSEG2EI8_V_MF4_MF2 19857 0U, // PseudoVLUXSEG2EI8_V_MF4_MF2_MASK 19858 0U, // PseudoVLUXSEG2EI8_V_MF4_MF2_TU 19859 0U, // PseudoVLUXSEG2EI8_V_MF4_MF4 19860 0U, // PseudoVLUXSEG2EI8_V_MF4_MF4_MASK 19861 0U, // PseudoVLUXSEG2EI8_V_MF4_MF4_TU 19862 0U, // PseudoVLUXSEG2EI8_V_MF8_M1 19863 0U, // PseudoVLUXSEG2EI8_V_MF8_M1_MASK 19864 0U, // PseudoVLUXSEG2EI8_V_MF8_M1_TU 19865 0U, // PseudoVLUXSEG2EI8_V_MF8_MF2 19866 0U, // PseudoVLUXSEG2EI8_V_MF8_MF2_MASK 19867 0U, // PseudoVLUXSEG2EI8_V_MF8_MF2_TU 19868 0U, // PseudoVLUXSEG2EI8_V_MF8_MF4 19869 0U, // PseudoVLUXSEG2EI8_V_MF8_MF4_MASK 19870 0U, // PseudoVLUXSEG2EI8_V_MF8_MF4_TU 19871 0U, // PseudoVLUXSEG2EI8_V_MF8_MF8 19872 0U, // PseudoVLUXSEG2EI8_V_MF8_MF8_MASK 19873 0U, // PseudoVLUXSEG2EI8_V_MF8_MF8_TU 19874 0U, // PseudoVLUXSEG3EI16_V_M1_M1 19875 0U, // PseudoVLUXSEG3EI16_V_M1_M1_MASK 19876 0U, // PseudoVLUXSEG3EI16_V_M1_M1_TU 19877 0U, // PseudoVLUXSEG3EI16_V_M1_M2 19878 0U, // PseudoVLUXSEG3EI16_V_M1_M2_MASK 19879 0U, // PseudoVLUXSEG3EI16_V_M1_M2_TU 19880 0U, // PseudoVLUXSEG3EI16_V_M1_MF2 19881 0U, // PseudoVLUXSEG3EI16_V_M1_MF2_MASK 19882 0U, // PseudoVLUXSEG3EI16_V_M1_MF2_TU 19883 0U, // PseudoVLUXSEG3EI16_V_M2_M1 19884 0U, // PseudoVLUXSEG3EI16_V_M2_M1_MASK 19885 0U, // PseudoVLUXSEG3EI16_V_M2_M1_TU 19886 0U, // PseudoVLUXSEG3EI16_V_M2_M2 19887 0U, // PseudoVLUXSEG3EI16_V_M2_M2_MASK 19888 0U, // PseudoVLUXSEG3EI16_V_M2_M2_TU 19889 0U, // PseudoVLUXSEG3EI16_V_M4_M2 19890 0U, // PseudoVLUXSEG3EI16_V_M4_M2_MASK 19891 0U, // PseudoVLUXSEG3EI16_V_M4_M2_TU 19892 0U, // PseudoVLUXSEG3EI16_V_MF2_M1 19893 0U, // PseudoVLUXSEG3EI16_V_MF2_M1_MASK 19894 0U, // PseudoVLUXSEG3EI16_V_MF2_M1_TU 19895 0U, // PseudoVLUXSEG3EI16_V_MF2_M2 19896 0U, // PseudoVLUXSEG3EI16_V_MF2_M2_MASK 19897 0U, // PseudoVLUXSEG3EI16_V_MF2_M2_TU 19898 0U, // PseudoVLUXSEG3EI16_V_MF2_MF2 19899 0U, // PseudoVLUXSEG3EI16_V_MF2_MF2_MASK 19900 0U, // PseudoVLUXSEG3EI16_V_MF2_MF2_TU 19901 0U, // PseudoVLUXSEG3EI16_V_MF2_MF4 19902 0U, // PseudoVLUXSEG3EI16_V_MF2_MF4_MASK 19903 0U, // PseudoVLUXSEG3EI16_V_MF2_MF4_TU 19904 0U, // PseudoVLUXSEG3EI16_V_MF4_M1 19905 0U, // PseudoVLUXSEG3EI16_V_MF4_M1_MASK 19906 0U, // PseudoVLUXSEG3EI16_V_MF4_M1_TU 19907 0U, // PseudoVLUXSEG3EI16_V_MF4_MF2 19908 0U, // PseudoVLUXSEG3EI16_V_MF4_MF2_MASK 19909 0U, // PseudoVLUXSEG3EI16_V_MF4_MF2_TU 19910 0U, // PseudoVLUXSEG3EI16_V_MF4_MF4 19911 0U, // PseudoVLUXSEG3EI16_V_MF4_MF4_MASK 19912 0U, // PseudoVLUXSEG3EI16_V_MF4_MF4_TU 19913 0U, // PseudoVLUXSEG3EI16_V_MF4_MF8 19914 0U, // PseudoVLUXSEG3EI16_V_MF4_MF8_MASK 19915 0U, // PseudoVLUXSEG3EI16_V_MF4_MF8_TU 19916 0U, // PseudoVLUXSEG3EI32_V_M1_M1 19917 0U, // PseudoVLUXSEG3EI32_V_M1_M1_MASK 19918 0U, // PseudoVLUXSEG3EI32_V_M1_M1_TU 19919 0U, // PseudoVLUXSEG3EI32_V_M1_M2 19920 0U, // PseudoVLUXSEG3EI32_V_M1_M2_MASK 19921 0U, // PseudoVLUXSEG3EI32_V_M1_M2_TU 19922 0U, // PseudoVLUXSEG3EI32_V_M1_MF2 19923 0U, // PseudoVLUXSEG3EI32_V_M1_MF2_MASK 19924 0U, // PseudoVLUXSEG3EI32_V_M1_MF2_TU 19925 0U, // PseudoVLUXSEG3EI32_V_M1_MF4 19926 0U, // PseudoVLUXSEG3EI32_V_M1_MF4_MASK 19927 0U, // PseudoVLUXSEG3EI32_V_M1_MF4_TU 19928 0U, // PseudoVLUXSEG3EI32_V_M2_M1 19929 0U, // PseudoVLUXSEG3EI32_V_M2_M1_MASK 19930 0U, // PseudoVLUXSEG3EI32_V_M2_M1_TU 19931 0U, // PseudoVLUXSEG3EI32_V_M2_M2 19932 0U, // PseudoVLUXSEG3EI32_V_M2_M2_MASK 19933 0U, // PseudoVLUXSEG3EI32_V_M2_M2_TU 19934 0U, // PseudoVLUXSEG3EI32_V_M2_MF2 19935 0U, // PseudoVLUXSEG3EI32_V_M2_MF2_MASK 19936 0U, // PseudoVLUXSEG3EI32_V_M2_MF2_TU 19937 0U, // PseudoVLUXSEG3EI32_V_M4_M1 19938 0U, // PseudoVLUXSEG3EI32_V_M4_M1_MASK 19939 0U, // PseudoVLUXSEG3EI32_V_M4_M1_TU 19940 0U, // PseudoVLUXSEG3EI32_V_M4_M2 19941 0U, // PseudoVLUXSEG3EI32_V_M4_M2_MASK 19942 0U, // PseudoVLUXSEG3EI32_V_M4_M2_TU 19943 0U, // PseudoVLUXSEG3EI32_V_M8_M2 19944 0U, // PseudoVLUXSEG3EI32_V_M8_M2_MASK 19945 0U, // PseudoVLUXSEG3EI32_V_M8_M2_TU 19946 0U, // PseudoVLUXSEG3EI32_V_MF2_M1 19947 0U, // PseudoVLUXSEG3EI32_V_MF2_M1_MASK 19948 0U, // PseudoVLUXSEG3EI32_V_MF2_M1_TU 19949 0U, // PseudoVLUXSEG3EI32_V_MF2_MF2 19950 0U, // PseudoVLUXSEG3EI32_V_MF2_MF2_MASK 19951 0U, // PseudoVLUXSEG3EI32_V_MF2_MF2_TU 19952 0U, // PseudoVLUXSEG3EI32_V_MF2_MF4 19953 0U, // PseudoVLUXSEG3EI32_V_MF2_MF4_MASK 19954 0U, // PseudoVLUXSEG3EI32_V_MF2_MF4_TU 19955 0U, // PseudoVLUXSEG3EI32_V_MF2_MF8 19956 0U, // PseudoVLUXSEG3EI32_V_MF2_MF8_MASK 19957 0U, // PseudoVLUXSEG3EI32_V_MF2_MF8_TU 19958 0U, // PseudoVLUXSEG3EI64_V_M1_M1 19959 0U, // PseudoVLUXSEG3EI64_V_M1_M1_MASK 19960 0U, // PseudoVLUXSEG3EI64_V_M1_M1_TU 19961 0U, // PseudoVLUXSEG3EI64_V_M1_MF2 19962 0U, // PseudoVLUXSEG3EI64_V_M1_MF2_MASK 19963 0U, // PseudoVLUXSEG3EI64_V_M1_MF2_TU 19964 0U, // PseudoVLUXSEG3EI64_V_M1_MF4 19965 0U, // PseudoVLUXSEG3EI64_V_M1_MF4_MASK 19966 0U, // PseudoVLUXSEG3EI64_V_M1_MF4_TU 19967 0U, // PseudoVLUXSEG3EI64_V_M1_MF8 19968 0U, // PseudoVLUXSEG3EI64_V_M1_MF8_MASK 19969 0U, // PseudoVLUXSEG3EI64_V_M1_MF8_TU 19970 0U, // PseudoVLUXSEG3EI64_V_M2_M1 19971 0U, // PseudoVLUXSEG3EI64_V_M2_M1_MASK 19972 0U, // PseudoVLUXSEG3EI64_V_M2_M1_TU 19973 0U, // PseudoVLUXSEG3EI64_V_M2_M2 19974 0U, // PseudoVLUXSEG3EI64_V_M2_M2_MASK 19975 0U, // PseudoVLUXSEG3EI64_V_M2_M2_TU 19976 0U, // PseudoVLUXSEG3EI64_V_M2_MF2 19977 0U, // PseudoVLUXSEG3EI64_V_M2_MF2_MASK 19978 0U, // PseudoVLUXSEG3EI64_V_M2_MF2_TU 19979 0U, // PseudoVLUXSEG3EI64_V_M2_MF4 19980 0U, // PseudoVLUXSEG3EI64_V_M2_MF4_MASK 19981 0U, // PseudoVLUXSEG3EI64_V_M2_MF4_TU 19982 0U, // PseudoVLUXSEG3EI64_V_M4_M1 19983 0U, // PseudoVLUXSEG3EI64_V_M4_M1_MASK 19984 0U, // PseudoVLUXSEG3EI64_V_M4_M1_TU 19985 0U, // PseudoVLUXSEG3EI64_V_M4_M2 19986 0U, // PseudoVLUXSEG3EI64_V_M4_M2_MASK 19987 0U, // PseudoVLUXSEG3EI64_V_M4_M2_TU 19988 0U, // PseudoVLUXSEG3EI64_V_M4_MF2 19989 0U, // PseudoVLUXSEG3EI64_V_M4_MF2_MASK 19990 0U, // PseudoVLUXSEG3EI64_V_M4_MF2_TU 19991 0U, // PseudoVLUXSEG3EI64_V_M8_M1 19992 0U, // PseudoVLUXSEG3EI64_V_M8_M1_MASK 19993 0U, // PseudoVLUXSEG3EI64_V_M8_M1_TU 19994 0U, // PseudoVLUXSEG3EI64_V_M8_M2 19995 0U, // PseudoVLUXSEG3EI64_V_M8_M2_MASK 19996 0U, // PseudoVLUXSEG3EI64_V_M8_M2_TU 19997 0U, // PseudoVLUXSEG3EI8_V_M1_M1 19998 0U, // PseudoVLUXSEG3EI8_V_M1_M1_MASK 19999 0U, // PseudoVLUXSEG3EI8_V_M1_M1_TU 20000 0U, // PseudoVLUXSEG3EI8_V_M1_M2 20001 0U, // PseudoVLUXSEG3EI8_V_M1_M2_MASK 20002 0U, // PseudoVLUXSEG3EI8_V_M1_M2_TU 20003 0U, // PseudoVLUXSEG3EI8_V_M2_M2 20004 0U, // PseudoVLUXSEG3EI8_V_M2_M2_MASK 20005 0U, // PseudoVLUXSEG3EI8_V_M2_M2_TU 20006 0U, // PseudoVLUXSEG3EI8_V_MF2_M1 20007 0U, // PseudoVLUXSEG3EI8_V_MF2_M1_MASK 20008 0U, // PseudoVLUXSEG3EI8_V_MF2_M1_TU 20009 0U, // PseudoVLUXSEG3EI8_V_MF2_M2 20010 0U, // PseudoVLUXSEG3EI8_V_MF2_M2_MASK 20011 0U, // PseudoVLUXSEG3EI8_V_MF2_M2_TU 20012 0U, // PseudoVLUXSEG3EI8_V_MF2_MF2 20013 0U, // PseudoVLUXSEG3EI8_V_MF2_MF2_MASK 20014 0U, // PseudoVLUXSEG3EI8_V_MF2_MF2_TU 20015 0U, // PseudoVLUXSEG3EI8_V_MF4_M1 20016 0U, // PseudoVLUXSEG3EI8_V_MF4_M1_MASK 20017 0U, // PseudoVLUXSEG3EI8_V_MF4_M1_TU 20018 0U, // PseudoVLUXSEG3EI8_V_MF4_M2 20019 0U, // PseudoVLUXSEG3EI8_V_MF4_M2_MASK 20020 0U, // PseudoVLUXSEG3EI8_V_MF4_M2_TU 20021 0U, // PseudoVLUXSEG3EI8_V_MF4_MF2 20022 0U, // PseudoVLUXSEG3EI8_V_MF4_MF2_MASK 20023 0U, // PseudoVLUXSEG3EI8_V_MF4_MF2_TU 20024 0U, // PseudoVLUXSEG3EI8_V_MF4_MF4 20025 0U, // PseudoVLUXSEG3EI8_V_MF4_MF4_MASK 20026 0U, // PseudoVLUXSEG3EI8_V_MF4_MF4_TU 20027 0U, // PseudoVLUXSEG3EI8_V_MF8_M1 20028 0U, // PseudoVLUXSEG3EI8_V_MF8_M1_MASK 20029 0U, // PseudoVLUXSEG3EI8_V_MF8_M1_TU 20030 0U, // PseudoVLUXSEG3EI8_V_MF8_MF2 20031 0U, // PseudoVLUXSEG3EI8_V_MF8_MF2_MASK 20032 0U, // PseudoVLUXSEG3EI8_V_MF8_MF2_TU 20033 0U, // PseudoVLUXSEG3EI8_V_MF8_MF4 20034 0U, // PseudoVLUXSEG3EI8_V_MF8_MF4_MASK 20035 0U, // PseudoVLUXSEG3EI8_V_MF8_MF4_TU 20036 0U, // PseudoVLUXSEG3EI8_V_MF8_MF8 20037 0U, // PseudoVLUXSEG3EI8_V_MF8_MF8_MASK 20038 0U, // PseudoVLUXSEG3EI8_V_MF8_MF8_TU 20039 0U, // PseudoVLUXSEG4EI16_V_M1_M1 20040 0U, // PseudoVLUXSEG4EI16_V_M1_M1_MASK 20041 0U, // PseudoVLUXSEG4EI16_V_M1_M1_TU 20042 0U, // PseudoVLUXSEG4EI16_V_M1_M2 20043 0U, // PseudoVLUXSEG4EI16_V_M1_M2_MASK 20044 0U, // PseudoVLUXSEG4EI16_V_M1_M2_TU 20045 0U, // PseudoVLUXSEG4EI16_V_M1_MF2 20046 0U, // PseudoVLUXSEG4EI16_V_M1_MF2_MASK 20047 0U, // PseudoVLUXSEG4EI16_V_M1_MF2_TU 20048 0U, // PseudoVLUXSEG4EI16_V_M2_M1 20049 0U, // PseudoVLUXSEG4EI16_V_M2_M1_MASK 20050 0U, // PseudoVLUXSEG4EI16_V_M2_M1_TU 20051 0U, // PseudoVLUXSEG4EI16_V_M2_M2 20052 0U, // PseudoVLUXSEG4EI16_V_M2_M2_MASK 20053 0U, // PseudoVLUXSEG4EI16_V_M2_M2_TU 20054 0U, // PseudoVLUXSEG4EI16_V_M4_M2 20055 0U, // PseudoVLUXSEG4EI16_V_M4_M2_MASK 20056 0U, // PseudoVLUXSEG4EI16_V_M4_M2_TU 20057 0U, // PseudoVLUXSEG4EI16_V_MF2_M1 20058 0U, // PseudoVLUXSEG4EI16_V_MF2_M1_MASK 20059 0U, // PseudoVLUXSEG4EI16_V_MF2_M1_TU 20060 0U, // PseudoVLUXSEG4EI16_V_MF2_M2 20061 0U, // PseudoVLUXSEG4EI16_V_MF2_M2_MASK 20062 0U, // PseudoVLUXSEG4EI16_V_MF2_M2_TU 20063 0U, // PseudoVLUXSEG4EI16_V_MF2_MF2 20064 0U, // PseudoVLUXSEG4EI16_V_MF2_MF2_MASK 20065 0U, // PseudoVLUXSEG4EI16_V_MF2_MF2_TU 20066 0U, // PseudoVLUXSEG4EI16_V_MF2_MF4 20067 0U, // PseudoVLUXSEG4EI16_V_MF2_MF4_MASK 20068 0U, // PseudoVLUXSEG4EI16_V_MF2_MF4_TU 20069 0U, // PseudoVLUXSEG4EI16_V_MF4_M1 20070 0U, // PseudoVLUXSEG4EI16_V_MF4_M1_MASK 20071 0U, // PseudoVLUXSEG4EI16_V_MF4_M1_TU 20072 0U, // PseudoVLUXSEG4EI16_V_MF4_MF2 20073 0U, // PseudoVLUXSEG4EI16_V_MF4_MF2_MASK 20074 0U, // PseudoVLUXSEG4EI16_V_MF4_MF2_TU 20075 0U, // PseudoVLUXSEG4EI16_V_MF4_MF4 20076 0U, // PseudoVLUXSEG4EI16_V_MF4_MF4_MASK 20077 0U, // PseudoVLUXSEG4EI16_V_MF4_MF4_TU 20078 0U, // PseudoVLUXSEG4EI16_V_MF4_MF8 20079 0U, // PseudoVLUXSEG4EI16_V_MF4_MF8_MASK 20080 0U, // PseudoVLUXSEG4EI16_V_MF4_MF8_TU 20081 0U, // PseudoVLUXSEG4EI32_V_M1_M1 20082 0U, // PseudoVLUXSEG4EI32_V_M1_M1_MASK 20083 0U, // PseudoVLUXSEG4EI32_V_M1_M1_TU 20084 0U, // PseudoVLUXSEG4EI32_V_M1_M2 20085 0U, // PseudoVLUXSEG4EI32_V_M1_M2_MASK 20086 0U, // PseudoVLUXSEG4EI32_V_M1_M2_TU 20087 0U, // PseudoVLUXSEG4EI32_V_M1_MF2 20088 0U, // PseudoVLUXSEG4EI32_V_M1_MF2_MASK 20089 0U, // PseudoVLUXSEG4EI32_V_M1_MF2_TU 20090 0U, // PseudoVLUXSEG4EI32_V_M1_MF4 20091 0U, // PseudoVLUXSEG4EI32_V_M1_MF4_MASK 20092 0U, // PseudoVLUXSEG4EI32_V_M1_MF4_TU 20093 0U, // PseudoVLUXSEG4EI32_V_M2_M1 20094 0U, // PseudoVLUXSEG4EI32_V_M2_M1_MASK 20095 0U, // PseudoVLUXSEG4EI32_V_M2_M1_TU 20096 0U, // PseudoVLUXSEG4EI32_V_M2_M2 20097 0U, // PseudoVLUXSEG4EI32_V_M2_M2_MASK 20098 0U, // PseudoVLUXSEG4EI32_V_M2_M2_TU 20099 0U, // PseudoVLUXSEG4EI32_V_M2_MF2 20100 0U, // PseudoVLUXSEG4EI32_V_M2_MF2_MASK 20101 0U, // PseudoVLUXSEG4EI32_V_M2_MF2_TU 20102 0U, // PseudoVLUXSEG4EI32_V_M4_M1 20103 0U, // PseudoVLUXSEG4EI32_V_M4_M1_MASK 20104 0U, // PseudoVLUXSEG4EI32_V_M4_M1_TU 20105 0U, // PseudoVLUXSEG4EI32_V_M4_M2 20106 0U, // PseudoVLUXSEG4EI32_V_M4_M2_MASK 20107 0U, // PseudoVLUXSEG4EI32_V_M4_M2_TU 20108 0U, // PseudoVLUXSEG4EI32_V_M8_M2 20109 0U, // PseudoVLUXSEG4EI32_V_M8_M2_MASK 20110 0U, // PseudoVLUXSEG4EI32_V_M8_M2_TU 20111 0U, // PseudoVLUXSEG4EI32_V_MF2_M1 20112 0U, // PseudoVLUXSEG4EI32_V_MF2_M1_MASK 20113 0U, // PseudoVLUXSEG4EI32_V_MF2_M1_TU 20114 0U, // PseudoVLUXSEG4EI32_V_MF2_MF2 20115 0U, // PseudoVLUXSEG4EI32_V_MF2_MF2_MASK 20116 0U, // PseudoVLUXSEG4EI32_V_MF2_MF2_TU 20117 0U, // PseudoVLUXSEG4EI32_V_MF2_MF4 20118 0U, // PseudoVLUXSEG4EI32_V_MF2_MF4_MASK 20119 0U, // PseudoVLUXSEG4EI32_V_MF2_MF4_TU 20120 0U, // PseudoVLUXSEG4EI32_V_MF2_MF8 20121 0U, // PseudoVLUXSEG4EI32_V_MF2_MF8_MASK 20122 0U, // PseudoVLUXSEG4EI32_V_MF2_MF8_TU 20123 0U, // PseudoVLUXSEG4EI64_V_M1_M1 20124 0U, // PseudoVLUXSEG4EI64_V_M1_M1_MASK 20125 0U, // PseudoVLUXSEG4EI64_V_M1_M1_TU 20126 0U, // PseudoVLUXSEG4EI64_V_M1_MF2 20127 0U, // PseudoVLUXSEG4EI64_V_M1_MF2_MASK 20128 0U, // PseudoVLUXSEG4EI64_V_M1_MF2_TU 20129 0U, // PseudoVLUXSEG4EI64_V_M1_MF4 20130 0U, // PseudoVLUXSEG4EI64_V_M1_MF4_MASK 20131 0U, // PseudoVLUXSEG4EI64_V_M1_MF4_TU 20132 0U, // PseudoVLUXSEG4EI64_V_M1_MF8 20133 0U, // PseudoVLUXSEG4EI64_V_M1_MF8_MASK 20134 0U, // PseudoVLUXSEG4EI64_V_M1_MF8_TU 20135 0U, // PseudoVLUXSEG4EI64_V_M2_M1 20136 0U, // PseudoVLUXSEG4EI64_V_M2_M1_MASK 20137 0U, // PseudoVLUXSEG4EI64_V_M2_M1_TU 20138 0U, // PseudoVLUXSEG4EI64_V_M2_M2 20139 0U, // PseudoVLUXSEG4EI64_V_M2_M2_MASK 20140 0U, // PseudoVLUXSEG4EI64_V_M2_M2_TU 20141 0U, // PseudoVLUXSEG4EI64_V_M2_MF2 20142 0U, // PseudoVLUXSEG4EI64_V_M2_MF2_MASK 20143 0U, // PseudoVLUXSEG4EI64_V_M2_MF2_TU 20144 0U, // PseudoVLUXSEG4EI64_V_M2_MF4 20145 0U, // PseudoVLUXSEG4EI64_V_M2_MF4_MASK 20146 0U, // PseudoVLUXSEG4EI64_V_M2_MF4_TU 20147 0U, // PseudoVLUXSEG4EI64_V_M4_M1 20148 0U, // PseudoVLUXSEG4EI64_V_M4_M1_MASK 20149 0U, // PseudoVLUXSEG4EI64_V_M4_M1_TU 20150 0U, // PseudoVLUXSEG4EI64_V_M4_M2 20151 0U, // PseudoVLUXSEG4EI64_V_M4_M2_MASK 20152 0U, // PseudoVLUXSEG4EI64_V_M4_M2_TU 20153 0U, // PseudoVLUXSEG4EI64_V_M4_MF2 20154 0U, // PseudoVLUXSEG4EI64_V_M4_MF2_MASK 20155 0U, // PseudoVLUXSEG4EI64_V_M4_MF2_TU 20156 0U, // PseudoVLUXSEG4EI64_V_M8_M1 20157 0U, // PseudoVLUXSEG4EI64_V_M8_M1_MASK 20158 0U, // PseudoVLUXSEG4EI64_V_M8_M1_TU 20159 0U, // PseudoVLUXSEG4EI64_V_M8_M2 20160 0U, // PseudoVLUXSEG4EI64_V_M8_M2_MASK 20161 0U, // PseudoVLUXSEG4EI64_V_M8_M2_TU 20162 0U, // PseudoVLUXSEG4EI8_V_M1_M1 20163 0U, // PseudoVLUXSEG4EI8_V_M1_M1_MASK 20164 0U, // PseudoVLUXSEG4EI8_V_M1_M1_TU 20165 0U, // PseudoVLUXSEG4EI8_V_M1_M2 20166 0U, // PseudoVLUXSEG4EI8_V_M1_M2_MASK 20167 0U, // PseudoVLUXSEG4EI8_V_M1_M2_TU 20168 0U, // PseudoVLUXSEG4EI8_V_M2_M2 20169 0U, // PseudoVLUXSEG4EI8_V_M2_M2_MASK 20170 0U, // PseudoVLUXSEG4EI8_V_M2_M2_TU 20171 0U, // PseudoVLUXSEG4EI8_V_MF2_M1 20172 0U, // PseudoVLUXSEG4EI8_V_MF2_M1_MASK 20173 0U, // PseudoVLUXSEG4EI8_V_MF2_M1_TU 20174 0U, // PseudoVLUXSEG4EI8_V_MF2_M2 20175 0U, // PseudoVLUXSEG4EI8_V_MF2_M2_MASK 20176 0U, // PseudoVLUXSEG4EI8_V_MF2_M2_TU 20177 0U, // PseudoVLUXSEG4EI8_V_MF2_MF2 20178 0U, // PseudoVLUXSEG4EI8_V_MF2_MF2_MASK 20179 0U, // PseudoVLUXSEG4EI8_V_MF2_MF2_TU 20180 0U, // PseudoVLUXSEG4EI8_V_MF4_M1 20181 0U, // PseudoVLUXSEG4EI8_V_MF4_M1_MASK 20182 0U, // PseudoVLUXSEG4EI8_V_MF4_M1_TU 20183 0U, // PseudoVLUXSEG4EI8_V_MF4_M2 20184 0U, // PseudoVLUXSEG4EI8_V_MF4_M2_MASK 20185 0U, // PseudoVLUXSEG4EI8_V_MF4_M2_TU 20186 0U, // PseudoVLUXSEG4EI8_V_MF4_MF2 20187 0U, // PseudoVLUXSEG4EI8_V_MF4_MF2_MASK 20188 0U, // PseudoVLUXSEG4EI8_V_MF4_MF2_TU 20189 0U, // PseudoVLUXSEG4EI8_V_MF4_MF4 20190 0U, // PseudoVLUXSEG4EI8_V_MF4_MF4_MASK 20191 0U, // PseudoVLUXSEG4EI8_V_MF4_MF4_TU 20192 0U, // PseudoVLUXSEG4EI8_V_MF8_M1 20193 0U, // PseudoVLUXSEG4EI8_V_MF8_M1_MASK 20194 0U, // PseudoVLUXSEG4EI8_V_MF8_M1_TU 20195 0U, // PseudoVLUXSEG4EI8_V_MF8_MF2 20196 0U, // PseudoVLUXSEG4EI8_V_MF8_MF2_MASK 20197 0U, // PseudoVLUXSEG4EI8_V_MF8_MF2_TU 20198 0U, // PseudoVLUXSEG4EI8_V_MF8_MF4 20199 0U, // PseudoVLUXSEG4EI8_V_MF8_MF4_MASK 20200 0U, // PseudoVLUXSEG4EI8_V_MF8_MF4_TU 20201 0U, // PseudoVLUXSEG4EI8_V_MF8_MF8 20202 0U, // PseudoVLUXSEG4EI8_V_MF8_MF8_MASK 20203 0U, // PseudoVLUXSEG4EI8_V_MF8_MF8_TU 20204 0U, // PseudoVLUXSEG5EI16_V_M1_M1 20205 0U, // PseudoVLUXSEG5EI16_V_M1_M1_MASK 20206 0U, // PseudoVLUXSEG5EI16_V_M1_M1_TU 20207 0U, // PseudoVLUXSEG5EI16_V_M1_MF2 20208 0U, // PseudoVLUXSEG5EI16_V_M1_MF2_MASK 20209 0U, // PseudoVLUXSEG5EI16_V_M1_MF2_TU 20210 0U, // PseudoVLUXSEG5EI16_V_M2_M1 20211 0U, // PseudoVLUXSEG5EI16_V_M2_M1_MASK 20212 0U, // PseudoVLUXSEG5EI16_V_M2_M1_TU 20213 0U, // PseudoVLUXSEG5EI16_V_MF2_M1 20214 0U, // PseudoVLUXSEG5EI16_V_MF2_M1_MASK 20215 0U, // PseudoVLUXSEG5EI16_V_MF2_M1_TU 20216 0U, // PseudoVLUXSEG5EI16_V_MF2_MF2 20217 0U, // PseudoVLUXSEG5EI16_V_MF2_MF2_MASK 20218 0U, // PseudoVLUXSEG5EI16_V_MF2_MF2_TU 20219 0U, // PseudoVLUXSEG5EI16_V_MF2_MF4 20220 0U, // PseudoVLUXSEG5EI16_V_MF2_MF4_MASK 20221 0U, // PseudoVLUXSEG5EI16_V_MF2_MF4_TU 20222 0U, // PseudoVLUXSEG5EI16_V_MF4_M1 20223 0U, // PseudoVLUXSEG5EI16_V_MF4_M1_MASK 20224 0U, // PseudoVLUXSEG5EI16_V_MF4_M1_TU 20225 0U, // PseudoVLUXSEG5EI16_V_MF4_MF2 20226 0U, // PseudoVLUXSEG5EI16_V_MF4_MF2_MASK 20227 0U, // PseudoVLUXSEG5EI16_V_MF4_MF2_TU 20228 0U, // PseudoVLUXSEG5EI16_V_MF4_MF4 20229 0U, // PseudoVLUXSEG5EI16_V_MF4_MF4_MASK 20230 0U, // PseudoVLUXSEG5EI16_V_MF4_MF4_TU 20231 0U, // PseudoVLUXSEG5EI16_V_MF4_MF8 20232 0U, // PseudoVLUXSEG5EI16_V_MF4_MF8_MASK 20233 0U, // PseudoVLUXSEG5EI16_V_MF4_MF8_TU 20234 0U, // PseudoVLUXSEG5EI32_V_M1_M1 20235 0U, // PseudoVLUXSEG5EI32_V_M1_M1_MASK 20236 0U, // PseudoVLUXSEG5EI32_V_M1_M1_TU 20237 0U, // PseudoVLUXSEG5EI32_V_M1_MF2 20238 0U, // PseudoVLUXSEG5EI32_V_M1_MF2_MASK 20239 0U, // PseudoVLUXSEG5EI32_V_M1_MF2_TU 20240 0U, // PseudoVLUXSEG5EI32_V_M1_MF4 20241 0U, // PseudoVLUXSEG5EI32_V_M1_MF4_MASK 20242 0U, // PseudoVLUXSEG5EI32_V_M1_MF4_TU 20243 0U, // PseudoVLUXSEG5EI32_V_M2_M1 20244 0U, // PseudoVLUXSEG5EI32_V_M2_M1_MASK 20245 0U, // PseudoVLUXSEG5EI32_V_M2_M1_TU 20246 0U, // PseudoVLUXSEG5EI32_V_M2_MF2 20247 0U, // PseudoVLUXSEG5EI32_V_M2_MF2_MASK 20248 0U, // PseudoVLUXSEG5EI32_V_M2_MF2_TU 20249 0U, // PseudoVLUXSEG5EI32_V_M4_M1 20250 0U, // PseudoVLUXSEG5EI32_V_M4_M1_MASK 20251 0U, // PseudoVLUXSEG5EI32_V_M4_M1_TU 20252 0U, // PseudoVLUXSEG5EI32_V_MF2_M1 20253 0U, // PseudoVLUXSEG5EI32_V_MF2_M1_MASK 20254 0U, // PseudoVLUXSEG5EI32_V_MF2_M1_TU 20255 0U, // PseudoVLUXSEG5EI32_V_MF2_MF2 20256 0U, // PseudoVLUXSEG5EI32_V_MF2_MF2_MASK 20257 0U, // PseudoVLUXSEG5EI32_V_MF2_MF2_TU 20258 0U, // PseudoVLUXSEG5EI32_V_MF2_MF4 20259 0U, // PseudoVLUXSEG5EI32_V_MF2_MF4_MASK 20260 0U, // PseudoVLUXSEG5EI32_V_MF2_MF4_TU 20261 0U, // PseudoVLUXSEG5EI32_V_MF2_MF8 20262 0U, // PseudoVLUXSEG5EI32_V_MF2_MF8_MASK 20263 0U, // PseudoVLUXSEG5EI32_V_MF2_MF8_TU 20264 0U, // PseudoVLUXSEG5EI64_V_M1_M1 20265 0U, // PseudoVLUXSEG5EI64_V_M1_M1_MASK 20266 0U, // PseudoVLUXSEG5EI64_V_M1_M1_TU 20267 0U, // PseudoVLUXSEG5EI64_V_M1_MF2 20268 0U, // PseudoVLUXSEG5EI64_V_M1_MF2_MASK 20269 0U, // PseudoVLUXSEG5EI64_V_M1_MF2_TU 20270 0U, // PseudoVLUXSEG5EI64_V_M1_MF4 20271 0U, // PseudoVLUXSEG5EI64_V_M1_MF4_MASK 20272 0U, // PseudoVLUXSEG5EI64_V_M1_MF4_TU 20273 0U, // PseudoVLUXSEG5EI64_V_M1_MF8 20274 0U, // PseudoVLUXSEG5EI64_V_M1_MF8_MASK 20275 0U, // PseudoVLUXSEG5EI64_V_M1_MF8_TU 20276 0U, // PseudoVLUXSEG5EI64_V_M2_M1 20277 0U, // PseudoVLUXSEG5EI64_V_M2_M1_MASK 20278 0U, // PseudoVLUXSEG5EI64_V_M2_M1_TU 20279 0U, // PseudoVLUXSEG5EI64_V_M2_MF2 20280 0U, // PseudoVLUXSEG5EI64_V_M2_MF2_MASK 20281 0U, // PseudoVLUXSEG5EI64_V_M2_MF2_TU 20282 0U, // PseudoVLUXSEG5EI64_V_M2_MF4 20283 0U, // PseudoVLUXSEG5EI64_V_M2_MF4_MASK 20284 0U, // PseudoVLUXSEG5EI64_V_M2_MF4_TU 20285 0U, // PseudoVLUXSEG5EI64_V_M4_M1 20286 0U, // PseudoVLUXSEG5EI64_V_M4_M1_MASK 20287 0U, // PseudoVLUXSEG5EI64_V_M4_M1_TU 20288 0U, // PseudoVLUXSEG5EI64_V_M4_MF2 20289 0U, // PseudoVLUXSEG5EI64_V_M4_MF2_MASK 20290 0U, // PseudoVLUXSEG5EI64_V_M4_MF2_TU 20291 0U, // PseudoVLUXSEG5EI64_V_M8_M1 20292 0U, // PseudoVLUXSEG5EI64_V_M8_M1_MASK 20293 0U, // PseudoVLUXSEG5EI64_V_M8_M1_TU 20294 0U, // PseudoVLUXSEG5EI8_V_M1_M1 20295 0U, // PseudoVLUXSEG5EI8_V_M1_M1_MASK 20296 0U, // PseudoVLUXSEG5EI8_V_M1_M1_TU 20297 0U, // PseudoVLUXSEG5EI8_V_MF2_M1 20298 0U, // PseudoVLUXSEG5EI8_V_MF2_M1_MASK 20299 0U, // PseudoVLUXSEG5EI8_V_MF2_M1_TU 20300 0U, // PseudoVLUXSEG5EI8_V_MF2_MF2 20301 0U, // PseudoVLUXSEG5EI8_V_MF2_MF2_MASK 20302 0U, // PseudoVLUXSEG5EI8_V_MF2_MF2_TU 20303 0U, // PseudoVLUXSEG5EI8_V_MF4_M1 20304 0U, // PseudoVLUXSEG5EI8_V_MF4_M1_MASK 20305 0U, // PseudoVLUXSEG5EI8_V_MF4_M1_TU 20306 0U, // PseudoVLUXSEG5EI8_V_MF4_MF2 20307 0U, // PseudoVLUXSEG5EI8_V_MF4_MF2_MASK 20308 0U, // PseudoVLUXSEG5EI8_V_MF4_MF2_TU 20309 0U, // PseudoVLUXSEG5EI8_V_MF4_MF4 20310 0U, // PseudoVLUXSEG5EI8_V_MF4_MF4_MASK 20311 0U, // PseudoVLUXSEG5EI8_V_MF4_MF4_TU 20312 0U, // PseudoVLUXSEG5EI8_V_MF8_M1 20313 0U, // PseudoVLUXSEG5EI8_V_MF8_M1_MASK 20314 0U, // PseudoVLUXSEG5EI8_V_MF8_M1_TU 20315 0U, // PseudoVLUXSEG5EI8_V_MF8_MF2 20316 0U, // PseudoVLUXSEG5EI8_V_MF8_MF2_MASK 20317 0U, // PseudoVLUXSEG5EI8_V_MF8_MF2_TU 20318 0U, // PseudoVLUXSEG5EI8_V_MF8_MF4 20319 0U, // PseudoVLUXSEG5EI8_V_MF8_MF4_MASK 20320 0U, // PseudoVLUXSEG5EI8_V_MF8_MF4_TU 20321 0U, // PseudoVLUXSEG5EI8_V_MF8_MF8 20322 0U, // PseudoVLUXSEG5EI8_V_MF8_MF8_MASK 20323 0U, // PseudoVLUXSEG5EI8_V_MF8_MF8_TU 20324 0U, // PseudoVLUXSEG6EI16_V_M1_M1 20325 0U, // PseudoVLUXSEG6EI16_V_M1_M1_MASK 20326 0U, // PseudoVLUXSEG6EI16_V_M1_M1_TU 20327 0U, // PseudoVLUXSEG6EI16_V_M1_MF2 20328 0U, // PseudoVLUXSEG6EI16_V_M1_MF2_MASK 20329 0U, // PseudoVLUXSEG6EI16_V_M1_MF2_TU 20330 0U, // PseudoVLUXSEG6EI16_V_M2_M1 20331 0U, // PseudoVLUXSEG6EI16_V_M2_M1_MASK 20332 0U, // PseudoVLUXSEG6EI16_V_M2_M1_TU 20333 0U, // PseudoVLUXSEG6EI16_V_MF2_M1 20334 0U, // PseudoVLUXSEG6EI16_V_MF2_M1_MASK 20335 0U, // PseudoVLUXSEG6EI16_V_MF2_M1_TU 20336 0U, // PseudoVLUXSEG6EI16_V_MF2_MF2 20337 0U, // PseudoVLUXSEG6EI16_V_MF2_MF2_MASK 20338 0U, // PseudoVLUXSEG6EI16_V_MF2_MF2_TU 20339 0U, // PseudoVLUXSEG6EI16_V_MF2_MF4 20340 0U, // PseudoVLUXSEG6EI16_V_MF2_MF4_MASK 20341 0U, // PseudoVLUXSEG6EI16_V_MF2_MF4_TU 20342 0U, // PseudoVLUXSEG6EI16_V_MF4_M1 20343 0U, // PseudoVLUXSEG6EI16_V_MF4_M1_MASK 20344 0U, // PseudoVLUXSEG6EI16_V_MF4_M1_TU 20345 0U, // PseudoVLUXSEG6EI16_V_MF4_MF2 20346 0U, // PseudoVLUXSEG6EI16_V_MF4_MF2_MASK 20347 0U, // PseudoVLUXSEG6EI16_V_MF4_MF2_TU 20348 0U, // PseudoVLUXSEG6EI16_V_MF4_MF4 20349 0U, // PseudoVLUXSEG6EI16_V_MF4_MF4_MASK 20350 0U, // PseudoVLUXSEG6EI16_V_MF4_MF4_TU 20351 0U, // PseudoVLUXSEG6EI16_V_MF4_MF8 20352 0U, // PseudoVLUXSEG6EI16_V_MF4_MF8_MASK 20353 0U, // PseudoVLUXSEG6EI16_V_MF4_MF8_TU 20354 0U, // PseudoVLUXSEG6EI32_V_M1_M1 20355 0U, // PseudoVLUXSEG6EI32_V_M1_M1_MASK 20356 0U, // PseudoVLUXSEG6EI32_V_M1_M1_TU 20357 0U, // PseudoVLUXSEG6EI32_V_M1_MF2 20358 0U, // PseudoVLUXSEG6EI32_V_M1_MF2_MASK 20359 0U, // PseudoVLUXSEG6EI32_V_M1_MF2_TU 20360 0U, // PseudoVLUXSEG6EI32_V_M1_MF4 20361 0U, // PseudoVLUXSEG6EI32_V_M1_MF4_MASK 20362 0U, // PseudoVLUXSEG6EI32_V_M1_MF4_TU 20363 0U, // PseudoVLUXSEG6EI32_V_M2_M1 20364 0U, // PseudoVLUXSEG6EI32_V_M2_M1_MASK 20365 0U, // PseudoVLUXSEG6EI32_V_M2_M1_TU 20366 0U, // PseudoVLUXSEG6EI32_V_M2_MF2 20367 0U, // PseudoVLUXSEG6EI32_V_M2_MF2_MASK 20368 0U, // PseudoVLUXSEG6EI32_V_M2_MF2_TU 20369 0U, // PseudoVLUXSEG6EI32_V_M4_M1 20370 0U, // PseudoVLUXSEG6EI32_V_M4_M1_MASK 20371 0U, // PseudoVLUXSEG6EI32_V_M4_M1_TU 20372 0U, // PseudoVLUXSEG6EI32_V_MF2_M1 20373 0U, // PseudoVLUXSEG6EI32_V_MF2_M1_MASK 20374 0U, // PseudoVLUXSEG6EI32_V_MF2_M1_TU 20375 0U, // PseudoVLUXSEG6EI32_V_MF2_MF2 20376 0U, // PseudoVLUXSEG6EI32_V_MF2_MF2_MASK 20377 0U, // PseudoVLUXSEG6EI32_V_MF2_MF2_TU 20378 0U, // PseudoVLUXSEG6EI32_V_MF2_MF4 20379 0U, // PseudoVLUXSEG6EI32_V_MF2_MF4_MASK 20380 0U, // PseudoVLUXSEG6EI32_V_MF2_MF4_TU 20381 0U, // PseudoVLUXSEG6EI32_V_MF2_MF8 20382 0U, // PseudoVLUXSEG6EI32_V_MF2_MF8_MASK 20383 0U, // PseudoVLUXSEG6EI32_V_MF2_MF8_TU 20384 0U, // PseudoVLUXSEG6EI64_V_M1_M1 20385 0U, // PseudoVLUXSEG6EI64_V_M1_M1_MASK 20386 0U, // PseudoVLUXSEG6EI64_V_M1_M1_TU 20387 0U, // PseudoVLUXSEG6EI64_V_M1_MF2 20388 0U, // PseudoVLUXSEG6EI64_V_M1_MF2_MASK 20389 0U, // PseudoVLUXSEG6EI64_V_M1_MF2_TU 20390 0U, // PseudoVLUXSEG6EI64_V_M1_MF4 20391 0U, // PseudoVLUXSEG6EI64_V_M1_MF4_MASK 20392 0U, // PseudoVLUXSEG6EI64_V_M1_MF4_TU 20393 0U, // PseudoVLUXSEG6EI64_V_M1_MF8 20394 0U, // PseudoVLUXSEG6EI64_V_M1_MF8_MASK 20395 0U, // PseudoVLUXSEG6EI64_V_M1_MF8_TU 20396 0U, // PseudoVLUXSEG6EI64_V_M2_M1 20397 0U, // PseudoVLUXSEG6EI64_V_M2_M1_MASK 20398 0U, // PseudoVLUXSEG6EI64_V_M2_M1_TU 20399 0U, // PseudoVLUXSEG6EI64_V_M2_MF2 20400 0U, // PseudoVLUXSEG6EI64_V_M2_MF2_MASK 20401 0U, // PseudoVLUXSEG6EI64_V_M2_MF2_TU 20402 0U, // PseudoVLUXSEG6EI64_V_M2_MF4 20403 0U, // PseudoVLUXSEG6EI64_V_M2_MF4_MASK 20404 0U, // PseudoVLUXSEG6EI64_V_M2_MF4_TU 20405 0U, // PseudoVLUXSEG6EI64_V_M4_M1 20406 0U, // PseudoVLUXSEG6EI64_V_M4_M1_MASK 20407 0U, // PseudoVLUXSEG6EI64_V_M4_M1_TU 20408 0U, // PseudoVLUXSEG6EI64_V_M4_MF2 20409 0U, // PseudoVLUXSEG6EI64_V_M4_MF2_MASK 20410 0U, // PseudoVLUXSEG6EI64_V_M4_MF2_TU 20411 0U, // PseudoVLUXSEG6EI64_V_M8_M1 20412 0U, // PseudoVLUXSEG6EI64_V_M8_M1_MASK 20413 0U, // PseudoVLUXSEG6EI64_V_M8_M1_TU 20414 0U, // PseudoVLUXSEG6EI8_V_M1_M1 20415 0U, // PseudoVLUXSEG6EI8_V_M1_M1_MASK 20416 0U, // PseudoVLUXSEG6EI8_V_M1_M1_TU 20417 0U, // PseudoVLUXSEG6EI8_V_MF2_M1 20418 0U, // PseudoVLUXSEG6EI8_V_MF2_M1_MASK 20419 0U, // PseudoVLUXSEG6EI8_V_MF2_M1_TU 20420 0U, // PseudoVLUXSEG6EI8_V_MF2_MF2 20421 0U, // PseudoVLUXSEG6EI8_V_MF2_MF2_MASK 20422 0U, // PseudoVLUXSEG6EI8_V_MF2_MF2_TU 20423 0U, // PseudoVLUXSEG6EI8_V_MF4_M1 20424 0U, // PseudoVLUXSEG6EI8_V_MF4_M1_MASK 20425 0U, // PseudoVLUXSEG6EI8_V_MF4_M1_TU 20426 0U, // PseudoVLUXSEG6EI8_V_MF4_MF2 20427 0U, // PseudoVLUXSEG6EI8_V_MF4_MF2_MASK 20428 0U, // PseudoVLUXSEG6EI8_V_MF4_MF2_TU 20429 0U, // PseudoVLUXSEG6EI8_V_MF4_MF4 20430 0U, // PseudoVLUXSEG6EI8_V_MF4_MF4_MASK 20431 0U, // PseudoVLUXSEG6EI8_V_MF4_MF4_TU 20432 0U, // PseudoVLUXSEG6EI8_V_MF8_M1 20433 0U, // PseudoVLUXSEG6EI8_V_MF8_M1_MASK 20434 0U, // PseudoVLUXSEG6EI8_V_MF8_M1_TU 20435 0U, // PseudoVLUXSEG6EI8_V_MF8_MF2 20436 0U, // PseudoVLUXSEG6EI8_V_MF8_MF2_MASK 20437 0U, // PseudoVLUXSEG6EI8_V_MF8_MF2_TU 20438 0U, // PseudoVLUXSEG6EI8_V_MF8_MF4 20439 0U, // PseudoVLUXSEG6EI8_V_MF8_MF4_MASK 20440 0U, // PseudoVLUXSEG6EI8_V_MF8_MF4_TU 20441 0U, // PseudoVLUXSEG6EI8_V_MF8_MF8 20442 0U, // PseudoVLUXSEG6EI8_V_MF8_MF8_MASK 20443 0U, // PseudoVLUXSEG6EI8_V_MF8_MF8_TU 20444 0U, // PseudoVLUXSEG7EI16_V_M1_M1 20445 0U, // PseudoVLUXSEG7EI16_V_M1_M1_MASK 20446 0U, // PseudoVLUXSEG7EI16_V_M1_M1_TU 20447 0U, // PseudoVLUXSEG7EI16_V_M1_MF2 20448 0U, // PseudoVLUXSEG7EI16_V_M1_MF2_MASK 20449 0U, // PseudoVLUXSEG7EI16_V_M1_MF2_TU 20450 0U, // PseudoVLUXSEG7EI16_V_M2_M1 20451 0U, // PseudoVLUXSEG7EI16_V_M2_M1_MASK 20452 0U, // PseudoVLUXSEG7EI16_V_M2_M1_TU 20453 0U, // PseudoVLUXSEG7EI16_V_MF2_M1 20454 0U, // PseudoVLUXSEG7EI16_V_MF2_M1_MASK 20455 0U, // PseudoVLUXSEG7EI16_V_MF2_M1_TU 20456 0U, // PseudoVLUXSEG7EI16_V_MF2_MF2 20457 0U, // PseudoVLUXSEG7EI16_V_MF2_MF2_MASK 20458 0U, // PseudoVLUXSEG7EI16_V_MF2_MF2_TU 20459 0U, // PseudoVLUXSEG7EI16_V_MF2_MF4 20460 0U, // PseudoVLUXSEG7EI16_V_MF2_MF4_MASK 20461 0U, // PseudoVLUXSEG7EI16_V_MF2_MF4_TU 20462 0U, // PseudoVLUXSEG7EI16_V_MF4_M1 20463 0U, // PseudoVLUXSEG7EI16_V_MF4_M1_MASK 20464 0U, // PseudoVLUXSEG7EI16_V_MF4_M1_TU 20465 0U, // PseudoVLUXSEG7EI16_V_MF4_MF2 20466 0U, // PseudoVLUXSEG7EI16_V_MF4_MF2_MASK 20467 0U, // PseudoVLUXSEG7EI16_V_MF4_MF2_TU 20468 0U, // PseudoVLUXSEG7EI16_V_MF4_MF4 20469 0U, // PseudoVLUXSEG7EI16_V_MF4_MF4_MASK 20470 0U, // PseudoVLUXSEG7EI16_V_MF4_MF4_TU 20471 0U, // PseudoVLUXSEG7EI16_V_MF4_MF8 20472 0U, // PseudoVLUXSEG7EI16_V_MF4_MF8_MASK 20473 0U, // PseudoVLUXSEG7EI16_V_MF4_MF8_TU 20474 0U, // PseudoVLUXSEG7EI32_V_M1_M1 20475 0U, // PseudoVLUXSEG7EI32_V_M1_M1_MASK 20476 0U, // PseudoVLUXSEG7EI32_V_M1_M1_TU 20477 0U, // PseudoVLUXSEG7EI32_V_M1_MF2 20478 0U, // PseudoVLUXSEG7EI32_V_M1_MF2_MASK 20479 0U, // PseudoVLUXSEG7EI32_V_M1_MF2_TU 20480 0U, // PseudoVLUXSEG7EI32_V_M1_MF4 20481 0U, // PseudoVLUXSEG7EI32_V_M1_MF4_MASK 20482 0U, // PseudoVLUXSEG7EI32_V_M1_MF4_TU 20483 0U, // PseudoVLUXSEG7EI32_V_M2_M1 20484 0U, // PseudoVLUXSEG7EI32_V_M2_M1_MASK 20485 0U, // PseudoVLUXSEG7EI32_V_M2_M1_TU 20486 0U, // PseudoVLUXSEG7EI32_V_M2_MF2 20487 0U, // PseudoVLUXSEG7EI32_V_M2_MF2_MASK 20488 0U, // PseudoVLUXSEG7EI32_V_M2_MF2_TU 20489 0U, // PseudoVLUXSEG7EI32_V_M4_M1 20490 0U, // PseudoVLUXSEG7EI32_V_M4_M1_MASK 20491 0U, // PseudoVLUXSEG7EI32_V_M4_M1_TU 20492 0U, // PseudoVLUXSEG7EI32_V_MF2_M1 20493 0U, // PseudoVLUXSEG7EI32_V_MF2_M1_MASK 20494 0U, // PseudoVLUXSEG7EI32_V_MF2_M1_TU 20495 0U, // PseudoVLUXSEG7EI32_V_MF2_MF2 20496 0U, // PseudoVLUXSEG7EI32_V_MF2_MF2_MASK 20497 0U, // PseudoVLUXSEG7EI32_V_MF2_MF2_TU 20498 0U, // PseudoVLUXSEG7EI32_V_MF2_MF4 20499 0U, // PseudoVLUXSEG7EI32_V_MF2_MF4_MASK 20500 0U, // PseudoVLUXSEG7EI32_V_MF2_MF4_TU 20501 0U, // PseudoVLUXSEG7EI32_V_MF2_MF8 20502 0U, // PseudoVLUXSEG7EI32_V_MF2_MF8_MASK 20503 0U, // PseudoVLUXSEG7EI32_V_MF2_MF8_TU 20504 0U, // PseudoVLUXSEG7EI64_V_M1_M1 20505 0U, // PseudoVLUXSEG7EI64_V_M1_M1_MASK 20506 0U, // PseudoVLUXSEG7EI64_V_M1_M1_TU 20507 0U, // PseudoVLUXSEG7EI64_V_M1_MF2 20508 0U, // PseudoVLUXSEG7EI64_V_M1_MF2_MASK 20509 0U, // PseudoVLUXSEG7EI64_V_M1_MF2_TU 20510 0U, // PseudoVLUXSEG7EI64_V_M1_MF4 20511 0U, // PseudoVLUXSEG7EI64_V_M1_MF4_MASK 20512 0U, // PseudoVLUXSEG7EI64_V_M1_MF4_TU 20513 0U, // PseudoVLUXSEG7EI64_V_M1_MF8 20514 0U, // PseudoVLUXSEG7EI64_V_M1_MF8_MASK 20515 0U, // PseudoVLUXSEG7EI64_V_M1_MF8_TU 20516 0U, // PseudoVLUXSEG7EI64_V_M2_M1 20517 0U, // PseudoVLUXSEG7EI64_V_M2_M1_MASK 20518 0U, // PseudoVLUXSEG7EI64_V_M2_M1_TU 20519 0U, // PseudoVLUXSEG7EI64_V_M2_MF2 20520 0U, // PseudoVLUXSEG7EI64_V_M2_MF2_MASK 20521 0U, // PseudoVLUXSEG7EI64_V_M2_MF2_TU 20522 0U, // PseudoVLUXSEG7EI64_V_M2_MF4 20523 0U, // PseudoVLUXSEG7EI64_V_M2_MF4_MASK 20524 0U, // PseudoVLUXSEG7EI64_V_M2_MF4_TU 20525 0U, // PseudoVLUXSEG7EI64_V_M4_M1 20526 0U, // PseudoVLUXSEG7EI64_V_M4_M1_MASK 20527 0U, // PseudoVLUXSEG7EI64_V_M4_M1_TU 20528 0U, // PseudoVLUXSEG7EI64_V_M4_MF2 20529 0U, // PseudoVLUXSEG7EI64_V_M4_MF2_MASK 20530 0U, // PseudoVLUXSEG7EI64_V_M4_MF2_TU 20531 0U, // PseudoVLUXSEG7EI64_V_M8_M1 20532 0U, // PseudoVLUXSEG7EI64_V_M8_M1_MASK 20533 0U, // PseudoVLUXSEG7EI64_V_M8_M1_TU 20534 0U, // PseudoVLUXSEG7EI8_V_M1_M1 20535 0U, // PseudoVLUXSEG7EI8_V_M1_M1_MASK 20536 0U, // PseudoVLUXSEG7EI8_V_M1_M1_TU 20537 0U, // PseudoVLUXSEG7EI8_V_MF2_M1 20538 0U, // PseudoVLUXSEG7EI8_V_MF2_M1_MASK 20539 0U, // PseudoVLUXSEG7EI8_V_MF2_M1_TU 20540 0U, // PseudoVLUXSEG7EI8_V_MF2_MF2 20541 0U, // PseudoVLUXSEG7EI8_V_MF2_MF2_MASK 20542 0U, // PseudoVLUXSEG7EI8_V_MF2_MF2_TU 20543 0U, // PseudoVLUXSEG7EI8_V_MF4_M1 20544 0U, // PseudoVLUXSEG7EI8_V_MF4_M1_MASK 20545 0U, // PseudoVLUXSEG7EI8_V_MF4_M1_TU 20546 0U, // PseudoVLUXSEG7EI8_V_MF4_MF2 20547 0U, // PseudoVLUXSEG7EI8_V_MF4_MF2_MASK 20548 0U, // PseudoVLUXSEG7EI8_V_MF4_MF2_TU 20549 0U, // PseudoVLUXSEG7EI8_V_MF4_MF4 20550 0U, // PseudoVLUXSEG7EI8_V_MF4_MF4_MASK 20551 0U, // PseudoVLUXSEG7EI8_V_MF4_MF4_TU 20552 0U, // PseudoVLUXSEG7EI8_V_MF8_M1 20553 0U, // PseudoVLUXSEG7EI8_V_MF8_M1_MASK 20554 0U, // PseudoVLUXSEG7EI8_V_MF8_M1_TU 20555 0U, // PseudoVLUXSEG7EI8_V_MF8_MF2 20556 0U, // PseudoVLUXSEG7EI8_V_MF8_MF2_MASK 20557 0U, // PseudoVLUXSEG7EI8_V_MF8_MF2_TU 20558 0U, // PseudoVLUXSEG7EI8_V_MF8_MF4 20559 0U, // PseudoVLUXSEG7EI8_V_MF8_MF4_MASK 20560 0U, // PseudoVLUXSEG7EI8_V_MF8_MF4_TU 20561 0U, // PseudoVLUXSEG7EI8_V_MF8_MF8 20562 0U, // PseudoVLUXSEG7EI8_V_MF8_MF8_MASK 20563 0U, // PseudoVLUXSEG7EI8_V_MF8_MF8_TU 20564 0U, // PseudoVLUXSEG8EI16_V_M1_M1 20565 0U, // PseudoVLUXSEG8EI16_V_M1_M1_MASK 20566 0U, // PseudoVLUXSEG8EI16_V_M1_M1_TU 20567 0U, // PseudoVLUXSEG8EI16_V_M1_MF2 20568 0U, // PseudoVLUXSEG8EI16_V_M1_MF2_MASK 20569 0U, // PseudoVLUXSEG8EI16_V_M1_MF2_TU 20570 0U, // PseudoVLUXSEG8EI16_V_M2_M1 20571 0U, // PseudoVLUXSEG8EI16_V_M2_M1_MASK 20572 0U, // PseudoVLUXSEG8EI16_V_M2_M1_TU 20573 0U, // PseudoVLUXSEG8EI16_V_MF2_M1 20574 0U, // PseudoVLUXSEG8EI16_V_MF2_M1_MASK 20575 0U, // PseudoVLUXSEG8EI16_V_MF2_M1_TU 20576 0U, // PseudoVLUXSEG8EI16_V_MF2_MF2 20577 0U, // PseudoVLUXSEG8EI16_V_MF2_MF2_MASK 20578 0U, // PseudoVLUXSEG8EI16_V_MF2_MF2_TU 20579 0U, // PseudoVLUXSEG8EI16_V_MF2_MF4 20580 0U, // PseudoVLUXSEG8EI16_V_MF2_MF4_MASK 20581 0U, // PseudoVLUXSEG8EI16_V_MF2_MF4_TU 20582 0U, // PseudoVLUXSEG8EI16_V_MF4_M1 20583 0U, // PseudoVLUXSEG8EI16_V_MF4_M1_MASK 20584 0U, // PseudoVLUXSEG8EI16_V_MF4_M1_TU 20585 0U, // PseudoVLUXSEG8EI16_V_MF4_MF2 20586 0U, // PseudoVLUXSEG8EI16_V_MF4_MF2_MASK 20587 0U, // PseudoVLUXSEG8EI16_V_MF4_MF2_TU 20588 0U, // PseudoVLUXSEG8EI16_V_MF4_MF4 20589 0U, // PseudoVLUXSEG8EI16_V_MF4_MF4_MASK 20590 0U, // PseudoVLUXSEG8EI16_V_MF4_MF4_TU 20591 0U, // PseudoVLUXSEG8EI16_V_MF4_MF8 20592 0U, // PseudoVLUXSEG8EI16_V_MF4_MF8_MASK 20593 0U, // PseudoVLUXSEG8EI16_V_MF4_MF8_TU 20594 0U, // PseudoVLUXSEG8EI32_V_M1_M1 20595 0U, // PseudoVLUXSEG8EI32_V_M1_M1_MASK 20596 0U, // PseudoVLUXSEG8EI32_V_M1_M1_TU 20597 0U, // PseudoVLUXSEG8EI32_V_M1_MF2 20598 0U, // PseudoVLUXSEG8EI32_V_M1_MF2_MASK 20599 0U, // PseudoVLUXSEG8EI32_V_M1_MF2_TU 20600 0U, // PseudoVLUXSEG8EI32_V_M1_MF4 20601 0U, // PseudoVLUXSEG8EI32_V_M1_MF4_MASK 20602 0U, // PseudoVLUXSEG8EI32_V_M1_MF4_TU 20603 0U, // PseudoVLUXSEG8EI32_V_M2_M1 20604 0U, // PseudoVLUXSEG8EI32_V_M2_M1_MASK 20605 0U, // PseudoVLUXSEG8EI32_V_M2_M1_TU 20606 0U, // PseudoVLUXSEG8EI32_V_M2_MF2 20607 0U, // PseudoVLUXSEG8EI32_V_M2_MF2_MASK 20608 0U, // PseudoVLUXSEG8EI32_V_M2_MF2_TU 20609 0U, // PseudoVLUXSEG8EI32_V_M4_M1 20610 0U, // PseudoVLUXSEG8EI32_V_M4_M1_MASK 20611 0U, // PseudoVLUXSEG8EI32_V_M4_M1_TU 20612 0U, // PseudoVLUXSEG8EI32_V_MF2_M1 20613 0U, // PseudoVLUXSEG8EI32_V_MF2_M1_MASK 20614 0U, // PseudoVLUXSEG8EI32_V_MF2_M1_TU 20615 0U, // PseudoVLUXSEG8EI32_V_MF2_MF2 20616 0U, // PseudoVLUXSEG8EI32_V_MF2_MF2_MASK 20617 0U, // PseudoVLUXSEG8EI32_V_MF2_MF2_TU 20618 0U, // PseudoVLUXSEG8EI32_V_MF2_MF4 20619 0U, // PseudoVLUXSEG8EI32_V_MF2_MF4_MASK 20620 0U, // PseudoVLUXSEG8EI32_V_MF2_MF4_TU 20621 0U, // PseudoVLUXSEG8EI32_V_MF2_MF8 20622 0U, // PseudoVLUXSEG8EI32_V_MF2_MF8_MASK 20623 0U, // PseudoVLUXSEG8EI32_V_MF2_MF8_TU 20624 0U, // PseudoVLUXSEG8EI64_V_M1_M1 20625 0U, // PseudoVLUXSEG8EI64_V_M1_M1_MASK 20626 0U, // PseudoVLUXSEG8EI64_V_M1_M1_TU 20627 0U, // PseudoVLUXSEG8EI64_V_M1_MF2 20628 0U, // PseudoVLUXSEG8EI64_V_M1_MF2_MASK 20629 0U, // PseudoVLUXSEG8EI64_V_M1_MF2_TU 20630 0U, // PseudoVLUXSEG8EI64_V_M1_MF4 20631 0U, // PseudoVLUXSEG8EI64_V_M1_MF4_MASK 20632 0U, // PseudoVLUXSEG8EI64_V_M1_MF4_TU 20633 0U, // PseudoVLUXSEG8EI64_V_M1_MF8 20634 0U, // PseudoVLUXSEG8EI64_V_M1_MF8_MASK 20635 0U, // PseudoVLUXSEG8EI64_V_M1_MF8_TU 20636 0U, // PseudoVLUXSEG8EI64_V_M2_M1 20637 0U, // PseudoVLUXSEG8EI64_V_M2_M1_MASK 20638 0U, // PseudoVLUXSEG8EI64_V_M2_M1_TU 20639 0U, // PseudoVLUXSEG8EI64_V_M2_MF2 20640 0U, // PseudoVLUXSEG8EI64_V_M2_MF2_MASK 20641 0U, // PseudoVLUXSEG8EI64_V_M2_MF2_TU 20642 0U, // PseudoVLUXSEG8EI64_V_M2_MF4 20643 0U, // PseudoVLUXSEG8EI64_V_M2_MF4_MASK 20644 0U, // PseudoVLUXSEG8EI64_V_M2_MF4_TU 20645 0U, // PseudoVLUXSEG8EI64_V_M4_M1 20646 0U, // PseudoVLUXSEG8EI64_V_M4_M1_MASK 20647 0U, // PseudoVLUXSEG8EI64_V_M4_M1_TU 20648 0U, // PseudoVLUXSEG8EI64_V_M4_MF2 20649 0U, // PseudoVLUXSEG8EI64_V_M4_MF2_MASK 20650 0U, // PseudoVLUXSEG8EI64_V_M4_MF2_TU 20651 0U, // PseudoVLUXSEG8EI64_V_M8_M1 20652 0U, // PseudoVLUXSEG8EI64_V_M8_M1_MASK 20653 0U, // PseudoVLUXSEG8EI64_V_M8_M1_TU 20654 0U, // PseudoVLUXSEG8EI8_V_M1_M1 20655 0U, // PseudoVLUXSEG8EI8_V_M1_M1_MASK 20656 0U, // PseudoVLUXSEG8EI8_V_M1_M1_TU 20657 0U, // PseudoVLUXSEG8EI8_V_MF2_M1 20658 0U, // PseudoVLUXSEG8EI8_V_MF2_M1_MASK 20659 0U, // PseudoVLUXSEG8EI8_V_MF2_M1_TU 20660 0U, // PseudoVLUXSEG8EI8_V_MF2_MF2 20661 0U, // PseudoVLUXSEG8EI8_V_MF2_MF2_MASK 20662 0U, // PseudoVLUXSEG8EI8_V_MF2_MF2_TU 20663 0U, // PseudoVLUXSEG8EI8_V_MF4_M1 20664 0U, // PseudoVLUXSEG8EI8_V_MF4_M1_MASK 20665 0U, // PseudoVLUXSEG8EI8_V_MF4_M1_TU 20666 0U, // PseudoVLUXSEG8EI8_V_MF4_MF2 20667 0U, // PseudoVLUXSEG8EI8_V_MF4_MF2_MASK 20668 0U, // PseudoVLUXSEG8EI8_V_MF4_MF2_TU 20669 0U, // PseudoVLUXSEG8EI8_V_MF4_MF4 20670 0U, // PseudoVLUXSEG8EI8_V_MF4_MF4_MASK 20671 0U, // PseudoVLUXSEG8EI8_V_MF4_MF4_TU 20672 0U, // PseudoVLUXSEG8EI8_V_MF8_M1 20673 0U, // PseudoVLUXSEG8EI8_V_MF8_M1_MASK 20674 0U, // PseudoVLUXSEG8EI8_V_MF8_M1_TU 20675 0U, // PseudoVLUXSEG8EI8_V_MF8_MF2 20676 0U, // PseudoVLUXSEG8EI8_V_MF8_MF2_MASK 20677 0U, // PseudoVLUXSEG8EI8_V_MF8_MF2_TU 20678 0U, // PseudoVLUXSEG8EI8_V_MF8_MF4 20679 0U, // PseudoVLUXSEG8EI8_V_MF8_MF4_MASK 20680 0U, // PseudoVLUXSEG8EI8_V_MF8_MF4_TU 20681 0U, // PseudoVLUXSEG8EI8_V_MF8_MF8 20682 0U, // PseudoVLUXSEG8EI8_V_MF8_MF8_MASK 20683 0U, // PseudoVLUXSEG8EI8_V_MF8_MF8_TU 20684 0U, // PseudoVMACC_VV_M1 20685 0U, // PseudoVMACC_VV_M1_MASK 20686 0U, // PseudoVMACC_VV_M2 20687 0U, // PseudoVMACC_VV_M2_MASK 20688 0U, // PseudoVMACC_VV_M4 20689 0U, // PseudoVMACC_VV_M4_MASK 20690 0U, // PseudoVMACC_VV_M8 20691 0U, // PseudoVMACC_VV_M8_MASK 20692 0U, // PseudoVMACC_VV_MF2 20693 0U, // PseudoVMACC_VV_MF2_MASK 20694 0U, // PseudoVMACC_VV_MF4 20695 0U, // PseudoVMACC_VV_MF4_MASK 20696 0U, // PseudoVMACC_VV_MF8 20697 0U, // PseudoVMACC_VV_MF8_MASK 20698 0U, // PseudoVMACC_VX_M1 20699 0U, // PseudoVMACC_VX_M1_MASK 20700 0U, // PseudoVMACC_VX_M2 20701 0U, // PseudoVMACC_VX_M2_MASK 20702 0U, // PseudoVMACC_VX_M4 20703 0U, // PseudoVMACC_VX_M4_MASK 20704 0U, // PseudoVMACC_VX_M8 20705 0U, // PseudoVMACC_VX_M8_MASK 20706 0U, // PseudoVMACC_VX_MF2 20707 0U, // PseudoVMACC_VX_MF2_MASK 20708 0U, // PseudoVMACC_VX_MF4 20709 0U, // PseudoVMACC_VX_MF4_MASK 20710 0U, // PseudoVMACC_VX_MF8 20711 0U, // PseudoVMACC_VX_MF8_MASK 20712 0U, // PseudoVMADC_VIM_M1 20713 0U, // PseudoVMADC_VIM_M2 20714 0U, // PseudoVMADC_VIM_M4 20715 0U, // PseudoVMADC_VIM_M8 20716 0U, // PseudoVMADC_VIM_MF2 20717 0U, // PseudoVMADC_VIM_MF4 20718 0U, // PseudoVMADC_VIM_MF8 20719 0U, // PseudoVMADC_VI_M1 20720 0U, // PseudoVMADC_VI_M2 20721 0U, // PseudoVMADC_VI_M4 20722 0U, // PseudoVMADC_VI_M8 20723 0U, // PseudoVMADC_VI_MF2 20724 0U, // PseudoVMADC_VI_MF4 20725 0U, // PseudoVMADC_VI_MF8 20726 0U, // PseudoVMADC_VVM_M1 20727 0U, // PseudoVMADC_VVM_M2 20728 0U, // PseudoVMADC_VVM_M4 20729 0U, // PseudoVMADC_VVM_M8 20730 0U, // PseudoVMADC_VVM_MF2 20731 0U, // PseudoVMADC_VVM_MF4 20732 0U, // PseudoVMADC_VVM_MF8 20733 0U, // PseudoVMADC_VV_M1 20734 0U, // PseudoVMADC_VV_M2 20735 0U, // PseudoVMADC_VV_M4 20736 0U, // PseudoVMADC_VV_M8 20737 0U, // PseudoVMADC_VV_MF2 20738 0U, // PseudoVMADC_VV_MF4 20739 0U, // PseudoVMADC_VV_MF8 20740 0U, // PseudoVMADC_VXM_M1 20741 0U, // PseudoVMADC_VXM_M2 20742 0U, // PseudoVMADC_VXM_M4 20743 0U, // PseudoVMADC_VXM_M8 20744 0U, // PseudoVMADC_VXM_MF2 20745 0U, // PseudoVMADC_VXM_MF4 20746 0U, // PseudoVMADC_VXM_MF8 20747 0U, // PseudoVMADC_VX_M1 20748 0U, // PseudoVMADC_VX_M2 20749 0U, // PseudoVMADC_VX_M4 20750 0U, // PseudoVMADC_VX_M8 20751 0U, // PseudoVMADC_VX_MF2 20752 0U, // PseudoVMADC_VX_MF4 20753 0U, // PseudoVMADC_VX_MF8 20754 0U, // PseudoVMADD_VV_M1 20755 0U, // PseudoVMADD_VV_M1_MASK 20756 0U, // PseudoVMADD_VV_M2 20757 0U, // PseudoVMADD_VV_M2_MASK 20758 0U, // PseudoVMADD_VV_M4 20759 0U, // PseudoVMADD_VV_M4_MASK 20760 0U, // PseudoVMADD_VV_M8 20761 0U, // PseudoVMADD_VV_M8_MASK 20762 0U, // PseudoVMADD_VV_MF2 20763 0U, // PseudoVMADD_VV_MF2_MASK 20764 0U, // PseudoVMADD_VV_MF4 20765 0U, // PseudoVMADD_VV_MF4_MASK 20766 0U, // PseudoVMADD_VV_MF8 20767 0U, // PseudoVMADD_VV_MF8_MASK 20768 0U, // PseudoVMADD_VX_M1 20769 0U, // PseudoVMADD_VX_M1_MASK 20770 0U, // PseudoVMADD_VX_M2 20771 0U, // PseudoVMADD_VX_M2_MASK 20772 0U, // PseudoVMADD_VX_M4 20773 0U, // PseudoVMADD_VX_M4_MASK 20774 0U, // PseudoVMADD_VX_M8 20775 0U, // PseudoVMADD_VX_M8_MASK 20776 0U, // PseudoVMADD_VX_MF2 20777 0U, // PseudoVMADD_VX_MF2_MASK 20778 0U, // PseudoVMADD_VX_MF4 20779 0U, // PseudoVMADD_VX_MF4_MASK 20780 0U, // PseudoVMADD_VX_MF8 20781 0U, // PseudoVMADD_VX_MF8_MASK 20782 0U, // PseudoVMANDN_MM_M1 20783 0U, // PseudoVMANDN_MM_M2 20784 0U, // PseudoVMANDN_MM_M4 20785 0U, // PseudoVMANDN_MM_M8 20786 0U, // PseudoVMANDN_MM_MF2 20787 0U, // PseudoVMANDN_MM_MF4 20788 0U, // PseudoVMANDN_MM_MF8 20789 0U, // PseudoVMAND_MM_M1 20790 0U, // PseudoVMAND_MM_M2 20791 0U, // PseudoVMAND_MM_M4 20792 0U, // PseudoVMAND_MM_M8 20793 0U, // PseudoVMAND_MM_MF2 20794 0U, // PseudoVMAND_MM_MF4 20795 0U, // PseudoVMAND_MM_MF8 20796 0U, // PseudoVMAXU_VV_M1 20797 0U, // PseudoVMAXU_VV_M1_MASK 20798 0U, // PseudoVMAXU_VV_M1_TU 20799 0U, // PseudoVMAXU_VV_M2 20800 0U, // PseudoVMAXU_VV_M2_MASK 20801 0U, // PseudoVMAXU_VV_M2_TU 20802 0U, // PseudoVMAXU_VV_M4 20803 0U, // PseudoVMAXU_VV_M4_MASK 20804 0U, // PseudoVMAXU_VV_M4_TU 20805 0U, // PseudoVMAXU_VV_M8 20806 0U, // PseudoVMAXU_VV_M8_MASK 20807 0U, // PseudoVMAXU_VV_M8_TU 20808 0U, // PseudoVMAXU_VV_MF2 20809 0U, // PseudoVMAXU_VV_MF2_MASK 20810 0U, // PseudoVMAXU_VV_MF2_TU 20811 0U, // PseudoVMAXU_VV_MF4 20812 0U, // PseudoVMAXU_VV_MF4_MASK 20813 0U, // PseudoVMAXU_VV_MF4_TU 20814 0U, // PseudoVMAXU_VV_MF8 20815 0U, // PseudoVMAXU_VV_MF8_MASK 20816 0U, // PseudoVMAXU_VV_MF8_TU 20817 0U, // PseudoVMAXU_VX_M1 20818 0U, // PseudoVMAXU_VX_M1_MASK 20819 0U, // PseudoVMAXU_VX_M1_TU 20820 0U, // PseudoVMAXU_VX_M2 20821 0U, // PseudoVMAXU_VX_M2_MASK 20822 0U, // PseudoVMAXU_VX_M2_TU 20823 0U, // PseudoVMAXU_VX_M4 20824 0U, // PseudoVMAXU_VX_M4_MASK 20825 0U, // PseudoVMAXU_VX_M4_TU 20826 0U, // PseudoVMAXU_VX_M8 20827 0U, // PseudoVMAXU_VX_M8_MASK 20828 0U, // PseudoVMAXU_VX_M8_TU 20829 0U, // PseudoVMAXU_VX_MF2 20830 0U, // PseudoVMAXU_VX_MF2_MASK 20831 0U, // PseudoVMAXU_VX_MF2_TU 20832 0U, // PseudoVMAXU_VX_MF4 20833 0U, // PseudoVMAXU_VX_MF4_MASK 20834 0U, // PseudoVMAXU_VX_MF4_TU 20835 0U, // PseudoVMAXU_VX_MF8 20836 0U, // PseudoVMAXU_VX_MF8_MASK 20837 0U, // PseudoVMAXU_VX_MF8_TU 20838 0U, // PseudoVMAX_VV_M1 20839 0U, // PseudoVMAX_VV_M1_MASK 20840 0U, // PseudoVMAX_VV_M1_TU 20841 0U, // PseudoVMAX_VV_M2 20842 0U, // PseudoVMAX_VV_M2_MASK 20843 0U, // PseudoVMAX_VV_M2_TU 20844 0U, // PseudoVMAX_VV_M4 20845 0U, // PseudoVMAX_VV_M4_MASK 20846 0U, // PseudoVMAX_VV_M4_TU 20847 0U, // PseudoVMAX_VV_M8 20848 0U, // PseudoVMAX_VV_M8_MASK 20849 0U, // PseudoVMAX_VV_M8_TU 20850 0U, // PseudoVMAX_VV_MF2 20851 0U, // PseudoVMAX_VV_MF2_MASK 20852 0U, // PseudoVMAX_VV_MF2_TU 20853 0U, // PseudoVMAX_VV_MF4 20854 0U, // PseudoVMAX_VV_MF4_MASK 20855 0U, // PseudoVMAX_VV_MF4_TU 20856 0U, // PseudoVMAX_VV_MF8 20857 0U, // PseudoVMAX_VV_MF8_MASK 20858 0U, // PseudoVMAX_VV_MF8_TU 20859 0U, // PseudoVMAX_VX_M1 20860 0U, // PseudoVMAX_VX_M1_MASK 20861 0U, // PseudoVMAX_VX_M1_TU 20862 0U, // PseudoVMAX_VX_M2 20863 0U, // PseudoVMAX_VX_M2_MASK 20864 0U, // PseudoVMAX_VX_M2_TU 20865 0U, // PseudoVMAX_VX_M4 20866 0U, // PseudoVMAX_VX_M4_MASK 20867 0U, // PseudoVMAX_VX_M4_TU 20868 0U, // PseudoVMAX_VX_M8 20869 0U, // PseudoVMAX_VX_M8_MASK 20870 0U, // PseudoVMAX_VX_M8_TU 20871 0U, // PseudoVMAX_VX_MF2 20872 0U, // PseudoVMAX_VX_MF2_MASK 20873 0U, // PseudoVMAX_VX_MF2_TU 20874 0U, // PseudoVMAX_VX_MF4 20875 0U, // PseudoVMAX_VX_MF4_MASK 20876 0U, // PseudoVMAX_VX_MF4_TU 20877 0U, // PseudoVMAX_VX_MF8 20878 0U, // PseudoVMAX_VX_MF8_MASK 20879 0U, // PseudoVMAX_VX_MF8_TU 20880 0U, // PseudoVMCLR_M_B1 20881 0U, // PseudoVMCLR_M_B16 20882 0U, // PseudoVMCLR_M_B2 20883 0U, // PseudoVMCLR_M_B32 20884 0U, // PseudoVMCLR_M_B4 20885 0U, // PseudoVMCLR_M_B64 20886 0U, // PseudoVMCLR_M_B8 20887 0U, // PseudoVMERGE_VIM_M1 20888 0U, // PseudoVMERGE_VIM_M1_TU 20889 0U, // PseudoVMERGE_VIM_M2 20890 0U, // PseudoVMERGE_VIM_M2_TU 20891 0U, // PseudoVMERGE_VIM_M4 20892 0U, // PseudoVMERGE_VIM_M4_TU 20893 0U, // PseudoVMERGE_VIM_M8 20894 0U, // PseudoVMERGE_VIM_M8_TU 20895 0U, // PseudoVMERGE_VIM_MF2 20896 0U, // PseudoVMERGE_VIM_MF2_TU 20897 0U, // PseudoVMERGE_VIM_MF4 20898 0U, // PseudoVMERGE_VIM_MF4_TU 20899 0U, // PseudoVMERGE_VIM_MF8 20900 0U, // PseudoVMERGE_VIM_MF8_TU 20901 0U, // PseudoVMERGE_VVM_M1 20902 0U, // PseudoVMERGE_VVM_M1_TU 20903 0U, // PseudoVMERGE_VVM_M2 20904 0U, // PseudoVMERGE_VVM_M2_TU 20905 0U, // PseudoVMERGE_VVM_M4 20906 0U, // PseudoVMERGE_VVM_M4_TU 20907 0U, // PseudoVMERGE_VVM_M8 20908 0U, // PseudoVMERGE_VVM_M8_TU 20909 0U, // PseudoVMERGE_VVM_MF2 20910 0U, // PseudoVMERGE_VVM_MF2_TU 20911 0U, // PseudoVMERGE_VVM_MF4 20912 0U, // PseudoVMERGE_VVM_MF4_TU 20913 0U, // PseudoVMERGE_VVM_MF8 20914 0U, // PseudoVMERGE_VVM_MF8_TU 20915 0U, // PseudoVMERGE_VXM_M1 20916 0U, // PseudoVMERGE_VXM_M1_TU 20917 0U, // PseudoVMERGE_VXM_M2 20918 0U, // PseudoVMERGE_VXM_M2_TU 20919 0U, // PseudoVMERGE_VXM_M4 20920 0U, // PseudoVMERGE_VXM_M4_TU 20921 0U, // PseudoVMERGE_VXM_M8 20922 0U, // PseudoVMERGE_VXM_M8_TU 20923 0U, // PseudoVMERGE_VXM_MF2 20924 0U, // PseudoVMERGE_VXM_MF2_TU 20925 0U, // PseudoVMERGE_VXM_MF4 20926 0U, // PseudoVMERGE_VXM_MF4_TU 20927 0U, // PseudoVMERGE_VXM_MF8 20928 0U, // PseudoVMERGE_VXM_MF8_TU 20929 0U, // PseudoVMFEQ_VF16_M1 20930 0U, // PseudoVMFEQ_VF16_M1_MASK 20931 0U, // PseudoVMFEQ_VF16_M2 20932 0U, // PseudoVMFEQ_VF16_M2_MASK 20933 0U, // PseudoVMFEQ_VF16_M4 20934 0U, // PseudoVMFEQ_VF16_M4_MASK 20935 0U, // PseudoVMFEQ_VF16_M8 20936 0U, // PseudoVMFEQ_VF16_M8_MASK 20937 0U, // PseudoVMFEQ_VF16_MF2 20938 0U, // PseudoVMFEQ_VF16_MF2_MASK 20939 0U, // PseudoVMFEQ_VF16_MF4 20940 0U, // PseudoVMFEQ_VF16_MF4_MASK 20941 0U, // PseudoVMFEQ_VF32_M1 20942 0U, // PseudoVMFEQ_VF32_M1_MASK 20943 0U, // PseudoVMFEQ_VF32_M2 20944 0U, // PseudoVMFEQ_VF32_M2_MASK 20945 0U, // PseudoVMFEQ_VF32_M4 20946 0U, // PseudoVMFEQ_VF32_M4_MASK 20947 0U, // PseudoVMFEQ_VF32_M8 20948 0U, // PseudoVMFEQ_VF32_M8_MASK 20949 0U, // PseudoVMFEQ_VF32_MF2 20950 0U, // PseudoVMFEQ_VF32_MF2_MASK 20951 0U, // PseudoVMFEQ_VF64_M1 20952 0U, // PseudoVMFEQ_VF64_M1_MASK 20953 0U, // PseudoVMFEQ_VF64_M2 20954 0U, // PseudoVMFEQ_VF64_M2_MASK 20955 0U, // PseudoVMFEQ_VF64_M4 20956 0U, // PseudoVMFEQ_VF64_M4_MASK 20957 0U, // PseudoVMFEQ_VF64_M8 20958 0U, // PseudoVMFEQ_VF64_M8_MASK 20959 0U, // PseudoVMFEQ_VV_M1 20960 0U, // PseudoVMFEQ_VV_M1_MASK 20961 0U, // PseudoVMFEQ_VV_M2 20962 0U, // PseudoVMFEQ_VV_M2_MASK 20963 0U, // PseudoVMFEQ_VV_M4 20964 0U, // PseudoVMFEQ_VV_M4_MASK 20965 0U, // PseudoVMFEQ_VV_M8 20966 0U, // PseudoVMFEQ_VV_M8_MASK 20967 0U, // PseudoVMFEQ_VV_MF2 20968 0U, // PseudoVMFEQ_VV_MF2_MASK 20969 0U, // PseudoVMFEQ_VV_MF4 20970 0U, // PseudoVMFEQ_VV_MF4_MASK 20971 0U, // PseudoVMFGE_VF16_M1 20972 0U, // PseudoVMFGE_VF16_M1_MASK 20973 0U, // PseudoVMFGE_VF16_M2 20974 0U, // PseudoVMFGE_VF16_M2_MASK 20975 0U, // PseudoVMFGE_VF16_M4 20976 0U, // PseudoVMFGE_VF16_M4_MASK 20977 0U, // PseudoVMFGE_VF16_M8 20978 0U, // PseudoVMFGE_VF16_M8_MASK 20979 0U, // PseudoVMFGE_VF16_MF2 20980 0U, // PseudoVMFGE_VF16_MF2_MASK 20981 0U, // PseudoVMFGE_VF16_MF4 20982 0U, // PseudoVMFGE_VF16_MF4_MASK 20983 0U, // PseudoVMFGE_VF32_M1 20984 0U, // PseudoVMFGE_VF32_M1_MASK 20985 0U, // PseudoVMFGE_VF32_M2 20986 0U, // PseudoVMFGE_VF32_M2_MASK 20987 0U, // PseudoVMFGE_VF32_M4 20988 0U, // PseudoVMFGE_VF32_M4_MASK 20989 0U, // PseudoVMFGE_VF32_M8 20990 0U, // PseudoVMFGE_VF32_M8_MASK 20991 0U, // PseudoVMFGE_VF32_MF2 20992 0U, // PseudoVMFGE_VF32_MF2_MASK 20993 0U, // PseudoVMFGE_VF64_M1 20994 0U, // PseudoVMFGE_VF64_M1_MASK 20995 0U, // PseudoVMFGE_VF64_M2 20996 0U, // PseudoVMFGE_VF64_M2_MASK 20997 0U, // PseudoVMFGE_VF64_M4 20998 0U, // PseudoVMFGE_VF64_M4_MASK 20999 0U, // PseudoVMFGE_VF64_M8 21000 0U, // PseudoVMFGE_VF64_M8_MASK 21001 0U, // PseudoVMFGT_VF16_M1 21002 0U, // PseudoVMFGT_VF16_M1_MASK 21003 0U, // PseudoVMFGT_VF16_M2 21004 0U, // PseudoVMFGT_VF16_M2_MASK 21005 0U, // PseudoVMFGT_VF16_M4 21006 0U, // PseudoVMFGT_VF16_M4_MASK 21007 0U, // PseudoVMFGT_VF16_M8 21008 0U, // PseudoVMFGT_VF16_M8_MASK 21009 0U, // PseudoVMFGT_VF16_MF2 21010 0U, // PseudoVMFGT_VF16_MF2_MASK 21011 0U, // PseudoVMFGT_VF16_MF4 21012 0U, // PseudoVMFGT_VF16_MF4_MASK 21013 0U, // PseudoVMFGT_VF32_M1 21014 0U, // PseudoVMFGT_VF32_M1_MASK 21015 0U, // PseudoVMFGT_VF32_M2 21016 0U, // PseudoVMFGT_VF32_M2_MASK 21017 0U, // PseudoVMFGT_VF32_M4 21018 0U, // PseudoVMFGT_VF32_M4_MASK 21019 0U, // PseudoVMFGT_VF32_M8 21020 0U, // PseudoVMFGT_VF32_M8_MASK 21021 0U, // PseudoVMFGT_VF32_MF2 21022 0U, // PseudoVMFGT_VF32_MF2_MASK 21023 0U, // PseudoVMFGT_VF64_M1 21024 0U, // PseudoVMFGT_VF64_M1_MASK 21025 0U, // PseudoVMFGT_VF64_M2 21026 0U, // PseudoVMFGT_VF64_M2_MASK 21027 0U, // PseudoVMFGT_VF64_M4 21028 0U, // PseudoVMFGT_VF64_M4_MASK 21029 0U, // PseudoVMFGT_VF64_M8 21030 0U, // PseudoVMFGT_VF64_M8_MASK 21031 0U, // PseudoVMFLE_VF16_M1 21032 0U, // PseudoVMFLE_VF16_M1_MASK 21033 0U, // PseudoVMFLE_VF16_M2 21034 0U, // PseudoVMFLE_VF16_M2_MASK 21035 0U, // PseudoVMFLE_VF16_M4 21036 0U, // PseudoVMFLE_VF16_M4_MASK 21037 0U, // PseudoVMFLE_VF16_M8 21038 0U, // PseudoVMFLE_VF16_M8_MASK 21039 0U, // PseudoVMFLE_VF16_MF2 21040 0U, // PseudoVMFLE_VF16_MF2_MASK 21041 0U, // PseudoVMFLE_VF16_MF4 21042 0U, // PseudoVMFLE_VF16_MF4_MASK 21043 0U, // PseudoVMFLE_VF32_M1 21044 0U, // PseudoVMFLE_VF32_M1_MASK 21045 0U, // PseudoVMFLE_VF32_M2 21046 0U, // PseudoVMFLE_VF32_M2_MASK 21047 0U, // PseudoVMFLE_VF32_M4 21048 0U, // PseudoVMFLE_VF32_M4_MASK 21049 0U, // PseudoVMFLE_VF32_M8 21050 0U, // PseudoVMFLE_VF32_M8_MASK 21051 0U, // PseudoVMFLE_VF32_MF2 21052 0U, // PseudoVMFLE_VF32_MF2_MASK 21053 0U, // PseudoVMFLE_VF64_M1 21054 0U, // PseudoVMFLE_VF64_M1_MASK 21055 0U, // PseudoVMFLE_VF64_M2 21056 0U, // PseudoVMFLE_VF64_M2_MASK 21057 0U, // PseudoVMFLE_VF64_M4 21058 0U, // PseudoVMFLE_VF64_M4_MASK 21059 0U, // PseudoVMFLE_VF64_M8 21060 0U, // PseudoVMFLE_VF64_M8_MASK 21061 0U, // PseudoVMFLE_VV_M1 21062 0U, // PseudoVMFLE_VV_M1_MASK 21063 0U, // PseudoVMFLE_VV_M2 21064 0U, // PseudoVMFLE_VV_M2_MASK 21065 0U, // PseudoVMFLE_VV_M4 21066 0U, // PseudoVMFLE_VV_M4_MASK 21067 0U, // PseudoVMFLE_VV_M8 21068 0U, // PseudoVMFLE_VV_M8_MASK 21069 0U, // PseudoVMFLE_VV_MF2 21070 0U, // PseudoVMFLE_VV_MF2_MASK 21071 0U, // PseudoVMFLE_VV_MF4 21072 0U, // PseudoVMFLE_VV_MF4_MASK 21073 0U, // PseudoVMFLT_VF16_M1 21074 0U, // PseudoVMFLT_VF16_M1_MASK 21075 0U, // PseudoVMFLT_VF16_M2 21076 0U, // PseudoVMFLT_VF16_M2_MASK 21077 0U, // PseudoVMFLT_VF16_M4 21078 0U, // PseudoVMFLT_VF16_M4_MASK 21079 0U, // PseudoVMFLT_VF16_M8 21080 0U, // PseudoVMFLT_VF16_M8_MASK 21081 0U, // PseudoVMFLT_VF16_MF2 21082 0U, // PseudoVMFLT_VF16_MF2_MASK 21083 0U, // PseudoVMFLT_VF16_MF4 21084 0U, // PseudoVMFLT_VF16_MF4_MASK 21085 0U, // PseudoVMFLT_VF32_M1 21086 0U, // PseudoVMFLT_VF32_M1_MASK 21087 0U, // PseudoVMFLT_VF32_M2 21088 0U, // PseudoVMFLT_VF32_M2_MASK 21089 0U, // PseudoVMFLT_VF32_M4 21090 0U, // PseudoVMFLT_VF32_M4_MASK 21091 0U, // PseudoVMFLT_VF32_M8 21092 0U, // PseudoVMFLT_VF32_M8_MASK 21093 0U, // PseudoVMFLT_VF32_MF2 21094 0U, // PseudoVMFLT_VF32_MF2_MASK 21095 0U, // PseudoVMFLT_VF64_M1 21096 0U, // PseudoVMFLT_VF64_M1_MASK 21097 0U, // PseudoVMFLT_VF64_M2 21098 0U, // PseudoVMFLT_VF64_M2_MASK 21099 0U, // PseudoVMFLT_VF64_M4 21100 0U, // PseudoVMFLT_VF64_M4_MASK 21101 0U, // PseudoVMFLT_VF64_M8 21102 0U, // PseudoVMFLT_VF64_M8_MASK 21103 0U, // PseudoVMFLT_VV_M1 21104 0U, // PseudoVMFLT_VV_M1_MASK 21105 0U, // PseudoVMFLT_VV_M2 21106 0U, // PseudoVMFLT_VV_M2_MASK 21107 0U, // PseudoVMFLT_VV_M4 21108 0U, // PseudoVMFLT_VV_M4_MASK 21109 0U, // PseudoVMFLT_VV_M8 21110 0U, // PseudoVMFLT_VV_M8_MASK 21111 0U, // PseudoVMFLT_VV_MF2 21112 0U, // PseudoVMFLT_VV_MF2_MASK 21113 0U, // PseudoVMFLT_VV_MF4 21114 0U, // PseudoVMFLT_VV_MF4_MASK 21115 0U, // PseudoVMFNE_VF16_M1 21116 0U, // PseudoVMFNE_VF16_M1_MASK 21117 0U, // PseudoVMFNE_VF16_M2 21118 0U, // PseudoVMFNE_VF16_M2_MASK 21119 0U, // PseudoVMFNE_VF16_M4 21120 0U, // PseudoVMFNE_VF16_M4_MASK 21121 0U, // PseudoVMFNE_VF16_M8 21122 0U, // PseudoVMFNE_VF16_M8_MASK 21123 0U, // PseudoVMFNE_VF16_MF2 21124 0U, // PseudoVMFNE_VF16_MF2_MASK 21125 0U, // PseudoVMFNE_VF16_MF4 21126 0U, // PseudoVMFNE_VF16_MF4_MASK 21127 0U, // PseudoVMFNE_VF32_M1 21128 0U, // PseudoVMFNE_VF32_M1_MASK 21129 0U, // PseudoVMFNE_VF32_M2 21130 0U, // PseudoVMFNE_VF32_M2_MASK 21131 0U, // PseudoVMFNE_VF32_M4 21132 0U, // PseudoVMFNE_VF32_M4_MASK 21133 0U, // PseudoVMFNE_VF32_M8 21134 0U, // PseudoVMFNE_VF32_M8_MASK 21135 0U, // PseudoVMFNE_VF32_MF2 21136 0U, // PseudoVMFNE_VF32_MF2_MASK 21137 0U, // PseudoVMFNE_VF64_M1 21138 0U, // PseudoVMFNE_VF64_M1_MASK 21139 0U, // PseudoVMFNE_VF64_M2 21140 0U, // PseudoVMFNE_VF64_M2_MASK 21141 0U, // PseudoVMFNE_VF64_M4 21142 0U, // PseudoVMFNE_VF64_M4_MASK 21143 0U, // PseudoVMFNE_VF64_M8 21144 0U, // PseudoVMFNE_VF64_M8_MASK 21145 0U, // PseudoVMFNE_VV_M1 21146 0U, // PseudoVMFNE_VV_M1_MASK 21147 0U, // PseudoVMFNE_VV_M2 21148 0U, // PseudoVMFNE_VV_M2_MASK 21149 0U, // PseudoVMFNE_VV_M4 21150 0U, // PseudoVMFNE_VV_M4_MASK 21151 0U, // PseudoVMFNE_VV_M8 21152 0U, // PseudoVMFNE_VV_M8_MASK 21153 0U, // PseudoVMFNE_VV_MF2 21154 0U, // PseudoVMFNE_VV_MF2_MASK 21155 0U, // PseudoVMFNE_VV_MF4 21156 0U, // PseudoVMFNE_VV_MF4_MASK 21157 0U, // PseudoVMINU_VV_M1 21158 0U, // PseudoVMINU_VV_M1_MASK 21159 0U, // PseudoVMINU_VV_M1_TU 21160 0U, // PseudoVMINU_VV_M2 21161 0U, // PseudoVMINU_VV_M2_MASK 21162 0U, // PseudoVMINU_VV_M2_TU 21163 0U, // PseudoVMINU_VV_M4 21164 0U, // PseudoVMINU_VV_M4_MASK 21165 0U, // PseudoVMINU_VV_M4_TU 21166 0U, // PseudoVMINU_VV_M8 21167 0U, // PseudoVMINU_VV_M8_MASK 21168 0U, // PseudoVMINU_VV_M8_TU 21169 0U, // PseudoVMINU_VV_MF2 21170 0U, // PseudoVMINU_VV_MF2_MASK 21171 0U, // PseudoVMINU_VV_MF2_TU 21172 0U, // PseudoVMINU_VV_MF4 21173 0U, // PseudoVMINU_VV_MF4_MASK 21174 0U, // PseudoVMINU_VV_MF4_TU 21175 0U, // PseudoVMINU_VV_MF8 21176 0U, // PseudoVMINU_VV_MF8_MASK 21177 0U, // PseudoVMINU_VV_MF8_TU 21178 0U, // PseudoVMINU_VX_M1 21179 0U, // PseudoVMINU_VX_M1_MASK 21180 0U, // PseudoVMINU_VX_M1_TU 21181 0U, // PseudoVMINU_VX_M2 21182 0U, // PseudoVMINU_VX_M2_MASK 21183 0U, // PseudoVMINU_VX_M2_TU 21184 0U, // PseudoVMINU_VX_M4 21185 0U, // PseudoVMINU_VX_M4_MASK 21186 0U, // PseudoVMINU_VX_M4_TU 21187 0U, // PseudoVMINU_VX_M8 21188 0U, // PseudoVMINU_VX_M8_MASK 21189 0U, // PseudoVMINU_VX_M8_TU 21190 0U, // PseudoVMINU_VX_MF2 21191 0U, // PseudoVMINU_VX_MF2_MASK 21192 0U, // PseudoVMINU_VX_MF2_TU 21193 0U, // PseudoVMINU_VX_MF4 21194 0U, // PseudoVMINU_VX_MF4_MASK 21195 0U, // PseudoVMINU_VX_MF4_TU 21196 0U, // PseudoVMINU_VX_MF8 21197 0U, // PseudoVMINU_VX_MF8_MASK 21198 0U, // PseudoVMINU_VX_MF8_TU 21199 0U, // PseudoVMIN_VV_M1 21200 0U, // PseudoVMIN_VV_M1_MASK 21201 0U, // PseudoVMIN_VV_M1_TU 21202 0U, // PseudoVMIN_VV_M2 21203 0U, // PseudoVMIN_VV_M2_MASK 21204 0U, // PseudoVMIN_VV_M2_TU 21205 0U, // PseudoVMIN_VV_M4 21206 0U, // PseudoVMIN_VV_M4_MASK 21207 0U, // PseudoVMIN_VV_M4_TU 21208 0U, // PseudoVMIN_VV_M8 21209 0U, // PseudoVMIN_VV_M8_MASK 21210 0U, // PseudoVMIN_VV_M8_TU 21211 0U, // PseudoVMIN_VV_MF2 21212 0U, // PseudoVMIN_VV_MF2_MASK 21213 0U, // PseudoVMIN_VV_MF2_TU 21214 0U, // PseudoVMIN_VV_MF4 21215 0U, // PseudoVMIN_VV_MF4_MASK 21216 0U, // PseudoVMIN_VV_MF4_TU 21217 0U, // PseudoVMIN_VV_MF8 21218 0U, // PseudoVMIN_VV_MF8_MASK 21219 0U, // PseudoVMIN_VV_MF8_TU 21220 0U, // PseudoVMIN_VX_M1 21221 0U, // PseudoVMIN_VX_M1_MASK 21222 0U, // PseudoVMIN_VX_M1_TU 21223 0U, // PseudoVMIN_VX_M2 21224 0U, // PseudoVMIN_VX_M2_MASK 21225 0U, // PseudoVMIN_VX_M2_TU 21226 0U, // PseudoVMIN_VX_M4 21227 0U, // PseudoVMIN_VX_M4_MASK 21228 0U, // PseudoVMIN_VX_M4_TU 21229 0U, // PseudoVMIN_VX_M8 21230 0U, // PseudoVMIN_VX_M8_MASK 21231 0U, // PseudoVMIN_VX_M8_TU 21232 0U, // PseudoVMIN_VX_MF2 21233 0U, // PseudoVMIN_VX_MF2_MASK 21234 0U, // PseudoVMIN_VX_MF2_TU 21235 0U, // PseudoVMIN_VX_MF4 21236 0U, // PseudoVMIN_VX_MF4_MASK 21237 0U, // PseudoVMIN_VX_MF4_TU 21238 0U, // PseudoVMIN_VX_MF8 21239 0U, // PseudoVMIN_VX_MF8_MASK 21240 0U, // PseudoVMIN_VX_MF8_TU 21241 0U, // PseudoVMNAND_MM_M1 21242 0U, // PseudoVMNAND_MM_M2 21243 0U, // PseudoVMNAND_MM_M4 21244 0U, // PseudoVMNAND_MM_M8 21245 0U, // PseudoVMNAND_MM_MF2 21246 0U, // PseudoVMNAND_MM_MF4 21247 0U, // PseudoVMNAND_MM_MF8 21248 0U, // PseudoVMNOR_MM_M1 21249 0U, // PseudoVMNOR_MM_M2 21250 0U, // PseudoVMNOR_MM_M4 21251 0U, // PseudoVMNOR_MM_M8 21252 0U, // PseudoVMNOR_MM_MF2 21253 0U, // PseudoVMNOR_MM_MF4 21254 0U, // PseudoVMNOR_MM_MF8 21255 0U, // PseudoVMORN_MM_M1 21256 0U, // PseudoVMORN_MM_M2 21257 0U, // PseudoVMORN_MM_M4 21258 0U, // PseudoVMORN_MM_M8 21259 0U, // PseudoVMORN_MM_MF2 21260 0U, // PseudoVMORN_MM_MF4 21261 0U, // PseudoVMORN_MM_MF8 21262 0U, // PseudoVMOR_MM_M1 21263 0U, // PseudoVMOR_MM_M2 21264 0U, // PseudoVMOR_MM_M4 21265 0U, // PseudoVMOR_MM_M8 21266 0U, // PseudoVMOR_MM_MF2 21267 0U, // PseudoVMOR_MM_MF4 21268 0U, // PseudoVMOR_MM_MF8 21269 0U, // PseudoVMSBC_VVM_M1 21270 0U, // PseudoVMSBC_VVM_M2 21271 0U, // PseudoVMSBC_VVM_M4 21272 0U, // PseudoVMSBC_VVM_M8 21273 0U, // PseudoVMSBC_VVM_MF2 21274 0U, // PseudoVMSBC_VVM_MF4 21275 0U, // PseudoVMSBC_VVM_MF8 21276 0U, // PseudoVMSBC_VV_M1 21277 0U, // PseudoVMSBC_VV_M2 21278 0U, // PseudoVMSBC_VV_M4 21279 0U, // PseudoVMSBC_VV_M8 21280 0U, // PseudoVMSBC_VV_MF2 21281 0U, // PseudoVMSBC_VV_MF4 21282 0U, // PseudoVMSBC_VV_MF8 21283 0U, // PseudoVMSBC_VXM_M1 21284 0U, // PseudoVMSBC_VXM_M2 21285 0U, // PseudoVMSBC_VXM_M4 21286 0U, // PseudoVMSBC_VXM_M8 21287 0U, // PseudoVMSBC_VXM_MF2 21288 0U, // PseudoVMSBC_VXM_MF4 21289 0U, // PseudoVMSBC_VXM_MF8 21290 0U, // PseudoVMSBC_VX_M1 21291 0U, // PseudoVMSBC_VX_M2 21292 0U, // PseudoVMSBC_VX_M4 21293 0U, // PseudoVMSBC_VX_M8 21294 0U, // PseudoVMSBC_VX_MF2 21295 0U, // PseudoVMSBC_VX_MF4 21296 0U, // PseudoVMSBC_VX_MF8 21297 0U, // PseudoVMSBF_M_B1 21298 0U, // PseudoVMSBF_M_B16 21299 0U, // PseudoVMSBF_M_B16_MASK 21300 0U, // PseudoVMSBF_M_B1_MASK 21301 0U, // PseudoVMSBF_M_B2 21302 0U, // PseudoVMSBF_M_B2_MASK 21303 0U, // PseudoVMSBF_M_B32 21304 0U, // PseudoVMSBF_M_B32_MASK 21305 0U, // PseudoVMSBF_M_B4 21306 0U, // PseudoVMSBF_M_B4_MASK 21307 0U, // PseudoVMSBF_M_B64 21308 0U, // PseudoVMSBF_M_B64_MASK 21309 0U, // PseudoVMSBF_M_B8 21310 0U, // PseudoVMSBF_M_B8_MASK 21311 0U, // PseudoVMSEQ_VI_M1 21312 0U, // PseudoVMSEQ_VI_M1_MASK 21313 0U, // PseudoVMSEQ_VI_M2 21314 0U, // PseudoVMSEQ_VI_M2_MASK 21315 0U, // PseudoVMSEQ_VI_M4 21316 0U, // PseudoVMSEQ_VI_M4_MASK 21317 0U, // PseudoVMSEQ_VI_M8 21318 0U, // PseudoVMSEQ_VI_M8_MASK 21319 0U, // PseudoVMSEQ_VI_MF2 21320 0U, // PseudoVMSEQ_VI_MF2_MASK 21321 0U, // PseudoVMSEQ_VI_MF4 21322 0U, // PseudoVMSEQ_VI_MF4_MASK 21323 0U, // PseudoVMSEQ_VI_MF8 21324 0U, // PseudoVMSEQ_VI_MF8_MASK 21325 0U, // PseudoVMSEQ_VV_M1 21326 0U, // PseudoVMSEQ_VV_M1_MASK 21327 0U, // PseudoVMSEQ_VV_M2 21328 0U, // PseudoVMSEQ_VV_M2_MASK 21329 0U, // PseudoVMSEQ_VV_M4 21330 0U, // PseudoVMSEQ_VV_M4_MASK 21331 0U, // PseudoVMSEQ_VV_M8 21332 0U, // PseudoVMSEQ_VV_M8_MASK 21333 0U, // PseudoVMSEQ_VV_MF2 21334 0U, // PseudoVMSEQ_VV_MF2_MASK 21335 0U, // PseudoVMSEQ_VV_MF4 21336 0U, // PseudoVMSEQ_VV_MF4_MASK 21337 0U, // PseudoVMSEQ_VV_MF8 21338 0U, // PseudoVMSEQ_VV_MF8_MASK 21339 0U, // PseudoVMSEQ_VX_M1 21340 0U, // PseudoVMSEQ_VX_M1_MASK 21341 0U, // PseudoVMSEQ_VX_M2 21342 0U, // PseudoVMSEQ_VX_M2_MASK 21343 0U, // PseudoVMSEQ_VX_M4 21344 0U, // PseudoVMSEQ_VX_M4_MASK 21345 0U, // PseudoVMSEQ_VX_M8 21346 0U, // PseudoVMSEQ_VX_M8_MASK 21347 0U, // PseudoVMSEQ_VX_MF2 21348 0U, // PseudoVMSEQ_VX_MF2_MASK 21349 0U, // PseudoVMSEQ_VX_MF4 21350 0U, // PseudoVMSEQ_VX_MF4_MASK 21351 0U, // PseudoVMSEQ_VX_MF8 21352 0U, // PseudoVMSEQ_VX_MF8_MASK 21353 0U, // PseudoVMSET_M_B1 21354 0U, // PseudoVMSET_M_B16 21355 0U, // PseudoVMSET_M_B2 21356 0U, // PseudoVMSET_M_B32 21357 0U, // PseudoVMSET_M_B4 21358 0U, // PseudoVMSET_M_B64 21359 0U, // PseudoVMSET_M_B8 21360 0U, // PseudoVMSGEU_VI 21361 0U, // PseudoVMSGEU_VX 21362 0U, // PseudoVMSGEU_VX_M 21363 0U, // PseudoVMSGEU_VX_M_T 21364 0U, // PseudoVMSGE_VI 21365 0U, // PseudoVMSGE_VX 21366 0U, // PseudoVMSGE_VX_M 21367 0U, // PseudoVMSGE_VX_M_T 21368 0U, // PseudoVMSGTU_VI_M1 21369 0U, // PseudoVMSGTU_VI_M1_MASK 21370 0U, // PseudoVMSGTU_VI_M2 21371 0U, // PseudoVMSGTU_VI_M2_MASK 21372 0U, // PseudoVMSGTU_VI_M4 21373 0U, // PseudoVMSGTU_VI_M4_MASK 21374 0U, // PseudoVMSGTU_VI_M8 21375 0U, // PseudoVMSGTU_VI_M8_MASK 21376 0U, // PseudoVMSGTU_VI_MF2 21377 0U, // PseudoVMSGTU_VI_MF2_MASK 21378 0U, // PseudoVMSGTU_VI_MF4 21379 0U, // PseudoVMSGTU_VI_MF4_MASK 21380 0U, // PseudoVMSGTU_VI_MF8 21381 0U, // PseudoVMSGTU_VI_MF8_MASK 21382 0U, // PseudoVMSGTU_VX_M1 21383 0U, // PseudoVMSGTU_VX_M1_MASK 21384 0U, // PseudoVMSGTU_VX_M2 21385 0U, // PseudoVMSGTU_VX_M2_MASK 21386 0U, // PseudoVMSGTU_VX_M4 21387 0U, // PseudoVMSGTU_VX_M4_MASK 21388 0U, // PseudoVMSGTU_VX_M8 21389 0U, // PseudoVMSGTU_VX_M8_MASK 21390 0U, // PseudoVMSGTU_VX_MF2 21391 0U, // PseudoVMSGTU_VX_MF2_MASK 21392 0U, // PseudoVMSGTU_VX_MF4 21393 0U, // PseudoVMSGTU_VX_MF4_MASK 21394 0U, // PseudoVMSGTU_VX_MF8 21395 0U, // PseudoVMSGTU_VX_MF8_MASK 21396 0U, // PseudoVMSGT_VI_M1 21397 0U, // PseudoVMSGT_VI_M1_MASK 21398 0U, // PseudoVMSGT_VI_M2 21399 0U, // PseudoVMSGT_VI_M2_MASK 21400 0U, // PseudoVMSGT_VI_M4 21401 0U, // PseudoVMSGT_VI_M4_MASK 21402 0U, // PseudoVMSGT_VI_M8 21403 0U, // PseudoVMSGT_VI_M8_MASK 21404 0U, // PseudoVMSGT_VI_MF2 21405 0U, // PseudoVMSGT_VI_MF2_MASK 21406 0U, // PseudoVMSGT_VI_MF4 21407 0U, // PseudoVMSGT_VI_MF4_MASK 21408 0U, // PseudoVMSGT_VI_MF8 21409 0U, // PseudoVMSGT_VI_MF8_MASK 21410 0U, // PseudoVMSGT_VX_M1 21411 0U, // PseudoVMSGT_VX_M1_MASK 21412 0U, // PseudoVMSGT_VX_M2 21413 0U, // PseudoVMSGT_VX_M2_MASK 21414 0U, // PseudoVMSGT_VX_M4 21415 0U, // PseudoVMSGT_VX_M4_MASK 21416 0U, // PseudoVMSGT_VX_M8 21417 0U, // PseudoVMSGT_VX_M8_MASK 21418 0U, // PseudoVMSGT_VX_MF2 21419 0U, // PseudoVMSGT_VX_MF2_MASK 21420 0U, // PseudoVMSGT_VX_MF4 21421 0U, // PseudoVMSGT_VX_MF4_MASK 21422 0U, // PseudoVMSGT_VX_MF8 21423 0U, // PseudoVMSGT_VX_MF8_MASK 21424 0U, // PseudoVMSIF_M_B1 21425 0U, // PseudoVMSIF_M_B16 21426 0U, // PseudoVMSIF_M_B16_MASK 21427 0U, // PseudoVMSIF_M_B1_MASK 21428 0U, // PseudoVMSIF_M_B2 21429 0U, // PseudoVMSIF_M_B2_MASK 21430 0U, // PseudoVMSIF_M_B32 21431 0U, // PseudoVMSIF_M_B32_MASK 21432 0U, // PseudoVMSIF_M_B4 21433 0U, // PseudoVMSIF_M_B4_MASK 21434 0U, // PseudoVMSIF_M_B64 21435 0U, // PseudoVMSIF_M_B64_MASK 21436 0U, // PseudoVMSIF_M_B8 21437 0U, // PseudoVMSIF_M_B8_MASK 21438 0U, // PseudoVMSLEU_VI_M1 21439 0U, // PseudoVMSLEU_VI_M1_MASK 21440 0U, // PseudoVMSLEU_VI_M2 21441 0U, // PseudoVMSLEU_VI_M2_MASK 21442 0U, // PseudoVMSLEU_VI_M4 21443 0U, // PseudoVMSLEU_VI_M4_MASK 21444 0U, // PseudoVMSLEU_VI_M8 21445 0U, // PseudoVMSLEU_VI_M8_MASK 21446 0U, // PseudoVMSLEU_VI_MF2 21447 0U, // PseudoVMSLEU_VI_MF2_MASK 21448 0U, // PseudoVMSLEU_VI_MF4 21449 0U, // PseudoVMSLEU_VI_MF4_MASK 21450 0U, // PseudoVMSLEU_VI_MF8 21451 0U, // PseudoVMSLEU_VI_MF8_MASK 21452 0U, // PseudoVMSLEU_VV_M1 21453 0U, // PseudoVMSLEU_VV_M1_MASK 21454 0U, // PseudoVMSLEU_VV_M2 21455 0U, // PseudoVMSLEU_VV_M2_MASK 21456 0U, // PseudoVMSLEU_VV_M4 21457 0U, // PseudoVMSLEU_VV_M4_MASK 21458 0U, // PseudoVMSLEU_VV_M8 21459 0U, // PseudoVMSLEU_VV_M8_MASK 21460 0U, // PseudoVMSLEU_VV_MF2 21461 0U, // PseudoVMSLEU_VV_MF2_MASK 21462 0U, // PseudoVMSLEU_VV_MF4 21463 0U, // PseudoVMSLEU_VV_MF4_MASK 21464 0U, // PseudoVMSLEU_VV_MF8 21465 0U, // PseudoVMSLEU_VV_MF8_MASK 21466 0U, // PseudoVMSLEU_VX_M1 21467 0U, // PseudoVMSLEU_VX_M1_MASK 21468 0U, // PseudoVMSLEU_VX_M2 21469 0U, // PseudoVMSLEU_VX_M2_MASK 21470 0U, // PseudoVMSLEU_VX_M4 21471 0U, // PseudoVMSLEU_VX_M4_MASK 21472 0U, // PseudoVMSLEU_VX_M8 21473 0U, // PseudoVMSLEU_VX_M8_MASK 21474 0U, // PseudoVMSLEU_VX_MF2 21475 0U, // PseudoVMSLEU_VX_MF2_MASK 21476 0U, // PseudoVMSLEU_VX_MF4 21477 0U, // PseudoVMSLEU_VX_MF4_MASK 21478 0U, // PseudoVMSLEU_VX_MF8 21479 0U, // PseudoVMSLEU_VX_MF8_MASK 21480 0U, // PseudoVMSLE_VI_M1 21481 0U, // PseudoVMSLE_VI_M1_MASK 21482 0U, // PseudoVMSLE_VI_M2 21483 0U, // PseudoVMSLE_VI_M2_MASK 21484 0U, // PseudoVMSLE_VI_M4 21485 0U, // PseudoVMSLE_VI_M4_MASK 21486 0U, // PseudoVMSLE_VI_M8 21487 0U, // PseudoVMSLE_VI_M8_MASK 21488 0U, // PseudoVMSLE_VI_MF2 21489 0U, // PseudoVMSLE_VI_MF2_MASK 21490 0U, // PseudoVMSLE_VI_MF4 21491 0U, // PseudoVMSLE_VI_MF4_MASK 21492 0U, // PseudoVMSLE_VI_MF8 21493 0U, // PseudoVMSLE_VI_MF8_MASK 21494 0U, // PseudoVMSLE_VV_M1 21495 0U, // PseudoVMSLE_VV_M1_MASK 21496 0U, // PseudoVMSLE_VV_M2 21497 0U, // PseudoVMSLE_VV_M2_MASK 21498 0U, // PseudoVMSLE_VV_M4 21499 0U, // PseudoVMSLE_VV_M4_MASK 21500 0U, // PseudoVMSLE_VV_M8 21501 0U, // PseudoVMSLE_VV_M8_MASK 21502 0U, // PseudoVMSLE_VV_MF2 21503 0U, // PseudoVMSLE_VV_MF2_MASK 21504 0U, // PseudoVMSLE_VV_MF4 21505 0U, // PseudoVMSLE_VV_MF4_MASK 21506 0U, // PseudoVMSLE_VV_MF8 21507 0U, // PseudoVMSLE_VV_MF8_MASK 21508 0U, // PseudoVMSLE_VX_M1 21509 0U, // PseudoVMSLE_VX_M1_MASK 21510 0U, // PseudoVMSLE_VX_M2 21511 0U, // PseudoVMSLE_VX_M2_MASK 21512 0U, // PseudoVMSLE_VX_M4 21513 0U, // PseudoVMSLE_VX_M4_MASK 21514 0U, // PseudoVMSLE_VX_M8 21515 0U, // PseudoVMSLE_VX_M8_MASK 21516 0U, // PseudoVMSLE_VX_MF2 21517 0U, // PseudoVMSLE_VX_MF2_MASK 21518 0U, // PseudoVMSLE_VX_MF4 21519 0U, // PseudoVMSLE_VX_MF4_MASK 21520 0U, // PseudoVMSLE_VX_MF8 21521 0U, // PseudoVMSLE_VX_MF8_MASK 21522 0U, // PseudoVMSLTU_VI 21523 0U, // PseudoVMSLTU_VV_M1 21524 0U, // PseudoVMSLTU_VV_M1_MASK 21525 0U, // PseudoVMSLTU_VV_M2 21526 0U, // PseudoVMSLTU_VV_M2_MASK 21527 0U, // PseudoVMSLTU_VV_M4 21528 0U, // PseudoVMSLTU_VV_M4_MASK 21529 0U, // PseudoVMSLTU_VV_M8 21530 0U, // PseudoVMSLTU_VV_M8_MASK 21531 0U, // PseudoVMSLTU_VV_MF2 21532 0U, // PseudoVMSLTU_VV_MF2_MASK 21533 0U, // PseudoVMSLTU_VV_MF4 21534 0U, // PseudoVMSLTU_VV_MF4_MASK 21535 0U, // PseudoVMSLTU_VV_MF8 21536 0U, // PseudoVMSLTU_VV_MF8_MASK 21537 0U, // PseudoVMSLTU_VX_M1 21538 0U, // PseudoVMSLTU_VX_M1_MASK 21539 0U, // PseudoVMSLTU_VX_M2 21540 0U, // PseudoVMSLTU_VX_M2_MASK 21541 0U, // PseudoVMSLTU_VX_M4 21542 0U, // PseudoVMSLTU_VX_M4_MASK 21543 0U, // PseudoVMSLTU_VX_M8 21544 0U, // PseudoVMSLTU_VX_M8_MASK 21545 0U, // PseudoVMSLTU_VX_MF2 21546 0U, // PseudoVMSLTU_VX_MF2_MASK 21547 0U, // PseudoVMSLTU_VX_MF4 21548 0U, // PseudoVMSLTU_VX_MF4_MASK 21549 0U, // PseudoVMSLTU_VX_MF8 21550 0U, // PseudoVMSLTU_VX_MF8_MASK 21551 0U, // PseudoVMSLT_VI 21552 0U, // PseudoVMSLT_VV_M1 21553 0U, // PseudoVMSLT_VV_M1_MASK 21554 0U, // PseudoVMSLT_VV_M2 21555 0U, // PseudoVMSLT_VV_M2_MASK 21556 0U, // PseudoVMSLT_VV_M4 21557 0U, // PseudoVMSLT_VV_M4_MASK 21558 0U, // PseudoVMSLT_VV_M8 21559 0U, // PseudoVMSLT_VV_M8_MASK 21560 0U, // PseudoVMSLT_VV_MF2 21561 0U, // PseudoVMSLT_VV_MF2_MASK 21562 0U, // PseudoVMSLT_VV_MF4 21563 0U, // PseudoVMSLT_VV_MF4_MASK 21564 0U, // PseudoVMSLT_VV_MF8 21565 0U, // PseudoVMSLT_VV_MF8_MASK 21566 0U, // PseudoVMSLT_VX_M1 21567 0U, // PseudoVMSLT_VX_M1_MASK 21568 0U, // PseudoVMSLT_VX_M2 21569 0U, // PseudoVMSLT_VX_M2_MASK 21570 0U, // PseudoVMSLT_VX_M4 21571 0U, // PseudoVMSLT_VX_M4_MASK 21572 0U, // PseudoVMSLT_VX_M8 21573 0U, // PseudoVMSLT_VX_M8_MASK 21574 0U, // PseudoVMSLT_VX_MF2 21575 0U, // PseudoVMSLT_VX_MF2_MASK 21576 0U, // PseudoVMSLT_VX_MF4 21577 0U, // PseudoVMSLT_VX_MF4_MASK 21578 0U, // PseudoVMSLT_VX_MF8 21579 0U, // PseudoVMSLT_VX_MF8_MASK 21580 0U, // PseudoVMSNE_VI_M1 21581 0U, // PseudoVMSNE_VI_M1_MASK 21582 0U, // PseudoVMSNE_VI_M2 21583 0U, // PseudoVMSNE_VI_M2_MASK 21584 0U, // PseudoVMSNE_VI_M4 21585 0U, // PseudoVMSNE_VI_M4_MASK 21586 0U, // PseudoVMSNE_VI_M8 21587 0U, // PseudoVMSNE_VI_M8_MASK 21588 0U, // PseudoVMSNE_VI_MF2 21589 0U, // PseudoVMSNE_VI_MF2_MASK 21590 0U, // PseudoVMSNE_VI_MF4 21591 0U, // PseudoVMSNE_VI_MF4_MASK 21592 0U, // PseudoVMSNE_VI_MF8 21593 0U, // PseudoVMSNE_VI_MF8_MASK 21594 0U, // PseudoVMSNE_VV_M1 21595 0U, // PseudoVMSNE_VV_M1_MASK 21596 0U, // PseudoVMSNE_VV_M2 21597 0U, // PseudoVMSNE_VV_M2_MASK 21598 0U, // PseudoVMSNE_VV_M4 21599 0U, // PseudoVMSNE_VV_M4_MASK 21600 0U, // PseudoVMSNE_VV_M8 21601 0U, // PseudoVMSNE_VV_M8_MASK 21602 0U, // PseudoVMSNE_VV_MF2 21603 0U, // PseudoVMSNE_VV_MF2_MASK 21604 0U, // PseudoVMSNE_VV_MF4 21605 0U, // PseudoVMSNE_VV_MF4_MASK 21606 0U, // PseudoVMSNE_VV_MF8 21607 0U, // PseudoVMSNE_VV_MF8_MASK 21608 0U, // PseudoVMSNE_VX_M1 21609 0U, // PseudoVMSNE_VX_M1_MASK 21610 0U, // PseudoVMSNE_VX_M2 21611 0U, // PseudoVMSNE_VX_M2_MASK 21612 0U, // PseudoVMSNE_VX_M4 21613 0U, // PseudoVMSNE_VX_M4_MASK 21614 0U, // PseudoVMSNE_VX_M8 21615 0U, // PseudoVMSNE_VX_M8_MASK 21616 0U, // PseudoVMSNE_VX_MF2 21617 0U, // PseudoVMSNE_VX_MF2_MASK 21618 0U, // PseudoVMSNE_VX_MF4 21619 0U, // PseudoVMSNE_VX_MF4_MASK 21620 0U, // PseudoVMSNE_VX_MF8 21621 0U, // PseudoVMSNE_VX_MF8_MASK 21622 0U, // PseudoVMSOF_M_B1 21623 0U, // PseudoVMSOF_M_B16 21624 0U, // PseudoVMSOF_M_B16_MASK 21625 0U, // PseudoVMSOF_M_B1_MASK 21626 0U, // PseudoVMSOF_M_B2 21627 0U, // PseudoVMSOF_M_B2_MASK 21628 0U, // PseudoVMSOF_M_B32 21629 0U, // PseudoVMSOF_M_B32_MASK 21630 0U, // PseudoVMSOF_M_B4 21631 0U, // PseudoVMSOF_M_B4_MASK 21632 0U, // PseudoVMSOF_M_B64 21633 0U, // PseudoVMSOF_M_B64_MASK 21634 0U, // PseudoVMSOF_M_B8 21635 0U, // PseudoVMSOF_M_B8_MASK 21636 0U, // PseudoVMULHSU_VV_M1 21637 0U, // PseudoVMULHSU_VV_M1_MASK 21638 0U, // PseudoVMULHSU_VV_M1_TU 21639 0U, // PseudoVMULHSU_VV_M2 21640 0U, // PseudoVMULHSU_VV_M2_MASK 21641 0U, // PseudoVMULHSU_VV_M2_TU 21642 0U, // PseudoVMULHSU_VV_M4 21643 0U, // PseudoVMULHSU_VV_M4_MASK 21644 0U, // PseudoVMULHSU_VV_M4_TU 21645 0U, // PseudoVMULHSU_VV_M8 21646 0U, // PseudoVMULHSU_VV_M8_MASK 21647 0U, // PseudoVMULHSU_VV_M8_TU 21648 0U, // PseudoVMULHSU_VV_MF2 21649 0U, // PseudoVMULHSU_VV_MF2_MASK 21650 0U, // PseudoVMULHSU_VV_MF2_TU 21651 0U, // PseudoVMULHSU_VV_MF4 21652 0U, // PseudoVMULHSU_VV_MF4_MASK 21653 0U, // PseudoVMULHSU_VV_MF4_TU 21654 0U, // PseudoVMULHSU_VV_MF8 21655 0U, // PseudoVMULHSU_VV_MF8_MASK 21656 0U, // PseudoVMULHSU_VV_MF8_TU 21657 0U, // PseudoVMULHSU_VX_M1 21658 0U, // PseudoVMULHSU_VX_M1_MASK 21659 0U, // PseudoVMULHSU_VX_M1_TU 21660 0U, // PseudoVMULHSU_VX_M2 21661 0U, // PseudoVMULHSU_VX_M2_MASK 21662 0U, // PseudoVMULHSU_VX_M2_TU 21663 0U, // PseudoVMULHSU_VX_M4 21664 0U, // PseudoVMULHSU_VX_M4_MASK 21665 0U, // PseudoVMULHSU_VX_M4_TU 21666 0U, // PseudoVMULHSU_VX_M8 21667 0U, // PseudoVMULHSU_VX_M8_MASK 21668 0U, // PseudoVMULHSU_VX_M8_TU 21669 0U, // PseudoVMULHSU_VX_MF2 21670 0U, // PseudoVMULHSU_VX_MF2_MASK 21671 0U, // PseudoVMULHSU_VX_MF2_TU 21672 0U, // PseudoVMULHSU_VX_MF4 21673 0U, // PseudoVMULHSU_VX_MF4_MASK 21674 0U, // PseudoVMULHSU_VX_MF4_TU 21675 0U, // PseudoVMULHSU_VX_MF8 21676 0U, // PseudoVMULHSU_VX_MF8_MASK 21677 0U, // PseudoVMULHSU_VX_MF8_TU 21678 0U, // PseudoVMULHU_VV_M1 21679 0U, // PseudoVMULHU_VV_M1_MASK 21680 0U, // PseudoVMULHU_VV_M1_TU 21681 0U, // PseudoVMULHU_VV_M2 21682 0U, // PseudoVMULHU_VV_M2_MASK 21683 0U, // PseudoVMULHU_VV_M2_TU 21684 0U, // PseudoVMULHU_VV_M4 21685 0U, // PseudoVMULHU_VV_M4_MASK 21686 0U, // PseudoVMULHU_VV_M4_TU 21687 0U, // PseudoVMULHU_VV_M8 21688 0U, // PseudoVMULHU_VV_M8_MASK 21689 0U, // PseudoVMULHU_VV_M8_TU 21690 0U, // PseudoVMULHU_VV_MF2 21691 0U, // PseudoVMULHU_VV_MF2_MASK 21692 0U, // PseudoVMULHU_VV_MF2_TU 21693 0U, // PseudoVMULHU_VV_MF4 21694 0U, // PseudoVMULHU_VV_MF4_MASK 21695 0U, // PseudoVMULHU_VV_MF4_TU 21696 0U, // PseudoVMULHU_VV_MF8 21697 0U, // PseudoVMULHU_VV_MF8_MASK 21698 0U, // PseudoVMULHU_VV_MF8_TU 21699 0U, // PseudoVMULHU_VX_M1 21700 0U, // PseudoVMULHU_VX_M1_MASK 21701 0U, // PseudoVMULHU_VX_M1_TU 21702 0U, // PseudoVMULHU_VX_M2 21703 0U, // PseudoVMULHU_VX_M2_MASK 21704 0U, // PseudoVMULHU_VX_M2_TU 21705 0U, // PseudoVMULHU_VX_M4 21706 0U, // PseudoVMULHU_VX_M4_MASK 21707 0U, // PseudoVMULHU_VX_M4_TU 21708 0U, // PseudoVMULHU_VX_M8 21709 0U, // PseudoVMULHU_VX_M8_MASK 21710 0U, // PseudoVMULHU_VX_M8_TU 21711 0U, // PseudoVMULHU_VX_MF2 21712 0U, // PseudoVMULHU_VX_MF2_MASK 21713 0U, // PseudoVMULHU_VX_MF2_TU 21714 0U, // PseudoVMULHU_VX_MF4 21715 0U, // PseudoVMULHU_VX_MF4_MASK 21716 0U, // PseudoVMULHU_VX_MF4_TU 21717 0U, // PseudoVMULHU_VX_MF8 21718 0U, // PseudoVMULHU_VX_MF8_MASK 21719 0U, // PseudoVMULHU_VX_MF8_TU 21720 0U, // PseudoVMULH_VV_M1 21721 0U, // PseudoVMULH_VV_M1_MASK 21722 0U, // PseudoVMULH_VV_M1_TU 21723 0U, // PseudoVMULH_VV_M2 21724 0U, // PseudoVMULH_VV_M2_MASK 21725 0U, // PseudoVMULH_VV_M2_TU 21726 0U, // PseudoVMULH_VV_M4 21727 0U, // PseudoVMULH_VV_M4_MASK 21728 0U, // PseudoVMULH_VV_M4_TU 21729 0U, // PseudoVMULH_VV_M8 21730 0U, // PseudoVMULH_VV_M8_MASK 21731 0U, // PseudoVMULH_VV_M8_TU 21732 0U, // PseudoVMULH_VV_MF2 21733 0U, // PseudoVMULH_VV_MF2_MASK 21734 0U, // PseudoVMULH_VV_MF2_TU 21735 0U, // PseudoVMULH_VV_MF4 21736 0U, // PseudoVMULH_VV_MF4_MASK 21737 0U, // PseudoVMULH_VV_MF4_TU 21738 0U, // PseudoVMULH_VV_MF8 21739 0U, // PseudoVMULH_VV_MF8_MASK 21740 0U, // PseudoVMULH_VV_MF8_TU 21741 0U, // PseudoVMULH_VX_M1 21742 0U, // PseudoVMULH_VX_M1_MASK 21743 0U, // PseudoVMULH_VX_M1_TU 21744 0U, // PseudoVMULH_VX_M2 21745 0U, // PseudoVMULH_VX_M2_MASK 21746 0U, // PseudoVMULH_VX_M2_TU 21747 0U, // PseudoVMULH_VX_M4 21748 0U, // PseudoVMULH_VX_M4_MASK 21749 0U, // PseudoVMULH_VX_M4_TU 21750 0U, // PseudoVMULH_VX_M8 21751 0U, // PseudoVMULH_VX_M8_MASK 21752 0U, // PseudoVMULH_VX_M8_TU 21753 0U, // PseudoVMULH_VX_MF2 21754 0U, // PseudoVMULH_VX_MF2_MASK 21755 0U, // PseudoVMULH_VX_MF2_TU 21756 0U, // PseudoVMULH_VX_MF4 21757 0U, // PseudoVMULH_VX_MF4_MASK 21758 0U, // PseudoVMULH_VX_MF4_TU 21759 0U, // PseudoVMULH_VX_MF8 21760 0U, // PseudoVMULH_VX_MF8_MASK 21761 0U, // PseudoVMULH_VX_MF8_TU 21762 0U, // PseudoVMUL_VV_M1 21763 0U, // PseudoVMUL_VV_M1_MASK 21764 0U, // PseudoVMUL_VV_M1_TU 21765 0U, // PseudoVMUL_VV_M2 21766 0U, // PseudoVMUL_VV_M2_MASK 21767 0U, // PseudoVMUL_VV_M2_TU 21768 0U, // PseudoVMUL_VV_M4 21769 0U, // PseudoVMUL_VV_M4_MASK 21770 0U, // PseudoVMUL_VV_M4_TU 21771 0U, // PseudoVMUL_VV_M8 21772 0U, // PseudoVMUL_VV_M8_MASK 21773 0U, // PseudoVMUL_VV_M8_TU 21774 0U, // PseudoVMUL_VV_MF2 21775 0U, // PseudoVMUL_VV_MF2_MASK 21776 0U, // PseudoVMUL_VV_MF2_TU 21777 0U, // PseudoVMUL_VV_MF4 21778 0U, // PseudoVMUL_VV_MF4_MASK 21779 0U, // PseudoVMUL_VV_MF4_TU 21780 0U, // PseudoVMUL_VV_MF8 21781 0U, // PseudoVMUL_VV_MF8_MASK 21782 0U, // PseudoVMUL_VV_MF8_TU 21783 0U, // PseudoVMUL_VX_M1 21784 0U, // PseudoVMUL_VX_M1_MASK 21785 0U, // PseudoVMUL_VX_M1_TU 21786 0U, // PseudoVMUL_VX_M2 21787 0U, // PseudoVMUL_VX_M2_MASK 21788 0U, // PseudoVMUL_VX_M2_TU 21789 0U, // PseudoVMUL_VX_M4 21790 0U, // PseudoVMUL_VX_M4_MASK 21791 0U, // PseudoVMUL_VX_M4_TU 21792 0U, // PseudoVMUL_VX_M8 21793 0U, // PseudoVMUL_VX_M8_MASK 21794 0U, // PseudoVMUL_VX_M8_TU 21795 0U, // PseudoVMUL_VX_MF2 21796 0U, // PseudoVMUL_VX_MF2_MASK 21797 0U, // PseudoVMUL_VX_MF2_TU 21798 0U, // PseudoVMUL_VX_MF4 21799 0U, // PseudoVMUL_VX_MF4_MASK 21800 0U, // PseudoVMUL_VX_MF4_TU 21801 0U, // PseudoVMUL_VX_MF8 21802 0U, // PseudoVMUL_VX_MF8_MASK 21803 0U, // PseudoVMUL_VX_MF8_TU 21804 0U, // PseudoVMV_S_X_M1 21805 0U, // PseudoVMV_S_X_M2 21806 0U, // PseudoVMV_S_X_M4 21807 0U, // PseudoVMV_S_X_M8 21808 0U, // PseudoVMV_S_X_MF2 21809 0U, // PseudoVMV_S_X_MF4 21810 0U, // PseudoVMV_S_X_MF8 21811 0U, // PseudoVMV_V_I_M1 21812 0U, // PseudoVMV_V_I_M1_TU 21813 0U, // PseudoVMV_V_I_M2 21814 0U, // PseudoVMV_V_I_M2_TU 21815 0U, // PseudoVMV_V_I_M4 21816 0U, // PseudoVMV_V_I_M4_TU 21817 0U, // PseudoVMV_V_I_M8 21818 0U, // PseudoVMV_V_I_M8_TU 21819 0U, // PseudoVMV_V_I_MF2 21820 0U, // PseudoVMV_V_I_MF2_TU 21821 0U, // PseudoVMV_V_I_MF4 21822 0U, // PseudoVMV_V_I_MF4_TU 21823 0U, // PseudoVMV_V_I_MF8 21824 0U, // PseudoVMV_V_I_MF8_TU 21825 0U, // PseudoVMV_V_V_M1 21826 0U, // PseudoVMV_V_V_M1_TU 21827 0U, // PseudoVMV_V_V_M2 21828 0U, // PseudoVMV_V_V_M2_TU 21829 0U, // PseudoVMV_V_V_M4 21830 0U, // PseudoVMV_V_V_M4_TU 21831 0U, // PseudoVMV_V_V_M8 21832 0U, // PseudoVMV_V_V_M8_TU 21833 0U, // PseudoVMV_V_V_MF2 21834 0U, // PseudoVMV_V_V_MF2_TU 21835 0U, // PseudoVMV_V_V_MF4 21836 0U, // PseudoVMV_V_V_MF4_TU 21837 0U, // PseudoVMV_V_V_MF8 21838 0U, // PseudoVMV_V_V_MF8_TU 21839 0U, // PseudoVMV_V_X_M1 21840 0U, // PseudoVMV_V_X_M1_TU 21841 0U, // PseudoVMV_V_X_M2 21842 0U, // PseudoVMV_V_X_M2_TU 21843 0U, // PseudoVMV_V_X_M4 21844 0U, // PseudoVMV_V_X_M4_TU 21845 0U, // PseudoVMV_V_X_M8 21846 0U, // PseudoVMV_V_X_M8_TU 21847 0U, // PseudoVMV_V_X_MF2 21848 0U, // PseudoVMV_V_X_MF2_TU 21849 0U, // PseudoVMV_V_X_MF4 21850 0U, // PseudoVMV_V_X_MF4_TU 21851 0U, // PseudoVMV_V_X_MF8 21852 0U, // PseudoVMV_V_X_MF8_TU 21853 0U, // PseudoVMV_X_S_M1 21854 0U, // PseudoVMV_X_S_M2 21855 0U, // PseudoVMV_X_S_M4 21856 0U, // PseudoVMV_X_S_M8 21857 0U, // PseudoVMV_X_S_MF2 21858 0U, // PseudoVMV_X_S_MF4 21859 0U, // PseudoVMV_X_S_MF8 21860 0U, // PseudoVMXNOR_MM_M1 21861 0U, // PseudoVMXNOR_MM_M2 21862 0U, // PseudoVMXNOR_MM_M4 21863 0U, // PseudoVMXNOR_MM_M8 21864 0U, // PseudoVMXNOR_MM_MF2 21865 0U, // PseudoVMXNOR_MM_MF4 21866 0U, // PseudoVMXNOR_MM_MF8 21867 0U, // PseudoVMXOR_MM_M1 21868 0U, // PseudoVMXOR_MM_M2 21869 0U, // PseudoVMXOR_MM_M4 21870 0U, // PseudoVMXOR_MM_M8 21871 0U, // PseudoVMXOR_MM_MF2 21872 0U, // PseudoVMXOR_MM_MF4 21873 0U, // PseudoVMXOR_MM_MF8 21874 0U, // PseudoVNCLIPU_WI_M1 21875 0U, // PseudoVNCLIPU_WI_M1_MASK 21876 0U, // PseudoVNCLIPU_WI_M1_TU 21877 0U, // PseudoVNCLIPU_WI_M2 21878 0U, // PseudoVNCLIPU_WI_M2_MASK 21879 0U, // PseudoVNCLIPU_WI_M2_TU 21880 0U, // PseudoVNCLIPU_WI_M4 21881 0U, // PseudoVNCLIPU_WI_M4_MASK 21882 0U, // PseudoVNCLIPU_WI_M4_TU 21883 0U, // PseudoVNCLIPU_WI_MF2 21884 0U, // PseudoVNCLIPU_WI_MF2_MASK 21885 0U, // PseudoVNCLIPU_WI_MF2_TU 21886 0U, // PseudoVNCLIPU_WI_MF4 21887 0U, // PseudoVNCLIPU_WI_MF4_MASK 21888 0U, // PseudoVNCLIPU_WI_MF4_TU 21889 0U, // PseudoVNCLIPU_WI_MF8 21890 0U, // PseudoVNCLIPU_WI_MF8_MASK 21891 0U, // PseudoVNCLIPU_WI_MF8_TU 21892 0U, // PseudoVNCLIPU_WV_M1 21893 0U, // PseudoVNCLIPU_WV_M1_MASK 21894 0U, // PseudoVNCLIPU_WV_M1_TU 21895 0U, // PseudoVNCLIPU_WV_M2 21896 0U, // PseudoVNCLIPU_WV_M2_MASK 21897 0U, // PseudoVNCLIPU_WV_M2_TU 21898 0U, // PseudoVNCLIPU_WV_M4 21899 0U, // PseudoVNCLIPU_WV_M4_MASK 21900 0U, // PseudoVNCLIPU_WV_M4_TU 21901 0U, // PseudoVNCLIPU_WV_MF2 21902 0U, // PseudoVNCLIPU_WV_MF2_MASK 21903 0U, // PseudoVNCLIPU_WV_MF2_TU 21904 0U, // PseudoVNCLIPU_WV_MF4 21905 0U, // PseudoVNCLIPU_WV_MF4_MASK 21906 0U, // PseudoVNCLIPU_WV_MF4_TU 21907 0U, // PseudoVNCLIPU_WV_MF8 21908 0U, // PseudoVNCLIPU_WV_MF8_MASK 21909 0U, // PseudoVNCLIPU_WV_MF8_TU 21910 0U, // PseudoVNCLIPU_WX_M1 21911 0U, // PseudoVNCLIPU_WX_M1_MASK 21912 0U, // PseudoVNCLIPU_WX_M1_TU 21913 0U, // PseudoVNCLIPU_WX_M2 21914 0U, // PseudoVNCLIPU_WX_M2_MASK 21915 0U, // PseudoVNCLIPU_WX_M2_TU 21916 0U, // PseudoVNCLIPU_WX_M4 21917 0U, // PseudoVNCLIPU_WX_M4_MASK 21918 0U, // PseudoVNCLIPU_WX_M4_TU 21919 0U, // PseudoVNCLIPU_WX_MF2 21920 0U, // PseudoVNCLIPU_WX_MF2_MASK 21921 0U, // PseudoVNCLIPU_WX_MF2_TU 21922 0U, // PseudoVNCLIPU_WX_MF4 21923 0U, // PseudoVNCLIPU_WX_MF4_MASK 21924 0U, // PseudoVNCLIPU_WX_MF4_TU 21925 0U, // PseudoVNCLIPU_WX_MF8 21926 0U, // PseudoVNCLIPU_WX_MF8_MASK 21927 0U, // PseudoVNCLIPU_WX_MF8_TU 21928 0U, // PseudoVNCLIP_WI_M1 21929 0U, // PseudoVNCLIP_WI_M1_MASK 21930 0U, // PseudoVNCLIP_WI_M1_TU 21931 0U, // PseudoVNCLIP_WI_M2 21932 0U, // PseudoVNCLIP_WI_M2_MASK 21933 0U, // PseudoVNCLIP_WI_M2_TU 21934 0U, // PseudoVNCLIP_WI_M4 21935 0U, // PseudoVNCLIP_WI_M4_MASK 21936 0U, // PseudoVNCLIP_WI_M4_TU 21937 0U, // PseudoVNCLIP_WI_MF2 21938 0U, // PseudoVNCLIP_WI_MF2_MASK 21939 0U, // PseudoVNCLIP_WI_MF2_TU 21940 0U, // PseudoVNCLIP_WI_MF4 21941 0U, // PseudoVNCLIP_WI_MF4_MASK 21942 0U, // PseudoVNCLIP_WI_MF4_TU 21943 0U, // PseudoVNCLIP_WI_MF8 21944 0U, // PseudoVNCLIP_WI_MF8_MASK 21945 0U, // PseudoVNCLIP_WI_MF8_TU 21946 0U, // PseudoVNCLIP_WV_M1 21947 0U, // PseudoVNCLIP_WV_M1_MASK 21948 0U, // PseudoVNCLIP_WV_M1_TU 21949 0U, // PseudoVNCLIP_WV_M2 21950 0U, // PseudoVNCLIP_WV_M2_MASK 21951 0U, // PseudoVNCLIP_WV_M2_TU 21952 0U, // PseudoVNCLIP_WV_M4 21953 0U, // PseudoVNCLIP_WV_M4_MASK 21954 0U, // PseudoVNCLIP_WV_M4_TU 21955 0U, // PseudoVNCLIP_WV_MF2 21956 0U, // PseudoVNCLIP_WV_MF2_MASK 21957 0U, // PseudoVNCLIP_WV_MF2_TU 21958 0U, // PseudoVNCLIP_WV_MF4 21959 0U, // PseudoVNCLIP_WV_MF4_MASK 21960 0U, // PseudoVNCLIP_WV_MF4_TU 21961 0U, // PseudoVNCLIP_WV_MF8 21962 0U, // PseudoVNCLIP_WV_MF8_MASK 21963 0U, // PseudoVNCLIP_WV_MF8_TU 21964 0U, // PseudoVNCLIP_WX_M1 21965 0U, // PseudoVNCLIP_WX_M1_MASK 21966 0U, // PseudoVNCLIP_WX_M1_TU 21967 0U, // PseudoVNCLIP_WX_M2 21968 0U, // PseudoVNCLIP_WX_M2_MASK 21969 0U, // PseudoVNCLIP_WX_M2_TU 21970 0U, // PseudoVNCLIP_WX_M4 21971 0U, // PseudoVNCLIP_WX_M4_MASK 21972 0U, // PseudoVNCLIP_WX_M4_TU 21973 0U, // PseudoVNCLIP_WX_MF2 21974 0U, // PseudoVNCLIP_WX_MF2_MASK 21975 0U, // PseudoVNCLIP_WX_MF2_TU 21976 0U, // PseudoVNCLIP_WX_MF4 21977 0U, // PseudoVNCLIP_WX_MF4_MASK 21978 0U, // PseudoVNCLIP_WX_MF4_TU 21979 0U, // PseudoVNCLIP_WX_MF8 21980 0U, // PseudoVNCLIP_WX_MF8_MASK 21981 0U, // PseudoVNCLIP_WX_MF8_TU 21982 0U, // PseudoVNMSAC_VV_M1 21983 0U, // PseudoVNMSAC_VV_M1_MASK 21984 0U, // PseudoVNMSAC_VV_M2 21985 0U, // PseudoVNMSAC_VV_M2_MASK 21986 0U, // PseudoVNMSAC_VV_M4 21987 0U, // PseudoVNMSAC_VV_M4_MASK 21988 0U, // PseudoVNMSAC_VV_M8 21989 0U, // PseudoVNMSAC_VV_M8_MASK 21990 0U, // PseudoVNMSAC_VV_MF2 21991 0U, // PseudoVNMSAC_VV_MF2_MASK 21992 0U, // PseudoVNMSAC_VV_MF4 21993 0U, // PseudoVNMSAC_VV_MF4_MASK 21994 0U, // PseudoVNMSAC_VV_MF8 21995 0U, // PseudoVNMSAC_VV_MF8_MASK 21996 0U, // PseudoVNMSAC_VX_M1 21997 0U, // PseudoVNMSAC_VX_M1_MASK 21998 0U, // PseudoVNMSAC_VX_M2 21999 0U, // PseudoVNMSAC_VX_M2_MASK 22000 0U, // PseudoVNMSAC_VX_M4 22001 0U, // PseudoVNMSAC_VX_M4_MASK 22002 0U, // PseudoVNMSAC_VX_M8 22003 0U, // PseudoVNMSAC_VX_M8_MASK 22004 0U, // PseudoVNMSAC_VX_MF2 22005 0U, // PseudoVNMSAC_VX_MF2_MASK 22006 0U, // PseudoVNMSAC_VX_MF4 22007 0U, // PseudoVNMSAC_VX_MF4_MASK 22008 0U, // PseudoVNMSAC_VX_MF8 22009 0U, // PseudoVNMSAC_VX_MF8_MASK 22010 0U, // PseudoVNMSUB_VV_M1 22011 0U, // PseudoVNMSUB_VV_M1_MASK 22012 0U, // PseudoVNMSUB_VV_M2 22013 0U, // PseudoVNMSUB_VV_M2_MASK 22014 0U, // PseudoVNMSUB_VV_M4 22015 0U, // PseudoVNMSUB_VV_M4_MASK 22016 0U, // PseudoVNMSUB_VV_M8 22017 0U, // PseudoVNMSUB_VV_M8_MASK 22018 0U, // PseudoVNMSUB_VV_MF2 22019 0U, // PseudoVNMSUB_VV_MF2_MASK 22020 0U, // PseudoVNMSUB_VV_MF4 22021 0U, // PseudoVNMSUB_VV_MF4_MASK 22022 0U, // PseudoVNMSUB_VV_MF8 22023 0U, // PseudoVNMSUB_VV_MF8_MASK 22024 0U, // PseudoVNMSUB_VX_M1 22025 0U, // PseudoVNMSUB_VX_M1_MASK 22026 0U, // PseudoVNMSUB_VX_M2 22027 0U, // PseudoVNMSUB_VX_M2_MASK 22028 0U, // PseudoVNMSUB_VX_M4 22029 0U, // PseudoVNMSUB_VX_M4_MASK 22030 0U, // PseudoVNMSUB_VX_M8 22031 0U, // PseudoVNMSUB_VX_M8_MASK 22032 0U, // PseudoVNMSUB_VX_MF2 22033 0U, // PseudoVNMSUB_VX_MF2_MASK 22034 0U, // PseudoVNMSUB_VX_MF4 22035 0U, // PseudoVNMSUB_VX_MF4_MASK 22036 0U, // PseudoVNMSUB_VX_MF8 22037 0U, // PseudoVNMSUB_VX_MF8_MASK 22038 0U, // PseudoVNSRA_WI_M1 22039 0U, // PseudoVNSRA_WI_M1_MASK 22040 0U, // PseudoVNSRA_WI_M1_TU 22041 0U, // PseudoVNSRA_WI_M2 22042 0U, // PseudoVNSRA_WI_M2_MASK 22043 0U, // PseudoVNSRA_WI_M2_TU 22044 0U, // PseudoVNSRA_WI_M4 22045 0U, // PseudoVNSRA_WI_M4_MASK 22046 0U, // PseudoVNSRA_WI_M4_TU 22047 0U, // PseudoVNSRA_WI_MF2 22048 0U, // PseudoVNSRA_WI_MF2_MASK 22049 0U, // PseudoVNSRA_WI_MF2_TU 22050 0U, // PseudoVNSRA_WI_MF4 22051 0U, // PseudoVNSRA_WI_MF4_MASK 22052 0U, // PseudoVNSRA_WI_MF4_TU 22053 0U, // PseudoVNSRA_WI_MF8 22054 0U, // PseudoVNSRA_WI_MF8_MASK 22055 0U, // PseudoVNSRA_WI_MF8_TU 22056 0U, // PseudoVNSRA_WV_M1 22057 0U, // PseudoVNSRA_WV_M1_MASK 22058 0U, // PseudoVNSRA_WV_M1_TU 22059 0U, // PseudoVNSRA_WV_M2 22060 0U, // PseudoVNSRA_WV_M2_MASK 22061 0U, // PseudoVNSRA_WV_M2_TU 22062 0U, // PseudoVNSRA_WV_M4 22063 0U, // PseudoVNSRA_WV_M4_MASK 22064 0U, // PseudoVNSRA_WV_M4_TU 22065 0U, // PseudoVNSRA_WV_MF2 22066 0U, // PseudoVNSRA_WV_MF2_MASK 22067 0U, // PseudoVNSRA_WV_MF2_TU 22068 0U, // PseudoVNSRA_WV_MF4 22069 0U, // PseudoVNSRA_WV_MF4_MASK 22070 0U, // PseudoVNSRA_WV_MF4_TU 22071 0U, // PseudoVNSRA_WV_MF8 22072 0U, // PseudoVNSRA_WV_MF8_MASK 22073 0U, // PseudoVNSRA_WV_MF8_TU 22074 0U, // PseudoVNSRA_WX_M1 22075 0U, // PseudoVNSRA_WX_M1_MASK 22076 0U, // PseudoVNSRA_WX_M1_TU 22077 0U, // PseudoVNSRA_WX_M2 22078 0U, // PseudoVNSRA_WX_M2_MASK 22079 0U, // PseudoVNSRA_WX_M2_TU 22080 0U, // PseudoVNSRA_WX_M4 22081 0U, // PseudoVNSRA_WX_M4_MASK 22082 0U, // PseudoVNSRA_WX_M4_TU 22083 0U, // PseudoVNSRA_WX_MF2 22084 0U, // PseudoVNSRA_WX_MF2_MASK 22085 0U, // PseudoVNSRA_WX_MF2_TU 22086 0U, // PseudoVNSRA_WX_MF4 22087 0U, // PseudoVNSRA_WX_MF4_MASK 22088 0U, // PseudoVNSRA_WX_MF4_TU 22089 0U, // PseudoVNSRA_WX_MF8 22090 0U, // PseudoVNSRA_WX_MF8_MASK 22091 0U, // PseudoVNSRA_WX_MF8_TU 22092 0U, // PseudoVNSRL_WI_M1 22093 0U, // PseudoVNSRL_WI_M1_MASK 22094 0U, // PseudoVNSRL_WI_M1_TU 22095 0U, // PseudoVNSRL_WI_M2 22096 0U, // PseudoVNSRL_WI_M2_MASK 22097 0U, // PseudoVNSRL_WI_M2_TU 22098 0U, // PseudoVNSRL_WI_M4 22099 0U, // PseudoVNSRL_WI_M4_MASK 22100 0U, // PseudoVNSRL_WI_M4_TU 22101 0U, // PseudoVNSRL_WI_MF2 22102 0U, // PseudoVNSRL_WI_MF2_MASK 22103 0U, // PseudoVNSRL_WI_MF2_TU 22104 0U, // PseudoVNSRL_WI_MF4 22105 0U, // PseudoVNSRL_WI_MF4_MASK 22106 0U, // PseudoVNSRL_WI_MF4_TU 22107 0U, // PseudoVNSRL_WI_MF8 22108 0U, // PseudoVNSRL_WI_MF8_MASK 22109 0U, // PseudoVNSRL_WI_MF8_TU 22110 0U, // PseudoVNSRL_WV_M1 22111 0U, // PseudoVNSRL_WV_M1_MASK 22112 0U, // PseudoVNSRL_WV_M1_TU 22113 0U, // PseudoVNSRL_WV_M2 22114 0U, // PseudoVNSRL_WV_M2_MASK 22115 0U, // PseudoVNSRL_WV_M2_TU 22116 0U, // PseudoVNSRL_WV_M4 22117 0U, // PseudoVNSRL_WV_M4_MASK 22118 0U, // PseudoVNSRL_WV_M4_TU 22119 0U, // PseudoVNSRL_WV_MF2 22120 0U, // PseudoVNSRL_WV_MF2_MASK 22121 0U, // PseudoVNSRL_WV_MF2_TU 22122 0U, // PseudoVNSRL_WV_MF4 22123 0U, // PseudoVNSRL_WV_MF4_MASK 22124 0U, // PseudoVNSRL_WV_MF4_TU 22125 0U, // PseudoVNSRL_WV_MF8 22126 0U, // PseudoVNSRL_WV_MF8_MASK 22127 0U, // PseudoVNSRL_WV_MF8_TU 22128 0U, // PseudoVNSRL_WX_M1 22129 0U, // PseudoVNSRL_WX_M1_MASK 22130 0U, // PseudoVNSRL_WX_M1_TU 22131 0U, // PseudoVNSRL_WX_M2 22132 0U, // PseudoVNSRL_WX_M2_MASK 22133 0U, // PseudoVNSRL_WX_M2_TU 22134 0U, // PseudoVNSRL_WX_M4 22135 0U, // PseudoVNSRL_WX_M4_MASK 22136 0U, // PseudoVNSRL_WX_M4_TU 22137 0U, // PseudoVNSRL_WX_MF2 22138 0U, // PseudoVNSRL_WX_MF2_MASK 22139 0U, // PseudoVNSRL_WX_MF2_TU 22140 0U, // PseudoVNSRL_WX_MF4 22141 0U, // PseudoVNSRL_WX_MF4_MASK 22142 0U, // PseudoVNSRL_WX_MF4_TU 22143 0U, // PseudoVNSRL_WX_MF8 22144 0U, // PseudoVNSRL_WX_MF8_MASK 22145 0U, // PseudoVNSRL_WX_MF8_TU 22146 0U, // PseudoVOR_VI_M1 22147 0U, // PseudoVOR_VI_M1_MASK 22148 0U, // PseudoVOR_VI_M1_TU 22149 0U, // PseudoVOR_VI_M2 22150 0U, // PseudoVOR_VI_M2_MASK 22151 0U, // PseudoVOR_VI_M2_TU 22152 0U, // PseudoVOR_VI_M4 22153 0U, // PseudoVOR_VI_M4_MASK 22154 0U, // PseudoVOR_VI_M4_TU 22155 0U, // PseudoVOR_VI_M8 22156 0U, // PseudoVOR_VI_M8_MASK 22157 0U, // PseudoVOR_VI_M8_TU 22158 0U, // PseudoVOR_VI_MF2 22159 0U, // PseudoVOR_VI_MF2_MASK 22160 0U, // PseudoVOR_VI_MF2_TU 22161 0U, // PseudoVOR_VI_MF4 22162 0U, // PseudoVOR_VI_MF4_MASK 22163 0U, // PseudoVOR_VI_MF4_TU 22164 0U, // PseudoVOR_VI_MF8 22165 0U, // PseudoVOR_VI_MF8_MASK 22166 0U, // PseudoVOR_VI_MF8_TU 22167 0U, // PseudoVOR_VV_M1 22168 0U, // PseudoVOR_VV_M1_MASK 22169 0U, // PseudoVOR_VV_M1_TU 22170 0U, // PseudoVOR_VV_M2 22171 0U, // PseudoVOR_VV_M2_MASK 22172 0U, // PseudoVOR_VV_M2_TU 22173 0U, // PseudoVOR_VV_M4 22174 0U, // PseudoVOR_VV_M4_MASK 22175 0U, // PseudoVOR_VV_M4_TU 22176 0U, // PseudoVOR_VV_M8 22177 0U, // PseudoVOR_VV_M8_MASK 22178 0U, // PseudoVOR_VV_M8_TU 22179 0U, // PseudoVOR_VV_MF2 22180 0U, // PseudoVOR_VV_MF2_MASK 22181 0U, // PseudoVOR_VV_MF2_TU 22182 0U, // PseudoVOR_VV_MF4 22183 0U, // PseudoVOR_VV_MF4_MASK 22184 0U, // PseudoVOR_VV_MF4_TU 22185 0U, // PseudoVOR_VV_MF8 22186 0U, // PseudoVOR_VV_MF8_MASK 22187 0U, // PseudoVOR_VV_MF8_TU 22188 0U, // PseudoVOR_VX_M1 22189 0U, // PseudoVOR_VX_M1_MASK 22190 0U, // PseudoVOR_VX_M1_TU 22191 0U, // PseudoVOR_VX_M2 22192 0U, // PseudoVOR_VX_M2_MASK 22193 0U, // PseudoVOR_VX_M2_TU 22194 0U, // PseudoVOR_VX_M4 22195 0U, // PseudoVOR_VX_M4_MASK 22196 0U, // PseudoVOR_VX_M4_TU 22197 0U, // PseudoVOR_VX_M8 22198 0U, // PseudoVOR_VX_M8_MASK 22199 0U, // PseudoVOR_VX_M8_TU 22200 0U, // PseudoVOR_VX_MF2 22201 0U, // PseudoVOR_VX_MF2_MASK 22202 0U, // PseudoVOR_VX_MF2_TU 22203 0U, // PseudoVOR_VX_MF4 22204 0U, // PseudoVOR_VX_MF4_MASK 22205 0U, // PseudoVOR_VX_MF4_TU 22206 0U, // PseudoVOR_VX_MF8 22207 0U, // PseudoVOR_VX_MF8_MASK 22208 0U, // PseudoVOR_VX_MF8_TU 22209 0U, // PseudoVREDAND_VS_M1 22210 0U, // PseudoVREDAND_VS_M1_MASK 22211 0U, // PseudoVREDAND_VS_M2 22212 0U, // PseudoVREDAND_VS_M2_MASK 22213 0U, // PseudoVREDAND_VS_M4 22214 0U, // PseudoVREDAND_VS_M4_MASK 22215 0U, // PseudoVREDAND_VS_M8 22216 0U, // PseudoVREDAND_VS_M8_MASK 22217 0U, // PseudoVREDAND_VS_MF2 22218 0U, // PseudoVREDAND_VS_MF2_MASK 22219 0U, // PseudoVREDAND_VS_MF4 22220 0U, // PseudoVREDAND_VS_MF4_MASK 22221 0U, // PseudoVREDAND_VS_MF8 22222 0U, // PseudoVREDAND_VS_MF8_MASK 22223 0U, // PseudoVREDMAXU_VS_M1 22224 0U, // PseudoVREDMAXU_VS_M1_MASK 22225 0U, // PseudoVREDMAXU_VS_M2 22226 0U, // PseudoVREDMAXU_VS_M2_MASK 22227 0U, // PseudoVREDMAXU_VS_M4 22228 0U, // PseudoVREDMAXU_VS_M4_MASK 22229 0U, // PseudoVREDMAXU_VS_M8 22230 0U, // PseudoVREDMAXU_VS_M8_MASK 22231 0U, // PseudoVREDMAXU_VS_MF2 22232 0U, // PseudoVREDMAXU_VS_MF2_MASK 22233 0U, // PseudoVREDMAXU_VS_MF4 22234 0U, // PseudoVREDMAXU_VS_MF4_MASK 22235 0U, // PseudoVREDMAXU_VS_MF8 22236 0U, // PseudoVREDMAXU_VS_MF8_MASK 22237 0U, // PseudoVREDMAX_VS_M1 22238 0U, // PseudoVREDMAX_VS_M1_MASK 22239 0U, // PseudoVREDMAX_VS_M2 22240 0U, // PseudoVREDMAX_VS_M2_MASK 22241 0U, // PseudoVREDMAX_VS_M4 22242 0U, // PseudoVREDMAX_VS_M4_MASK 22243 0U, // PseudoVREDMAX_VS_M8 22244 0U, // PseudoVREDMAX_VS_M8_MASK 22245 0U, // PseudoVREDMAX_VS_MF2 22246 0U, // PseudoVREDMAX_VS_MF2_MASK 22247 0U, // PseudoVREDMAX_VS_MF4 22248 0U, // PseudoVREDMAX_VS_MF4_MASK 22249 0U, // PseudoVREDMAX_VS_MF8 22250 0U, // PseudoVREDMAX_VS_MF8_MASK 22251 0U, // PseudoVREDMINU_VS_M1 22252 0U, // PseudoVREDMINU_VS_M1_MASK 22253 0U, // PseudoVREDMINU_VS_M2 22254 0U, // PseudoVREDMINU_VS_M2_MASK 22255 0U, // PseudoVREDMINU_VS_M4 22256 0U, // PseudoVREDMINU_VS_M4_MASK 22257 0U, // PseudoVREDMINU_VS_M8 22258 0U, // PseudoVREDMINU_VS_M8_MASK 22259 0U, // PseudoVREDMINU_VS_MF2 22260 0U, // PseudoVREDMINU_VS_MF2_MASK 22261 0U, // PseudoVREDMINU_VS_MF4 22262 0U, // PseudoVREDMINU_VS_MF4_MASK 22263 0U, // PseudoVREDMINU_VS_MF8 22264 0U, // PseudoVREDMINU_VS_MF8_MASK 22265 0U, // PseudoVREDMIN_VS_M1 22266 0U, // PseudoVREDMIN_VS_M1_MASK 22267 0U, // PseudoVREDMIN_VS_M2 22268 0U, // PseudoVREDMIN_VS_M2_MASK 22269 0U, // PseudoVREDMIN_VS_M4 22270 0U, // PseudoVREDMIN_VS_M4_MASK 22271 0U, // PseudoVREDMIN_VS_M8 22272 0U, // PseudoVREDMIN_VS_M8_MASK 22273 0U, // PseudoVREDMIN_VS_MF2 22274 0U, // PseudoVREDMIN_VS_MF2_MASK 22275 0U, // PseudoVREDMIN_VS_MF4 22276 0U, // PseudoVREDMIN_VS_MF4_MASK 22277 0U, // PseudoVREDMIN_VS_MF8 22278 0U, // PseudoVREDMIN_VS_MF8_MASK 22279 0U, // PseudoVREDOR_VS_M1 22280 0U, // PseudoVREDOR_VS_M1_MASK 22281 0U, // PseudoVREDOR_VS_M2 22282 0U, // PseudoVREDOR_VS_M2_MASK 22283 0U, // PseudoVREDOR_VS_M4 22284 0U, // PseudoVREDOR_VS_M4_MASK 22285 0U, // PseudoVREDOR_VS_M8 22286 0U, // PseudoVREDOR_VS_M8_MASK 22287 0U, // PseudoVREDOR_VS_MF2 22288 0U, // PseudoVREDOR_VS_MF2_MASK 22289 0U, // PseudoVREDOR_VS_MF4 22290 0U, // PseudoVREDOR_VS_MF4_MASK 22291 0U, // PseudoVREDOR_VS_MF8 22292 0U, // PseudoVREDOR_VS_MF8_MASK 22293 0U, // PseudoVREDSUM_VS_M1 22294 0U, // PseudoVREDSUM_VS_M1_MASK 22295 0U, // PseudoVREDSUM_VS_M2 22296 0U, // PseudoVREDSUM_VS_M2_MASK 22297 0U, // PseudoVREDSUM_VS_M4 22298 0U, // PseudoVREDSUM_VS_M4_MASK 22299 0U, // PseudoVREDSUM_VS_M8 22300 0U, // PseudoVREDSUM_VS_M8_MASK 22301 0U, // PseudoVREDSUM_VS_MF2 22302 0U, // PseudoVREDSUM_VS_MF2_MASK 22303 0U, // PseudoVREDSUM_VS_MF4 22304 0U, // PseudoVREDSUM_VS_MF4_MASK 22305 0U, // PseudoVREDSUM_VS_MF8 22306 0U, // PseudoVREDSUM_VS_MF8_MASK 22307 0U, // PseudoVREDXOR_VS_M1 22308 0U, // PseudoVREDXOR_VS_M1_MASK 22309 0U, // PseudoVREDXOR_VS_M2 22310 0U, // PseudoVREDXOR_VS_M2_MASK 22311 0U, // PseudoVREDXOR_VS_M4 22312 0U, // PseudoVREDXOR_VS_M4_MASK 22313 0U, // PseudoVREDXOR_VS_M8 22314 0U, // PseudoVREDXOR_VS_M8_MASK 22315 0U, // PseudoVREDXOR_VS_MF2 22316 0U, // PseudoVREDXOR_VS_MF2_MASK 22317 0U, // PseudoVREDXOR_VS_MF4 22318 0U, // PseudoVREDXOR_VS_MF4_MASK 22319 0U, // PseudoVREDXOR_VS_MF8 22320 0U, // PseudoVREDXOR_VS_MF8_MASK 22321 0U, // PseudoVRELOAD2_M1 22322 0U, // PseudoVRELOAD2_M2 22323 0U, // PseudoVRELOAD2_M4 22324 0U, // PseudoVRELOAD2_MF2 22325 0U, // PseudoVRELOAD2_MF4 22326 0U, // PseudoVRELOAD2_MF8 22327 0U, // PseudoVRELOAD3_M1 22328 0U, // PseudoVRELOAD3_M2 22329 0U, // PseudoVRELOAD3_MF2 22330 0U, // PseudoVRELOAD3_MF4 22331 0U, // PseudoVRELOAD3_MF8 22332 0U, // PseudoVRELOAD4_M1 22333 0U, // PseudoVRELOAD4_M2 22334 0U, // PseudoVRELOAD4_MF2 22335 0U, // PseudoVRELOAD4_MF4 22336 0U, // PseudoVRELOAD4_MF8 22337 0U, // PseudoVRELOAD5_M1 22338 0U, // PseudoVRELOAD5_MF2 22339 0U, // PseudoVRELOAD5_MF4 22340 0U, // PseudoVRELOAD5_MF8 22341 0U, // PseudoVRELOAD6_M1 22342 0U, // PseudoVRELOAD6_MF2 22343 0U, // PseudoVRELOAD6_MF4 22344 0U, // PseudoVRELOAD6_MF8 22345 0U, // PseudoVRELOAD7_M1 22346 0U, // PseudoVRELOAD7_MF2 22347 0U, // PseudoVRELOAD7_MF4 22348 0U, // PseudoVRELOAD7_MF8 22349 0U, // PseudoVRELOAD8_M1 22350 0U, // PseudoVRELOAD8_MF2 22351 0U, // PseudoVRELOAD8_MF4 22352 0U, // PseudoVRELOAD8_MF8 22353 0U, // PseudoVREMU_VV_M1 22354 0U, // PseudoVREMU_VV_M1_MASK 22355 0U, // PseudoVREMU_VV_M1_TU 22356 0U, // PseudoVREMU_VV_M2 22357 0U, // PseudoVREMU_VV_M2_MASK 22358 0U, // PseudoVREMU_VV_M2_TU 22359 0U, // PseudoVREMU_VV_M4 22360 0U, // PseudoVREMU_VV_M4_MASK 22361 0U, // PseudoVREMU_VV_M4_TU 22362 0U, // PseudoVREMU_VV_M8 22363 0U, // PseudoVREMU_VV_M8_MASK 22364 0U, // PseudoVREMU_VV_M8_TU 22365 0U, // PseudoVREMU_VV_MF2 22366 0U, // PseudoVREMU_VV_MF2_MASK 22367 0U, // PseudoVREMU_VV_MF2_TU 22368 0U, // PseudoVREMU_VV_MF4 22369 0U, // PseudoVREMU_VV_MF4_MASK 22370 0U, // PseudoVREMU_VV_MF4_TU 22371 0U, // PseudoVREMU_VV_MF8 22372 0U, // PseudoVREMU_VV_MF8_MASK 22373 0U, // PseudoVREMU_VV_MF8_TU 22374 0U, // PseudoVREMU_VX_M1 22375 0U, // PseudoVREMU_VX_M1_MASK 22376 0U, // PseudoVREMU_VX_M1_TU 22377 0U, // PseudoVREMU_VX_M2 22378 0U, // PseudoVREMU_VX_M2_MASK 22379 0U, // PseudoVREMU_VX_M2_TU 22380 0U, // PseudoVREMU_VX_M4 22381 0U, // PseudoVREMU_VX_M4_MASK 22382 0U, // PseudoVREMU_VX_M4_TU 22383 0U, // PseudoVREMU_VX_M8 22384 0U, // PseudoVREMU_VX_M8_MASK 22385 0U, // PseudoVREMU_VX_M8_TU 22386 0U, // PseudoVREMU_VX_MF2 22387 0U, // PseudoVREMU_VX_MF2_MASK 22388 0U, // PseudoVREMU_VX_MF2_TU 22389 0U, // PseudoVREMU_VX_MF4 22390 0U, // PseudoVREMU_VX_MF4_MASK 22391 0U, // PseudoVREMU_VX_MF4_TU 22392 0U, // PseudoVREMU_VX_MF8 22393 0U, // PseudoVREMU_VX_MF8_MASK 22394 0U, // PseudoVREMU_VX_MF8_TU 22395 0U, // PseudoVREM_VV_M1 22396 0U, // PseudoVREM_VV_M1_MASK 22397 0U, // PseudoVREM_VV_M1_TU 22398 0U, // PseudoVREM_VV_M2 22399 0U, // PseudoVREM_VV_M2_MASK 22400 0U, // PseudoVREM_VV_M2_TU 22401 0U, // PseudoVREM_VV_M4 22402 0U, // PseudoVREM_VV_M4_MASK 22403 0U, // PseudoVREM_VV_M4_TU 22404 0U, // PseudoVREM_VV_M8 22405 0U, // PseudoVREM_VV_M8_MASK 22406 0U, // PseudoVREM_VV_M8_TU 22407 0U, // PseudoVREM_VV_MF2 22408 0U, // PseudoVREM_VV_MF2_MASK 22409 0U, // PseudoVREM_VV_MF2_TU 22410 0U, // PseudoVREM_VV_MF4 22411 0U, // PseudoVREM_VV_MF4_MASK 22412 0U, // PseudoVREM_VV_MF4_TU 22413 0U, // PseudoVREM_VV_MF8 22414 0U, // PseudoVREM_VV_MF8_MASK 22415 0U, // PseudoVREM_VV_MF8_TU 22416 0U, // PseudoVREM_VX_M1 22417 0U, // PseudoVREM_VX_M1_MASK 22418 0U, // PseudoVREM_VX_M1_TU 22419 0U, // PseudoVREM_VX_M2 22420 0U, // PseudoVREM_VX_M2_MASK 22421 0U, // PseudoVREM_VX_M2_TU 22422 0U, // PseudoVREM_VX_M4 22423 0U, // PseudoVREM_VX_M4_MASK 22424 0U, // PseudoVREM_VX_M4_TU 22425 0U, // PseudoVREM_VX_M8 22426 0U, // PseudoVREM_VX_M8_MASK 22427 0U, // PseudoVREM_VX_M8_TU 22428 0U, // PseudoVREM_VX_MF2 22429 0U, // PseudoVREM_VX_MF2_MASK 22430 0U, // PseudoVREM_VX_MF2_TU 22431 0U, // PseudoVREM_VX_MF4 22432 0U, // PseudoVREM_VX_MF4_MASK 22433 0U, // PseudoVREM_VX_MF4_TU 22434 0U, // PseudoVREM_VX_MF8 22435 0U, // PseudoVREM_VX_MF8_MASK 22436 0U, // PseudoVREM_VX_MF8_TU 22437 0U, // PseudoVRGATHEREI16_VV_M1_M1 22438 0U, // PseudoVRGATHEREI16_VV_M1_M1_MASK 22439 0U, // PseudoVRGATHEREI16_VV_M1_M1_TU 22440 0U, // PseudoVRGATHEREI16_VV_M1_M2 22441 0U, // PseudoVRGATHEREI16_VV_M1_M2_MASK 22442 0U, // PseudoVRGATHEREI16_VV_M1_M2_TU 22443 0U, // PseudoVRGATHEREI16_VV_M1_MF2 22444 0U, // PseudoVRGATHEREI16_VV_M1_MF2_MASK 22445 0U, // PseudoVRGATHEREI16_VV_M1_MF2_TU 22446 0U, // PseudoVRGATHEREI16_VV_M1_MF4 22447 0U, // PseudoVRGATHEREI16_VV_M1_MF4_MASK 22448 0U, // PseudoVRGATHEREI16_VV_M1_MF4_TU 22449 0U, // PseudoVRGATHEREI16_VV_M2_M1 22450 0U, // PseudoVRGATHEREI16_VV_M2_M1_MASK 22451 0U, // PseudoVRGATHEREI16_VV_M2_M1_TU 22452 0U, // PseudoVRGATHEREI16_VV_M2_M2 22453 0U, // PseudoVRGATHEREI16_VV_M2_M2_MASK 22454 0U, // PseudoVRGATHEREI16_VV_M2_M2_TU 22455 0U, // PseudoVRGATHEREI16_VV_M2_M4 22456 0U, // PseudoVRGATHEREI16_VV_M2_M4_MASK 22457 0U, // PseudoVRGATHEREI16_VV_M2_M4_TU 22458 0U, // PseudoVRGATHEREI16_VV_M2_MF2 22459 0U, // PseudoVRGATHEREI16_VV_M2_MF2_MASK 22460 0U, // PseudoVRGATHEREI16_VV_M2_MF2_TU 22461 0U, // PseudoVRGATHEREI16_VV_M4_M1 22462 0U, // PseudoVRGATHEREI16_VV_M4_M1_MASK 22463 0U, // PseudoVRGATHEREI16_VV_M4_M1_TU 22464 0U, // PseudoVRGATHEREI16_VV_M4_M2 22465 0U, // PseudoVRGATHEREI16_VV_M4_M2_MASK 22466 0U, // PseudoVRGATHEREI16_VV_M4_M2_TU 22467 0U, // PseudoVRGATHEREI16_VV_M4_M4 22468 0U, // PseudoVRGATHEREI16_VV_M4_M4_MASK 22469 0U, // PseudoVRGATHEREI16_VV_M4_M4_TU 22470 0U, // PseudoVRGATHEREI16_VV_M4_M8 22471 0U, // PseudoVRGATHEREI16_VV_M4_M8_MASK 22472 0U, // PseudoVRGATHEREI16_VV_M4_M8_TU 22473 0U, // PseudoVRGATHEREI16_VV_M8_M2 22474 0U, // PseudoVRGATHEREI16_VV_M8_M2_MASK 22475 0U, // PseudoVRGATHEREI16_VV_M8_M2_TU 22476 0U, // PseudoVRGATHEREI16_VV_M8_M4 22477 0U, // PseudoVRGATHEREI16_VV_M8_M4_MASK 22478 0U, // PseudoVRGATHEREI16_VV_M8_M4_TU 22479 0U, // PseudoVRGATHEREI16_VV_M8_M8 22480 0U, // PseudoVRGATHEREI16_VV_M8_M8_MASK 22481 0U, // PseudoVRGATHEREI16_VV_M8_M8_TU 22482 0U, // PseudoVRGATHEREI16_VV_MF2_M1 22483 0U, // PseudoVRGATHEREI16_VV_MF2_M1_MASK 22484 0U, // PseudoVRGATHEREI16_VV_MF2_M1_TU 22485 0U, // PseudoVRGATHEREI16_VV_MF2_MF2 22486 0U, // PseudoVRGATHEREI16_VV_MF2_MF2_MASK 22487 0U, // PseudoVRGATHEREI16_VV_MF2_MF2_TU 22488 0U, // PseudoVRGATHEREI16_VV_MF2_MF4 22489 0U, // PseudoVRGATHEREI16_VV_MF2_MF4_MASK 22490 0U, // PseudoVRGATHEREI16_VV_MF2_MF4_TU 22491 0U, // PseudoVRGATHEREI16_VV_MF2_MF8 22492 0U, // PseudoVRGATHEREI16_VV_MF2_MF8_MASK 22493 0U, // PseudoVRGATHEREI16_VV_MF2_MF8_TU 22494 0U, // PseudoVRGATHEREI16_VV_MF4_MF2 22495 0U, // PseudoVRGATHEREI16_VV_MF4_MF2_MASK 22496 0U, // PseudoVRGATHEREI16_VV_MF4_MF2_TU 22497 0U, // PseudoVRGATHEREI16_VV_MF4_MF4 22498 0U, // PseudoVRGATHEREI16_VV_MF4_MF4_MASK 22499 0U, // PseudoVRGATHEREI16_VV_MF4_MF4_TU 22500 0U, // PseudoVRGATHEREI16_VV_MF4_MF8 22501 0U, // PseudoVRGATHEREI16_VV_MF4_MF8_MASK 22502 0U, // PseudoVRGATHEREI16_VV_MF4_MF8_TU 22503 0U, // PseudoVRGATHEREI16_VV_MF8_MF4 22504 0U, // PseudoVRGATHEREI16_VV_MF8_MF4_MASK 22505 0U, // PseudoVRGATHEREI16_VV_MF8_MF4_TU 22506 0U, // PseudoVRGATHEREI16_VV_MF8_MF8 22507 0U, // PseudoVRGATHEREI16_VV_MF8_MF8_MASK 22508 0U, // PseudoVRGATHEREI16_VV_MF8_MF8_TU 22509 0U, // PseudoVRGATHER_VI_M1 22510 0U, // PseudoVRGATHER_VI_M1_MASK 22511 0U, // PseudoVRGATHER_VI_M1_TU 22512 0U, // PseudoVRGATHER_VI_M2 22513 0U, // PseudoVRGATHER_VI_M2_MASK 22514 0U, // PseudoVRGATHER_VI_M2_TU 22515 0U, // PseudoVRGATHER_VI_M4 22516 0U, // PseudoVRGATHER_VI_M4_MASK 22517 0U, // PseudoVRGATHER_VI_M4_TU 22518 0U, // PseudoVRGATHER_VI_M8 22519 0U, // PseudoVRGATHER_VI_M8_MASK 22520 0U, // PseudoVRGATHER_VI_M8_TU 22521 0U, // PseudoVRGATHER_VI_MF2 22522 0U, // PseudoVRGATHER_VI_MF2_MASK 22523 0U, // PseudoVRGATHER_VI_MF2_TU 22524 0U, // PseudoVRGATHER_VI_MF4 22525 0U, // PseudoVRGATHER_VI_MF4_MASK 22526 0U, // PseudoVRGATHER_VI_MF4_TU 22527 0U, // PseudoVRGATHER_VI_MF8 22528 0U, // PseudoVRGATHER_VI_MF8_MASK 22529 0U, // PseudoVRGATHER_VI_MF8_TU 22530 0U, // PseudoVRGATHER_VV_M1 22531 0U, // PseudoVRGATHER_VV_M1_MASK 22532 0U, // PseudoVRGATHER_VV_M1_TU 22533 0U, // PseudoVRGATHER_VV_M2 22534 0U, // PseudoVRGATHER_VV_M2_MASK 22535 0U, // PseudoVRGATHER_VV_M2_TU 22536 0U, // PseudoVRGATHER_VV_M4 22537 0U, // PseudoVRGATHER_VV_M4_MASK 22538 0U, // PseudoVRGATHER_VV_M4_TU 22539 0U, // PseudoVRGATHER_VV_M8 22540 0U, // PseudoVRGATHER_VV_M8_MASK 22541 0U, // PseudoVRGATHER_VV_M8_TU 22542 0U, // PseudoVRGATHER_VV_MF2 22543 0U, // PseudoVRGATHER_VV_MF2_MASK 22544 0U, // PseudoVRGATHER_VV_MF2_TU 22545 0U, // PseudoVRGATHER_VV_MF4 22546 0U, // PseudoVRGATHER_VV_MF4_MASK 22547 0U, // PseudoVRGATHER_VV_MF4_TU 22548 0U, // PseudoVRGATHER_VV_MF8 22549 0U, // PseudoVRGATHER_VV_MF8_MASK 22550 0U, // PseudoVRGATHER_VV_MF8_TU 22551 0U, // PseudoVRGATHER_VX_M1 22552 0U, // PseudoVRGATHER_VX_M1_MASK 22553 0U, // PseudoVRGATHER_VX_M1_TU 22554 0U, // PseudoVRGATHER_VX_M2 22555 0U, // PseudoVRGATHER_VX_M2_MASK 22556 0U, // PseudoVRGATHER_VX_M2_TU 22557 0U, // PseudoVRGATHER_VX_M4 22558 0U, // PseudoVRGATHER_VX_M4_MASK 22559 0U, // PseudoVRGATHER_VX_M4_TU 22560 0U, // PseudoVRGATHER_VX_M8 22561 0U, // PseudoVRGATHER_VX_M8_MASK 22562 0U, // PseudoVRGATHER_VX_M8_TU 22563 0U, // PseudoVRGATHER_VX_MF2 22564 0U, // PseudoVRGATHER_VX_MF2_MASK 22565 0U, // PseudoVRGATHER_VX_MF2_TU 22566 0U, // PseudoVRGATHER_VX_MF4 22567 0U, // PseudoVRGATHER_VX_MF4_MASK 22568 0U, // PseudoVRGATHER_VX_MF4_TU 22569 0U, // PseudoVRGATHER_VX_MF8 22570 0U, // PseudoVRGATHER_VX_MF8_MASK 22571 0U, // PseudoVRGATHER_VX_MF8_TU 22572 0U, // PseudoVRSUB_VI_M1 22573 0U, // PseudoVRSUB_VI_M1_MASK 22574 0U, // PseudoVRSUB_VI_M1_TU 22575 0U, // PseudoVRSUB_VI_M2 22576 0U, // PseudoVRSUB_VI_M2_MASK 22577 0U, // PseudoVRSUB_VI_M2_TU 22578 0U, // PseudoVRSUB_VI_M4 22579 0U, // PseudoVRSUB_VI_M4_MASK 22580 0U, // PseudoVRSUB_VI_M4_TU 22581 0U, // PseudoVRSUB_VI_M8 22582 0U, // PseudoVRSUB_VI_M8_MASK 22583 0U, // PseudoVRSUB_VI_M8_TU 22584 0U, // PseudoVRSUB_VI_MF2 22585 0U, // PseudoVRSUB_VI_MF2_MASK 22586 0U, // PseudoVRSUB_VI_MF2_TU 22587 0U, // PseudoVRSUB_VI_MF4 22588 0U, // PseudoVRSUB_VI_MF4_MASK 22589 0U, // PseudoVRSUB_VI_MF4_TU 22590 0U, // PseudoVRSUB_VI_MF8 22591 0U, // PseudoVRSUB_VI_MF8_MASK 22592 0U, // PseudoVRSUB_VI_MF8_TU 22593 0U, // PseudoVRSUB_VX_M1 22594 0U, // PseudoVRSUB_VX_M1_MASK 22595 0U, // PseudoVRSUB_VX_M1_TU 22596 0U, // PseudoVRSUB_VX_M2 22597 0U, // PseudoVRSUB_VX_M2_MASK 22598 0U, // PseudoVRSUB_VX_M2_TU 22599 0U, // PseudoVRSUB_VX_M4 22600 0U, // PseudoVRSUB_VX_M4_MASK 22601 0U, // PseudoVRSUB_VX_M4_TU 22602 0U, // PseudoVRSUB_VX_M8 22603 0U, // PseudoVRSUB_VX_M8_MASK 22604 0U, // PseudoVRSUB_VX_M8_TU 22605 0U, // PseudoVRSUB_VX_MF2 22606 0U, // PseudoVRSUB_VX_MF2_MASK 22607 0U, // PseudoVRSUB_VX_MF2_TU 22608 0U, // PseudoVRSUB_VX_MF4 22609 0U, // PseudoVRSUB_VX_MF4_MASK 22610 0U, // PseudoVRSUB_VX_MF4_TU 22611 0U, // PseudoVRSUB_VX_MF8 22612 0U, // PseudoVRSUB_VX_MF8_MASK 22613 0U, // PseudoVRSUB_VX_MF8_TU 22614 0U, // PseudoVSADDU_VI_M1 22615 0U, // PseudoVSADDU_VI_M1_MASK 22616 0U, // PseudoVSADDU_VI_M1_TU 22617 0U, // PseudoVSADDU_VI_M2 22618 0U, // PseudoVSADDU_VI_M2_MASK 22619 0U, // PseudoVSADDU_VI_M2_TU 22620 0U, // PseudoVSADDU_VI_M4 22621 0U, // PseudoVSADDU_VI_M4_MASK 22622 0U, // PseudoVSADDU_VI_M4_TU 22623 0U, // PseudoVSADDU_VI_M8 22624 0U, // PseudoVSADDU_VI_M8_MASK 22625 0U, // PseudoVSADDU_VI_M8_TU 22626 0U, // PseudoVSADDU_VI_MF2 22627 0U, // PseudoVSADDU_VI_MF2_MASK 22628 0U, // PseudoVSADDU_VI_MF2_TU 22629 0U, // PseudoVSADDU_VI_MF4 22630 0U, // PseudoVSADDU_VI_MF4_MASK 22631 0U, // PseudoVSADDU_VI_MF4_TU 22632 0U, // PseudoVSADDU_VI_MF8 22633 0U, // PseudoVSADDU_VI_MF8_MASK 22634 0U, // PseudoVSADDU_VI_MF8_TU 22635 0U, // PseudoVSADDU_VV_M1 22636 0U, // PseudoVSADDU_VV_M1_MASK 22637 0U, // PseudoVSADDU_VV_M1_TU 22638 0U, // PseudoVSADDU_VV_M2 22639 0U, // PseudoVSADDU_VV_M2_MASK 22640 0U, // PseudoVSADDU_VV_M2_TU 22641 0U, // PseudoVSADDU_VV_M4 22642 0U, // PseudoVSADDU_VV_M4_MASK 22643 0U, // PseudoVSADDU_VV_M4_TU 22644 0U, // PseudoVSADDU_VV_M8 22645 0U, // PseudoVSADDU_VV_M8_MASK 22646 0U, // PseudoVSADDU_VV_M8_TU 22647 0U, // PseudoVSADDU_VV_MF2 22648 0U, // PseudoVSADDU_VV_MF2_MASK 22649 0U, // PseudoVSADDU_VV_MF2_TU 22650 0U, // PseudoVSADDU_VV_MF4 22651 0U, // PseudoVSADDU_VV_MF4_MASK 22652 0U, // PseudoVSADDU_VV_MF4_TU 22653 0U, // PseudoVSADDU_VV_MF8 22654 0U, // PseudoVSADDU_VV_MF8_MASK 22655 0U, // PseudoVSADDU_VV_MF8_TU 22656 0U, // PseudoVSADDU_VX_M1 22657 0U, // PseudoVSADDU_VX_M1_MASK 22658 0U, // PseudoVSADDU_VX_M1_TU 22659 0U, // PseudoVSADDU_VX_M2 22660 0U, // PseudoVSADDU_VX_M2_MASK 22661 0U, // PseudoVSADDU_VX_M2_TU 22662 0U, // PseudoVSADDU_VX_M4 22663 0U, // PseudoVSADDU_VX_M4_MASK 22664 0U, // PseudoVSADDU_VX_M4_TU 22665 0U, // PseudoVSADDU_VX_M8 22666 0U, // PseudoVSADDU_VX_M8_MASK 22667 0U, // PseudoVSADDU_VX_M8_TU 22668 0U, // PseudoVSADDU_VX_MF2 22669 0U, // PseudoVSADDU_VX_MF2_MASK 22670 0U, // PseudoVSADDU_VX_MF2_TU 22671 0U, // PseudoVSADDU_VX_MF4 22672 0U, // PseudoVSADDU_VX_MF4_MASK 22673 0U, // PseudoVSADDU_VX_MF4_TU 22674 0U, // PseudoVSADDU_VX_MF8 22675 0U, // PseudoVSADDU_VX_MF8_MASK 22676 0U, // PseudoVSADDU_VX_MF8_TU 22677 0U, // PseudoVSADD_VI_M1 22678 0U, // PseudoVSADD_VI_M1_MASK 22679 0U, // PseudoVSADD_VI_M1_TU 22680 0U, // PseudoVSADD_VI_M2 22681 0U, // PseudoVSADD_VI_M2_MASK 22682 0U, // PseudoVSADD_VI_M2_TU 22683 0U, // PseudoVSADD_VI_M4 22684 0U, // PseudoVSADD_VI_M4_MASK 22685 0U, // PseudoVSADD_VI_M4_TU 22686 0U, // PseudoVSADD_VI_M8 22687 0U, // PseudoVSADD_VI_M8_MASK 22688 0U, // PseudoVSADD_VI_M8_TU 22689 0U, // PseudoVSADD_VI_MF2 22690 0U, // PseudoVSADD_VI_MF2_MASK 22691 0U, // PseudoVSADD_VI_MF2_TU 22692 0U, // PseudoVSADD_VI_MF4 22693 0U, // PseudoVSADD_VI_MF4_MASK 22694 0U, // PseudoVSADD_VI_MF4_TU 22695 0U, // PseudoVSADD_VI_MF8 22696 0U, // PseudoVSADD_VI_MF8_MASK 22697 0U, // PseudoVSADD_VI_MF8_TU 22698 0U, // PseudoVSADD_VV_M1 22699 0U, // PseudoVSADD_VV_M1_MASK 22700 0U, // PseudoVSADD_VV_M1_TU 22701 0U, // PseudoVSADD_VV_M2 22702 0U, // PseudoVSADD_VV_M2_MASK 22703 0U, // PseudoVSADD_VV_M2_TU 22704 0U, // PseudoVSADD_VV_M4 22705 0U, // PseudoVSADD_VV_M4_MASK 22706 0U, // PseudoVSADD_VV_M4_TU 22707 0U, // PseudoVSADD_VV_M8 22708 0U, // PseudoVSADD_VV_M8_MASK 22709 0U, // PseudoVSADD_VV_M8_TU 22710 0U, // PseudoVSADD_VV_MF2 22711 0U, // PseudoVSADD_VV_MF2_MASK 22712 0U, // PseudoVSADD_VV_MF2_TU 22713 0U, // PseudoVSADD_VV_MF4 22714 0U, // PseudoVSADD_VV_MF4_MASK 22715 0U, // PseudoVSADD_VV_MF4_TU 22716 0U, // PseudoVSADD_VV_MF8 22717 0U, // PseudoVSADD_VV_MF8_MASK 22718 0U, // PseudoVSADD_VV_MF8_TU 22719 0U, // PseudoVSADD_VX_M1 22720 0U, // PseudoVSADD_VX_M1_MASK 22721 0U, // PseudoVSADD_VX_M1_TU 22722 0U, // PseudoVSADD_VX_M2 22723 0U, // PseudoVSADD_VX_M2_MASK 22724 0U, // PseudoVSADD_VX_M2_TU 22725 0U, // PseudoVSADD_VX_M4 22726 0U, // PseudoVSADD_VX_M4_MASK 22727 0U, // PseudoVSADD_VX_M4_TU 22728 0U, // PseudoVSADD_VX_M8 22729 0U, // PseudoVSADD_VX_M8_MASK 22730 0U, // PseudoVSADD_VX_M8_TU 22731 0U, // PseudoVSADD_VX_MF2 22732 0U, // PseudoVSADD_VX_MF2_MASK 22733 0U, // PseudoVSADD_VX_MF2_TU 22734 0U, // PseudoVSADD_VX_MF4 22735 0U, // PseudoVSADD_VX_MF4_MASK 22736 0U, // PseudoVSADD_VX_MF4_TU 22737 0U, // PseudoVSADD_VX_MF8 22738 0U, // PseudoVSADD_VX_MF8_MASK 22739 0U, // PseudoVSADD_VX_MF8_TU 22740 0U, // PseudoVSBC_VVM_M1 22741 0U, // PseudoVSBC_VVM_M1_TU 22742 0U, // PseudoVSBC_VVM_M2 22743 0U, // PseudoVSBC_VVM_M2_TU 22744 0U, // PseudoVSBC_VVM_M4 22745 0U, // PseudoVSBC_VVM_M4_TU 22746 0U, // PseudoVSBC_VVM_M8 22747 0U, // PseudoVSBC_VVM_M8_TU 22748 0U, // PseudoVSBC_VVM_MF2 22749 0U, // PseudoVSBC_VVM_MF2_TU 22750 0U, // PseudoVSBC_VVM_MF4 22751 0U, // PseudoVSBC_VVM_MF4_TU 22752 0U, // PseudoVSBC_VVM_MF8 22753 0U, // PseudoVSBC_VVM_MF8_TU 22754 0U, // PseudoVSBC_VXM_M1 22755 0U, // PseudoVSBC_VXM_M1_TU 22756 0U, // PseudoVSBC_VXM_M2 22757 0U, // PseudoVSBC_VXM_M2_TU 22758 0U, // PseudoVSBC_VXM_M4 22759 0U, // PseudoVSBC_VXM_M4_TU 22760 0U, // PseudoVSBC_VXM_M8 22761 0U, // PseudoVSBC_VXM_M8_TU 22762 0U, // PseudoVSBC_VXM_MF2 22763 0U, // PseudoVSBC_VXM_MF2_TU 22764 0U, // PseudoVSBC_VXM_MF4 22765 0U, // PseudoVSBC_VXM_MF4_TU 22766 0U, // PseudoVSBC_VXM_MF8 22767 0U, // PseudoVSBC_VXM_MF8_TU 22768 0U, // PseudoVSE16_V_M1 22769 0U, // PseudoVSE16_V_M1_MASK 22770 0U, // PseudoVSE16_V_M2 22771 0U, // PseudoVSE16_V_M2_MASK 22772 0U, // PseudoVSE16_V_M4 22773 0U, // PseudoVSE16_V_M4_MASK 22774 0U, // PseudoVSE16_V_M8 22775 0U, // PseudoVSE16_V_M8_MASK 22776 0U, // PseudoVSE16_V_MF2 22777 0U, // PseudoVSE16_V_MF2_MASK 22778 0U, // PseudoVSE16_V_MF4 22779 0U, // PseudoVSE16_V_MF4_MASK 22780 0U, // PseudoVSE32_V_M1 22781 0U, // PseudoVSE32_V_M1_MASK 22782 0U, // PseudoVSE32_V_M2 22783 0U, // PseudoVSE32_V_M2_MASK 22784 0U, // PseudoVSE32_V_M4 22785 0U, // PseudoVSE32_V_M4_MASK 22786 0U, // PseudoVSE32_V_M8 22787 0U, // PseudoVSE32_V_M8_MASK 22788 0U, // PseudoVSE32_V_MF2 22789 0U, // PseudoVSE32_V_MF2_MASK 22790 0U, // PseudoVSE64_V_M1 22791 0U, // PseudoVSE64_V_M1_MASK 22792 0U, // PseudoVSE64_V_M2 22793 0U, // PseudoVSE64_V_M2_MASK 22794 0U, // PseudoVSE64_V_M4 22795 0U, // PseudoVSE64_V_M4_MASK 22796 0U, // PseudoVSE64_V_M8 22797 0U, // PseudoVSE64_V_M8_MASK 22798 0U, // PseudoVSE8_V_M1 22799 0U, // PseudoVSE8_V_M1_MASK 22800 0U, // PseudoVSE8_V_M2 22801 0U, // PseudoVSE8_V_M2_MASK 22802 0U, // PseudoVSE8_V_M4 22803 0U, // PseudoVSE8_V_M4_MASK 22804 0U, // PseudoVSE8_V_M8 22805 0U, // PseudoVSE8_V_M8_MASK 22806 0U, // PseudoVSE8_V_MF2 22807 0U, // PseudoVSE8_V_MF2_MASK 22808 0U, // PseudoVSE8_V_MF4 22809 0U, // PseudoVSE8_V_MF4_MASK 22810 0U, // PseudoVSE8_V_MF8 22811 0U, // PseudoVSE8_V_MF8_MASK 22812 0U, // PseudoVSETIVLI 22813 0U, // PseudoVSETVLI 22814 0U, // PseudoVSETVLIX0 22815 0U, // PseudoVSEXT_VF2_M1 22816 0U, // PseudoVSEXT_VF2_M1_MASK 22817 0U, // PseudoVSEXT_VF2_M1_TU 22818 0U, // PseudoVSEXT_VF2_M2 22819 0U, // PseudoVSEXT_VF2_M2_MASK 22820 0U, // PseudoVSEXT_VF2_M2_TU 22821 0U, // PseudoVSEXT_VF2_M4 22822 0U, // PseudoVSEXT_VF2_M4_MASK 22823 0U, // PseudoVSEXT_VF2_M4_TU 22824 0U, // PseudoVSEXT_VF2_M8 22825 0U, // PseudoVSEXT_VF2_M8_MASK 22826 0U, // PseudoVSEXT_VF2_M8_TU 22827 0U, // PseudoVSEXT_VF2_MF2 22828 0U, // PseudoVSEXT_VF2_MF2_MASK 22829 0U, // PseudoVSEXT_VF2_MF2_TU 22830 0U, // PseudoVSEXT_VF2_MF4 22831 0U, // PseudoVSEXT_VF2_MF4_MASK 22832 0U, // PseudoVSEXT_VF2_MF4_TU 22833 0U, // PseudoVSEXT_VF4_M1 22834 0U, // PseudoVSEXT_VF4_M1_MASK 22835 0U, // PseudoVSEXT_VF4_M1_TU 22836 0U, // PseudoVSEXT_VF4_M2 22837 0U, // PseudoVSEXT_VF4_M2_MASK 22838 0U, // PseudoVSEXT_VF4_M2_TU 22839 0U, // PseudoVSEXT_VF4_M4 22840 0U, // PseudoVSEXT_VF4_M4_MASK 22841 0U, // PseudoVSEXT_VF4_M4_TU 22842 0U, // PseudoVSEXT_VF4_M8 22843 0U, // PseudoVSEXT_VF4_M8_MASK 22844 0U, // PseudoVSEXT_VF4_M8_TU 22845 0U, // PseudoVSEXT_VF4_MF2 22846 0U, // PseudoVSEXT_VF4_MF2_MASK 22847 0U, // PseudoVSEXT_VF4_MF2_TU 22848 0U, // PseudoVSEXT_VF8_M1 22849 0U, // PseudoVSEXT_VF8_M1_MASK 22850 0U, // PseudoVSEXT_VF8_M1_TU 22851 0U, // PseudoVSEXT_VF8_M2 22852 0U, // PseudoVSEXT_VF8_M2_MASK 22853 0U, // PseudoVSEXT_VF8_M2_TU 22854 0U, // PseudoVSEXT_VF8_M4 22855 0U, // PseudoVSEXT_VF8_M4_MASK 22856 0U, // PseudoVSEXT_VF8_M4_TU 22857 0U, // PseudoVSEXT_VF8_M8 22858 0U, // PseudoVSEXT_VF8_M8_MASK 22859 0U, // PseudoVSEXT_VF8_M8_TU 22860 0U, // PseudoVSLIDE1DOWN_VX_M1 22861 0U, // PseudoVSLIDE1DOWN_VX_M1_MASK 22862 0U, // PseudoVSLIDE1DOWN_VX_M1_TU 22863 0U, // PseudoVSLIDE1DOWN_VX_M2 22864 0U, // PseudoVSLIDE1DOWN_VX_M2_MASK 22865 0U, // PseudoVSLIDE1DOWN_VX_M2_TU 22866 0U, // PseudoVSLIDE1DOWN_VX_M4 22867 0U, // PseudoVSLIDE1DOWN_VX_M4_MASK 22868 0U, // PseudoVSLIDE1DOWN_VX_M4_TU 22869 0U, // PseudoVSLIDE1DOWN_VX_M8 22870 0U, // PseudoVSLIDE1DOWN_VX_M8_MASK 22871 0U, // PseudoVSLIDE1DOWN_VX_M8_TU 22872 0U, // PseudoVSLIDE1DOWN_VX_MF2 22873 0U, // PseudoVSLIDE1DOWN_VX_MF2_MASK 22874 0U, // PseudoVSLIDE1DOWN_VX_MF2_TU 22875 0U, // PseudoVSLIDE1DOWN_VX_MF4 22876 0U, // PseudoVSLIDE1DOWN_VX_MF4_MASK 22877 0U, // PseudoVSLIDE1DOWN_VX_MF4_TU 22878 0U, // PseudoVSLIDE1DOWN_VX_MF8 22879 0U, // PseudoVSLIDE1DOWN_VX_MF8_MASK 22880 0U, // PseudoVSLIDE1DOWN_VX_MF8_TU 22881 0U, // PseudoVSLIDE1UP_VX_M1 22882 0U, // PseudoVSLIDE1UP_VX_M1_MASK 22883 0U, // PseudoVSLIDE1UP_VX_M1_TU 22884 0U, // PseudoVSLIDE1UP_VX_M2 22885 0U, // PseudoVSLIDE1UP_VX_M2_MASK 22886 0U, // PseudoVSLIDE1UP_VX_M2_TU 22887 0U, // PseudoVSLIDE1UP_VX_M4 22888 0U, // PseudoVSLIDE1UP_VX_M4_MASK 22889 0U, // PseudoVSLIDE1UP_VX_M4_TU 22890 0U, // PseudoVSLIDE1UP_VX_M8 22891 0U, // PseudoVSLIDE1UP_VX_M8_MASK 22892 0U, // PseudoVSLIDE1UP_VX_M8_TU 22893 0U, // PseudoVSLIDE1UP_VX_MF2 22894 0U, // PseudoVSLIDE1UP_VX_MF2_MASK 22895 0U, // PseudoVSLIDE1UP_VX_MF2_TU 22896 0U, // PseudoVSLIDE1UP_VX_MF4 22897 0U, // PseudoVSLIDE1UP_VX_MF4_MASK 22898 0U, // PseudoVSLIDE1UP_VX_MF4_TU 22899 0U, // PseudoVSLIDE1UP_VX_MF8 22900 0U, // PseudoVSLIDE1UP_VX_MF8_MASK 22901 0U, // PseudoVSLIDE1UP_VX_MF8_TU 22902 0U, // PseudoVSLIDEDOWN_VI_M1 22903 0U, // PseudoVSLIDEDOWN_VI_M1_MASK 22904 0U, // PseudoVSLIDEDOWN_VI_M2 22905 0U, // PseudoVSLIDEDOWN_VI_M2_MASK 22906 0U, // PseudoVSLIDEDOWN_VI_M4 22907 0U, // PseudoVSLIDEDOWN_VI_M4_MASK 22908 0U, // PseudoVSLIDEDOWN_VI_M8 22909 0U, // PseudoVSLIDEDOWN_VI_M8_MASK 22910 0U, // PseudoVSLIDEDOWN_VI_MF2 22911 0U, // PseudoVSLIDEDOWN_VI_MF2_MASK 22912 0U, // PseudoVSLIDEDOWN_VI_MF4 22913 0U, // PseudoVSLIDEDOWN_VI_MF4_MASK 22914 0U, // PseudoVSLIDEDOWN_VI_MF8 22915 0U, // PseudoVSLIDEDOWN_VI_MF8_MASK 22916 0U, // PseudoVSLIDEDOWN_VX_M1 22917 0U, // PseudoVSLIDEDOWN_VX_M1_MASK 22918 0U, // PseudoVSLIDEDOWN_VX_M2 22919 0U, // PseudoVSLIDEDOWN_VX_M2_MASK 22920 0U, // PseudoVSLIDEDOWN_VX_M4 22921 0U, // PseudoVSLIDEDOWN_VX_M4_MASK 22922 0U, // PseudoVSLIDEDOWN_VX_M8 22923 0U, // PseudoVSLIDEDOWN_VX_M8_MASK 22924 0U, // PseudoVSLIDEDOWN_VX_MF2 22925 0U, // PseudoVSLIDEDOWN_VX_MF2_MASK 22926 0U, // PseudoVSLIDEDOWN_VX_MF4 22927 0U, // PseudoVSLIDEDOWN_VX_MF4_MASK 22928 0U, // PseudoVSLIDEDOWN_VX_MF8 22929 0U, // PseudoVSLIDEDOWN_VX_MF8_MASK 22930 0U, // PseudoVSLIDEUP_VI_M1 22931 0U, // PseudoVSLIDEUP_VI_M1_MASK 22932 0U, // PseudoVSLIDEUP_VI_M2 22933 0U, // PseudoVSLIDEUP_VI_M2_MASK 22934 0U, // PseudoVSLIDEUP_VI_M4 22935 0U, // PseudoVSLIDEUP_VI_M4_MASK 22936 0U, // PseudoVSLIDEUP_VI_M8 22937 0U, // PseudoVSLIDEUP_VI_M8_MASK 22938 0U, // PseudoVSLIDEUP_VI_MF2 22939 0U, // PseudoVSLIDEUP_VI_MF2_MASK 22940 0U, // PseudoVSLIDEUP_VI_MF4 22941 0U, // PseudoVSLIDEUP_VI_MF4_MASK 22942 0U, // PseudoVSLIDEUP_VI_MF8 22943 0U, // PseudoVSLIDEUP_VI_MF8_MASK 22944 0U, // PseudoVSLIDEUP_VX_M1 22945 0U, // PseudoVSLIDEUP_VX_M1_MASK 22946 0U, // PseudoVSLIDEUP_VX_M2 22947 0U, // PseudoVSLIDEUP_VX_M2_MASK 22948 0U, // PseudoVSLIDEUP_VX_M4 22949 0U, // PseudoVSLIDEUP_VX_M4_MASK 22950 0U, // PseudoVSLIDEUP_VX_M8 22951 0U, // PseudoVSLIDEUP_VX_M8_MASK 22952 0U, // PseudoVSLIDEUP_VX_MF2 22953 0U, // PseudoVSLIDEUP_VX_MF2_MASK 22954 0U, // PseudoVSLIDEUP_VX_MF4 22955 0U, // PseudoVSLIDEUP_VX_MF4_MASK 22956 0U, // PseudoVSLIDEUP_VX_MF8 22957 0U, // PseudoVSLIDEUP_VX_MF8_MASK 22958 0U, // PseudoVSLL_VI_M1 22959 0U, // PseudoVSLL_VI_M1_MASK 22960 0U, // PseudoVSLL_VI_M1_TU 22961 0U, // PseudoVSLL_VI_M2 22962 0U, // PseudoVSLL_VI_M2_MASK 22963 0U, // PseudoVSLL_VI_M2_TU 22964 0U, // PseudoVSLL_VI_M4 22965 0U, // PseudoVSLL_VI_M4_MASK 22966 0U, // PseudoVSLL_VI_M4_TU 22967 0U, // PseudoVSLL_VI_M8 22968 0U, // PseudoVSLL_VI_M8_MASK 22969 0U, // PseudoVSLL_VI_M8_TU 22970 0U, // PseudoVSLL_VI_MF2 22971 0U, // PseudoVSLL_VI_MF2_MASK 22972 0U, // PseudoVSLL_VI_MF2_TU 22973 0U, // PseudoVSLL_VI_MF4 22974 0U, // PseudoVSLL_VI_MF4_MASK 22975 0U, // PseudoVSLL_VI_MF4_TU 22976 0U, // PseudoVSLL_VI_MF8 22977 0U, // PseudoVSLL_VI_MF8_MASK 22978 0U, // PseudoVSLL_VI_MF8_TU 22979 0U, // PseudoVSLL_VV_M1 22980 0U, // PseudoVSLL_VV_M1_MASK 22981 0U, // PseudoVSLL_VV_M1_TU 22982 0U, // PseudoVSLL_VV_M2 22983 0U, // PseudoVSLL_VV_M2_MASK 22984 0U, // PseudoVSLL_VV_M2_TU 22985 0U, // PseudoVSLL_VV_M4 22986 0U, // PseudoVSLL_VV_M4_MASK 22987 0U, // PseudoVSLL_VV_M4_TU 22988 0U, // PseudoVSLL_VV_M8 22989 0U, // PseudoVSLL_VV_M8_MASK 22990 0U, // PseudoVSLL_VV_M8_TU 22991 0U, // PseudoVSLL_VV_MF2 22992 0U, // PseudoVSLL_VV_MF2_MASK 22993 0U, // PseudoVSLL_VV_MF2_TU 22994 0U, // PseudoVSLL_VV_MF4 22995 0U, // PseudoVSLL_VV_MF4_MASK 22996 0U, // PseudoVSLL_VV_MF4_TU 22997 0U, // PseudoVSLL_VV_MF8 22998 0U, // PseudoVSLL_VV_MF8_MASK 22999 0U, // PseudoVSLL_VV_MF8_TU 23000 0U, // PseudoVSLL_VX_M1 23001 0U, // PseudoVSLL_VX_M1_MASK 23002 0U, // PseudoVSLL_VX_M1_TU 23003 0U, // PseudoVSLL_VX_M2 23004 0U, // PseudoVSLL_VX_M2_MASK 23005 0U, // PseudoVSLL_VX_M2_TU 23006 0U, // PseudoVSLL_VX_M4 23007 0U, // PseudoVSLL_VX_M4_MASK 23008 0U, // PseudoVSLL_VX_M4_TU 23009 0U, // PseudoVSLL_VX_M8 23010 0U, // PseudoVSLL_VX_M8_MASK 23011 0U, // PseudoVSLL_VX_M8_TU 23012 0U, // PseudoVSLL_VX_MF2 23013 0U, // PseudoVSLL_VX_MF2_MASK 23014 0U, // PseudoVSLL_VX_MF2_TU 23015 0U, // PseudoVSLL_VX_MF4 23016 0U, // PseudoVSLL_VX_MF4_MASK 23017 0U, // PseudoVSLL_VX_MF4_TU 23018 0U, // PseudoVSLL_VX_MF8 23019 0U, // PseudoVSLL_VX_MF8_MASK 23020 0U, // PseudoVSLL_VX_MF8_TU 23021 0U, // PseudoVSMUL_VV_M1 23022 0U, // PseudoVSMUL_VV_M1_MASK 23023 0U, // PseudoVSMUL_VV_M1_TU 23024 0U, // PseudoVSMUL_VV_M2 23025 0U, // PseudoVSMUL_VV_M2_MASK 23026 0U, // PseudoVSMUL_VV_M2_TU 23027 0U, // PseudoVSMUL_VV_M4 23028 0U, // PseudoVSMUL_VV_M4_MASK 23029 0U, // PseudoVSMUL_VV_M4_TU 23030 0U, // PseudoVSMUL_VV_M8 23031 0U, // PseudoVSMUL_VV_M8_MASK 23032 0U, // PseudoVSMUL_VV_M8_TU 23033 0U, // PseudoVSMUL_VV_MF2 23034 0U, // PseudoVSMUL_VV_MF2_MASK 23035 0U, // PseudoVSMUL_VV_MF2_TU 23036 0U, // PseudoVSMUL_VV_MF4 23037 0U, // PseudoVSMUL_VV_MF4_MASK 23038 0U, // PseudoVSMUL_VV_MF4_TU 23039 0U, // PseudoVSMUL_VV_MF8 23040 0U, // PseudoVSMUL_VV_MF8_MASK 23041 0U, // PseudoVSMUL_VV_MF8_TU 23042 0U, // PseudoVSMUL_VX_M1 23043 0U, // PseudoVSMUL_VX_M1_MASK 23044 0U, // PseudoVSMUL_VX_M1_TU 23045 0U, // PseudoVSMUL_VX_M2 23046 0U, // PseudoVSMUL_VX_M2_MASK 23047 0U, // PseudoVSMUL_VX_M2_TU 23048 0U, // PseudoVSMUL_VX_M4 23049 0U, // PseudoVSMUL_VX_M4_MASK 23050 0U, // PseudoVSMUL_VX_M4_TU 23051 0U, // PseudoVSMUL_VX_M8 23052 0U, // PseudoVSMUL_VX_M8_MASK 23053 0U, // PseudoVSMUL_VX_M8_TU 23054 0U, // PseudoVSMUL_VX_MF2 23055 0U, // PseudoVSMUL_VX_MF2_MASK 23056 0U, // PseudoVSMUL_VX_MF2_TU 23057 0U, // PseudoVSMUL_VX_MF4 23058 0U, // PseudoVSMUL_VX_MF4_MASK 23059 0U, // PseudoVSMUL_VX_MF4_TU 23060 0U, // PseudoVSMUL_VX_MF8 23061 0U, // PseudoVSMUL_VX_MF8_MASK 23062 0U, // PseudoVSMUL_VX_MF8_TU 23063 0U, // PseudoVSM_V_B1 23064 0U, // PseudoVSM_V_B16 23065 0U, // PseudoVSM_V_B2 23066 0U, // PseudoVSM_V_B32 23067 0U, // PseudoVSM_V_B4 23068 0U, // PseudoVSM_V_B64 23069 0U, // PseudoVSM_V_B8 23070 0U, // PseudoVSOXEI16_V_M1_M1 23071 0U, // PseudoVSOXEI16_V_M1_M1_MASK 23072 0U, // PseudoVSOXEI16_V_M1_M2 23073 0U, // PseudoVSOXEI16_V_M1_M2_MASK 23074 0U, // PseudoVSOXEI16_V_M1_M4 23075 0U, // PseudoVSOXEI16_V_M1_M4_MASK 23076 0U, // PseudoVSOXEI16_V_M1_MF2 23077 0U, // PseudoVSOXEI16_V_M1_MF2_MASK 23078 0U, // PseudoVSOXEI16_V_M2_M1 23079 0U, // PseudoVSOXEI16_V_M2_M1_MASK 23080 0U, // PseudoVSOXEI16_V_M2_M2 23081 0U, // PseudoVSOXEI16_V_M2_M2_MASK 23082 0U, // PseudoVSOXEI16_V_M2_M4 23083 0U, // PseudoVSOXEI16_V_M2_M4_MASK 23084 0U, // PseudoVSOXEI16_V_M2_M8 23085 0U, // PseudoVSOXEI16_V_M2_M8_MASK 23086 0U, // PseudoVSOXEI16_V_M4_M2 23087 0U, // PseudoVSOXEI16_V_M4_M2_MASK 23088 0U, // PseudoVSOXEI16_V_M4_M4 23089 0U, // PseudoVSOXEI16_V_M4_M4_MASK 23090 0U, // PseudoVSOXEI16_V_M4_M8 23091 0U, // PseudoVSOXEI16_V_M4_M8_MASK 23092 0U, // PseudoVSOXEI16_V_M8_M4 23093 0U, // PseudoVSOXEI16_V_M8_M4_MASK 23094 0U, // PseudoVSOXEI16_V_M8_M8 23095 0U, // PseudoVSOXEI16_V_M8_M8_MASK 23096 0U, // PseudoVSOXEI16_V_MF2_M1 23097 0U, // PseudoVSOXEI16_V_MF2_M1_MASK 23098 0U, // PseudoVSOXEI16_V_MF2_M2 23099 0U, // PseudoVSOXEI16_V_MF2_M2_MASK 23100 0U, // PseudoVSOXEI16_V_MF2_MF2 23101 0U, // PseudoVSOXEI16_V_MF2_MF2_MASK 23102 0U, // PseudoVSOXEI16_V_MF2_MF4 23103 0U, // PseudoVSOXEI16_V_MF2_MF4_MASK 23104 0U, // PseudoVSOXEI16_V_MF4_M1 23105 0U, // PseudoVSOXEI16_V_MF4_M1_MASK 23106 0U, // PseudoVSOXEI16_V_MF4_MF2 23107 0U, // PseudoVSOXEI16_V_MF4_MF2_MASK 23108 0U, // PseudoVSOXEI16_V_MF4_MF4 23109 0U, // PseudoVSOXEI16_V_MF4_MF4_MASK 23110 0U, // PseudoVSOXEI16_V_MF4_MF8 23111 0U, // PseudoVSOXEI16_V_MF4_MF8_MASK 23112 0U, // PseudoVSOXEI32_V_M1_M1 23113 0U, // PseudoVSOXEI32_V_M1_M1_MASK 23114 0U, // PseudoVSOXEI32_V_M1_M2 23115 0U, // PseudoVSOXEI32_V_M1_M2_MASK 23116 0U, // PseudoVSOXEI32_V_M1_MF2 23117 0U, // PseudoVSOXEI32_V_M1_MF2_MASK 23118 0U, // PseudoVSOXEI32_V_M1_MF4 23119 0U, // PseudoVSOXEI32_V_M1_MF4_MASK 23120 0U, // PseudoVSOXEI32_V_M2_M1 23121 0U, // PseudoVSOXEI32_V_M2_M1_MASK 23122 0U, // PseudoVSOXEI32_V_M2_M2 23123 0U, // PseudoVSOXEI32_V_M2_M2_MASK 23124 0U, // PseudoVSOXEI32_V_M2_M4 23125 0U, // PseudoVSOXEI32_V_M2_M4_MASK 23126 0U, // PseudoVSOXEI32_V_M2_MF2 23127 0U, // PseudoVSOXEI32_V_M2_MF2_MASK 23128 0U, // PseudoVSOXEI32_V_M4_M1 23129 0U, // PseudoVSOXEI32_V_M4_M1_MASK 23130 0U, // PseudoVSOXEI32_V_M4_M2 23131 0U, // PseudoVSOXEI32_V_M4_M2_MASK 23132 0U, // PseudoVSOXEI32_V_M4_M4 23133 0U, // PseudoVSOXEI32_V_M4_M4_MASK 23134 0U, // PseudoVSOXEI32_V_M4_M8 23135 0U, // PseudoVSOXEI32_V_M4_M8_MASK 23136 0U, // PseudoVSOXEI32_V_M8_M2 23137 0U, // PseudoVSOXEI32_V_M8_M2_MASK 23138 0U, // PseudoVSOXEI32_V_M8_M4 23139 0U, // PseudoVSOXEI32_V_M8_M4_MASK 23140 0U, // PseudoVSOXEI32_V_M8_M8 23141 0U, // PseudoVSOXEI32_V_M8_M8_MASK 23142 0U, // PseudoVSOXEI32_V_MF2_M1 23143 0U, // PseudoVSOXEI32_V_MF2_M1_MASK 23144 0U, // PseudoVSOXEI32_V_MF2_MF2 23145 0U, // PseudoVSOXEI32_V_MF2_MF2_MASK 23146 0U, // PseudoVSOXEI32_V_MF2_MF4 23147 0U, // PseudoVSOXEI32_V_MF2_MF4_MASK 23148 0U, // PseudoVSOXEI32_V_MF2_MF8 23149 0U, // PseudoVSOXEI32_V_MF2_MF8_MASK 23150 0U, // PseudoVSOXEI64_V_M1_M1 23151 0U, // PseudoVSOXEI64_V_M1_M1_MASK 23152 0U, // PseudoVSOXEI64_V_M1_MF2 23153 0U, // PseudoVSOXEI64_V_M1_MF2_MASK 23154 0U, // PseudoVSOXEI64_V_M1_MF4 23155 0U, // PseudoVSOXEI64_V_M1_MF4_MASK 23156 0U, // PseudoVSOXEI64_V_M1_MF8 23157 0U, // PseudoVSOXEI64_V_M1_MF8_MASK 23158 0U, // PseudoVSOXEI64_V_M2_M1 23159 0U, // PseudoVSOXEI64_V_M2_M1_MASK 23160 0U, // PseudoVSOXEI64_V_M2_M2 23161 0U, // PseudoVSOXEI64_V_M2_M2_MASK 23162 0U, // PseudoVSOXEI64_V_M2_MF2 23163 0U, // PseudoVSOXEI64_V_M2_MF2_MASK 23164 0U, // PseudoVSOXEI64_V_M2_MF4 23165 0U, // PseudoVSOXEI64_V_M2_MF4_MASK 23166 0U, // PseudoVSOXEI64_V_M4_M1 23167 0U, // PseudoVSOXEI64_V_M4_M1_MASK 23168 0U, // PseudoVSOXEI64_V_M4_M2 23169 0U, // PseudoVSOXEI64_V_M4_M2_MASK 23170 0U, // PseudoVSOXEI64_V_M4_M4 23171 0U, // PseudoVSOXEI64_V_M4_M4_MASK 23172 0U, // PseudoVSOXEI64_V_M4_MF2 23173 0U, // PseudoVSOXEI64_V_M4_MF2_MASK 23174 0U, // PseudoVSOXEI64_V_M8_M1 23175 0U, // PseudoVSOXEI64_V_M8_M1_MASK 23176 0U, // PseudoVSOXEI64_V_M8_M2 23177 0U, // PseudoVSOXEI64_V_M8_M2_MASK 23178 0U, // PseudoVSOXEI64_V_M8_M4 23179 0U, // PseudoVSOXEI64_V_M8_M4_MASK 23180 0U, // PseudoVSOXEI64_V_M8_M8 23181 0U, // PseudoVSOXEI64_V_M8_M8_MASK 23182 0U, // PseudoVSOXEI8_V_M1_M1 23183 0U, // PseudoVSOXEI8_V_M1_M1_MASK 23184 0U, // PseudoVSOXEI8_V_M1_M2 23185 0U, // PseudoVSOXEI8_V_M1_M2_MASK 23186 0U, // PseudoVSOXEI8_V_M1_M4 23187 0U, // PseudoVSOXEI8_V_M1_M4_MASK 23188 0U, // PseudoVSOXEI8_V_M1_M8 23189 0U, // PseudoVSOXEI8_V_M1_M8_MASK 23190 0U, // PseudoVSOXEI8_V_M2_M2 23191 0U, // PseudoVSOXEI8_V_M2_M2_MASK 23192 0U, // PseudoVSOXEI8_V_M2_M4 23193 0U, // PseudoVSOXEI8_V_M2_M4_MASK 23194 0U, // PseudoVSOXEI8_V_M2_M8 23195 0U, // PseudoVSOXEI8_V_M2_M8_MASK 23196 0U, // PseudoVSOXEI8_V_M4_M4 23197 0U, // PseudoVSOXEI8_V_M4_M4_MASK 23198 0U, // PseudoVSOXEI8_V_M4_M8 23199 0U, // PseudoVSOXEI8_V_M4_M8_MASK 23200 0U, // PseudoVSOXEI8_V_M8_M8 23201 0U, // PseudoVSOXEI8_V_M8_M8_MASK 23202 0U, // PseudoVSOXEI8_V_MF2_M1 23203 0U, // PseudoVSOXEI8_V_MF2_M1_MASK 23204 0U, // PseudoVSOXEI8_V_MF2_M2 23205 0U, // PseudoVSOXEI8_V_MF2_M2_MASK 23206 0U, // PseudoVSOXEI8_V_MF2_M4 23207 0U, // PseudoVSOXEI8_V_MF2_M4_MASK 23208 0U, // PseudoVSOXEI8_V_MF2_MF2 23209 0U, // PseudoVSOXEI8_V_MF2_MF2_MASK 23210 0U, // PseudoVSOXEI8_V_MF4_M1 23211 0U, // PseudoVSOXEI8_V_MF4_M1_MASK 23212 0U, // PseudoVSOXEI8_V_MF4_M2 23213 0U, // PseudoVSOXEI8_V_MF4_M2_MASK 23214 0U, // PseudoVSOXEI8_V_MF4_MF2 23215 0U, // PseudoVSOXEI8_V_MF4_MF2_MASK 23216 0U, // PseudoVSOXEI8_V_MF4_MF4 23217 0U, // PseudoVSOXEI8_V_MF4_MF4_MASK 23218 0U, // PseudoVSOXEI8_V_MF8_M1 23219 0U, // PseudoVSOXEI8_V_MF8_M1_MASK 23220 0U, // PseudoVSOXEI8_V_MF8_MF2 23221 0U, // PseudoVSOXEI8_V_MF8_MF2_MASK 23222 0U, // PseudoVSOXEI8_V_MF8_MF4 23223 0U, // PseudoVSOXEI8_V_MF8_MF4_MASK 23224 0U, // PseudoVSOXEI8_V_MF8_MF8 23225 0U, // PseudoVSOXEI8_V_MF8_MF8_MASK 23226 0U, // PseudoVSOXSEG2EI16_V_M1_M1 23227 0U, // PseudoVSOXSEG2EI16_V_M1_M1_MASK 23228 0U, // PseudoVSOXSEG2EI16_V_M1_M2 23229 0U, // PseudoVSOXSEG2EI16_V_M1_M2_MASK 23230 0U, // PseudoVSOXSEG2EI16_V_M1_M4 23231 0U, // PseudoVSOXSEG2EI16_V_M1_M4_MASK 23232 0U, // PseudoVSOXSEG2EI16_V_M1_MF2 23233 0U, // PseudoVSOXSEG2EI16_V_M1_MF2_MASK 23234 0U, // PseudoVSOXSEG2EI16_V_M2_M1 23235 0U, // PseudoVSOXSEG2EI16_V_M2_M1_MASK 23236 0U, // PseudoVSOXSEG2EI16_V_M2_M2 23237 0U, // PseudoVSOXSEG2EI16_V_M2_M2_MASK 23238 0U, // PseudoVSOXSEG2EI16_V_M2_M4 23239 0U, // PseudoVSOXSEG2EI16_V_M2_M4_MASK 23240 0U, // PseudoVSOXSEG2EI16_V_M4_M2 23241 0U, // PseudoVSOXSEG2EI16_V_M4_M2_MASK 23242 0U, // PseudoVSOXSEG2EI16_V_M4_M4 23243 0U, // PseudoVSOXSEG2EI16_V_M4_M4_MASK 23244 0U, // PseudoVSOXSEG2EI16_V_M8_M4 23245 0U, // PseudoVSOXSEG2EI16_V_M8_M4_MASK 23246 0U, // PseudoVSOXSEG2EI16_V_MF2_M1 23247 0U, // PseudoVSOXSEG2EI16_V_MF2_M1_MASK 23248 0U, // PseudoVSOXSEG2EI16_V_MF2_M2 23249 0U, // PseudoVSOXSEG2EI16_V_MF2_M2_MASK 23250 0U, // PseudoVSOXSEG2EI16_V_MF2_MF2 23251 0U, // PseudoVSOXSEG2EI16_V_MF2_MF2_MASK 23252 0U, // PseudoVSOXSEG2EI16_V_MF2_MF4 23253 0U, // PseudoVSOXSEG2EI16_V_MF2_MF4_MASK 23254 0U, // PseudoVSOXSEG2EI16_V_MF4_M1 23255 0U, // PseudoVSOXSEG2EI16_V_MF4_M1_MASK 23256 0U, // PseudoVSOXSEG2EI16_V_MF4_MF2 23257 0U, // PseudoVSOXSEG2EI16_V_MF4_MF2_MASK 23258 0U, // PseudoVSOXSEG2EI16_V_MF4_MF4 23259 0U, // PseudoVSOXSEG2EI16_V_MF4_MF4_MASK 23260 0U, // PseudoVSOXSEG2EI16_V_MF4_MF8 23261 0U, // PseudoVSOXSEG2EI16_V_MF4_MF8_MASK 23262 0U, // PseudoVSOXSEG2EI32_V_M1_M1 23263 0U, // PseudoVSOXSEG2EI32_V_M1_M1_MASK 23264 0U, // PseudoVSOXSEG2EI32_V_M1_M2 23265 0U, // PseudoVSOXSEG2EI32_V_M1_M2_MASK 23266 0U, // PseudoVSOXSEG2EI32_V_M1_MF2 23267 0U, // PseudoVSOXSEG2EI32_V_M1_MF2_MASK 23268 0U, // PseudoVSOXSEG2EI32_V_M1_MF4 23269 0U, // PseudoVSOXSEG2EI32_V_M1_MF4_MASK 23270 0U, // PseudoVSOXSEG2EI32_V_M2_M1 23271 0U, // PseudoVSOXSEG2EI32_V_M2_M1_MASK 23272 0U, // PseudoVSOXSEG2EI32_V_M2_M2 23273 0U, // PseudoVSOXSEG2EI32_V_M2_M2_MASK 23274 0U, // PseudoVSOXSEG2EI32_V_M2_M4 23275 0U, // PseudoVSOXSEG2EI32_V_M2_M4_MASK 23276 0U, // PseudoVSOXSEG2EI32_V_M2_MF2 23277 0U, // PseudoVSOXSEG2EI32_V_M2_MF2_MASK 23278 0U, // PseudoVSOXSEG2EI32_V_M4_M1 23279 0U, // PseudoVSOXSEG2EI32_V_M4_M1_MASK 23280 0U, // PseudoVSOXSEG2EI32_V_M4_M2 23281 0U, // PseudoVSOXSEG2EI32_V_M4_M2_MASK 23282 0U, // PseudoVSOXSEG2EI32_V_M4_M4 23283 0U, // PseudoVSOXSEG2EI32_V_M4_M4_MASK 23284 0U, // PseudoVSOXSEG2EI32_V_M8_M2 23285 0U, // PseudoVSOXSEG2EI32_V_M8_M2_MASK 23286 0U, // PseudoVSOXSEG2EI32_V_M8_M4 23287 0U, // PseudoVSOXSEG2EI32_V_M8_M4_MASK 23288 0U, // PseudoVSOXSEG2EI32_V_MF2_M1 23289 0U, // PseudoVSOXSEG2EI32_V_MF2_M1_MASK 23290 0U, // PseudoVSOXSEG2EI32_V_MF2_MF2 23291 0U, // PseudoVSOXSEG2EI32_V_MF2_MF2_MASK 23292 0U, // PseudoVSOXSEG2EI32_V_MF2_MF4 23293 0U, // PseudoVSOXSEG2EI32_V_MF2_MF4_MASK 23294 0U, // PseudoVSOXSEG2EI32_V_MF2_MF8 23295 0U, // PseudoVSOXSEG2EI32_V_MF2_MF8_MASK 23296 0U, // PseudoVSOXSEG2EI64_V_M1_M1 23297 0U, // PseudoVSOXSEG2EI64_V_M1_M1_MASK 23298 0U, // PseudoVSOXSEG2EI64_V_M1_MF2 23299 0U, // PseudoVSOXSEG2EI64_V_M1_MF2_MASK 23300 0U, // PseudoVSOXSEG2EI64_V_M1_MF4 23301 0U, // PseudoVSOXSEG2EI64_V_M1_MF4_MASK 23302 0U, // PseudoVSOXSEG2EI64_V_M1_MF8 23303 0U, // PseudoVSOXSEG2EI64_V_M1_MF8_MASK 23304 0U, // PseudoVSOXSEG2EI64_V_M2_M1 23305 0U, // PseudoVSOXSEG2EI64_V_M2_M1_MASK 23306 0U, // PseudoVSOXSEG2EI64_V_M2_M2 23307 0U, // PseudoVSOXSEG2EI64_V_M2_M2_MASK 23308 0U, // PseudoVSOXSEG2EI64_V_M2_MF2 23309 0U, // PseudoVSOXSEG2EI64_V_M2_MF2_MASK 23310 0U, // PseudoVSOXSEG2EI64_V_M2_MF4 23311 0U, // PseudoVSOXSEG2EI64_V_M2_MF4_MASK 23312 0U, // PseudoVSOXSEG2EI64_V_M4_M1 23313 0U, // PseudoVSOXSEG2EI64_V_M4_M1_MASK 23314 0U, // PseudoVSOXSEG2EI64_V_M4_M2 23315 0U, // PseudoVSOXSEG2EI64_V_M4_M2_MASK 23316 0U, // PseudoVSOXSEG2EI64_V_M4_M4 23317 0U, // PseudoVSOXSEG2EI64_V_M4_M4_MASK 23318 0U, // PseudoVSOXSEG2EI64_V_M4_MF2 23319 0U, // PseudoVSOXSEG2EI64_V_M4_MF2_MASK 23320 0U, // PseudoVSOXSEG2EI64_V_M8_M1 23321 0U, // PseudoVSOXSEG2EI64_V_M8_M1_MASK 23322 0U, // PseudoVSOXSEG2EI64_V_M8_M2 23323 0U, // PseudoVSOXSEG2EI64_V_M8_M2_MASK 23324 0U, // PseudoVSOXSEG2EI64_V_M8_M4 23325 0U, // PseudoVSOXSEG2EI64_V_M8_M4_MASK 23326 0U, // PseudoVSOXSEG2EI8_V_M1_M1 23327 0U, // PseudoVSOXSEG2EI8_V_M1_M1_MASK 23328 0U, // PseudoVSOXSEG2EI8_V_M1_M2 23329 0U, // PseudoVSOXSEG2EI8_V_M1_M2_MASK 23330 0U, // PseudoVSOXSEG2EI8_V_M1_M4 23331 0U, // PseudoVSOXSEG2EI8_V_M1_M4_MASK 23332 0U, // PseudoVSOXSEG2EI8_V_M2_M2 23333 0U, // PseudoVSOXSEG2EI8_V_M2_M2_MASK 23334 0U, // PseudoVSOXSEG2EI8_V_M2_M4 23335 0U, // PseudoVSOXSEG2EI8_V_M2_M4_MASK 23336 0U, // PseudoVSOXSEG2EI8_V_M4_M4 23337 0U, // PseudoVSOXSEG2EI8_V_M4_M4_MASK 23338 0U, // PseudoVSOXSEG2EI8_V_MF2_M1 23339 0U, // PseudoVSOXSEG2EI8_V_MF2_M1_MASK 23340 0U, // PseudoVSOXSEG2EI8_V_MF2_M2 23341 0U, // PseudoVSOXSEG2EI8_V_MF2_M2_MASK 23342 0U, // PseudoVSOXSEG2EI8_V_MF2_M4 23343 0U, // PseudoVSOXSEG2EI8_V_MF2_M4_MASK 23344 0U, // PseudoVSOXSEG2EI8_V_MF2_MF2 23345 0U, // PseudoVSOXSEG2EI8_V_MF2_MF2_MASK 23346 0U, // PseudoVSOXSEG2EI8_V_MF4_M1 23347 0U, // PseudoVSOXSEG2EI8_V_MF4_M1_MASK 23348 0U, // PseudoVSOXSEG2EI8_V_MF4_M2 23349 0U, // PseudoVSOXSEG2EI8_V_MF4_M2_MASK 23350 0U, // PseudoVSOXSEG2EI8_V_MF4_MF2 23351 0U, // PseudoVSOXSEG2EI8_V_MF4_MF2_MASK 23352 0U, // PseudoVSOXSEG2EI8_V_MF4_MF4 23353 0U, // PseudoVSOXSEG2EI8_V_MF4_MF4_MASK 23354 0U, // PseudoVSOXSEG2EI8_V_MF8_M1 23355 0U, // PseudoVSOXSEG2EI8_V_MF8_M1_MASK 23356 0U, // PseudoVSOXSEG2EI8_V_MF8_MF2 23357 0U, // PseudoVSOXSEG2EI8_V_MF8_MF2_MASK 23358 0U, // PseudoVSOXSEG2EI8_V_MF8_MF4 23359 0U, // PseudoVSOXSEG2EI8_V_MF8_MF4_MASK 23360 0U, // PseudoVSOXSEG2EI8_V_MF8_MF8 23361 0U, // PseudoVSOXSEG2EI8_V_MF8_MF8_MASK 23362 0U, // PseudoVSOXSEG3EI16_V_M1_M1 23363 0U, // PseudoVSOXSEG3EI16_V_M1_M1_MASK 23364 0U, // PseudoVSOXSEG3EI16_V_M1_M2 23365 0U, // PseudoVSOXSEG3EI16_V_M1_M2_MASK 23366 0U, // PseudoVSOXSEG3EI16_V_M1_MF2 23367 0U, // PseudoVSOXSEG3EI16_V_M1_MF2_MASK 23368 0U, // PseudoVSOXSEG3EI16_V_M2_M1 23369 0U, // PseudoVSOXSEG3EI16_V_M2_M1_MASK 23370 0U, // PseudoVSOXSEG3EI16_V_M2_M2 23371 0U, // PseudoVSOXSEG3EI16_V_M2_M2_MASK 23372 0U, // PseudoVSOXSEG3EI16_V_M4_M2 23373 0U, // PseudoVSOXSEG3EI16_V_M4_M2_MASK 23374 0U, // PseudoVSOXSEG3EI16_V_MF2_M1 23375 0U, // PseudoVSOXSEG3EI16_V_MF2_M1_MASK 23376 0U, // PseudoVSOXSEG3EI16_V_MF2_M2 23377 0U, // PseudoVSOXSEG3EI16_V_MF2_M2_MASK 23378 0U, // PseudoVSOXSEG3EI16_V_MF2_MF2 23379 0U, // PseudoVSOXSEG3EI16_V_MF2_MF2_MASK 23380 0U, // PseudoVSOXSEG3EI16_V_MF2_MF4 23381 0U, // PseudoVSOXSEG3EI16_V_MF2_MF4_MASK 23382 0U, // PseudoVSOXSEG3EI16_V_MF4_M1 23383 0U, // PseudoVSOXSEG3EI16_V_MF4_M1_MASK 23384 0U, // PseudoVSOXSEG3EI16_V_MF4_MF2 23385 0U, // PseudoVSOXSEG3EI16_V_MF4_MF2_MASK 23386 0U, // PseudoVSOXSEG3EI16_V_MF4_MF4 23387 0U, // PseudoVSOXSEG3EI16_V_MF4_MF4_MASK 23388 0U, // PseudoVSOXSEG3EI16_V_MF4_MF8 23389 0U, // PseudoVSOXSEG3EI16_V_MF4_MF8_MASK 23390 0U, // PseudoVSOXSEG3EI32_V_M1_M1 23391 0U, // PseudoVSOXSEG3EI32_V_M1_M1_MASK 23392 0U, // PseudoVSOXSEG3EI32_V_M1_M2 23393 0U, // PseudoVSOXSEG3EI32_V_M1_M2_MASK 23394 0U, // PseudoVSOXSEG3EI32_V_M1_MF2 23395 0U, // PseudoVSOXSEG3EI32_V_M1_MF2_MASK 23396 0U, // PseudoVSOXSEG3EI32_V_M1_MF4 23397 0U, // PseudoVSOXSEG3EI32_V_M1_MF4_MASK 23398 0U, // PseudoVSOXSEG3EI32_V_M2_M1 23399 0U, // PseudoVSOXSEG3EI32_V_M2_M1_MASK 23400 0U, // PseudoVSOXSEG3EI32_V_M2_M2 23401 0U, // PseudoVSOXSEG3EI32_V_M2_M2_MASK 23402 0U, // PseudoVSOXSEG3EI32_V_M2_MF2 23403 0U, // PseudoVSOXSEG3EI32_V_M2_MF2_MASK 23404 0U, // PseudoVSOXSEG3EI32_V_M4_M1 23405 0U, // PseudoVSOXSEG3EI32_V_M4_M1_MASK 23406 0U, // PseudoVSOXSEG3EI32_V_M4_M2 23407 0U, // PseudoVSOXSEG3EI32_V_M4_M2_MASK 23408 0U, // PseudoVSOXSEG3EI32_V_M8_M2 23409 0U, // PseudoVSOXSEG3EI32_V_M8_M2_MASK 23410 0U, // PseudoVSOXSEG3EI32_V_MF2_M1 23411 0U, // PseudoVSOXSEG3EI32_V_MF2_M1_MASK 23412 0U, // PseudoVSOXSEG3EI32_V_MF2_MF2 23413 0U, // PseudoVSOXSEG3EI32_V_MF2_MF2_MASK 23414 0U, // PseudoVSOXSEG3EI32_V_MF2_MF4 23415 0U, // PseudoVSOXSEG3EI32_V_MF2_MF4_MASK 23416 0U, // PseudoVSOXSEG3EI32_V_MF2_MF8 23417 0U, // PseudoVSOXSEG3EI32_V_MF2_MF8_MASK 23418 0U, // PseudoVSOXSEG3EI64_V_M1_M1 23419 0U, // PseudoVSOXSEG3EI64_V_M1_M1_MASK 23420 0U, // PseudoVSOXSEG3EI64_V_M1_MF2 23421 0U, // PseudoVSOXSEG3EI64_V_M1_MF2_MASK 23422 0U, // PseudoVSOXSEG3EI64_V_M1_MF4 23423 0U, // PseudoVSOXSEG3EI64_V_M1_MF4_MASK 23424 0U, // PseudoVSOXSEG3EI64_V_M1_MF8 23425 0U, // PseudoVSOXSEG3EI64_V_M1_MF8_MASK 23426 0U, // PseudoVSOXSEG3EI64_V_M2_M1 23427 0U, // PseudoVSOXSEG3EI64_V_M2_M1_MASK 23428 0U, // PseudoVSOXSEG3EI64_V_M2_M2 23429 0U, // PseudoVSOXSEG3EI64_V_M2_M2_MASK 23430 0U, // PseudoVSOXSEG3EI64_V_M2_MF2 23431 0U, // PseudoVSOXSEG3EI64_V_M2_MF2_MASK 23432 0U, // PseudoVSOXSEG3EI64_V_M2_MF4 23433 0U, // PseudoVSOXSEG3EI64_V_M2_MF4_MASK 23434 0U, // PseudoVSOXSEG3EI64_V_M4_M1 23435 0U, // PseudoVSOXSEG3EI64_V_M4_M1_MASK 23436 0U, // PseudoVSOXSEG3EI64_V_M4_M2 23437 0U, // PseudoVSOXSEG3EI64_V_M4_M2_MASK 23438 0U, // PseudoVSOXSEG3EI64_V_M4_MF2 23439 0U, // PseudoVSOXSEG3EI64_V_M4_MF2_MASK 23440 0U, // PseudoVSOXSEG3EI64_V_M8_M1 23441 0U, // PseudoVSOXSEG3EI64_V_M8_M1_MASK 23442 0U, // PseudoVSOXSEG3EI64_V_M8_M2 23443 0U, // PseudoVSOXSEG3EI64_V_M8_M2_MASK 23444 0U, // PseudoVSOXSEG3EI8_V_M1_M1 23445 0U, // PseudoVSOXSEG3EI8_V_M1_M1_MASK 23446 0U, // PseudoVSOXSEG3EI8_V_M1_M2 23447 0U, // PseudoVSOXSEG3EI8_V_M1_M2_MASK 23448 0U, // PseudoVSOXSEG3EI8_V_M2_M2 23449 0U, // PseudoVSOXSEG3EI8_V_M2_M2_MASK 23450 0U, // PseudoVSOXSEG3EI8_V_MF2_M1 23451 0U, // PseudoVSOXSEG3EI8_V_MF2_M1_MASK 23452 0U, // PseudoVSOXSEG3EI8_V_MF2_M2 23453 0U, // PseudoVSOXSEG3EI8_V_MF2_M2_MASK 23454 0U, // PseudoVSOXSEG3EI8_V_MF2_MF2 23455 0U, // PseudoVSOXSEG3EI8_V_MF2_MF2_MASK 23456 0U, // PseudoVSOXSEG3EI8_V_MF4_M1 23457 0U, // PseudoVSOXSEG3EI8_V_MF4_M1_MASK 23458 0U, // PseudoVSOXSEG3EI8_V_MF4_M2 23459 0U, // PseudoVSOXSEG3EI8_V_MF4_M2_MASK 23460 0U, // PseudoVSOXSEG3EI8_V_MF4_MF2 23461 0U, // PseudoVSOXSEG3EI8_V_MF4_MF2_MASK 23462 0U, // PseudoVSOXSEG3EI8_V_MF4_MF4 23463 0U, // PseudoVSOXSEG3EI8_V_MF4_MF4_MASK 23464 0U, // PseudoVSOXSEG3EI8_V_MF8_M1 23465 0U, // PseudoVSOXSEG3EI8_V_MF8_M1_MASK 23466 0U, // PseudoVSOXSEG3EI8_V_MF8_MF2 23467 0U, // PseudoVSOXSEG3EI8_V_MF8_MF2_MASK 23468 0U, // PseudoVSOXSEG3EI8_V_MF8_MF4 23469 0U, // PseudoVSOXSEG3EI8_V_MF8_MF4_MASK 23470 0U, // PseudoVSOXSEG3EI8_V_MF8_MF8 23471 0U, // PseudoVSOXSEG3EI8_V_MF8_MF8_MASK 23472 0U, // PseudoVSOXSEG4EI16_V_M1_M1 23473 0U, // PseudoVSOXSEG4EI16_V_M1_M1_MASK 23474 0U, // PseudoVSOXSEG4EI16_V_M1_M2 23475 0U, // PseudoVSOXSEG4EI16_V_M1_M2_MASK 23476 0U, // PseudoVSOXSEG4EI16_V_M1_MF2 23477 0U, // PseudoVSOXSEG4EI16_V_M1_MF2_MASK 23478 0U, // PseudoVSOXSEG4EI16_V_M2_M1 23479 0U, // PseudoVSOXSEG4EI16_V_M2_M1_MASK 23480 0U, // PseudoVSOXSEG4EI16_V_M2_M2 23481 0U, // PseudoVSOXSEG4EI16_V_M2_M2_MASK 23482 0U, // PseudoVSOXSEG4EI16_V_M4_M2 23483 0U, // PseudoVSOXSEG4EI16_V_M4_M2_MASK 23484 0U, // PseudoVSOXSEG4EI16_V_MF2_M1 23485 0U, // PseudoVSOXSEG4EI16_V_MF2_M1_MASK 23486 0U, // PseudoVSOXSEG4EI16_V_MF2_M2 23487 0U, // PseudoVSOXSEG4EI16_V_MF2_M2_MASK 23488 0U, // PseudoVSOXSEG4EI16_V_MF2_MF2 23489 0U, // PseudoVSOXSEG4EI16_V_MF2_MF2_MASK 23490 0U, // PseudoVSOXSEG4EI16_V_MF2_MF4 23491 0U, // PseudoVSOXSEG4EI16_V_MF2_MF4_MASK 23492 0U, // PseudoVSOXSEG4EI16_V_MF4_M1 23493 0U, // PseudoVSOXSEG4EI16_V_MF4_M1_MASK 23494 0U, // PseudoVSOXSEG4EI16_V_MF4_MF2 23495 0U, // PseudoVSOXSEG4EI16_V_MF4_MF2_MASK 23496 0U, // PseudoVSOXSEG4EI16_V_MF4_MF4 23497 0U, // PseudoVSOXSEG4EI16_V_MF4_MF4_MASK 23498 0U, // PseudoVSOXSEG4EI16_V_MF4_MF8 23499 0U, // PseudoVSOXSEG4EI16_V_MF4_MF8_MASK 23500 0U, // PseudoVSOXSEG4EI32_V_M1_M1 23501 0U, // PseudoVSOXSEG4EI32_V_M1_M1_MASK 23502 0U, // PseudoVSOXSEG4EI32_V_M1_M2 23503 0U, // PseudoVSOXSEG4EI32_V_M1_M2_MASK 23504 0U, // PseudoVSOXSEG4EI32_V_M1_MF2 23505 0U, // PseudoVSOXSEG4EI32_V_M1_MF2_MASK 23506 0U, // PseudoVSOXSEG4EI32_V_M1_MF4 23507 0U, // PseudoVSOXSEG4EI32_V_M1_MF4_MASK 23508 0U, // PseudoVSOXSEG4EI32_V_M2_M1 23509 0U, // PseudoVSOXSEG4EI32_V_M2_M1_MASK 23510 0U, // PseudoVSOXSEG4EI32_V_M2_M2 23511 0U, // PseudoVSOXSEG4EI32_V_M2_M2_MASK 23512 0U, // PseudoVSOXSEG4EI32_V_M2_MF2 23513 0U, // PseudoVSOXSEG4EI32_V_M2_MF2_MASK 23514 0U, // PseudoVSOXSEG4EI32_V_M4_M1 23515 0U, // PseudoVSOXSEG4EI32_V_M4_M1_MASK 23516 0U, // PseudoVSOXSEG4EI32_V_M4_M2 23517 0U, // PseudoVSOXSEG4EI32_V_M4_M2_MASK 23518 0U, // PseudoVSOXSEG4EI32_V_M8_M2 23519 0U, // PseudoVSOXSEG4EI32_V_M8_M2_MASK 23520 0U, // PseudoVSOXSEG4EI32_V_MF2_M1 23521 0U, // PseudoVSOXSEG4EI32_V_MF2_M1_MASK 23522 0U, // PseudoVSOXSEG4EI32_V_MF2_MF2 23523 0U, // PseudoVSOXSEG4EI32_V_MF2_MF2_MASK 23524 0U, // PseudoVSOXSEG4EI32_V_MF2_MF4 23525 0U, // PseudoVSOXSEG4EI32_V_MF2_MF4_MASK 23526 0U, // PseudoVSOXSEG4EI32_V_MF2_MF8 23527 0U, // PseudoVSOXSEG4EI32_V_MF2_MF8_MASK 23528 0U, // PseudoVSOXSEG4EI64_V_M1_M1 23529 0U, // PseudoVSOXSEG4EI64_V_M1_M1_MASK 23530 0U, // PseudoVSOXSEG4EI64_V_M1_MF2 23531 0U, // PseudoVSOXSEG4EI64_V_M1_MF2_MASK 23532 0U, // PseudoVSOXSEG4EI64_V_M1_MF4 23533 0U, // PseudoVSOXSEG4EI64_V_M1_MF4_MASK 23534 0U, // PseudoVSOXSEG4EI64_V_M1_MF8 23535 0U, // PseudoVSOXSEG4EI64_V_M1_MF8_MASK 23536 0U, // PseudoVSOXSEG4EI64_V_M2_M1 23537 0U, // PseudoVSOXSEG4EI64_V_M2_M1_MASK 23538 0U, // PseudoVSOXSEG4EI64_V_M2_M2 23539 0U, // PseudoVSOXSEG4EI64_V_M2_M2_MASK 23540 0U, // PseudoVSOXSEG4EI64_V_M2_MF2 23541 0U, // PseudoVSOXSEG4EI64_V_M2_MF2_MASK 23542 0U, // PseudoVSOXSEG4EI64_V_M2_MF4 23543 0U, // PseudoVSOXSEG4EI64_V_M2_MF4_MASK 23544 0U, // PseudoVSOXSEG4EI64_V_M4_M1 23545 0U, // PseudoVSOXSEG4EI64_V_M4_M1_MASK 23546 0U, // PseudoVSOXSEG4EI64_V_M4_M2 23547 0U, // PseudoVSOXSEG4EI64_V_M4_M2_MASK 23548 0U, // PseudoVSOXSEG4EI64_V_M4_MF2 23549 0U, // PseudoVSOXSEG4EI64_V_M4_MF2_MASK 23550 0U, // PseudoVSOXSEG4EI64_V_M8_M1 23551 0U, // PseudoVSOXSEG4EI64_V_M8_M1_MASK 23552 0U, // PseudoVSOXSEG4EI64_V_M8_M2 23553 0U, // PseudoVSOXSEG4EI64_V_M8_M2_MASK 23554 0U, // PseudoVSOXSEG4EI8_V_M1_M1 23555 0U, // PseudoVSOXSEG4EI8_V_M1_M1_MASK 23556 0U, // PseudoVSOXSEG4EI8_V_M1_M2 23557 0U, // PseudoVSOXSEG4EI8_V_M1_M2_MASK 23558 0U, // PseudoVSOXSEG4EI8_V_M2_M2 23559 0U, // PseudoVSOXSEG4EI8_V_M2_M2_MASK 23560 0U, // PseudoVSOXSEG4EI8_V_MF2_M1 23561 0U, // PseudoVSOXSEG4EI8_V_MF2_M1_MASK 23562 0U, // PseudoVSOXSEG4EI8_V_MF2_M2 23563 0U, // PseudoVSOXSEG4EI8_V_MF2_M2_MASK 23564 0U, // PseudoVSOXSEG4EI8_V_MF2_MF2 23565 0U, // PseudoVSOXSEG4EI8_V_MF2_MF2_MASK 23566 0U, // PseudoVSOXSEG4EI8_V_MF4_M1 23567 0U, // PseudoVSOXSEG4EI8_V_MF4_M1_MASK 23568 0U, // PseudoVSOXSEG4EI8_V_MF4_M2 23569 0U, // PseudoVSOXSEG4EI8_V_MF4_M2_MASK 23570 0U, // PseudoVSOXSEG4EI8_V_MF4_MF2 23571 0U, // PseudoVSOXSEG4EI8_V_MF4_MF2_MASK 23572 0U, // PseudoVSOXSEG4EI8_V_MF4_MF4 23573 0U, // PseudoVSOXSEG4EI8_V_MF4_MF4_MASK 23574 0U, // PseudoVSOXSEG4EI8_V_MF8_M1 23575 0U, // PseudoVSOXSEG4EI8_V_MF8_M1_MASK 23576 0U, // PseudoVSOXSEG4EI8_V_MF8_MF2 23577 0U, // PseudoVSOXSEG4EI8_V_MF8_MF2_MASK 23578 0U, // PseudoVSOXSEG4EI8_V_MF8_MF4 23579 0U, // PseudoVSOXSEG4EI8_V_MF8_MF4_MASK 23580 0U, // PseudoVSOXSEG4EI8_V_MF8_MF8 23581 0U, // PseudoVSOXSEG4EI8_V_MF8_MF8_MASK 23582 0U, // PseudoVSOXSEG5EI16_V_M1_M1 23583 0U, // PseudoVSOXSEG5EI16_V_M1_M1_MASK 23584 0U, // PseudoVSOXSEG5EI16_V_M1_MF2 23585 0U, // PseudoVSOXSEG5EI16_V_M1_MF2_MASK 23586 0U, // PseudoVSOXSEG5EI16_V_M2_M1 23587 0U, // PseudoVSOXSEG5EI16_V_M2_M1_MASK 23588 0U, // PseudoVSOXSEG5EI16_V_MF2_M1 23589 0U, // PseudoVSOXSEG5EI16_V_MF2_M1_MASK 23590 0U, // PseudoVSOXSEG5EI16_V_MF2_MF2 23591 0U, // PseudoVSOXSEG5EI16_V_MF2_MF2_MASK 23592 0U, // PseudoVSOXSEG5EI16_V_MF2_MF4 23593 0U, // PseudoVSOXSEG5EI16_V_MF2_MF4_MASK 23594 0U, // PseudoVSOXSEG5EI16_V_MF4_M1 23595 0U, // PseudoVSOXSEG5EI16_V_MF4_M1_MASK 23596 0U, // PseudoVSOXSEG5EI16_V_MF4_MF2 23597 0U, // PseudoVSOXSEG5EI16_V_MF4_MF2_MASK 23598 0U, // PseudoVSOXSEG5EI16_V_MF4_MF4 23599 0U, // PseudoVSOXSEG5EI16_V_MF4_MF4_MASK 23600 0U, // PseudoVSOXSEG5EI16_V_MF4_MF8 23601 0U, // PseudoVSOXSEG5EI16_V_MF4_MF8_MASK 23602 0U, // PseudoVSOXSEG5EI32_V_M1_M1 23603 0U, // PseudoVSOXSEG5EI32_V_M1_M1_MASK 23604 0U, // PseudoVSOXSEG5EI32_V_M1_MF2 23605 0U, // PseudoVSOXSEG5EI32_V_M1_MF2_MASK 23606 0U, // PseudoVSOXSEG5EI32_V_M1_MF4 23607 0U, // PseudoVSOXSEG5EI32_V_M1_MF4_MASK 23608 0U, // PseudoVSOXSEG5EI32_V_M2_M1 23609 0U, // PseudoVSOXSEG5EI32_V_M2_M1_MASK 23610 0U, // PseudoVSOXSEG5EI32_V_M2_MF2 23611 0U, // PseudoVSOXSEG5EI32_V_M2_MF2_MASK 23612 0U, // PseudoVSOXSEG5EI32_V_M4_M1 23613 0U, // PseudoVSOXSEG5EI32_V_M4_M1_MASK 23614 0U, // PseudoVSOXSEG5EI32_V_MF2_M1 23615 0U, // PseudoVSOXSEG5EI32_V_MF2_M1_MASK 23616 0U, // PseudoVSOXSEG5EI32_V_MF2_MF2 23617 0U, // PseudoVSOXSEG5EI32_V_MF2_MF2_MASK 23618 0U, // PseudoVSOXSEG5EI32_V_MF2_MF4 23619 0U, // PseudoVSOXSEG5EI32_V_MF2_MF4_MASK 23620 0U, // PseudoVSOXSEG5EI32_V_MF2_MF8 23621 0U, // PseudoVSOXSEG5EI32_V_MF2_MF8_MASK 23622 0U, // PseudoVSOXSEG5EI64_V_M1_M1 23623 0U, // PseudoVSOXSEG5EI64_V_M1_M1_MASK 23624 0U, // PseudoVSOXSEG5EI64_V_M1_MF2 23625 0U, // PseudoVSOXSEG5EI64_V_M1_MF2_MASK 23626 0U, // PseudoVSOXSEG5EI64_V_M1_MF4 23627 0U, // PseudoVSOXSEG5EI64_V_M1_MF4_MASK 23628 0U, // PseudoVSOXSEG5EI64_V_M1_MF8 23629 0U, // PseudoVSOXSEG5EI64_V_M1_MF8_MASK 23630 0U, // PseudoVSOXSEG5EI64_V_M2_M1 23631 0U, // PseudoVSOXSEG5EI64_V_M2_M1_MASK 23632 0U, // PseudoVSOXSEG5EI64_V_M2_MF2 23633 0U, // PseudoVSOXSEG5EI64_V_M2_MF2_MASK 23634 0U, // PseudoVSOXSEG5EI64_V_M2_MF4 23635 0U, // PseudoVSOXSEG5EI64_V_M2_MF4_MASK 23636 0U, // PseudoVSOXSEG5EI64_V_M4_M1 23637 0U, // PseudoVSOXSEG5EI64_V_M4_M1_MASK 23638 0U, // PseudoVSOXSEG5EI64_V_M4_MF2 23639 0U, // PseudoVSOXSEG5EI64_V_M4_MF2_MASK 23640 0U, // PseudoVSOXSEG5EI64_V_M8_M1 23641 0U, // PseudoVSOXSEG5EI64_V_M8_M1_MASK 23642 0U, // PseudoVSOXSEG5EI8_V_M1_M1 23643 0U, // PseudoVSOXSEG5EI8_V_M1_M1_MASK 23644 0U, // PseudoVSOXSEG5EI8_V_MF2_M1 23645 0U, // PseudoVSOXSEG5EI8_V_MF2_M1_MASK 23646 0U, // PseudoVSOXSEG5EI8_V_MF2_MF2 23647 0U, // PseudoVSOXSEG5EI8_V_MF2_MF2_MASK 23648 0U, // PseudoVSOXSEG5EI8_V_MF4_M1 23649 0U, // PseudoVSOXSEG5EI8_V_MF4_M1_MASK 23650 0U, // PseudoVSOXSEG5EI8_V_MF4_MF2 23651 0U, // PseudoVSOXSEG5EI8_V_MF4_MF2_MASK 23652 0U, // PseudoVSOXSEG5EI8_V_MF4_MF4 23653 0U, // PseudoVSOXSEG5EI8_V_MF4_MF4_MASK 23654 0U, // PseudoVSOXSEG5EI8_V_MF8_M1 23655 0U, // PseudoVSOXSEG5EI8_V_MF8_M1_MASK 23656 0U, // PseudoVSOXSEG5EI8_V_MF8_MF2 23657 0U, // PseudoVSOXSEG5EI8_V_MF8_MF2_MASK 23658 0U, // PseudoVSOXSEG5EI8_V_MF8_MF4 23659 0U, // PseudoVSOXSEG5EI8_V_MF8_MF4_MASK 23660 0U, // PseudoVSOXSEG5EI8_V_MF8_MF8 23661 0U, // PseudoVSOXSEG5EI8_V_MF8_MF8_MASK 23662 0U, // PseudoVSOXSEG6EI16_V_M1_M1 23663 0U, // PseudoVSOXSEG6EI16_V_M1_M1_MASK 23664 0U, // PseudoVSOXSEG6EI16_V_M1_MF2 23665 0U, // PseudoVSOXSEG6EI16_V_M1_MF2_MASK 23666 0U, // PseudoVSOXSEG6EI16_V_M2_M1 23667 0U, // PseudoVSOXSEG6EI16_V_M2_M1_MASK 23668 0U, // PseudoVSOXSEG6EI16_V_MF2_M1 23669 0U, // PseudoVSOXSEG6EI16_V_MF2_M1_MASK 23670 0U, // PseudoVSOXSEG6EI16_V_MF2_MF2 23671 0U, // PseudoVSOXSEG6EI16_V_MF2_MF2_MASK 23672 0U, // PseudoVSOXSEG6EI16_V_MF2_MF4 23673 0U, // PseudoVSOXSEG6EI16_V_MF2_MF4_MASK 23674 0U, // PseudoVSOXSEG6EI16_V_MF4_M1 23675 0U, // PseudoVSOXSEG6EI16_V_MF4_M1_MASK 23676 0U, // PseudoVSOXSEG6EI16_V_MF4_MF2 23677 0U, // PseudoVSOXSEG6EI16_V_MF4_MF2_MASK 23678 0U, // PseudoVSOXSEG6EI16_V_MF4_MF4 23679 0U, // PseudoVSOXSEG6EI16_V_MF4_MF4_MASK 23680 0U, // PseudoVSOXSEG6EI16_V_MF4_MF8 23681 0U, // PseudoVSOXSEG6EI16_V_MF4_MF8_MASK 23682 0U, // PseudoVSOXSEG6EI32_V_M1_M1 23683 0U, // PseudoVSOXSEG6EI32_V_M1_M1_MASK 23684 0U, // PseudoVSOXSEG6EI32_V_M1_MF2 23685 0U, // PseudoVSOXSEG6EI32_V_M1_MF2_MASK 23686 0U, // PseudoVSOXSEG6EI32_V_M1_MF4 23687 0U, // PseudoVSOXSEG6EI32_V_M1_MF4_MASK 23688 0U, // PseudoVSOXSEG6EI32_V_M2_M1 23689 0U, // PseudoVSOXSEG6EI32_V_M2_M1_MASK 23690 0U, // PseudoVSOXSEG6EI32_V_M2_MF2 23691 0U, // PseudoVSOXSEG6EI32_V_M2_MF2_MASK 23692 0U, // PseudoVSOXSEG6EI32_V_M4_M1 23693 0U, // PseudoVSOXSEG6EI32_V_M4_M1_MASK 23694 0U, // PseudoVSOXSEG6EI32_V_MF2_M1 23695 0U, // PseudoVSOXSEG6EI32_V_MF2_M1_MASK 23696 0U, // PseudoVSOXSEG6EI32_V_MF2_MF2 23697 0U, // PseudoVSOXSEG6EI32_V_MF2_MF2_MASK 23698 0U, // PseudoVSOXSEG6EI32_V_MF2_MF4 23699 0U, // PseudoVSOXSEG6EI32_V_MF2_MF4_MASK 23700 0U, // PseudoVSOXSEG6EI32_V_MF2_MF8 23701 0U, // PseudoVSOXSEG6EI32_V_MF2_MF8_MASK 23702 0U, // PseudoVSOXSEG6EI64_V_M1_M1 23703 0U, // PseudoVSOXSEG6EI64_V_M1_M1_MASK 23704 0U, // PseudoVSOXSEG6EI64_V_M1_MF2 23705 0U, // PseudoVSOXSEG6EI64_V_M1_MF2_MASK 23706 0U, // PseudoVSOXSEG6EI64_V_M1_MF4 23707 0U, // PseudoVSOXSEG6EI64_V_M1_MF4_MASK 23708 0U, // PseudoVSOXSEG6EI64_V_M1_MF8 23709 0U, // PseudoVSOXSEG6EI64_V_M1_MF8_MASK 23710 0U, // PseudoVSOXSEG6EI64_V_M2_M1 23711 0U, // PseudoVSOXSEG6EI64_V_M2_M1_MASK 23712 0U, // PseudoVSOXSEG6EI64_V_M2_MF2 23713 0U, // PseudoVSOXSEG6EI64_V_M2_MF2_MASK 23714 0U, // PseudoVSOXSEG6EI64_V_M2_MF4 23715 0U, // PseudoVSOXSEG6EI64_V_M2_MF4_MASK 23716 0U, // PseudoVSOXSEG6EI64_V_M4_M1 23717 0U, // PseudoVSOXSEG6EI64_V_M4_M1_MASK 23718 0U, // PseudoVSOXSEG6EI64_V_M4_MF2 23719 0U, // PseudoVSOXSEG6EI64_V_M4_MF2_MASK 23720 0U, // PseudoVSOXSEG6EI64_V_M8_M1 23721 0U, // PseudoVSOXSEG6EI64_V_M8_M1_MASK 23722 0U, // PseudoVSOXSEG6EI8_V_M1_M1 23723 0U, // PseudoVSOXSEG6EI8_V_M1_M1_MASK 23724 0U, // PseudoVSOXSEG6EI8_V_MF2_M1 23725 0U, // PseudoVSOXSEG6EI8_V_MF2_M1_MASK 23726 0U, // PseudoVSOXSEG6EI8_V_MF2_MF2 23727 0U, // PseudoVSOXSEG6EI8_V_MF2_MF2_MASK 23728 0U, // PseudoVSOXSEG6EI8_V_MF4_M1 23729 0U, // PseudoVSOXSEG6EI8_V_MF4_M1_MASK 23730 0U, // PseudoVSOXSEG6EI8_V_MF4_MF2 23731 0U, // PseudoVSOXSEG6EI8_V_MF4_MF2_MASK 23732 0U, // PseudoVSOXSEG6EI8_V_MF4_MF4 23733 0U, // PseudoVSOXSEG6EI8_V_MF4_MF4_MASK 23734 0U, // PseudoVSOXSEG6EI8_V_MF8_M1 23735 0U, // PseudoVSOXSEG6EI8_V_MF8_M1_MASK 23736 0U, // PseudoVSOXSEG6EI8_V_MF8_MF2 23737 0U, // PseudoVSOXSEG6EI8_V_MF8_MF2_MASK 23738 0U, // PseudoVSOXSEG6EI8_V_MF8_MF4 23739 0U, // PseudoVSOXSEG6EI8_V_MF8_MF4_MASK 23740 0U, // PseudoVSOXSEG6EI8_V_MF8_MF8 23741 0U, // PseudoVSOXSEG6EI8_V_MF8_MF8_MASK 23742 0U, // PseudoVSOXSEG7EI16_V_M1_M1 23743 0U, // PseudoVSOXSEG7EI16_V_M1_M1_MASK 23744 0U, // PseudoVSOXSEG7EI16_V_M1_MF2 23745 0U, // PseudoVSOXSEG7EI16_V_M1_MF2_MASK 23746 0U, // PseudoVSOXSEG7EI16_V_M2_M1 23747 0U, // PseudoVSOXSEG7EI16_V_M2_M1_MASK 23748 0U, // PseudoVSOXSEG7EI16_V_MF2_M1 23749 0U, // PseudoVSOXSEG7EI16_V_MF2_M1_MASK 23750 0U, // PseudoVSOXSEG7EI16_V_MF2_MF2 23751 0U, // PseudoVSOXSEG7EI16_V_MF2_MF2_MASK 23752 0U, // PseudoVSOXSEG7EI16_V_MF2_MF4 23753 0U, // PseudoVSOXSEG7EI16_V_MF2_MF4_MASK 23754 0U, // PseudoVSOXSEG7EI16_V_MF4_M1 23755 0U, // PseudoVSOXSEG7EI16_V_MF4_M1_MASK 23756 0U, // PseudoVSOXSEG7EI16_V_MF4_MF2 23757 0U, // PseudoVSOXSEG7EI16_V_MF4_MF2_MASK 23758 0U, // PseudoVSOXSEG7EI16_V_MF4_MF4 23759 0U, // PseudoVSOXSEG7EI16_V_MF4_MF4_MASK 23760 0U, // PseudoVSOXSEG7EI16_V_MF4_MF8 23761 0U, // PseudoVSOXSEG7EI16_V_MF4_MF8_MASK 23762 0U, // PseudoVSOXSEG7EI32_V_M1_M1 23763 0U, // PseudoVSOXSEG7EI32_V_M1_M1_MASK 23764 0U, // PseudoVSOXSEG7EI32_V_M1_MF2 23765 0U, // PseudoVSOXSEG7EI32_V_M1_MF2_MASK 23766 0U, // PseudoVSOXSEG7EI32_V_M1_MF4 23767 0U, // PseudoVSOXSEG7EI32_V_M1_MF4_MASK 23768 0U, // PseudoVSOXSEG7EI32_V_M2_M1 23769 0U, // PseudoVSOXSEG7EI32_V_M2_M1_MASK 23770 0U, // PseudoVSOXSEG7EI32_V_M2_MF2 23771 0U, // PseudoVSOXSEG7EI32_V_M2_MF2_MASK 23772 0U, // PseudoVSOXSEG7EI32_V_M4_M1 23773 0U, // PseudoVSOXSEG7EI32_V_M4_M1_MASK 23774 0U, // PseudoVSOXSEG7EI32_V_MF2_M1 23775 0U, // PseudoVSOXSEG7EI32_V_MF2_M1_MASK 23776 0U, // PseudoVSOXSEG7EI32_V_MF2_MF2 23777 0U, // PseudoVSOXSEG7EI32_V_MF2_MF2_MASK 23778 0U, // PseudoVSOXSEG7EI32_V_MF2_MF4 23779 0U, // PseudoVSOXSEG7EI32_V_MF2_MF4_MASK 23780 0U, // PseudoVSOXSEG7EI32_V_MF2_MF8 23781 0U, // PseudoVSOXSEG7EI32_V_MF2_MF8_MASK 23782 0U, // PseudoVSOXSEG7EI64_V_M1_M1 23783 0U, // PseudoVSOXSEG7EI64_V_M1_M1_MASK 23784 0U, // PseudoVSOXSEG7EI64_V_M1_MF2 23785 0U, // PseudoVSOXSEG7EI64_V_M1_MF2_MASK 23786 0U, // PseudoVSOXSEG7EI64_V_M1_MF4 23787 0U, // PseudoVSOXSEG7EI64_V_M1_MF4_MASK 23788 0U, // PseudoVSOXSEG7EI64_V_M1_MF8 23789 0U, // PseudoVSOXSEG7EI64_V_M1_MF8_MASK 23790 0U, // PseudoVSOXSEG7EI64_V_M2_M1 23791 0U, // PseudoVSOXSEG7EI64_V_M2_M1_MASK 23792 0U, // PseudoVSOXSEG7EI64_V_M2_MF2 23793 0U, // PseudoVSOXSEG7EI64_V_M2_MF2_MASK 23794 0U, // PseudoVSOXSEG7EI64_V_M2_MF4 23795 0U, // PseudoVSOXSEG7EI64_V_M2_MF4_MASK 23796 0U, // PseudoVSOXSEG7EI64_V_M4_M1 23797 0U, // PseudoVSOXSEG7EI64_V_M4_M1_MASK 23798 0U, // PseudoVSOXSEG7EI64_V_M4_MF2 23799 0U, // PseudoVSOXSEG7EI64_V_M4_MF2_MASK 23800 0U, // PseudoVSOXSEG7EI64_V_M8_M1 23801 0U, // PseudoVSOXSEG7EI64_V_M8_M1_MASK 23802 0U, // PseudoVSOXSEG7EI8_V_M1_M1 23803 0U, // PseudoVSOXSEG7EI8_V_M1_M1_MASK 23804 0U, // PseudoVSOXSEG7EI8_V_MF2_M1 23805 0U, // PseudoVSOXSEG7EI8_V_MF2_M1_MASK 23806 0U, // PseudoVSOXSEG7EI8_V_MF2_MF2 23807 0U, // PseudoVSOXSEG7EI8_V_MF2_MF2_MASK 23808 0U, // PseudoVSOXSEG7EI8_V_MF4_M1 23809 0U, // PseudoVSOXSEG7EI8_V_MF4_M1_MASK 23810 0U, // PseudoVSOXSEG7EI8_V_MF4_MF2 23811 0U, // PseudoVSOXSEG7EI8_V_MF4_MF2_MASK 23812 0U, // PseudoVSOXSEG7EI8_V_MF4_MF4 23813 0U, // PseudoVSOXSEG7EI8_V_MF4_MF4_MASK 23814 0U, // PseudoVSOXSEG7EI8_V_MF8_M1 23815 0U, // PseudoVSOXSEG7EI8_V_MF8_M1_MASK 23816 0U, // PseudoVSOXSEG7EI8_V_MF8_MF2 23817 0U, // PseudoVSOXSEG7EI8_V_MF8_MF2_MASK 23818 0U, // PseudoVSOXSEG7EI8_V_MF8_MF4 23819 0U, // PseudoVSOXSEG7EI8_V_MF8_MF4_MASK 23820 0U, // PseudoVSOXSEG7EI8_V_MF8_MF8 23821 0U, // PseudoVSOXSEG7EI8_V_MF8_MF8_MASK 23822 0U, // PseudoVSOXSEG8EI16_V_M1_M1 23823 0U, // PseudoVSOXSEG8EI16_V_M1_M1_MASK 23824 0U, // PseudoVSOXSEG8EI16_V_M1_MF2 23825 0U, // PseudoVSOXSEG8EI16_V_M1_MF2_MASK 23826 0U, // PseudoVSOXSEG8EI16_V_M2_M1 23827 0U, // PseudoVSOXSEG8EI16_V_M2_M1_MASK 23828 0U, // PseudoVSOXSEG8EI16_V_MF2_M1 23829 0U, // PseudoVSOXSEG8EI16_V_MF2_M1_MASK 23830 0U, // PseudoVSOXSEG8EI16_V_MF2_MF2 23831 0U, // PseudoVSOXSEG8EI16_V_MF2_MF2_MASK 23832 0U, // PseudoVSOXSEG8EI16_V_MF2_MF4 23833 0U, // PseudoVSOXSEG8EI16_V_MF2_MF4_MASK 23834 0U, // PseudoVSOXSEG8EI16_V_MF4_M1 23835 0U, // PseudoVSOXSEG8EI16_V_MF4_M1_MASK 23836 0U, // PseudoVSOXSEG8EI16_V_MF4_MF2 23837 0U, // PseudoVSOXSEG8EI16_V_MF4_MF2_MASK 23838 0U, // PseudoVSOXSEG8EI16_V_MF4_MF4 23839 0U, // PseudoVSOXSEG8EI16_V_MF4_MF4_MASK 23840 0U, // PseudoVSOXSEG8EI16_V_MF4_MF8 23841 0U, // PseudoVSOXSEG8EI16_V_MF4_MF8_MASK 23842 0U, // PseudoVSOXSEG8EI32_V_M1_M1 23843 0U, // PseudoVSOXSEG8EI32_V_M1_M1_MASK 23844 0U, // PseudoVSOXSEG8EI32_V_M1_MF2 23845 0U, // PseudoVSOXSEG8EI32_V_M1_MF2_MASK 23846 0U, // PseudoVSOXSEG8EI32_V_M1_MF4 23847 0U, // PseudoVSOXSEG8EI32_V_M1_MF4_MASK 23848 0U, // PseudoVSOXSEG8EI32_V_M2_M1 23849 0U, // PseudoVSOXSEG8EI32_V_M2_M1_MASK 23850 0U, // PseudoVSOXSEG8EI32_V_M2_MF2 23851 0U, // PseudoVSOXSEG8EI32_V_M2_MF2_MASK 23852 0U, // PseudoVSOXSEG8EI32_V_M4_M1 23853 0U, // PseudoVSOXSEG8EI32_V_M4_M1_MASK 23854 0U, // PseudoVSOXSEG8EI32_V_MF2_M1 23855 0U, // PseudoVSOXSEG8EI32_V_MF2_M1_MASK 23856 0U, // PseudoVSOXSEG8EI32_V_MF2_MF2 23857 0U, // PseudoVSOXSEG8EI32_V_MF2_MF2_MASK 23858 0U, // PseudoVSOXSEG8EI32_V_MF2_MF4 23859 0U, // PseudoVSOXSEG8EI32_V_MF2_MF4_MASK 23860 0U, // PseudoVSOXSEG8EI32_V_MF2_MF8 23861 0U, // PseudoVSOXSEG8EI32_V_MF2_MF8_MASK 23862 0U, // PseudoVSOXSEG8EI64_V_M1_M1 23863 0U, // PseudoVSOXSEG8EI64_V_M1_M1_MASK 23864 0U, // PseudoVSOXSEG8EI64_V_M1_MF2 23865 0U, // PseudoVSOXSEG8EI64_V_M1_MF2_MASK 23866 0U, // PseudoVSOXSEG8EI64_V_M1_MF4 23867 0U, // PseudoVSOXSEG8EI64_V_M1_MF4_MASK 23868 0U, // PseudoVSOXSEG8EI64_V_M1_MF8 23869 0U, // PseudoVSOXSEG8EI64_V_M1_MF8_MASK 23870 0U, // PseudoVSOXSEG8EI64_V_M2_M1 23871 0U, // PseudoVSOXSEG8EI64_V_M2_M1_MASK 23872 0U, // PseudoVSOXSEG8EI64_V_M2_MF2 23873 0U, // PseudoVSOXSEG8EI64_V_M2_MF2_MASK 23874 0U, // PseudoVSOXSEG8EI64_V_M2_MF4 23875 0U, // PseudoVSOXSEG8EI64_V_M2_MF4_MASK 23876 0U, // PseudoVSOXSEG8EI64_V_M4_M1 23877 0U, // PseudoVSOXSEG8EI64_V_M4_M1_MASK 23878 0U, // PseudoVSOXSEG8EI64_V_M4_MF2 23879 0U, // PseudoVSOXSEG8EI64_V_M4_MF2_MASK 23880 0U, // PseudoVSOXSEG8EI64_V_M8_M1 23881 0U, // PseudoVSOXSEG8EI64_V_M8_M1_MASK 23882 0U, // PseudoVSOXSEG8EI8_V_M1_M1 23883 0U, // PseudoVSOXSEG8EI8_V_M1_M1_MASK 23884 0U, // PseudoVSOXSEG8EI8_V_MF2_M1 23885 0U, // PseudoVSOXSEG8EI8_V_MF2_M1_MASK 23886 0U, // PseudoVSOXSEG8EI8_V_MF2_MF2 23887 0U, // PseudoVSOXSEG8EI8_V_MF2_MF2_MASK 23888 0U, // PseudoVSOXSEG8EI8_V_MF4_M1 23889 0U, // PseudoVSOXSEG8EI8_V_MF4_M1_MASK 23890 0U, // PseudoVSOXSEG8EI8_V_MF4_MF2 23891 0U, // PseudoVSOXSEG8EI8_V_MF4_MF2_MASK 23892 0U, // PseudoVSOXSEG8EI8_V_MF4_MF4 23893 0U, // PseudoVSOXSEG8EI8_V_MF4_MF4_MASK 23894 0U, // PseudoVSOXSEG8EI8_V_MF8_M1 23895 0U, // PseudoVSOXSEG8EI8_V_MF8_M1_MASK 23896 0U, // PseudoVSOXSEG8EI8_V_MF8_MF2 23897 0U, // PseudoVSOXSEG8EI8_V_MF8_MF2_MASK 23898 0U, // PseudoVSOXSEG8EI8_V_MF8_MF4 23899 0U, // PseudoVSOXSEG8EI8_V_MF8_MF4_MASK 23900 0U, // PseudoVSOXSEG8EI8_V_MF8_MF8 23901 0U, // PseudoVSOXSEG8EI8_V_MF8_MF8_MASK 23902 0U, // PseudoVSPILL2_M1 23903 0U, // PseudoVSPILL2_M2 23904 0U, // PseudoVSPILL2_M4 23905 0U, // PseudoVSPILL2_MF2 23906 0U, // PseudoVSPILL2_MF4 23907 0U, // PseudoVSPILL2_MF8 23908 0U, // PseudoVSPILL3_M1 23909 0U, // PseudoVSPILL3_M2 23910 0U, // PseudoVSPILL3_MF2 23911 0U, // PseudoVSPILL3_MF4 23912 0U, // PseudoVSPILL3_MF8 23913 0U, // PseudoVSPILL4_M1 23914 0U, // PseudoVSPILL4_M2 23915 0U, // PseudoVSPILL4_MF2 23916 0U, // PseudoVSPILL4_MF4 23917 0U, // PseudoVSPILL4_MF8 23918 0U, // PseudoVSPILL5_M1 23919 0U, // PseudoVSPILL5_MF2 23920 0U, // PseudoVSPILL5_MF4 23921 0U, // PseudoVSPILL5_MF8 23922 0U, // PseudoVSPILL6_M1 23923 0U, // PseudoVSPILL6_MF2 23924 0U, // PseudoVSPILL6_MF4 23925 0U, // PseudoVSPILL6_MF8 23926 0U, // PseudoVSPILL7_M1 23927 0U, // PseudoVSPILL7_MF2 23928 0U, // PseudoVSPILL7_MF4 23929 0U, // PseudoVSPILL7_MF8 23930 0U, // PseudoVSPILL8_M1 23931 0U, // PseudoVSPILL8_MF2 23932 0U, // PseudoVSPILL8_MF4 23933 0U, // PseudoVSPILL8_MF8 23934 0U, // PseudoVSRA_VI_M1 23935 0U, // PseudoVSRA_VI_M1_MASK 23936 0U, // PseudoVSRA_VI_M1_TU 23937 0U, // PseudoVSRA_VI_M2 23938 0U, // PseudoVSRA_VI_M2_MASK 23939 0U, // PseudoVSRA_VI_M2_TU 23940 0U, // PseudoVSRA_VI_M4 23941 0U, // PseudoVSRA_VI_M4_MASK 23942 0U, // PseudoVSRA_VI_M4_TU 23943 0U, // PseudoVSRA_VI_M8 23944 0U, // PseudoVSRA_VI_M8_MASK 23945 0U, // PseudoVSRA_VI_M8_TU 23946 0U, // PseudoVSRA_VI_MF2 23947 0U, // PseudoVSRA_VI_MF2_MASK 23948 0U, // PseudoVSRA_VI_MF2_TU 23949 0U, // PseudoVSRA_VI_MF4 23950 0U, // PseudoVSRA_VI_MF4_MASK 23951 0U, // PseudoVSRA_VI_MF4_TU 23952 0U, // PseudoVSRA_VI_MF8 23953 0U, // PseudoVSRA_VI_MF8_MASK 23954 0U, // PseudoVSRA_VI_MF8_TU 23955 0U, // PseudoVSRA_VV_M1 23956 0U, // PseudoVSRA_VV_M1_MASK 23957 0U, // PseudoVSRA_VV_M1_TU 23958 0U, // PseudoVSRA_VV_M2 23959 0U, // PseudoVSRA_VV_M2_MASK 23960 0U, // PseudoVSRA_VV_M2_TU 23961 0U, // PseudoVSRA_VV_M4 23962 0U, // PseudoVSRA_VV_M4_MASK 23963 0U, // PseudoVSRA_VV_M4_TU 23964 0U, // PseudoVSRA_VV_M8 23965 0U, // PseudoVSRA_VV_M8_MASK 23966 0U, // PseudoVSRA_VV_M8_TU 23967 0U, // PseudoVSRA_VV_MF2 23968 0U, // PseudoVSRA_VV_MF2_MASK 23969 0U, // PseudoVSRA_VV_MF2_TU 23970 0U, // PseudoVSRA_VV_MF4 23971 0U, // PseudoVSRA_VV_MF4_MASK 23972 0U, // PseudoVSRA_VV_MF4_TU 23973 0U, // PseudoVSRA_VV_MF8 23974 0U, // PseudoVSRA_VV_MF8_MASK 23975 0U, // PseudoVSRA_VV_MF8_TU 23976 0U, // PseudoVSRA_VX_M1 23977 0U, // PseudoVSRA_VX_M1_MASK 23978 0U, // PseudoVSRA_VX_M1_TU 23979 0U, // PseudoVSRA_VX_M2 23980 0U, // PseudoVSRA_VX_M2_MASK 23981 0U, // PseudoVSRA_VX_M2_TU 23982 0U, // PseudoVSRA_VX_M4 23983 0U, // PseudoVSRA_VX_M4_MASK 23984 0U, // PseudoVSRA_VX_M4_TU 23985 0U, // PseudoVSRA_VX_M8 23986 0U, // PseudoVSRA_VX_M8_MASK 23987 0U, // PseudoVSRA_VX_M8_TU 23988 0U, // PseudoVSRA_VX_MF2 23989 0U, // PseudoVSRA_VX_MF2_MASK 23990 0U, // PseudoVSRA_VX_MF2_TU 23991 0U, // PseudoVSRA_VX_MF4 23992 0U, // PseudoVSRA_VX_MF4_MASK 23993 0U, // PseudoVSRA_VX_MF4_TU 23994 0U, // PseudoVSRA_VX_MF8 23995 0U, // PseudoVSRA_VX_MF8_MASK 23996 0U, // PseudoVSRA_VX_MF8_TU 23997 0U, // PseudoVSRL_VI_M1 23998 0U, // PseudoVSRL_VI_M1_MASK 23999 0U, // PseudoVSRL_VI_M1_TU 24000 0U, // PseudoVSRL_VI_M2 24001 0U, // PseudoVSRL_VI_M2_MASK 24002 0U, // PseudoVSRL_VI_M2_TU 24003 0U, // PseudoVSRL_VI_M4 24004 0U, // PseudoVSRL_VI_M4_MASK 24005 0U, // PseudoVSRL_VI_M4_TU 24006 0U, // PseudoVSRL_VI_M8 24007 0U, // PseudoVSRL_VI_M8_MASK 24008 0U, // PseudoVSRL_VI_M8_TU 24009 0U, // PseudoVSRL_VI_MF2 24010 0U, // PseudoVSRL_VI_MF2_MASK 24011 0U, // PseudoVSRL_VI_MF2_TU 24012 0U, // PseudoVSRL_VI_MF4 24013 0U, // PseudoVSRL_VI_MF4_MASK 24014 0U, // PseudoVSRL_VI_MF4_TU 24015 0U, // PseudoVSRL_VI_MF8 24016 0U, // PseudoVSRL_VI_MF8_MASK 24017 0U, // PseudoVSRL_VI_MF8_TU 24018 0U, // PseudoVSRL_VV_M1 24019 0U, // PseudoVSRL_VV_M1_MASK 24020 0U, // PseudoVSRL_VV_M1_TU 24021 0U, // PseudoVSRL_VV_M2 24022 0U, // PseudoVSRL_VV_M2_MASK 24023 0U, // PseudoVSRL_VV_M2_TU 24024 0U, // PseudoVSRL_VV_M4 24025 0U, // PseudoVSRL_VV_M4_MASK 24026 0U, // PseudoVSRL_VV_M4_TU 24027 0U, // PseudoVSRL_VV_M8 24028 0U, // PseudoVSRL_VV_M8_MASK 24029 0U, // PseudoVSRL_VV_M8_TU 24030 0U, // PseudoVSRL_VV_MF2 24031 0U, // PseudoVSRL_VV_MF2_MASK 24032 0U, // PseudoVSRL_VV_MF2_TU 24033 0U, // PseudoVSRL_VV_MF4 24034 0U, // PseudoVSRL_VV_MF4_MASK 24035 0U, // PseudoVSRL_VV_MF4_TU 24036 0U, // PseudoVSRL_VV_MF8 24037 0U, // PseudoVSRL_VV_MF8_MASK 24038 0U, // PseudoVSRL_VV_MF8_TU 24039 0U, // PseudoVSRL_VX_M1 24040 0U, // PseudoVSRL_VX_M1_MASK 24041 0U, // PseudoVSRL_VX_M1_TU 24042 0U, // PseudoVSRL_VX_M2 24043 0U, // PseudoVSRL_VX_M2_MASK 24044 0U, // PseudoVSRL_VX_M2_TU 24045 0U, // PseudoVSRL_VX_M4 24046 0U, // PseudoVSRL_VX_M4_MASK 24047 0U, // PseudoVSRL_VX_M4_TU 24048 0U, // PseudoVSRL_VX_M8 24049 0U, // PseudoVSRL_VX_M8_MASK 24050 0U, // PseudoVSRL_VX_M8_TU 24051 0U, // PseudoVSRL_VX_MF2 24052 0U, // PseudoVSRL_VX_MF2_MASK 24053 0U, // PseudoVSRL_VX_MF2_TU 24054 0U, // PseudoVSRL_VX_MF4 24055 0U, // PseudoVSRL_VX_MF4_MASK 24056 0U, // PseudoVSRL_VX_MF4_TU 24057 0U, // PseudoVSRL_VX_MF8 24058 0U, // PseudoVSRL_VX_MF8_MASK 24059 0U, // PseudoVSRL_VX_MF8_TU 24060 0U, // PseudoVSSE16_V_M1 24061 0U, // PseudoVSSE16_V_M1_MASK 24062 0U, // PseudoVSSE16_V_M2 24063 0U, // PseudoVSSE16_V_M2_MASK 24064 0U, // PseudoVSSE16_V_M4 24065 0U, // PseudoVSSE16_V_M4_MASK 24066 0U, // PseudoVSSE16_V_M8 24067 0U, // PseudoVSSE16_V_M8_MASK 24068 0U, // PseudoVSSE16_V_MF2 24069 0U, // PseudoVSSE16_V_MF2_MASK 24070 0U, // PseudoVSSE16_V_MF4 24071 0U, // PseudoVSSE16_V_MF4_MASK 24072 0U, // PseudoVSSE32_V_M1 24073 0U, // PseudoVSSE32_V_M1_MASK 24074 0U, // PseudoVSSE32_V_M2 24075 0U, // PseudoVSSE32_V_M2_MASK 24076 0U, // PseudoVSSE32_V_M4 24077 0U, // PseudoVSSE32_V_M4_MASK 24078 0U, // PseudoVSSE32_V_M8 24079 0U, // PseudoVSSE32_V_M8_MASK 24080 0U, // PseudoVSSE32_V_MF2 24081 0U, // PseudoVSSE32_V_MF2_MASK 24082 0U, // PseudoVSSE64_V_M1 24083 0U, // PseudoVSSE64_V_M1_MASK 24084 0U, // PseudoVSSE64_V_M2 24085 0U, // PseudoVSSE64_V_M2_MASK 24086 0U, // PseudoVSSE64_V_M4 24087 0U, // PseudoVSSE64_V_M4_MASK 24088 0U, // PseudoVSSE64_V_M8 24089 0U, // PseudoVSSE64_V_M8_MASK 24090 0U, // PseudoVSSE8_V_M1 24091 0U, // PseudoVSSE8_V_M1_MASK 24092 0U, // PseudoVSSE8_V_M2 24093 0U, // PseudoVSSE8_V_M2_MASK 24094 0U, // PseudoVSSE8_V_M4 24095 0U, // PseudoVSSE8_V_M4_MASK 24096 0U, // PseudoVSSE8_V_M8 24097 0U, // PseudoVSSE8_V_M8_MASK 24098 0U, // PseudoVSSE8_V_MF2 24099 0U, // PseudoVSSE8_V_MF2_MASK 24100 0U, // PseudoVSSE8_V_MF4 24101 0U, // PseudoVSSE8_V_MF4_MASK 24102 0U, // PseudoVSSE8_V_MF8 24103 0U, // PseudoVSSE8_V_MF8_MASK 24104 0U, // PseudoVSSEG2E16_V_M1 24105 0U, // PseudoVSSEG2E16_V_M1_MASK 24106 0U, // PseudoVSSEG2E16_V_M2 24107 0U, // PseudoVSSEG2E16_V_M2_MASK 24108 0U, // PseudoVSSEG2E16_V_M4 24109 0U, // PseudoVSSEG2E16_V_M4_MASK 24110 0U, // PseudoVSSEG2E16_V_MF2 24111 0U, // PseudoVSSEG2E16_V_MF2_MASK 24112 0U, // PseudoVSSEG2E16_V_MF4 24113 0U, // PseudoVSSEG2E16_V_MF4_MASK 24114 0U, // PseudoVSSEG2E32_V_M1 24115 0U, // PseudoVSSEG2E32_V_M1_MASK 24116 0U, // PseudoVSSEG2E32_V_M2 24117 0U, // PseudoVSSEG2E32_V_M2_MASK 24118 0U, // PseudoVSSEG2E32_V_M4 24119 0U, // PseudoVSSEG2E32_V_M4_MASK 24120 0U, // PseudoVSSEG2E32_V_MF2 24121 0U, // PseudoVSSEG2E32_V_MF2_MASK 24122 0U, // PseudoVSSEG2E64_V_M1 24123 0U, // PseudoVSSEG2E64_V_M1_MASK 24124 0U, // PseudoVSSEG2E64_V_M2 24125 0U, // PseudoVSSEG2E64_V_M2_MASK 24126 0U, // PseudoVSSEG2E64_V_M4 24127 0U, // PseudoVSSEG2E64_V_M4_MASK 24128 0U, // PseudoVSSEG2E8_V_M1 24129 0U, // PseudoVSSEG2E8_V_M1_MASK 24130 0U, // PseudoVSSEG2E8_V_M2 24131 0U, // PseudoVSSEG2E8_V_M2_MASK 24132 0U, // PseudoVSSEG2E8_V_M4 24133 0U, // PseudoVSSEG2E8_V_M4_MASK 24134 0U, // PseudoVSSEG2E8_V_MF2 24135 0U, // PseudoVSSEG2E8_V_MF2_MASK 24136 0U, // PseudoVSSEG2E8_V_MF4 24137 0U, // PseudoVSSEG2E8_V_MF4_MASK 24138 0U, // PseudoVSSEG2E8_V_MF8 24139 0U, // PseudoVSSEG2E8_V_MF8_MASK 24140 0U, // PseudoVSSEG3E16_V_M1 24141 0U, // PseudoVSSEG3E16_V_M1_MASK 24142 0U, // PseudoVSSEG3E16_V_M2 24143 0U, // PseudoVSSEG3E16_V_M2_MASK 24144 0U, // PseudoVSSEG3E16_V_MF2 24145 0U, // PseudoVSSEG3E16_V_MF2_MASK 24146 0U, // PseudoVSSEG3E16_V_MF4 24147 0U, // PseudoVSSEG3E16_V_MF4_MASK 24148 0U, // PseudoVSSEG3E32_V_M1 24149 0U, // PseudoVSSEG3E32_V_M1_MASK 24150 0U, // PseudoVSSEG3E32_V_M2 24151 0U, // PseudoVSSEG3E32_V_M2_MASK 24152 0U, // PseudoVSSEG3E32_V_MF2 24153 0U, // PseudoVSSEG3E32_V_MF2_MASK 24154 0U, // PseudoVSSEG3E64_V_M1 24155 0U, // PseudoVSSEG3E64_V_M1_MASK 24156 0U, // PseudoVSSEG3E64_V_M2 24157 0U, // PseudoVSSEG3E64_V_M2_MASK 24158 0U, // PseudoVSSEG3E8_V_M1 24159 0U, // PseudoVSSEG3E8_V_M1_MASK 24160 0U, // PseudoVSSEG3E8_V_M2 24161 0U, // PseudoVSSEG3E8_V_M2_MASK 24162 0U, // PseudoVSSEG3E8_V_MF2 24163 0U, // PseudoVSSEG3E8_V_MF2_MASK 24164 0U, // PseudoVSSEG3E8_V_MF4 24165 0U, // PseudoVSSEG3E8_V_MF4_MASK 24166 0U, // PseudoVSSEG3E8_V_MF8 24167 0U, // PseudoVSSEG3E8_V_MF8_MASK 24168 0U, // PseudoVSSEG4E16_V_M1 24169 0U, // PseudoVSSEG4E16_V_M1_MASK 24170 0U, // PseudoVSSEG4E16_V_M2 24171 0U, // PseudoVSSEG4E16_V_M2_MASK 24172 0U, // PseudoVSSEG4E16_V_MF2 24173 0U, // PseudoVSSEG4E16_V_MF2_MASK 24174 0U, // PseudoVSSEG4E16_V_MF4 24175 0U, // PseudoVSSEG4E16_V_MF4_MASK 24176 0U, // PseudoVSSEG4E32_V_M1 24177 0U, // PseudoVSSEG4E32_V_M1_MASK 24178 0U, // PseudoVSSEG4E32_V_M2 24179 0U, // PseudoVSSEG4E32_V_M2_MASK 24180 0U, // PseudoVSSEG4E32_V_MF2 24181 0U, // PseudoVSSEG4E32_V_MF2_MASK 24182 0U, // PseudoVSSEG4E64_V_M1 24183 0U, // PseudoVSSEG4E64_V_M1_MASK 24184 0U, // PseudoVSSEG4E64_V_M2 24185 0U, // PseudoVSSEG4E64_V_M2_MASK 24186 0U, // PseudoVSSEG4E8_V_M1 24187 0U, // PseudoVSSEG4E8_V_M1_MASK 24188 0U, // PseudoVSSEG4E8_V_M2 24189 0U, // PseudoVSSEG4E8_V_M2_MASK 24190 0U, // PseudoVSSEG4E8_V_MF2 24191 0U, // PseudoVSSEG4E8_V_MF2_MASK 24192 0U, // PseudoVSSEG4E8_V_MF4 24193 0U, // PseudoVSSEG4E8_V_MF4_MASK 24194 0U, // PseudoVSSEG4E8_V_MF8 24195 0U, // PseudoVSSEG4E8_V_MF8_MASK 24196 0U, // PseudoVSSEG5E16_V_M1 24197 0U, // PseudoVSSEG5E16_V_M1_MASK 24198 0U, // PseudoVSSEG5E16_V_MF2 24199 0U, // PseudoVSSEG5E16_V_MF2_MASK 24200 0U, // PseudoVSSEG5E16_V_MF4 24201 0U, // PseudoVSSEG5E16_V_MF4_MASK 24202 0U, // PseudoVSSEG5E32_V_M1 24203 0U, // PseudoVSSEG5E32_V_M1_MASK 24204 0U, // PseudoVSSEG5E32_V_MF2 24205 0U, // PseudoVSSEG5E32_V_MF2_MASK 24206 0U, // PseudoVSSEG5E64_V_M1 24207 0U, // PseudoVSSEG5E64_V_M1_MASK 24208 0U, // PseudoVSSEG5E8_V_M1 24209 0U, // PseudoVSSEG5E8_V_M1_MASK 24210 0U, // PseudoVSSEG5E8_V_MF2 24211 0U, // PseudoVSSEG5E8_V_MF2_MASK 24212 0U, // PseudoVSSEG5E8_V_MF4 24213 0U, // PseudoVSSEG5E8_V_MF4_MASK 24214 0U, // PseudoVSSEG5E8_V_MF8 24215 0U, // PseudoVSSEG5E8_V_MF8_MASK 24216 0U, // PseudoVSSEG6E16_V_M1 24217 0U, // PseudoVSSEG6E16_V_M1_MASK 24218 0U, // PseudoVSSEG6E16_V_MF2 24219 0U, // PseudoVSSEG6E16_V_MF2_MASK 24220 0U, // PseudoVSSEG6E16_V_MF4 24221 0U, // PseudoVSSEG6E16_V_MF4_MASK 24222 0U, // PseudoVSSEG6E32_V_M1 24223 0U, // PseudoVSSEG6E32_V_M1_MASK 24224 0U, // PseudoVSSEG6E32_V_MF2 24225 0U, // PseudoVSSEG6E32_V_MF2_MASK 24226 0U, // PseudoVSSEG6E64_V_M1 24227 0U, // PseudoVSSEG6E64_V_M1_MASK 24228 0U, // PseudoVSSEG6E8_V_M1 24229 0U, // PseudoVSSEG6E8_V_M1_MASK 24230 0U, // PseudoVSSEG6E8_V_MF2 24231 0U, // PseudoVSSEG6E8_V_MF2_MASK 24232 0U, // PseudoVSSEG6E8_V_MF4 24233 0U, // PseudoVSSEG6E8_V_MF4_MASK 24234 0U, // PseudoVSSEG6E8_V_MF8 24235 0U, // PseudoVSSEG6E8_V_MF8_MASK 24236 0U, // PseudoVSSEG7E16_V_M1 24237 0U, // PseudoVSSEG7E16_V_M1_MASK 24238 0U, // PseudoVSSEG7E16_V_MF2 24239 0U, // PseudoVSSEG7E16_V_MF2_MASK 24240 0U, // PseudoVSSEG7E16_V_MF4 24241 0U, // PseudoVSSEG7E16_V_MF4_MASK 24242 0U, // PseudoVSSEG7E32_V_M1 24243 0U, // PseudoVSSEG7E32_V_M1_MASK 24244 0U, // PseudoVSSEG7E32_V_MF2 24245 0U, // PseudoVSSEG7E32_V_MF2_MASK 24246 0U, // PseudoVSSEG7E64_V_M1 24247 0U, // PseudoVSSEG7E64_V_M1_MASK 24248 0U, // PseudoVSSEG7E8_V_M1 24249 0U, // PseudoVSSEG7E8_V_M1_MASK 24250 0U, // PseudoVSSEG7E8_V_MF2 24251 0U, // PseudoVSSEG7E8_V_MF2_MASK 24252 0U, // PseudoVSSEG7E8_V_MF4 24253 0U, // PseudoVSSEG7E8_V_MF4_MASK 24254 0U, // PseudoVSSEG7E8_V_MF8 24255 0U, // PseudoVSSEG7E8_V_MF8_MASK 24256 0U, // PseudoVSSEG8E16_V_M1 24257 0U, // PseudoVSSEG8E16_V_M1_MASK 24258 0U, // PseudoVSSEG8E16_V_MF2 24259 0U, // PseudoVSSEG8E16_V_MF2_MASK 24260 0U, // PseudoVSSEG8E16_V_MF4 24261 0U, // PseudoVSSEG8E16_V_MF4_MASK 24262 0U, // PseudoVSSEG8E32_V_M1 24263 0U, // PseudoVSSEG8E32_V_M1_MASK 24264 0U, // PseudoVSSEG8E32_V_MF2 24265 0U, // PseudoVSSEG8E32_V_MF2_MASK 24266 0U, // PseudoVSSEG8E64_V_M1 24267 0U, // PseudoVSSEG8E64_V_M1_MASK 24268 0U, // PseudoVSSEG8E8_V_M1 24269 0U, // PseudoVSSEG8E8_V_M1_MASK 24270 0U, // PseudoVSSEG8E8_V_MF2 24271 0U, // PseudoVSSEG8E8_V_MF2_MASK 24272 0U, // PseudoVSSEG8E8_V_MF4 24273 0U, // PseudoVSSEG8E8_V_MF4_MASK 24274 0U, // PseudoVSSEG8E8_V_MF8 24275 0U, // PseudoVSSEG8E8_V_MF8_MASK 24276 0U, // PseudoVSSRA_VI_M1 24277 0U, // PseudoVSSRA_VI_M1_MASK 24278 0U, // PseudoVSSRA_VI_M1_TU 24279 0U, // PseudoVSSRA_VI_M2 24280 0U, // PseudoVSSRA_VI_M2_MASK 24281 0U, // PseudoVSSRA_VI_M2_TU 24282 0U, // PseudoVSSRA_VI_M4 24283 0U, // PseudoVSSRA_VI_M4_MASK 24284 0U, // PseudoVSSRA_VI_M4_TU 24285 0U, // PseudoVSSRA_VI_M8 24286 0U, // PseudoVSSRA_VI_M8_MASK 24287 0U, // PseudoVSSRA_VI_M8_TU 24288 0U, // PseudoVSSRA_VI_MF2 24289 0U, // PseudoVSSRA_VI_MF2_MASK 24290 0U, // PseudoVSSRA_VI_MF2_TU 24291 0U, // PseudoVSSRA_VI_MF4 24292 0U, // PseudoVSSRA_VI_MF4_MASK 24293 0U, // PseudoVSSRA_VI_MF4_TU 24294 0U, // PseudoVSSRA_VI_MF8 24295 0U, // PseudoVSSRA_VI_MF8_MASK 24296 0U, // PseudoVSSRA_VI_MF8_TU 24297 0U, // PseudoVSSRA_VV_M1 24298 0U, // PseudoVSSRA_VV_M1_MASK 24299 0U, // PseudoVSSRA_VV_M1_TU 24300 0U, // PseudoVSSRA_VV_M2 24301 0U, // PseudoVSSRA_VV_M2_MASK 24302 0U, // PseudoVSSRA_VV_M2_TU 24303 0U, // PseudoVSSRA_VV_M4 24304 0U, // PseudoVSSRA_VV_M4_MASK 24305 0U, // PseudoVSSRA_VV_M4_TU 24306 0U, // PseudoVSSRA_VV_M8 24307 0U, // PseudoVSSRA_VV_M8_MASK 24308 0U, // PseudoVSSRA_VV_M8_TU 24309 0U, // PseudoVSSRA_VV_MF2 24310 0U, // PseudoVSSRA_VV_MF2_MASK 24311 0U, // PseudoVSSRA_VV_MF2_TU 24312 0U, // PseudoVSSRA_VV_MF4 24313 0U, // PseudoVSSRA_VV_MF4_MASK 24314 0U, // PseudoVSSRA_VV_MF4_TU 24315 0U, // PseudoVSSRA_VV_MF8 24316 0U, // PseudoVSSRA_VV_MF8_MASK 24317 0U, // PseudoVSSRA_VV_MF8_TU 24318 0U, // PseudoVSSRA_VX_M1 24319 0U, // PseudoVSSRA_VX_M1_MASK 24320 0U, // PseudoVSSRA_VX_M1_TU 24321 0U, // PseudoVSSRA_VX_M2 24322 0U, // PseudoVSSRA_VX_M2_MASK 24323 0U, // PseudoVSSRA_VX_M2_TU 24324 0U, // PseudoVSSRA_VX_M4 24325 0U, // PseudoVSSRA_VX_M4_MASK 24326 0U, // PseudoVSSRA_VX_M4_TU 24327 0U, // PseudoVSSRA_VX_M8 24328 0U, // PseudoVSSRA_VX_M8_MASK 24329 0U, // PseudoVSSRA_VX_M8_TU 24330 0U, // PseudoVSSRA_VX_MF2 24331 0U, // PseudoVSSRA_VX_MF2_MASK 24332 0U, // PseudoVSSRA_VX_MF2_TU 24333 0U, // PseudoVSSRA_VX_MF4 24334 0U, // PseudoVSSRA_VX_MF4_MASK 24335 0U, // PseudoVSSRA_VX_MF4_TU 24336 0U, // PseudoVSSRA_VX_MF8 24337 0U, // PseudoVSSRA_VX_MF8_MASK 24338 0U, // PseudoVSSRA_VX_MF8_TU 24339 0U, // PseudoVSSRL_VI_M1 24340 0U, // PseudoVSSRL_VI_M1_MASK 24341 0U, // PseudoVSSRL_VI_M1_TU 24342 0U, // PseudoVSSRL_VI_M2 24343 0U, // PseudoVSSRL_VI_M2_MASK 24344 0U, // PseudoVSSRL_VI_M2_TU 24345 0U, // PseudoVSSRL_VI_M4 24346 0U, // PseudoVSSRL_VI_M4_MASK 24347 0U, // PseudoVSSRL_VI_M4_TU 24348 0U, // PseudoVSSRL_VI_M8 24349 0U, // PseudoVSSRL_VI_M8_MASK 24350 0U, // PseudoVSSRL_VI_M8_TU 24351 0U, // PseudoVSSRL_VI_MF2 24352 0U, // PseudoVSSRL_VI_MF2_MASK 24353 0U, // PseudoVSSRL_VI_MF2_TU 24354 0U, // PseudoVSSRL_VI_MF4 24355 0U, // PseudoVSSRL_VI_MF4_MASK 24356 0U, // PseudoVSSRL_VI_MF4_TU 24357 0U, // PseudoVSSRL_VI_MF8 24358 0U, // PseudoVSSRL_VI_MF8_MASK 24359 0U, // PseudoVSSRL_VI_MF8_TU 24360 0U, // PseudoVSSRL_VV_M1 24361 0U, // PseudoVSSRL_VV_M1_MASK 24362 0U, // PseudoVSSRL_VV_M1_TU 24363 0U, // PseudoVSSRL_VV_M2 24364 0U, // PseudoVSSRL_VV_M2_MASK 24365 0U, // PseudoVSSRL_VV_M2_TU 24366 0U, // PseudoVSSRL_VV_M4 24367 0U, // PseudoVSSRL_VV_M4_MASK 24368 0U, // PseudoVSSRL_VV_M4_TU 24369 0U, // PseudoVSSRL_VV_M8 24370 0U, // PseudoVSSRL_VV_M8_MASK 24371 0U, // PseudoVSSRL_VV_M8_TU 24372 0U, // PseudoVSSRL_VV_MF2 24373 0U, // PseudoVSSRL_VV_MF2_MASK 24374 0U, // PseudoVSSRL_VV_MF2_TU 24375 0U, // PseudoVSSRL_VV_MF4 24376 0U, // PseudoVSSRL_VV_MF4_MASK 24377 0U, // PseudoVSSRL_VV_MF4_TU 24378 0U, // PseudoVSSRL_VV_MF8 24379 0U, // PseudoVSSRL_VV_MF8_MASK 24380 0U, // PseudoVSSRL_VV_MF8_TU 24381 0U, // PseudoVSSRL_VX_M1 24382 0U, // PseudoVSSRL_VX_M1_MASK 24383 0U, // PseudoVSSRL_VX_M1_TU 24384 0U, // PseudoVSSRL_VX_M2 24385 0U, // PseudoVSSRL_VX_M2_MASK 24386 0U, // PseudoVSSRL_VX_M2_TU 24387 0U, // PseudoVSSRL_VX_M4 24388 0U, // PseudoVSSRL_VX_M4_MASK 24389 0U, // PseudoVSSRL_VX_M4_TU 24390 0U, // PseudoVSSRL_VX_M8 24391 0U, // PseudoVSSRL_VX_M8_MASK 24392 0U, // PseudoVSSRL_VX_M8_TU 24393 0U, // PseudoVSSRL_VX_MF2 24394 0U, // PseudoVSSRL_VX_MF2_MASK 24395 0U, // PseudoVSSRL_VX_MF2_TU 24396 0U, // PseudoVSSRL_VX_MF4 24397 0U, // PseudoVSSRL_VX_MF4_MASK 24398 0U, // PseudoVSSRL_VX_MF4_TU 24399 0U, // PseudoVSSRL_VX_MF8 24400 0U, // PseudoVSSRL_VX_MF8_MASK 24401 0U, // PseudoVSSRL_VX_MF8_TU 24402 0U, // PseudoVSSSEG2E16_V_M1 24403 0U, // PseudoVSSSEG2E16_V_M1_MASK 24404 0U, // PseudoVSSSEG2E16_V_M2 24405 0U, // PseudoVSSSEG2E16_V_M2_MASK 24406 0U, // PseudoVSSSEG2E16_V_M4 24407 0U, // PseudoVSSSEG2E16_V_M4_MASK 24408 0U, // PseudoVSSSEG2E16_V_MF2 24409 0U, // PseudoVSSSEG2E16_V_MF2_MASK 24410 0U, // PseudoVSSSEG2E16_V_MF4 24411 0U, // PseudoVSSSEG2E16_V_MF4_MASK 24412 0U, // PseudoVSSSEG2E32_V_M1 24413 0U, // PseudoVSSSEG2E32_V_M1_MASK 24414 0U, // PseudoVSSSEG2E32_V_M2 24415 0U, // PseudoVSSSEG2E32_V_M2_MASK 24416 0U, // PseudoVSSSEG2E32_V_M4 24417 0U, // PseudoVSSSEG2E32_V_M4_MASK 24418 0U, // PseudoVSSSEG2E32_V_MF2 24419 0U, // PseudoVSSSEG2E32_V_MF2_MASK 24420 0U, // PseudoVSSSEG2E64_V_M1 24421 0U, // PseudoVSSSEG2E64_V_M1_MASK 24422 0U, // PseudoVSSSEG2E64_V_M2 24423 0U, // PseudoVSSSEG2E64_V_M2_MASK 24424 0U, // PseudoVSSSEG2E64_V_M4 24425 0U, // PseudoVSSSEG2E64_V_M4_MASK 24426 0U, // PseudoVSSSEG2E8_V_M1 24427 0U, // PseudoVSSSEG2E8_V_M1_MASK 24428 0U, // PseudoVSSSEG2E8_V_M2 24429 0U, // PseudoVSSSEG2E8_V_M2_MASK 24430 0U, // PseudoVSSSEG2E8_V_M4 24431 0U, // PseudoVSSSEG2E8_V_M4_MASK 24432 0U, // PseudoVSSSEG2E8_V_MF2 24433 0U, // PseudoVSSSEG2E8_V_MF2_MASK 24434 0U, // PseudoVSSSEG2E8_V_MF4 24435 0U, // PseudoVSSSEG2E8_V_MF4_MASK 24436 0U, // PseudoVSSSEG2E8_V_MF8 24437 0U, // PseudoVSSSEG2E8_V_MF8_MASK 24438 0U, // PseudoVSSSEG3E16_V_M1 24439 0U, // PseudoVSSSEG3E16_V_M1_MASK 24440 0U, // PseudoVSSSEG3E16_V_M2 24441 0U, // PseudoVSSSEG3E16_V_M2_MASK 24442 0U, // PseudoVSSSEG3E16_V_MF2 24443 0U, // PseudoVSSSEG3E16_V_MF2_MASK 24444 0U, // PseudoVSSSEG3E16_V_MF4 24445 0U, // PseudoVSSSEG3E16_V_MF4_MASK 24446 0U, // PseudoVSSSEG3E32_V_M1 24447 0U, // PseudoVSSSEG3E32_V_M1_MASK 24448 0U, // PseudoVSSSEG3E32_V_M2 24449 0U, // PseudoVSSSEG3E32_V_M2_MASK 24450 0U, // PseudoVSSSEG3E32_V_MF2 24451 0U, // PseudoVSSSEG3E32_V_MF2_MASK 24452 0U, // PseudoVSSSEG3E64_V_M1 24453 0U, // PseudoVSSSEG3E64_V_M1_MASK 24454 0U, // PseudoVSSSEG3E64_V_M2 24455 0U, // PseudoVSSSEG3E64_V_M2_MASK 24456 0U, // PseudoVSSSEG3E8_V_M1 24457 0U, // PseudoVSSSEG3E8_V_M1_MASK 24458 0U, // PseudoVSSSEG3E8_V_M2 24459 0U, // PseudoVSSSEG3E8_V_M2_MASK 24460 0U, // PseudoVSSSEG3E8_V_MF2 24461 0U, // PseudoVSSSEG3E8_V_MF2_MASK 24462 0U, // PseudoVSSSEG3E8_V_MF4 24463 0U, // PseudoVSSSEG3E8_V_MF4_MASK 24464 0U, // PseudoVSSSEG3E8_V_MF8 24465 0U, // PseudoVSSSEG3E8_V_MF8_MASK 24466 0U, // PseudoVSSSEG4E16_V_M1 24467 0U, // PseudoVSSSEG4E16_V_M1_MASK 24468 0U, // PseudoVSSSEG4E16_V_M2 24469 0U, // PseudoVSSSEG4E16_V_M2_MASK 24470 0U, // PseudoVSSSEG4E16_V_MF2 24471 0U, // PseudoVSSSEG4E16_V_MF2_MASK 24472 0U, // PseudoVSSSEG4E16_V_MF4 24473 0U, // PseudoVSSSEG4E16_V_MF4_MASK 24474 0U, // PseudoVSSSEG4E32_V_M1 24475 0U, // PseudoVSSSEG4E32_V_M1_MASK 24476 0U, // PseudoVSSSEG4E32_V_M2 24477 0U, // PseudoVSSSEG4E32_V_M2_MASK 24478 0U, // PseudoVSSSEG4E32_V_MF2 24479 0U, // PseudoVSSSEG4E32_V_MF2_MASK 24480 0U, // PseudoVSSSEG4E64_V_M1 24481 0U, // PseudoVSSSEG4E64_V_M1_MASK 24482 0U, // PseudoVSSSEG4E64_V_M2 24483 0U, // PseudoVSSSEG4E64_V_M2_MASK 24484 0U, // PseudoVSSSEG4E8_V_M1 24485 0U, // PseudoVSSSEG4E8_V_M1_MASK 24486 0U, // PseudoVSSSEG4E8_V_M2 24487 0U, // PseudoVSSSEG4E8_V_M2_MASK 24488 0U, // PseudoVSSSEG4E8_V_MF2 24489 0U, // PseudoVSSSEG4E8_V_MF2_MASK 24490 0U, // PseudoVSSSEG4E8_V_MF4 24491 0U, // PseudoVSSSEG4E8_V_MF4_MASK 24492 0U, // PseudoVSSSEG4E8_V_MF8 24493 0U, // PseudoVSSSEG4E8_V_MF8_MASK 24494 0U, // PseudoVSSSEG5E16_V_M1 24495 0U, // PseudoVSSSEG5E16_V_M1_MASK 24496 0U, // PseudoVSSSEG5E16_V_MF2 24497 0U, // PseudoVSSSEG5E16_V_MF2_MASK 24498 0U, // PseudoVSSSEG5E16_V_MF4 24499 0U, // PseudoVSSSEG5E16_V_MF4_MASK 24500 0U, // PseudoVSSSEG5E32_V_M1 24501 0U, // PseudoVSSSEG5E32_V_M1_MASK 24502 0U, // PseudoVSSSEG5E32_V_MF2 24503 0U, // PseudoVSSSEG5E32_V_MF2_MASK 24504 0U, // PseudoVSSSEG5E64_V_M1 24505 0U, // PseudoVSSSEG5E64_V_M1_MASK 24506 0U, // PseudoVSSSEG5E8_V_M1 24507 0U, // PseudoVSSSEG5E8_V_M1_MASK 24508 0U, // PseudoVSSSEG5E8_V_MF2 24509 0U, // PseudoVSSSEG5E8_V_MF2_MASK 24510 0U, // PseudoVSSSEG5E8_V_MF4 24511 0U, // PseudoVSSSEG5E8_V_MF4_MASK 24512 0U, // PseudoVSSSEG5E8_V_MF8 24513 0U, // PseudoVSSSEG5E8_V_MF8_MASK 24514 0U, // PseudoVSSSEG6E16_V_M1 24515 0U, // PseudoVSSSEG6E16_V_M1_MASK 24516 0U, // PseudoVSSSEG6E16_V_MF2 24517 0U, // PseudoVSSSEG6E16_V_MF2_MASK 24518 0U, // PseudoVSSSEG6E16_V_MF4 24519 0U, // PseudoVSSSEG6E16_V_MF4_MASK 24520 0U, // PseudoVSSSEG6E32_V_M1 24521 0U, // PseudoVSSSEG6E32_V_M1_MASK 24522 0U, // PseudoVSSSEG6E32_V_MF2 24523 0U, // PseudoVSSSEG6E32_V_MF2_MASK 24524 0U, // PseudoVSSSEG6E64_V_M1 24525 0U, // PseudoVSSSEG6E64_V_M1_MASK 24526 0U, // PseudoVSSSEG6E8_V_M1 24527 0U, // PseudoVSSSEG6E8_V_M1_MASK 24528 0U, // PseudoVSSSEG6E8_V_MF2 24529 0U, // PseudoVSSSEG6E8_V_MF2_MASK 24530 0U, // PseudoVSSSEG6E8_V_MF4 24531 0U, // PseudoVSSSEG6E8_V_MF4_MASK 24532 0U, // PseudoVSSSEG6E8_V_MF8 24533 0U, // PseudoVSSSEG6E8_V_MF8_MASK 24534 0U, // PseudoVSSSEG7E16_V_M1 24535 0U, // PseudoVSSSEG7E16_V_M1_MASK 24536 0U, // PseudoVSSSEG7E16_V_MF2 24537 0U, // PseudoVSSSEG7E16_V_MF2_MASK 24538 0U, // PseudoVSSSEG7E16_V_MF4 24539 0U, // PseudoVSSSEG7E16_V_MF4_MASK 24540 0U, // PseudoVSSSEG7E32_V_M1 24541 0U, // PseudoVSSSEG7E32_V_M1_MASK 24542 0U, // PseudoVSSSEG7E32_V_MF2 24543 0U, // PseudoVSSSEG7E32_V_MF2_MASK 24544 0U, // PseudoVSSSEG7E64_V_M1 24545 0U, // PseudoVSSSEG7E64_V_M1_MASK 24546 0U, // PseudoVSSSEG7E8_V_M1 24547 0U, // PseudoVSSSEG7E8_V_M1_MASK 24548 0U, // PseudoVSSSEG7E8_V_MF2 24549 0U, // PseudoVSSSEG7E8_V_MF2_MASK 24550 0U, // PseudoVSSSEG7E8_V_MF4 24551 0U, // PseudoVSSSEG7E8_V_MF4_MASK 24552 0U, // PseudoVSSSEG7E8_V_MF8 24553 0U, // PseudoVSSSEG7E8_V_MF8_MASK 24554 0U, // PseudoVSSSEG8E16_V_M1 24555 0U, // PseudoVSSSEG8E16_V_M1_MASK 24556 0U, // PseudoVSSSEG8E16_V_MF2 24557 0U, // PseudoVSSSEG8E16_V_MF2_MASK 24558 0U, // PseudoVSSSEG8E16_V_MF4 24559 0U, // PseudoVSSSEG8E16_V_MF4_MASK 24560 0U, // PseudoVSSSEG8E32_V_M1 24561 0U, // PseudoVSSSEG8E32_V_M1_MASK 24562 0U, // PseudoVSSSEG8E32_V_MF2 24563 0U, // PseudoVSSSEG8E32_V_MF2_MASK 24564 0U, // PseudoVSSSEG8E64_V_M1 24565 0U, // PseudoVSSSEG8E64_V_M1_MASK 24566 0U, // PseudoVSSSEG8E8_V_M1 24567 0U, // PseudoVSSSEG8E8_V_M1_MASK 24568 0U, // PseudoVSSSEG8E8_V_MF2 24569 0U, // PseudoVSSSEG8E8_V_MF2_MASK 24570 0U, // PseudoVSSSEG8E8_V_MF4 24571 0U, // PseudoVSSSEG8E8_V_MF4_MASK 24572 0U, // PseudoVSSSEG8E8_V_MF8 24573 0U, // PseudoVSSSEG8E8_V_MF8_MASK 24574 0U, // PseudoVSSUBU_VV_M1 24575 0U, // PseudoVSSUBU_VV_M1_MASK 24576 0U, // PseudoVSSUBU_VV_M1_TU 24577 0U, // PseudoVSSUBU_VV_M2 24578 0U, // PseudoVSSUBU_VV_M2_MASK 24579 0U, // PseudoVSSUBU_VV_M2_TU 24580 0U, // PseudoVSSUBU_VV_M4 24581 0U, // PseudoVSSUBU_VV_M4_MASK 24582 0U, // PseudoVSSUBU_VV_M4_TU 24583 0U, // PseudoVSSUBU_VV_M8 24584 0U, // PseudoVSSUBU_VV_M8_MASK 24585 0U, // PseudoVSSUBU_VV_M8_TU 24586 0U, // PseudoVSSUBU_VV_MF2 24587 0U, // PseudoVSSUBU_VV_MF2_MASK 24588 0U, // PseudoVSSUBU_VV_MF2_TU 24589 0U, // PseudoVSSUBU_VV_MF4 24590 0U, // PseudoVSSUBU_VV_MF4_MASK 24591 0U, // PseudoVSSUBU_VV_MF4_TU 24592 0U, // PseudoVSSUBU_VV_MF8 24593 0U, // PseudoVSSUBU_VV_MF8_MASK 24594 0U, // PseudoVSSUBU_VV_MF8_TU 24595 0U, // PseudoVSSUBU_VX_M1 24596 0U, // PseudoVSSUBU_VX_M1_MASK 24597 0U, // PseudoVSSUBU_VX_M1_TU 24598 0U, // PseudoVSSUBU_VX_M2 24599 0U, // PseudoVSSUBU_VX_M2_MASK 24600 0U, // PseudoVSSUBU_VX_M2_TU 24601 0U, // PseudoVSSUBU_VX_M4 24602 0U, // PseudoVSSUBU_VX_M4_MASK 24603 0U, // PseudoVSSUBU_VX_M4_TU 24604 0U, // PseudoVSSUBU_VX_M8 24605 0U, // PseudoVSSUBU_VX_M8_MASK 24606 0U, // PseudoVSSUBU_VX_M8_TU 24607 0U, // PseudoVSSUBU_VX_MF2 24608 0U, // PseudoVSSUBU_VX_MF2_MASK 24609 0U, // PseudoVSSUBU_VX_MF2_TU 24610 0U, // PseudoVSSUBU_VX_MF4 24611 0U, // PseudoVSSUBU_VX_MF4_MASK 24612 0U, // PseudoVSSUBU_VX_MF4_TU 24613 0U, // PseudoVSSUBU_VX_MF8 24614 0U, // PseudoVSSUBU_VX_MF8_MASK 24615 0U, // PseudoVSSUBU_VX_MF8_TU 24616 0U, // PseudoVSSUB_VV_M1 24617 0U, // PseudoVSSUB_VV_M1_MASK 24618 0U, // PseudoVSSUB_VV_M1_TU 24619 0U, // PseudoVSSUB_VV_M2 24620 0U, // PseudoVSSUB_VV_M2_MASK 24621 0U, // PseudoVSSUB_VV_M2_TU 24622 0U, // PseudoVSSUB_VV_M4 24623 0U, // PseudoVSSUB_VV_M4_MASK 24624 0U, // PseudoVSSUB_VV_M4_TU 24625 0U, // PseudoVSSUB_VV_M8 24626 0U, // PseudoVSSUB_VV_M8_MASK 24627 0U, // PseudoVSSUB_VV_M8_TU 24628 0U, // PseudoVSSUB_VV_MF2 24629 0U, // PseudoVSSUB_VV_MF2_MASK 24630 0U, // PseudoVSSUB_VV_MF2_TU 24631 0U, // PseudoVSSUB_VV_MF4 24632 0U, // PseudoVSSUB_VV_MF4_MASK 24633 0U, // PseudoVSSUB_VV_MF4_TU 24634 0U, // PseudoVSSUB_VV_MF8 24635 0U, // PseudoVSSUB_VV_MF8_MASK 24636 0U, // PseudoVSSUB_VV_MF8_TU 24637 0U, // PseudoVSSUB_VX_M1 24638 0U, // PseudoVSSUB_VX_M1_MASK 24639 0U, // PseudoVSSUB_VX_M1_TU 24640 0U, // PseudoVSSUB_VX_M2 24641 0U, // PseudoVSSUB_VX_M2_MASK 24642 0U, // PseudoVSSUB_VX_M2_TU 24643 0U, // PseudoVSSUB_VX_M4 24644 0U, // PseudoVSSUB_VX_M4_MASK 24645 0U, // PseudoVSSUB_VX_M4_TU 24646 0U, // PseudoVSSUB_VX_M8 24647 0U, // PseudoVSSUB_VX_M8_MASK 24648 0U, // PseudoVSSUB_VX_M8_TU 24649 0U, // PseudoVSSUB_VX_MF2 24650 0U, // PseudoVSSUB_VX_MF2_MASK 24651 0U, // PseudoVSSUB_VX_MF2_TU 24652 0U, // PseudoVSSUB_VX_MF4 24653 0U, // PseudoVSSUB_VX_MF4_MASK 24654 0U, // PseudoVSSUB_VX_MF4_TU 24655 0U, // PseudoVSSUB_VX_MF8 24656 0U, // PseudoVSSUB_VX_MF8_MASK 24657 0U, // PseudoVSSUB_VX_MF8_TU 24658 0U, // PseudoVSUB_VV_M1 24659 0U, // PseudoVSUB_VV_M1_MASK 24660 0U, // PseudoVSUB_VV_M1_TU 24661 0U, // PseudoVSUB_VV_M2 24662 0U, // PseudoVSUB_VV_M2_MASK 24663 0U, // PseudoVSUB_VV_M2_TU 24664 0U, // PseudoVSUB_VV_M4 24665 0U, // PseudoVSUB_VV_M4_MASK 24666 0U, // PseudoVSUB_VV_M4_TU 24667 0U, // PseudoVSUB_VV_M8 24668 0U, // PseudoVSUB_VV_M8_MASK 24669 0U, // PseudoVSUB_VV_M8_TU 24670 0U, // PseudoVSUB_VV_MF2 24671 0U, // PseudoVSUB_VV_MF2_MASK 24672 0U, // PseudoVSUB_VV_MF2_TU 24673 0U, // PseudoVSUB_VV_MF4 24674 0U, // PseudoVSUB_VV_MF4_MASK 24675 0U, // PseudoVSUB_VV_MF4_TU 24676 0U, // PseudoVSUB_VV_MF8 24677 0U, // PseudoVSUB_VV_MF8_MASK 24678 0U, // PseudoVSUB_VV_MF8_TU 24679 0U, // PseudoVSUB_VX_M1 24680 0U, // PseudoVSUB_VX_M1_MASK 24681 0U, // PseudoVSUB_VX_M1_TU 24682 0U, // PseudoVSUB_VX_M2 24683 0U, // PseudoVSUB_VX_M2_MASK 24684 0U, // PseudoVSUB_VX_M2_TU 24685 0U, // PseudoVSUB_VX_M4 24686 0U, // PseudoVSUB_VX_M4_MASK 24687 0U, // PseudoVSUB_VX_M4_TU 24688 0U, // PseudoVSUB_VX_M8 24689 0U, // PseudoVSUB_VX_M8_MASK 24690 0U, // PseudoVSUB_VX_M8_TU 24691 0U, // PseudoVSUB_VX_MF2 24692 0U, // PseudoVSUB_VX_MF2_MASK 24693 0U, // PseudoVSUB_VX_MF2_TU 24694 0U, // PseudoVSUB_VX_MF4 24695 0U, // PseudoVSUB_VX_MF4_MASK 24696 0U, // PseudoVSUB_VX_MF4_TU 24697 0U, // PseudoVSUB_VX_MF8 24698 0U, // PseudoVSUB_VX_MF8_MASK 24699 0U, // PseudoVSUB_VX_MF8_TU 24700 0U, // PseudoVSUXEI16_V_M1_M1 24701 0U, // PseudoVSUXEI16_V_M1_M1_MASK 24702 0U, // PseudoVSUXEI16_V_M1_M2 24703 0U, // PseudoVSUXEI16_V_M1_M2_MASK 24704 0U, // PseudoVSUXEI16_V_M1_M4 24705 0U, // PseudoVSUXEI16_V_M1_M4_MASK 24706 0U, // PseudoVSUXEI16_V_M1_MF2 24707 0U, // PseudoVSUXEI16_V_M1_MF2_MASK 24708 0U, // PseudoVSUXEI16_V_M2_M1 24709 0U, // PseudoVSUXEI16_V_M2_M1_MASK 24710 0U, // PseudoVSUXEI16_V_M2_M2 24711 0U, // PseudoVSUXEI16_V_M2_M2_MASK 24712 0U, // PseudoVSUXEI16_V_M2_M4 24713 0U, // PseudoVSUXEI16_V_M2_M4_MASK 24714 0U, // PseudoVSUXEI16_V_M2_M8 24715 0U, // PseudoVSUXEI16_V_M2_M8_MASK 24716 0U, // PseudoVSUXEI16_V_M4_M2 24717 0U, // PseudoVSUXEI16_V_M4_M2_MASK 24718 0U, // PseudoVSUXEI16_V_M4_M4 24719 0U, // PseudoVSUXEI16_V_M4_M4_MASK 24720 0U, // PseudoVSUXEI16_V_M4_M8 24721 0U, // PseudoVSUXEI16_V_M4_M8_MASK 24722 0U, // PseudoVSUXEI16_V_M8_M4 24723 0U, // PseudoVSUXEI16_V_M8_M4_MASK 24724 0U, // PseudoVSUXEI16_V_M8_M8 24725 0U, // PseudoVSUXEI16_V_M8_M8_MASK 24726 0U, // PseudoVSUXEI16_V_MF2_M1 24727 0U, // PseudoVSUXEI16_V_MF2_M1_MASK 24728 0U, // PseudoVSUXEI16_V_MF2_M2 24729 0U, // PseudoVSUXEI16_V_MF2_M2_MASK 24730 0U, // PseudoVSUXEI16_V_MF2_MF2 24731 0U, // PseudoVSUXEI16_V_MF2_MF2_MASK 24732 0U, // PseudoVSUXEI16_V_MF2_MF4 24733 0U, // PseudoVSUXEI16_V_MF2_MF4_MASK 24734 0U, // PseudoVSUXEI16_V_MF4_M1 24735 0U, // PseudoVSUXEI16_V_MF4_M1_MASK 24736 0U, // PseudoVSUXEI16_V_MF4_MF2 24737 0U, // PseudoVSUXEI16_V_MF4_MF2_MASK 24738 0U, // PseudoVSUXEI16_V_MF4_MF4 24739 0U, // PseudoVSUXEI16_V_MF4_MF4_MASK 24740 0U, // PseudoVSUXEI16_V_MF4_MF8 24741 0U, // PseudoVSUXEI16_V_MF4_MF8_MASK 24742 0U, // PseudoVSUXEI32_V_M1_M1 24743 0U, // PseudoVSUXEI32_V_M1_M1_MASK 24744 0U, // PseudoVSUXEI32_V_M1_M2 24745 0U, // PseudoVSUXEI32_V_M1_M2_MASK 24746 0U, // PseudoVSUXEI32_V_M1_MF2 24747 0U, // PseudoVSUXEI32_V_M1_MF2_MASK 24748 0U, // PseudoVSUXEI32_V_M1_MF4 24749 0U, // PseudoVSUXEI32_V_M1_MF4_MASK 24750 0U, // PseudoVSUXEI32_V_M2_M1 24751 0U, // PseudoVSUXEI32_V_M2_M1_MASK 24752 0U, // PseudoVSUXEI32_V_M2_M2 24753 0U, // PseudoVSUXEI32_V_M2_M2_MASK 24754 0U, // PseudoVSUXEI32_V_M2_M4 24755 0U, // PseudoVSUXEI32_V_M2_M4_MASK 24756 0U, // PseudoVSUXEI32_V_M2_MF2 24757 0U, // PseudoVSUXEI32_V_M2_MF2_MASK 24758 0U, // PseudoVSUXEI32_V_M4_M1 24759 0U, // PseudoVSUXEI32_V_M4_M1_MASK 24760 0U, // PseudoVSUXEI32_V_M4_M2 24761 0U, // PseudoVSUXEI32_V_M4_M2_MASK 24762 0U, // PseudoVSUXEI32_V_M4_M4 24763 0U, // PseudoVSUXEI32_V_M4_M4_MASK 24764 0U, // PseudoVSUXEI32_V_M4_M8 24765 0U, // PseudoVSUXEI32_V_M4_M8_MASK 24766 0U, // PseudoVSUXEI32_V_M8_M2 24767 0U, // PseudoVSUXEI32_V_M8_M2_MASK 24768 0U, // PseudoVSUXEI32_V_M8_M4 24769 0U, // PseudoVSUXEI32_V_M8_M4_MASK 24770 0U, // PseudoVSUXEI32_V_M8_M8 24771 0U, // PseudoVSUXEI32_V_M8_M8_MASK 24772 0U, // PseudoVSUXEI32_V_MF2_M1 24773 0U, // PseudoVSUXEI32_V_MF2_M1_MASK 24774 0U, // PseudoVSUXEI32_V_MF2_MF2 24775 0U, // PseudoVSUXEI32_V_MF2_MF2_MASK 24776 0U, // PseudoVSUXEI32_V_MF2_MF4 24777 0U, // PseudoVSUXEI32_V_MF2_MF4_MASK 24778 0U, // PseudoVSUXEI32_V_MF2_MF8 24779 0U, // PseudoVSUXEI32_V_MF2_MF8_MASK 24780 0U, // PseudoVSUXEI64_V_M1_M1 24781 0U, // PseudoVSUXEI64_V_M1_M1_MASK 24782 0U, // PseudoVSUXEI64_V_M1_MF2 24783 0U, // PseudoVSUXEI64_V_M1_MF2_MASK 24784 0U, // PseudoVSUXEI64_V_M1_MF4 24785 0U, // PseudoVSUXEI64_V_M1_MF4_MASK 24786 0U, // PseudoVSUXEI64_V_M1_MF8 24787 0U, // PseudoVSUXEI64_V_M1_MF8_MASK 24788 0U, // PseudoVSUXEI64_V_M2_M1 24789 0U, // PseudoVSUXEI64_V_M2_M1_MASK 24790 0U, // PseudoVSUXEI64_V_M2_M2 24791 0U, // PseudoVSUXEI64_V_M2_M2_MASK 24792 0U, // PseudoVSUXEI64_V_M2_MF2 24793 0U, // PseudoVSUXEI64_V_M2_MF2_MASK 24794 0U, // PseudoVSUXEI64_V_M2_MF4 24795 0U, // PseudoVSUXEI64_V_M2_MF4_MASK 24796 0U, // PseudoVSUXEI64_V_M4_M1 24797 0U, // PseudoVSUXEI64_V_M4_M1_MASK 24798 0U, // PseudoVSUXEI64_V_M4_M2 24799 0U, // PseudoVSUXEI64_V_M4_M2_MASK 24800 0U, // PseudoVSUXEI64_V_M4_M4 24801 0U, // PseudoVSUXEI64_V_M4_M4_MASK 24802 0U, // PseudoVSUXEI64_V_M4_MF2 24803 0U, // PseudoVSUXEI64_V_M4_MF2_MASK 24804 0U, // PseudoVSUXEI64_V_M8_M1 24805 0U, // PseudoVSUXEI64_V_M8_M1_MASK 24806 0U, // PseudoVSUXEI64_V_M8_M2 24807 0U, // PseudoVSUXEI64_V_M8_M2_MASK 24808 0U, // PseudoVSUXEI64_V_M8_M4 24809 0U, // PseudoVSUXEI64_V_M8_M4_MASK 24810 0U, // PseudoVSUXEI64_V_M8_M8 24811 0U, // PseudoVSUXEI64_V_M8_M8_MASK 24812 0U, // PseudoVSUXEI8_V_M1_M1 24813 0U, // PseudoVSUXEI8_V_M1_M1_MASK 24814 0U, // PseudoVSUXEI8_V_M1_M2 24815 0U, // PseudoVSUXEI8_V_M1_M2_MASK 24816 0U, // PseudoVSUXEI8_V_M1_M4 24817 0U, // PseudoVSUXEI8_V_M1_M4_MASK 24818 0U, // PseudoVSUXEI8_V_M1_M8 24819 0U, // PseudoVSUXEI8_V_M1_M8_MASK 24820 0U, // PseudoVSUXEI8_V_M2_M2 24821 0U, // PseudoVSUXEI8_V_M2_M2_MASK 24822 0U, // PseudoVSUXEI8_V_M2_M4 24823 0U, // PseudoVSUXEI8_V_M2_M4_MASK 24824 0U, // PseudoVSUXEI8_V_M2_M8 24825 0U, // PseudoVSUXEI8_V_M2_M8_MASK 24826 0U, // PseudoVSUXEI8_V_M4_M4 24827 0U, // PseudoVSUXEI8_V_M4_M4_MASK 24828 0U, // PseudoVSUXEI8_V_M4_M8 24829 0U, // PseudoVSUXEI8_V_M4_M8_MASK 24830 0U, // PseudoVSUXEI8_V_M8_M8 24831 0U, // PseudoVSUXEI8_V_M8_M8_MASK 24832 0U, // PseudoVSUXEI8_V_MF2_M1 24833 0U, // PseudoVSUXEI8_V_MF2_M1_MASK 24834 0U, // PseudoVSUXEI8_V_MF2_M2 24835 0U, // PseudoVSUXEI8_V_MF2_M2_MASK 24836 0U, // PseudoVSUXEI8_V_MF2_M4 24837 0U, // PseudoVSUXEI8_V_MF2_M4_MASK 24838 0U, // PseudoVSUXEI8_V_MF2_MF2 24839 0U, // PseudoVSUXEI8_V_MF2_MF2_MASK 24840 0U, // PseudoVSUXEI8_V_MF4_M1 24841 0U, // PseudoVSUXEI8_V_MF4_M1_MASK 24842 0U, // PseudoVSUXEI8_V_MF4_M2 24843 0U, // PseudoVSUXEI8_V_MF4_M2_MASK 24844 0U, // PseudoVSUXEI8_V_MF4_MF2 24845 0U, // PseudoVSUXEI8_V_MF4_MF2_MASK 24846 0U, // PseudoVSUXEI8_V_MF4_MF4 24847 0U, // PseudoVSUXEI8_V_MF4_MF4_MASK 24848 0U, // PseudoVSUXEI8_V_MF8_M1 24849 0U, // PseudoVSUXEI8_V_MF8_M1_MASK 24850 0U, // PseudoVSUXEI8_V_MF8_MF2 24851 0U, // PseudoVSUXEI8_V_MF8_MF2_MASK 24852 0U, // PseudoVSUXEI8_V_MF8_MF4 24853 0U, // PseudoVSUXEI8_V_MF8_MF4_MASK 24854 0U, // PseudoVSUXEI8_V_MF8_MF8 24855 0U, // PseudoVSUXEI8_V_MF8_MF8_MASK 24856 0U, // PseudoVSUXSEG2EI16_V_M1_M1 24857 0U, // PseudoVSUXSEG2EI16_V_M1_M1_MASK 24858 0U, // PseudoVSUXSEG2EI16_V_M1_M2 24859 0U, // PseudoVSUXSEG2EI16_V_M1_M2_MASK 24860 0U, // PseudoVSUXSEG2EI16_V_M1_M4 24861 0U, // PseudoVSUXSEG2EI16_V_M1_M4_MASK 24862 0U, // PseudoVSUXSEG2EI16_V_M1_MF2 24863 0U, // PseudoVSUXSEG2EI16_V_M1_MF2_MASK 24864 0U, // PseudoVSUXSEG2EI16_V_M2_M1 24865 0U, // PseudoVSUXSEG2EI16_V_M2_M1_MASK 24866 0U, // PseudoVSUXSEG2EI16_V_M2_M2 24867 0U, // PseudoVSUXSEG2EI16_V_M2_M2_MASK 24868 0U, // PseudoVSUXSEG2EI16_V_M2_M4 24869 0U, // PseudoVSUXSEG2EI16_V_M2_M4_MASK 24870 0U, // PseudoVSUXSEG2EI16_V_M4_M2 24871 0U, // PseudoVSUXSEG2EI16_V_M4_M2_MASK 24872 0U, // PseudoVSUXSEG2EI16_V_M4_M4 24873 0U, // PseudoVSUXSEG2EI16_V_M4_M4_MASK 24874 0U, // PseudoVSUXSEG2EI16_V_M8_M4 24875 0U, // PseudoVSUXSEG2EI16_V_M8_M4_MASK 24876 0U, // PseudoVSUXSEG2EI16_V_MF2_M1 24877 0U, // PseudoVSUXSEG2EI16_V_MF2_M1_MASK 24878 0U, // PseudoVSUXSEG2EI16_V_MF2_M2 24879 0U, // PseudoVSUXSEG2EI16_V_MF2_M2_MASK 24880 0U, // PseudoVSUXSEG2EI16_V_MF2_MF2 24881 0U, // PseudoVSUXSEG2EI16_V_MF2_MF2_MASK 24882 0U, // PseudoVSUXSEG2EI16_V_MF2_MF4 24883 0U, // PseudoVSUXSEG2EI16_V_MF2_MF4_MASK 24884 0U, // PseudoVSUXSEG2EI16_V_MF4_M1 24885 0U, // PseudoVSUXSEG2EI16_V_MF4_M1_MASK 24886 0U, // PseudoVSUXSEG2EI16_V_MF4_MF2 24887 0U, // PseudoVSUXSEG2EI16_V_MF4_MF2_MASK 24888 0U, // PseudoVSUXSEG2EI16_V_MF4_MF4 24889 0U, // PseudoVSUXSEG2EI16_V_MF4_MF4_MASK 24890 0U, // PseudoVSUXSEG2EI16_V_MF4_MF8 24891 0U, // PseudoVSUXSEG2EI16_V_MF4_MF8_MASK 24892 0U, // PseudoVSUXSEG2EI32_V_M1_M1 24893 0U, // PseudoVSUXSEG2EI32_V_M1_M1_MASK 24894 0U, // PseudoVSUXSEG2EI32_V_M1_M2 24895 0U, // PseudoVSUXSEG2EI32_V_M1_M2_MASK 24896 0U, // PseudoVSUXSEG2EI32_V_M1_MF2 24897 0U, // PseudoVSUXSEG2EI32_V_M1_MF2_MASK 24898 0U, // PseudoVSUXSEG2EI32_V_M1_MF4 24899 0U, // PseudoVSUXSEG2EI32_V_M1_MF4_MASK 24900 0U, // PseudoVSUXSEG2EI32_V_M2_M1 24901 0U, // PseudoVSUXSEG2EI32_V_M2_M1_MASK 24902 0U, // PseudoVSUXSEG2EI32_V_M2_M2 24903 0U, // PseudoVSUXSEG2EI32_V_M2_M2_MASK 24904 0U, // PseudoVSUXSEG2EI32_V_M2_M4 24905 0U, // PseudoVSUXSEG2EI32_V_M2_M4_MASK 24906 0U, // PseudoVSUXSEG2EI32_V_M2_MF2 24907 0U, // PseudoVSUXSEG2EI32_V_M2_MF2_MASK 24908 0U, // PseudoVSUXSEG2EI32_V_M4_M1 24909 0U, // PseudoVSUXSEG2EI32_V_M4_M1_MASK 24910 0U, // PseudoVSUXSEG2EI32_V_M4_M2 24911 0U, // PseudoVSUXSEG2EI32_V_M4_M2_MASK 24912 0U, // PseudoVSUXSEG2EI32_V_M4_M4 24913 0U, // PseudoVSUXSEG2EI32_V_M4_M4_MASK 24914 0U, // PseudoVSUXSEG2EI32_V_M8_M2 24915 0U, // PseudoVSUXSEG2EI32_V_M8_M2_MASK 24916 0U, // PseudoVSUXSEG2EI32_V_M8_M4 24917 0U, // PseudoVSUXSEG2EI32_V_M8_M4_MASK 24918 0U, // PseudoVSUXSEG2EI32_V_MF2_M1 24919 0U, // PseudoVSUXSEG2EI32_V_MF2_M1_MASK 24920 0U, // PseudoVSUXSEG2EI32_V_MF2_MF2 24921 0U, // PseudoVSUXSEG2EI32_V_MF2_MF2_MASK 24922 0U, // PseudoVSUXSEG2EI32_V_MF2_MF4 24923 0U, // PseudoVSUXSEG2EI32_V_MF2_MF4_MASK 24924 0U, // PseudoVSUXSEG2EI32_V_MF2_MF8 24925 0U, // PseudoVSUXSEG2EI32_V_MF2_MF8_MASK 24926 0U, // PseudoVSUXSEG2EI64_V_M1_M1 24927 0U, // PseudoVSUXSEG2EI64_V_M1_M1_MASK 24928 0U, // PseudoVSUXSEG2EI64_V_M1_MF2 24929 0U, // PseudoVSUXSEG2EI64_V_M1_MF2_MASK 24930 0U, // PseudoVSUXSEG2EI64_V_M1_MF4 24931 0U, // PseudoVSUXSEG2EI64_V_M1_MF4_MASK 24932 0U, // PseudoVSUXSEG2EI64_V_M1_MF8 24933 0U, // PseudoVSUXSEG2EI64_V_M1_MF8_MASK 24934 0U, // PseudoVSUXSEG2EI64_V_M2_M1 24935 0U, // PseudoVSUXSEG2EI64_V_M2_M1_MASK 24936 0U, // PseudoVSUXSEG2EI64_V_M2_M2 24937 0U, // PseudoVSUXSEG2EI64_V_M2_M2_MASK 24938 0U, // PseudoVSUXSEG2EI64_V_M2_MF2 24939 0U, // PseudoVSUXSEG2EI64_V_M2_MF2_MASK 24940 0U, // PseudoVSUXSEG2EI64_V_M2_MF4 24941 0U, // PseudoVSUXSEG2EI64_V_M2_MF4_MASK 24942 0U, // PseudoVSUXSEG2EI64_V_M4_M1 24943 0U, // PseudoVSUXSEG2EI64_V_M4_M1_MASK 24944 0U, // PseudoVSUXSEG2EI64_V_M4_M2 24945 0U, // PseudoVSUXSEG2EI64_V_M4_M2_MASK 24946 0U, // PseudoVSUXSEG2EI64_V_M4_M4 24947 0U, // PseudoVSUXSEG2EI64_V_M4_M4_MASK 24948 0U, // PseudoVSUXSEG2EI64_V_M4_MF2 24949 0U, // PseudoVSUXSEG2EI64_V_M4_MF2_MASK 24950 0U, // PseudoVSUXSEG2EI64_V_M8_M1 24951 0U, // PseudoVSUXSEG2EI64_V_M8_M1_MASK 24952 0U, // PseudoVSUXSEG2EI64_V_M8_M2 24953 0U, // PseudoVSUXSEG2EI64_V_M8_M2_MASK 24954 0U, // PseudoVSUXSEG2EI64_V_M8_M4 24955 0U, // PseudoVSUXSEG2EI64_V_M8_M4_MASK 24956 0U, // PseudoVSUXSEG2EI8_V_M1_M1 24957 0U, // PseudoVSUXSEG2EI8_V_M1_M1_MASK 24958 0U, // PseudoVSUXSEG2EI8_V_M1_M2 24959 0U, // PseudoVSUXSEG2EI8_V_M1_M2_MASK 24960 0U, // PseudoVSUXSEG2EI8_V_M1_M4 24961 0U, // PseudoVSUXSEG2EI8_V_M1_M4_MASK 24962 0U, // PseudoVSUXSEG2EI8_V_M2_M2 24963 0U, // PseudoVSUXSEG2EI8_V_M2_M2_MASK 24964 0U, // PseudoVSUXSEG2EI8_V_M2_M4 24965 0U, // PseudoVSUXSEG2EI8_V_M2_M4_MASK 24966 0U, // PseudoVSUXSEG2EI8_V_M4_M4 24967 0U, // PseudoVSUXSEG2EI8_V_M4_M4_MASK 24968 0U, // PseudoVSUXSEG2EI8_V_MF2_M1 24969 0U, // PseudoVSUXSEG2EI8_V_MF2_M1_MASK 24970 0U, // PseudoVSUXSEG2EI8_V_MF2_M2 24971 0U, // PseudoVSUXSEG2EI8_V_MF2_M2_MASK 24972 0U, // PseudoVSUXSEG2EI8_V_MF2_M4 24973 0U, // PseudoVSUXSEG2EI8_V_MF2_M4_MASK 24974 0U, // PseudoVSUXSEG2EI8_V_MF2_MF2 24975 0U, // PseudoVSUXSEG2EI8_V_MF2_MF2_MASK 24976 0U, // PseudoVSUXSEG2EI8_V_MF4_M1 24977 0U, // PseudoVSUXSEG2EI8_V_MF4_M1_MASK 24978 0U, // PseudoVSUXSEG2EI8_V_MF4_M2 24979 0U, // PseudoVSUXSEG2EI8_V_MF4_M2_MASK 24980 0U, // PseudoVSUXSEG2EI8_V_MF4_MF2 24981 0U, // PseudoVSUXSEG2EI8_V_MF4_MF2_MASK 24982 0U, // PseudoVSUXSEG2EI8_V_MF4_MF4 24983 0U, // PseudoVSUXSEG2EI8_V_MF4_MF4_MASK 24984 0U, // PseudoVSUXSEG2EI8_V_MF8_M1 24985 0U, // PseudoVSUXSEG2EI8_V_MF8_M1_MASK 24986 0U, // PseudoVSUXSEG2EI8_V_MF8_MF2 24987 0U, // PseudoVSUXSEG2EI8_V_MF8_MF2_MASK 24988 0U, // PseudoVSUXSEG2EI8_V_MF8_MF4 24989 0U, // PseudoVSUXSEG2EI8_V_MF8_MF4_MASK 24990 0U, // PseudoVSUXSEG2EI8_V_MF8_MF8 24991 0U, // PseudoVSUXSEG2EI8_V_MF8_MF8_MASK 24992 0U, // PseudoVSUXSEG3EI16_V_M1_M1 24993 0U, // PseudoVSUXSEG3EI16_V_M1_M1_MASK 24994 0U, // PseudoVSUXSEG3EI16_V_M1_M2 24995 0U, // PseudoVSUXSEG3EI16_V_M1_M2_MASK 24996 0U, // PseudoVSUXSEG3EI16_V_M1_MF2 24997 0U, // PseudoVSUXSEG3EI16_V_M1_MF2_MASK 24998 0U, // PseudoVSUXSEG3EI16_V_M2_M1 24999 0U, // PseudoVSUXSEG3EI16_V_M2_M1_MASK 25000 0U, // PseudoVSUXSEG3EI16_V_M2_M2 25001 0U, // PseudoVSUXSEG3EI16_V_M2_M2_MASK 25002 0U, // PseudoVSUXSEG3EI16_V_M4_M2 25003 0U, // PseudoVSUXSEG3EI16_V_M4_M2_MASK 25004 0U, // PseudoVSUXSEG3EI16_V_MF2_M1 25005 0U, // PseudoVSUXSEG3EI16_V_MF2_M1_MASK 25006 0U, // PseudoVSUXSEG3EI16_V_MF2_M2 25007 0U, // PseudoVSUXSEG3EI16_V_MF2_M2_MASK 25008 0U, // PseudoVSUXSEG3EI16_V_MF2_MF2 25009 0U, // PseudoVSUXSEG3EI16_V_MF2_MF2_MASK 25010 0U, // PseudoVSUXSEG3EI16_V_MF2_MF4 25011 0U, // PseudoVSUXSEG3EI16_V_MF2_MF4_MASK 25012 0U, // PseudoVSUXSEG3EI16_V_MF4_M1 25013 0U, // PseudoVSUXSEG3EI16_V_MF4_M1_MASK 25014 0U, // PseudoVSUXSEG3EI16_V_MF4_MF2 25015 0U, // PseudoVSUXSEG3EI16_V_MF4_MF2_MASK 25016 0U, // PseudoVSUXSEG3EI16_V_MF4_MF4 25017 0U, // PseudoVSUXSEG3EI16_V_MF4_MF4_MASK 25018 0U, // PseudoVSUXSEG3EI16_V_MF4_MF8 25019 0U, // PseudoVSUXSEG3EI16_V_MF4_MF8_MASK 25020 0U, // PseudoVSUXSEG3EI32_V_M1_M1 25021 0U, // PseudoVSUXSEG3EI32_V_M1_M1_MASK 25022 0U, // PseudoVSUXSEG3EI32_V_M1_M2 25023 0U, // PseudoVSUXSEG3EI32_V_M1_M2_MASK 25024 0U, // PseudoVSUXSEG3EI32_V_M1_MF2 25025 0U, // PseudoVSUXSEG3EI32_V_M1_MF2_MASK 25026 0U, // PseudoVSUXSEG3EI32_V_M1_MF4 25027 0U, // PseudoVSUXSEG3EI32_V_M1_MF4_MASK 25028 0U, // PseudoVSUXSEG3EI32_V_M2_M1 25029 0U, // PseudoVSUXSEG3EI32_V_M2_M1_MASK 25030 0U, // PseudoVSUXSEG3EI32_V_M2_M2 25031 0U, // PseudoVSUXSEG3EI32_V_M2_M2_MASK 25032 0U, // PseudoVSUXSEG3EI32_V_M2_MF2 25033 0U, // PseudoVSUXSEG3EI32_V_M2_MF2_MASK 25034 0U, // PseudoVSUXSEG3EI32_V_M4_M1 25035 0U, // PseudoVSUXSEG3EI32_V_M4_M1_MASK 25036 0U, // PseudoVSUXSEG3EI32_V_M4_M2 25037 0U, // PseudoVSUXSEG3EI32_V_M4_M2_MASK 25038 0U, // PseudoVSUXSEG3EI32_V_M8_M2 25039 0U, // PseudoVSUXSEG3EI32_V_M8_M2_MASK 25040 0U, // PseudoVSUXSEG3EI32_V_MF2_M1 25041 0U, // PseudoVSUXSEG3EI32_V_MF2_M1_MASK 25042 0U, // PseudoVSUXSEG3EI32_V_MF2_MF2 25043 0U, // PseudoVSUXSEG3EI32_V_MF2_MF2_MASK 25044 0U, // PseudoVSUXSEG3EI32_V_MF2_MF4 25045 0U, // PseudoVSUXSEG3EI32_V_MF2_MF4_MASK 25046 0U, // PseudoVSUXSEG3EI32_V_MF2_MF8 25047 0U, // PseudoVSUXSEG3EI32_V_MF2_MF8_MASK 25048 0U, // PseudoVSUXSEG3EI64_V_M1_M1 25049 0U, // PseudoVSUXSEG3EI64_V_M1_M1_MASK 25050 0U, // PseudoVSUXSEG3EI64_V_M1_MF2 25051 0U, // PseudoVSUXSEG3EI64_V_M1_MF2_MASK 25052 0U, // PseudoVSUXSEG3EI64_V_M1_MF4 25053 0U, // PseudoVSUXSEG3EI64_V_M1_MF4_MASK 25054 0U, // PseudoVSUXSEG3EI64_V_M1_MF8 25055 0U, // PseudoVSUXSEG3EI64_V_M1_MF8_MASK 25056 0U, // PseudoVSUXSEG3EI64_V_M2_M1 25057 0U, // PseudoVSUXSEG3EI64_V_M2_M1_MASK 25058 0U, // PseudoVSUXSEG3EI64_V_M2_M2 25059 0U, // PseudoVSUXSEG3EI64_V_M2_M2_MASK 25060 0U, // PseudoVSUXSEG3EI64_V_M2_MF2 25061 0U, // PseudoVSUXSEG3EI64_V_M2_MF2_MASK 25062 0U, // PseudoVSUXSEG3EI64_V_M2_MF4 25063 0U, // PseudoVSUXSEG3EI64_V_M2_MF4_MASK 25064 0U, // PseudoVSUXSEG3EI64_V_M4_M1 25065 0U, // PseudoVSUXSEG3EI64_V_M4_M1_MASK 25066 0U, // PseudoVSUXSEG3EI64_V_M4_M2 25067 0U, // PseudoVSUXSEG3EI64_V_M4_M2_MASK 25068 0U, // PseudoVSUXSEG3EI64_V_M4_MF2 25069 0U, // PseudoVSUXSEG3EI64_V_M4_MF2_MASK 25070 0U, // PseudoVSUXSEG3EI64_V_M8_M1 25071 0U, // PseudoVSUXSEG3EI64_V_M8_M1_MASK 25072 0U, // PseudoVSUXSEG3EI64_V_M8_M2 25073 0U, // PseudoVSUXSEG3EI64_V_M8_M2_MASK 25074 0U, // PseudoVSUXSEG3EI8_V_M1_M1 25075 0U, // PseudoVSUXSEG3EI8_V_M1_M1_MASK 25076 0U, // PseudoVSUXSEG3EI8_V_M1_M2 25077 0U, // PseudoVSUXSEG3EI8_V_M1_M2_MASK 25078 0U, // PseudoVSUXSEG3EI8_V_M2_M2 25079 0U, // PseudoVSUXSEG3EI8_V_M2_M2_MASK 25080 0U, // PseudoVSUXSEG3EI8_V_MF2_M1 25081 0U, // PseudoVSUXSEG3EI8_V_MF2_M1_MASK 25082 0U, // PseudoVSUXSEG3EI8_V_MF2_M2 25083 0U, // PseudoVSUXSEG3EI8_V_MF2_M2_MASK 25084 0U, // PseudoVSUXSEG3EI8_V_MF2_MF2 25085 0U, // PseudoVSUXSEG3EI8_V_MF2_MF2_MASK 25086 0U, // PseudoVSUXSEG3EI8_V_MF4_M1 25087 0U, // PseudoVSUXSEG3EI8_V_MF4_M1_MASK 25088 0U, // PseudoVSUXSEG3EI8_V_MF4_M2 25089 0U, // PseudoVSUXSEG3EI8_V_MF4_M2_MASK 25090 0U, // PseudoVSUXSEG3EI8_V_MF4_MF2 25091 0U, // PseudoVSUXSEG3EI8_V_MF4_MF2_MASK 25092 0U, // PseudoVSUXSEG3EI8_V_MF4_MF4 25093 0U, // PseudoVSUXSEG3EI8_V_MF4_MF4_MASK 25094 0U, // PseudoVSUXSEG3EI8_V_MF8_M1 25095 0U, // PseudoVSUXSEG3EI8_V_MF8_M1_MASK 25096 0U, // PseudoVSUXSEG3EI8_V_MF8_MF2 25097 0U, // PseudoVSUXSEG3EI8_V_MF8_MF2_MASK 25098 0U, // PseudoVSUXSEG3EI8_V_MF8_MF4 25099 0U, // PseudoVSUXSEG3EI8_V_MF8_MF4_MASK 25100 0U, // PseudoVSUXSEG3EI8_V_MF8_MF8 25101 0U, // PseudoVSUXSEG3EI8_V_MF8_MF8_MASK 25102 0U, // PseudoVSUXSEG4EI16_V_M1_M1 25103 0U, // PseudoVSUXSEG4EI16_V_M1_M1_MASK 25104 0U, // PseudoVSUXSEG4EI16_V_M1_M2 25105 0U, // PseudoVSUXSEG4EI16_V_M1_M2_MASK 25106 0U, // PseudoVSUXSEG4EI16_V_M1_MF2 25107 0U, // PseudoVSUXSEG4EI16_V_M1_MF2_MASK 25108 0U, // PseudoVSUXSEG4EI16_V_M2_M1 25109 0U, // PseudoVSUXSEG4EI16_V_M2_M1_MASK 25110 0U, // PseudoVSUXSEG4EI16_V_M2_M2 25111 0U, // PseudoVSUXSEG4EI16_V_M2_M2_MASK 25112 0U, // PseudoVSUXSEG4EI16_V_M4_M2 25113 0U, // PseudoVSUXSEG4EI16_V_M4_M2_MASK 25114 0U, // PseudoVSUXSEG4EI16_V_MF2_M1 25115 0U, // PseudoVSUXSEG4EI16_V_MF2_M1_MASK 25116 0U, // PseudoVSUXSEG4EI16_V_MF2_M2 25117 0U, // PseudoVSUXSEG4EI16_V_MF2_M2_MASK 25118 0U, // PseudoVSUXSEG4EI16_V_MF2_MF2 25119 0U, // PseudoVSUXSEG4EI16_V_MF2_MF2_MASK 25120 0U, // PseudoVSUXSEG4EI16_V_MF2_MF4 25121 0U, // PseudoVSUXSEG4EI16_V_MF2_MF4_MASK 25122 0U, // PseudoVSUXSEG4EI16_V_MF4_M1 25123 0U, // PseudoVSUXSEG4EI16_V_MF4_M1_MASK 25124 0U, // PseudoVSUXSEG4EI16_V_MF4_MF2 25125 0U, // PseudoVSUXSEG4EI16_V_MF4_MF2_MASK 25126 0U, // PseudoVSUXSEG4EI16_V_MF4_MF4 25127 0U, // PseudoVSUXSEG4EI16_V_MF4_MF4_MASK 25128 0U, // PseudoVSUXSEG4EI16_V_MF4_MF8 25129 0U, // PseudoVSUXSEG4EI16_V_MF4_MF8_MASK 25130 0U, // PseudoVSUXSEG4EI32_V_M1_M1 25131 0U, // PseudoVSUXSEG4EI32_V_M1_M1_MASK 25132 0U, // PseudoVSUXSEG4EI32_V_M1_M2 25133 0U, // PseudoVSUXSEG4EI32_V_M1_M2_MASK 25134 0U, // PseudoVSUXSEG4EI32_V_M1_MF2 25135 0U, // PseudoVSUXSEG4EI32_V_M1_MF2_MASK 25136 0U, // PseudoVSUXSEG4EI32_V_M1_MF4 25137 0U, // PseudoVSUXSEG4EI32_V_M1_MF4_MASK 25138 0U, // PseudoVSUXSEG4EI32_V_M2_M1 25139 0U, // PseudoVSUXSEG4EI32_V_M2_M1_MASK 25140 0U, // PseudoVSUXSEG4EI32_V_M2_M2 25141 0U, // PseudoVSUXSEG4EI32_V_M2_M2_MASK 25142 0U, // PseudoVSUXSEG4EI32_V_M2_MF2 25143 0U, // PseudoVSUXSEG4EI32_V_M2_MF2_MASK 25144 0U, // PseudoVSUXSEG4EI32_V_M4_M1 25145 0U, // PseudoVSUXSEG4EI32_V_M4_M1_MASK 25146 0U, // PseudoVSUXSEG4EI32_V_M4_M2 25147 0U, // PseudoVSUXSEG4EI32_V_M4_M2_MASK 25148 0U, // PseudoVSUXSEG4EI32_V_M8_M2 25149 0U, // PseudoVSUXSEG4EI32_V_M8_M2_MASK 25150 0U, // PseudoVSUXSEG4EI32_V_MF2_M1 25151 0U, // PseudoVSUXSEG4EI32_V_MF2_M1_MASK 25152 0U, // PseudoVSUXSEG4EI32_V_MF2_MF2 25153 0U, // PseudoVSUXSEG4EI32_V_MF2_MF2_MASK 25154 0U, // PseudoVSUXSEG4EI32_V_MF2_MF4 25155 0U, // PseudoVSUXSEG4EI32_V_MF2_MF4_MASK 25156 0U, // PseudoVSUXSEG4EI32_V_MF2_MF8 25157 0U, // PseudoVSUXSEG4EI32_V_MF2_MF8_MASK 25158 0U, // PseudoVSUXSEG4EI64_V_M1_M1 25159 0U, // PseudoVSUXSEG4EI64_V_M1_M1_MASK 25160 0U, // PseudoVSUXSEG4EI64_V_M1_MF2 25161 0U, // PseudoVSUXSEG4EI64_V_M1_MF2_MASK 25162 0U, // PseudoVSUXSEG4EI64_V_M1_MF4 25163 0U, // PseudoVSUXSEG4EI64_V_M1_MF4_MASK 25164 0U, // PseudoVSUXSEG4EI64_V_M1_MF8 25165 0U, // PseudoVSUXSEG4EI64_V_M1_MF8_MASK 25166 0U, // PseudoVSUXSEG4EI64_V_M2_M1 25167 0U, // PseudoVSUXSEG4EI64_V_M2_M1_MASK 25168 0U, // PseudoVSUXSEG4EI64_V_M2_M2 25169 0U, // PseudoVSUXSEG4EI64_V_M2_M2_MASK 25170 0U, // PseudoVSUXSEG4EI64_V_M2_MF2 25171 0U, // PseudoVSUXSEG4EI64_V_M2_MF2_MASK 25172 0U, // PseudoVSUXSEG4EI64_V_M2_MF4 25173 0U, // PseudoVSUXSEG4EI64_V_M2_MF4_MASK 25174 0U, // PseudoVSUXSEG4EI64_V_M4_M1 25175 0U, // PseudoVSUXSEG4EI64_V_M4_M1_MASK 25176 0U, // PseudoVSUXSEG4EI64_V_M4_M2 25177 0U, // PseudoVSUXSEG4EI64_V_M4_M2_MASK 25178 0U, // PseudoVSUXSEG4EI64_V_M4_MF2 25179 0U, // PseudoVSUXSEG4EI64_V_M4_MF2_MASK 25180 0U, // PseudoVSUXSEG4EI64_V_M8_M1 25181 0U, // PseudoVSUXSEG4EI64_V_M8_M1_MASK 25182 0U, // PseudoVSUXSEG4EI64_V_M8_M2 25183 0U, // PseudoVSUXSEG4EI64_V_M8_M2_MASK 25184 0U, // PseudoVSUXSEG4EI8_V_M1_M1 25185 0U, // PseudoVSUXSEG4EI8_V_M1_M1_MASK 25186 0U, // PseudoVSUXSEG4EI8_V_M1_M2 25187 0U, // PseudoVSUXSEG4EI8_V_M1_M2_MASK 25188 0U, // PseudoVSUXSEG4EI8_V_M2_M2 25189 0U, // PseudoVSUXSEG4EI8_V_M2_M2_MASK 25190 0U, // PseudoVSUXSEG4EI8_V_MF2_M1 25191 0U, // PseudoVSUXSEG4EI8_V_MF2_M1_MASK 25192 0U, // PseudoVSUXSEG4EI8_V_MF2_M2 25193 0U, // PseudoVSUXSEG4EI8_V_MF2_M2_MASK 25194 0U, // PseudoVSUXSEG4EI8_V_MF2_MF2 25195 0U, // PseudoVSUXSEG4EI8_V_MF2_MF2_MASK 25196 0U, // PseudoVSUXSEG4EI8_V_MF4_M1 25197 0U, // PseudoVSUXSEG4EI8_V_MF4_M1_MASK 25198 0U, // PseudoVSUXSEG4EI8_V_MF4_M2 25199 0U, // PseudoVSUXSEG4EI8_V_MF4_M2_MASK 25200 0U, // PseudoVSUXSEG4EI8_V_MF4_MF2 25201 0U, // PseudoVSUXSEG4EI8_V_MF4_MF2_MASK 25202 0U, // PseudoVSUXSEG4EI8_V_MF4_MF4 25203 0U, // PseudoVSUXSEG4EI8_V_MF4_MF4_MASK 25204 0U, // PseudoVSUXSEG4EI8_V_MF8_M1 25205 0U, // PseudoVSUXSEG4EI8_V_MF8_M1_MASK 25206 0U, // PseudoVSUXSEG4EI8_V_MF8_MF2 25207 0U, // PseudoVSUXSEG4EI8_V_MF8_MF2_MASK 25208 0U, // PseudoVSUXSEG4EI8_V_MF8_MF4 25209 0U, // PseudoVSUXSEG4EI8_V_MF8_MF4_MASK 25210 0U, // PseudoVSUXSEG4EI8_V_MF8_MF8 25211 0U, // PseudoVSUXSEG4EI8_V_MF8_MF8_MASK 25212 0U, // PseudoVSUXSEG5EI16_V_M1_M1 25213 0U, // PseudoVSUXSEG5EI16_V_M1_M1_MASK 25214 0U, // PseudoVSUXSEG5EI16_V_M1_MF2 25215 0U, // PseudoVSUXSEG5EI16_V_M1_MF2_MASK 25216 0U, // PseudoVSUXSEG5EI16_V_M2_M1 25217 0U, // PseudoVSUXSEG5EI16_V_M2_M1_MASK 25218 0U, // PseudoVSUXSEG5EI16_V_MF2_M1 25219 0U, // PseudoVSUXSEG5EI16_V_MF2_M1_MASK 25220 0U, // PseudoVSUXSEG5EI16_V_MF2_MF2 25221 0U, // PseudoVSUXSEG5EI16_V_MF2_MF2_MASK 25222 0U, // PseudoVSUXSEG5EI16_V_MF2_MF4 25223 0U, // PseudoVSUXSEG5EI16_V_MF2_MF4_MASK 25224 0U, // PseudoVSUXSEG5EI16_V_MF4_M1 25225 0U, // PseudoVSUXSEG5EI16_V_MF4_M1_MASK 25226 0U, // PseudoVSUXSEG5EI16_V_MF4_MF2 25227 0U, // PseudoVSUXSEG5EI16_V_MF4_MF2_MASK 25228 0U, // PseudoVSUXSEG5EI16_V_MF4_MF4 25229 0U, // PseudoVSUXSEG5EI16_V_MF4_MF4_MASK 25230 0U, // PseudoVSUXSEG5EI16_V_MF4_MF8 25231 0U, // PseudoVSUXSEG5EI16_V_MF4_MF8_MASK 25232 0U, // PseudoVSUXSEG5EI32_V_M1_M1 25233 0U, // PseudoVSUXSEG5EI32_V_M1_M1_MASK 25234 0U, // PseudoVSUXSEG5EI32_V_M1_MF2 25235 0U, // PseudoVSUXSEG5EI32_V_M1_MF2_MASK 25236 0U, // PseudoVSUXSEG5EI32_V_M1_MF4 25237 0U, // PseudoVSUXSEG5EI32_V_M1_MF4_MASK 25238 0U, // PseudoVSUXSEG5EI32_V_M2_M1 25239 0U, // PseudoVSUXSEG5EI32_V_M2_M1_MASK 25240 0U, // PseudoVSUXSEG5EI32_V_M2_MF2 25241 0U, // PseudoVSUXSEG5EI32_V_M2_MF2_MASK 25242 0U, // PseudoVSUXSEG5EI32_V_M4_M1 25243 0U, // PseudoVSUXSEG5EI32_V_M4_M1_MASK 25244 0U, // PseudoVSUXSEG5EI32_V_MF2_M1 25245 0U, // PseudoVSUXSEG5EI32_V_MF2_M1_MASK 25246 0U, // PseudoVSUXSEG5EI32_V_MF2_MF2 25247 0U, // PseudoVSUXSEG5EI32_V_MF2_MF2_MASK 25248 0U, // PseudoVSUXSEG5EI32_V_MF2_MF4 25249 0U, // PseudoVSUXSEG5EI32_V_MF2_MF4_MASK 25250 0U, // PseudoVSUXSEG5EI32_V_MF2_MF8 25251 0U, // PseudoVSUXSEG5EI32_V_MF2_MF8_MASK 25252 0U, // PseudoVSUXSEG5EI64_V_M1_M1 25253 0U, // PseudoVSUXSEG5EI64_V_M1_M1_MASK 25254 0U, // PseudoVSUXSEG5EI64_V_M1_MF2 25255 0U, // PseudoVSUXSEG5EI64_V_M1_MF2_MASK 25256 0U, // PseudoVSUXSEG5EI64_V_M1_MF4 25257 0U, // PseudoVSUXSEG5EI64_V_M1_MF4_MASK 25258 0U, // PseudoVSUXSEG5EI64_V_M1_MF8 25259 0U, // PseudoVSUXSEG5EI64_V_M1_MF8_MASK 25260 0U, // PseudoVSUXSEG5EI64_V_M2_M1 25261 0U, // PseudoVSUXSEG5EI64_V_M2_M1_MASK 25262 0U, // PseudoVSUXSEG5EI64_V_M2_MF2 25263 0U, // PseudoVSUXSEG5EI64_V_M2_MF2_MASK 25264 0U, // PseudoVSUXSEG5EI64_V_M2_MF4 25265 0U, // PseudoVSUXSEG5EI64_V_M2_MF4_MASK 25266 0U, // PseudoVSUXSEG5EI64_V_M4_M1 25267 0U, // PseudoVSUXSEG5EI64_V_M4_M1_MASK 25268 0U, // PseudoVSUXSEG5EI64_V_M4_MF2 25269 0U, // PseudoVSUXSEG5EI64_V_M4_MF2_MASK 25270 0U, // PseudoVSUXSEG5EI64_V_M8_M1 25271 0U, // PseudoVSUXSEG5EI64_V_M8_M1_MASK 25272 0U, // PseudoVSUXSEG5EI8_V_M1_M1 25273 0U, // PseudoVSUXSEG5EI8_V_M1_M1_MASK 25274 0U, // PseudoVSUXSEG5EI8_V_MF2_M1 25275 0U, // PseudoVSUXSEG5EI8_V_MF2_M1_MASK 25276 0U, // PseudoVSUXSEG5EI8_V_MF2_MF2 25277 0U, // PseudoVSUXSEG5EI8_V_MF2_MF2_MASK 25278 0U, // PseudoVSUXSEG5EI8_V_MF4_M1 25279 0U, // PseudoVSUXSEG5EI8_V_MF4_M1_MASK 25280 0U, // PseudoVSUXSEG5EI8_V_MF4_MF2 25281 0U, // PseudoVSUXSEG5EI8_V_MF4_MF2_MASK 25282 0U, // PseudoVSUXSEG5EI8_V_MF4_MF4 25283 0U, // PseudoVSUXSEG5EI8_V_MF4_MF4_MASK 25284 0U, // PseudoVSUXSEG5EI8_V_MF8_M1 25285 0U, // PseudoVSUXSEG5EI8_V_MF8_M1_MASK 25286 0U, // PseudoVSUXSEG5EI8_V_MF8_MF2 25287 0U, // PseudoVSUXSEG5EI8_V_MF8_MF2_MASK 25288 0U, // PseudoVSUXSEG5EI8_V_MF8_MF4 25289 0U, // PseudoVSUXSEG5EI8_V_MF8_MF4_MASK 25290 0U, // PseudoVSUXSEG5EI8_V_MF8_MF8 25291 0U, // PseudoVSUXSEG5EI8_V_MF8_MF8_MASK 25292 0U, // PseudoVSUXSEG6EI16_V_M1_M1 25293 0U, // PseudoVSUXSEG6EI16_V_M1_M1_MASK 25294 0U, // PseudoVSUXSEG6EI16_V_M1_MF2 25295 0U, // PseudoVSUXSEG6EI16_V_M1_MF2_MASK 25296 0U, // PseudoVSUXSEG6EI16_V_M2_M1 25297 0U, // PseudoVSUXSEG6EI16_V_M2_M1_MASK 25298 0U, // PseudoVSUXSEG6EI16_V_MF2_M1 25299 0U, // PseudoVSUXSEG6EI16_V_MF2_M1_MASK 25300 0U, // PseudoVSUXSEG6EI16_V_MF2_MF2 25301 0U, // PseudoVSUXSEG6EI16_V_MF2_MF2_MASK 25302 0U, // PseudoVSUXSEG6EI16_V_MF2_MF4 25303 0U, // PseudoVSUXSEG6EI16_V_MF2_MF4_MASK 25304 0U, // PseudoVSUXSEG6EI16_V_MF4_M1 25305 0U, // PseudoVSUXSEG6EI16_V_MF4_M1_MASK 25306 0U, // PseudoVSUXSEG6EI16_V_MF4_MF2 25307 0U, // PseudoVSUXSEG6EI16_V_MF4_MF2_MASK 25308 0U, // PseudoVSUXSEG6EI16_V_MF4_MF4 25309 0U, // PseudoVSUXSEG6EI16_V_MF4_MF4_MASK 25310 0U, // PseudoVSUXSEG6EI16_V_MF4_MF8 25311 0U, // PseudoVSUXSEG6EI16_V_MF4_MF8_MASK 25312 0U, // PseudoVSUXSEG6EI32_V_M1_M1 25313 0U, // PseudoVSUXSEG6EI32_V_M1_M1_MASK 25314 0U, // PseudoVSUXSEG6EI32_V_M1_MF2 25315 0U, // PseudoVSUXSEG6EI32_V_M1_MF2_MASK 25316 0U, // PseudoVSUXSEG6EI32_V_M1_MF4 25317 0U, // PseudoVSUXSEG6EI32_V_M1_MF4_MASK 25318 0U, // PseudoVSUXSEG6EI32_V_M2_M1 25319 0U, // PseudoVSUXSEG6EI32_V_M2_M1_MASK 25320 0U, // PseudoVSUXSEG6EI32_V_M2_MF2 25321 0U, // PseudoVSUXSEG6EI32_V_M2_MF2_MASK 25322 0U, // PseudoVSUXSEG6EI32_V_M4_M1 25323 0U, // PseudoVSUXSEG6EI32_V_M4_M1_MASK 25324 0U, // PseudoVSUXSEG6EI32_V_MF2_M1 25325 0U, // PseudoVSUXSEG6EI32_V_MF2_M1_MASK 25326 0U, // PseudoVSUXSEG6EI32_V_MF2_MF2 25327 0U, // PseudoVSUXSEG6EI32_V_MF2_MF2_MASK 25328 0U, // PseudoVSUXSEG6EI32_V_MF2_MF4 25329 0U, // PseudoVSUXSEG6EI32_V_MF2_MF4_MASK 25330 0U, // PseudoVSUXSEG6EI32_V_MF2_MF8 25331 0U, // PseudoVSUXSEG6EI32_V_MF2_MF8_MASK 25332 0U, // PseudoVSUXSEG6EI64_V_M1_M1 25333 0U, // PseudoVSUXSEG6EI64_V_M1_M1_MASK 25334 0U, // PseudoVSUXSEG6EI64_V_M1_MF2 25335 0U, // PseudoVSUXSEG6EI64_V_M1_MF2_MASK 25336 0U, // PseudoVSUXSEG6EI64_V_M1_MF4 25337 0U, // PseudoVSUXSEG6EI64_V_M1_MF4_MASK 25338 0U, // PseudoVSUXSEG6EI64_V_M1_MF8 25339 0U, // PseudoVSUXSEG6EI64_V_M1_MF8_MASK 25340 0U, // PseudoVSUXSEG6EI64_V_M2_M1 25341 0U, // PseudoVSUXSEG6EI64_V_M2_M1_MASK 25342 0U, // PseudoVSUXSEG6EI64_V_M2_MF2 25343 0U, // PseudoVSUXSEG6EI64_V_M2_MF2_MASK 25344 0U, // PseudoVSUXSEG6EI64_V_M2_MF4 25345 0U, // PseudoVSUXSEG6EI64_V_M2_MF4_MASK 25346 0U, // PseudoVSUXSEG6EI64_V_M4_M1 25347 0U, // PseudoVSUXSEG6EI64_V_M4_M1_MASK 25348 0U, // PseudoVSUXSEG6EI64_V_M4_MF2 25349 0U, // PseudoVSUXSEG6EI64_V_M4_MF2_MASK 25350 0U, // PseudoVSUXSEG6EI64_V_M8_M1 25351 0U, // PseudoVSUXSEG6EI64_V_M8_M1_MASK 25352 0U, // PseudoVSUXSEG6EI8_V_M1_M1 25353 0U, // PseudoVSUXSEG6EI8_V_M1_M1_MASK 25354 0U, // PseudoVSUXSEG6EI8_V_MF2_M1 25355 0U, // PseudoVSUXSEG6EI8_V_MF2_M1_MASK 25356 0U, // PseudoVSUXSEG6EI8_V_MF2_MF2 25357 0U, // PseudoVSUXSEG6EI8_V_MF2_MF2_MASK 25358 0U, // PseudoVSUXSEG6EI8_V_MF4_M1 25359 0U, // PseudoVSUXSEG6EI8_V_MF4_M1_MASK 25360 0U, // PseudoVSUXSEG6EI8_V_MF4_MF2 25361 0U, // PseudoVSUXSEG6EI8_V_MF4_MF2_MASK 25362 0U, // PseudoVSUXSEG6EI8_V_MF4_MF4 25363 0U, // PseudoVSUXSEG6EI8_V_MF4_MF4_MASK 25364 0U, // PseudoVSUXSEG6EI8_V_MF8_M1 25365 0U, // PseudoVSUXSEG6EI8_V_MF8_M1_MASK 25366 0U, // PseudoVSUXSEG6EI8_V_MF8_MF2 25367 0U, // PseudoVSUXSEG6EI8_V_MF8_MF2_MASK 25368 0U, // PseudoVSUXSEG6EI8_V_MF8_MF4 25369 0U, // PseudoVSUXSEG6EI8_V_MF8_MF4_MASK 25370 0U, // PseudoVSUXSEG6EI8_V_MF8_MF8 25371 0U, // PseudoVSUXSEG6EI8_V_MF8_MF8_MASK 25372 0U, // PseudoVSUXSEG7EI16_V_M1_M1 25373 0U, // PseudoVSUXSEG7EI16_V_M1_M1_MASK 25374 0U, // PseudoVSUXSEG7EI16_V_M1_MF2 25375 0U, // PseudoVSUXSEG7EI16_V_M1_MF2_MASK 25376 0U, // PseudoVSUXSEG7EI16_V_M2_M1 25377 0U, // PseudoVSUXSEG7EI16_V_M2_M1_MASK 25378 0U, // PseudoVSUXSEG7EI16_V_MF2_M1 25379 0U, // PseudoVSUXSEG7EI16_V_MF2_M1_MASK 25380 0U, // PseudoVSUXSEG7EI16_V_MF2_MF2 25381 0U, // PseudoVSUXSEG7EI16_V_MF2_MF2_MASK 25382 0U, // PseudoVSUXSEG7EI16_V_MF2_MF4 25383 0U, // PseudoVSUXSEG7EI16_V_MF2_MF4_MASK 25384 0U, // PseudoVSUXSEG7EI16_V_MF4_M1 25385 0U, // PseudoVSUXSEG7EI16_V_MF4_M1_MASK 25386 0U, // PseudoVSUXSEG7EI16_V_MF4_MF2 25387 0U, // PseudoVSUXSEG7EI16_V_MF4_MF2_MASK 25388 0U, // PseudoVSUXSEG7EI16_V_MF4_MF4 25389 0U, // PseudoVSUXSEG7EI16_V_MF4_MF4_MASK 25390 0U, // PseudoVSUXSEG7EI16_V_MF4_MF8 25391 0U, // PseudoVSUXSEG7EI16_V_MF4_MF8_MASK 25392 0U, // PseudoVSUXSEG7EI32_V_M1_M1 25393 0U, // PseudoVSUXSEG7EI32_V_M1_M1_MASK 25394 0U, // PseudoVSUXSEG7EI32_V_M1_MF2 25395 0U, // PseudoVSUXSEG7EI32_V_M1_MF2_MASK 25396 0U, // PseudoVSUXSEG7EI32_V_M1_MF4 25397 0U, // PseudoVSUXSEG7EI32_V_M1_MF4_MASK 25398 0U, // PseudoVSUXSEG7EI32_V_M2_M1 25399 0U, // PseudoVSUXSEG7EI32_V_M2_M1_MASK 25400 0U, // PseudoVSUXSEG7EI32_V_M2_MF2 25401 0U, // PseudoVSUXSEG7EI32_V_M2_MF2_MASK 25402 0U, // PseudoVSUXSEG7EI32_V_M4_M1 25403 0U, // PseudoVSUXSEG7EI32_V_M4_M1_MASK 25404 0U, // PseudoVSUXSEG7EI32_V_MF2_M1 25405 0U, // PseudoVSUXSEG7EI32_V_MF2_M1_MASK 25406 0U, // PseudoVSUXSEG7EI32_V_MF2_MF2 25407 0U, // PseudoVSUXSEG7EI32_V_MF2_MF2_MASK 25408 0U, // PseudoVSUXSEG7EI32_V_MF2_MF4 25409 0U, // PseudoVSUXSEG7EI32_V_MF2_MF4_MASK 25410 0U, // PseudoVSUXSEG7EI32_V_MF2_MF8 25411 0U, // PseudoVSUXSEG7EI32_V_MF2_MF8_MASK 25412 0U, // PseudoVSUXSEG7EI64_V_M1_M1 25413 0U, // PseudoVSUXSEG7EI64_V_M1_M1_MASK 25414 0U, // PseudoVSUXSEG7EI64_V_M1_MF2 25415 0U, // PseudoVSUXSEG7EI64_V_M1_MF2_MASK 25416 0U, // PseudoVSUXSEG7EI64_V_M1_MF4 25417 0U, // PseudoVSUXSEG7EI64_V_M1_MF4_MASK 25418 0U, // PseudoVSUXSEG7EI64_V_M1_MF8 25419 0U, // PseudoVSUXSEG7EI64_V_M1_MF8_MASK 25420 0U, // PseudoVSUXSEG7EI64_V_M2_M1 25421 0U, // PseudoVSUXSEG7EI64_V_M2_M1_MASK 25422 0U, // PseudoVSUXSEG7EI64_V_M2_MF2 25423 0U, // PseudoVSUXSEG7EI64_V_M2_MF2_MASK 25424 0U, // PseudoVSUXSEG7EI64_V_M2_MF4 25425 0U, // PseudoVSUXSEG7EI64_V_M2_MF4_MASK 25426 0U, // PseudoVSUXSEG7EI64_V_M4_M1 25427 0U, // PseudoVSUXSEG7EI64_V_M4_M1_MASK 25428 0U, // PseudoVSUXSEG7EI64_V_M4_MF2 25429 0U, // PseudoVSUXSEG7EI64_V_M4_MF2_MASK 25430 0U, // PseudoVSUXSEG7EI64_V_M8_M1 25431 0U, // PseudoVSUXSEG7EI64_V_M8_M1_MASK 25432 0U, // PseudoVSUXSEG7EI8_V_M1_M1 25433 0U, // PseudoVSUXSEG7EI8_V_M1_M1_MASK 25434 0U, // PseudoVSUXSEG7EI8_V_MF2_M1 25435 0U, // PseudoVSUXSEG7EI8_V_MF2_M1_MASK 25436 0U, // PseudoVSUXSEG7EI8_V_MF2_MF2 25437 0U, // PseudoVSUXSEG7EI8_V_MF2_MF2_MASK 25438 0U, // PseudoVSUXSEG7EI8_V_MF4_M1 25439 0U, // PseudoVSUXSEG7EI8_V_MF4_M1_MASK 25440 0U, // PseudoVSUXSEG7EI8_V_MF4_MF2 25441 0U, // PseudoVSUXSEG7EI8_V_MF4_MF2_MASK 25442 0U, // PseudoVSUXSEG7EI8_V_MF4_MF4 25443 0U, // PseudoVSUXSEG7EI8_V_MF4_MF4_MASK 25444 0U, // PseudoVSUXSEG7EI8_V_MF8_M1 25445 0U, // PseudoVSUXSEG7EI8_V_MF8_M1_MASK 25446 0U, // PseudoVSUXSEG7EI8_V_MF8_MF2 25447 0U, // PseudoVSUXSEG7EI8_V_MF8_MF2_MASK 25448 0U, // PseudoVSUXSEG7EI8_V_MF8_MF4 25449 0U, // PseudoVSUXSEG7EI8_V_MF8_MF4_MASK 25450 0U, // PseudoVSUXSEG7EI8_V_MF8_MF8 25451 0U, // PseudoVSUXSEG7EI8_V_MF8_MF8_MASK 25452 0U, // PseudoVSUXSEG8EI16_V_M1_M1 25453 0U, // PseudoVSUXSEG8EI16_V_M1_M1_MASK 25454 0U, // PseudoVSUXSEG8EI16_V_M1_MF2 25455 0U, // PseudoVSUXSEG8EI16_V_M1_MF2_MASK 25456 0U, // PseudoVSUXSEG8EI16_V_M2_M1 25457 0U, // PseudoVSUXSEG8EI16_V_M2_M1_MASK 25458 0U, // PseudoVSUXSEG8EI16_V_MF2_M1 25459 0U, // PseudoVSUXSEG8EI16_V_MF2_M1_MASK 25460 0U, // PseudoVSUXSEG8EI16_V_MF2_MF2 25461 0U, // PseudoVSUXSEG8EI16_V_MF2_MF2_MASK 25462 0U, // PseudoVSUXSEG8EI16_V_MF2_MF4 25463 0U, // PseudoVSUXSEG8EI16_V_MF2_MF4_MASK 25464 0U, // PseudoVSUXSEG8EI16_V_MF4_M1 25465 0U, // PseudoVSUXSEG8EI16_V_MF4_M1_MASK 25466 0U, // PseudoVSUXSEG8EI16_V_MF4_MF2 25467 0U, // PseudoVSUXSEG8EI16_V_MF4_MF2_MASK 25468 0U, // PseudoVSUXSEG8EI16_V_MF4_MF4 25469 0U, // PseudoVSUXSEG8EI16_V_MF4_MF4_MASK 25470 0U, // PseudoVSUXSEG8EI16_V_MF4_MF8 25471 0U, // PseudoVSUXSEG8EI16_V_MF4_MF8_MASK 25472 0U, // PseudoVSUXSEG8EI32_V_M1_M1 25473 0U, // PseudoVSUXSEG8EI32_V_M1_M1_MASK 25474 0U, // PseudoVSUXSEG8EI32_V_M1_MF2 25475 0U, // PseudoVSUXSEG8EI32_V_M1_MF2_MASK 25476 0U, // PseudoVSUXSEG8EI32_V_M1_MF4 25477 0U, // PseudoVSUXSEG8EI32_V_M1_MF4_MASK 25478 0U, // PseudoVSUXSEG8EI32_V_M2_M1 25479 0U, // PseudoVSUXSEG8EI32_V_M2_M1_MASK 25480 0U, // PseudoVSUXSEG8EI32_V_M2_MF2 25481 0U, // PseudoVSUXSEG8EI32_V_M2_MF2_MASK 25482 0U, // PseudoVSUXSEG8EI32_V_M4_M1 25483 0U, // PseudoVSUXSEG8EI32_V_M4_M1_MASK 25484 0U, // PseudoVSUXSEG8EI32_V_MF2_M1 25485 0U, // PseudoVSUXSEG8EI32_V_MF2_M1_MASK 25486 0U, // PseudoVSUXSEG8EI32_V_MF2_MF2 25487 0U, // PseudoVSUXSEG8EI32_V_MF2_MF2_MASK 25488 0U, // PseudoVSUXSEG8EI32_V_MF2_MF4 25489 0U, // PseudoVSUXSEG8EI32_V_MF2_MF4_MASK 25490 0U, // PseudoVSUXSEG8EI32_V_MF2_MF8 25491 0U, // PseudoVSUXSEG8EI32_V_MF2_MF8_MASK 25492 0U, // PseudoVSUXSEG8EI64_V_M1_M1 25493 0U, // PseudoVSUXSEG8EI64_V_M1_M1_MASK 25494 0U, // PseudoVSUXSEG8EI64_V_M1_MF2 25495 0U, // PseudoVSUXSEG8EI64_V_M1_MF2_MASK 25496 0U, // PseudoVSUXSEG8EI64_V_M1_MF4 25497 0U, // PseudoVSUXSEG8EI64_V_M1_MF4_MASK 25498 0U, // PseudoVSUXSEG8EI64_V_M1_MF8 25499 0U, // PseudoVSUXSEG8EI64_V_M1_MF8_MASK 25500 0U, // PseudoVSUXSEG8EI64_V_M2_M1 25501 0U, // PseudoVSUXSEG8EI64_V_M2_M1_MASK 25502 0U, // PseudoVSUXSEG8EI64_V_M2_MF2 25503 0U, // PseudoVSUXSEG8EI64_V_M2_MF2_MASK 25504 0U, // PseudoVSUXSEG8EI64_V_M2_MF4 25505 0U, // PseudoVSUXSEG8EI64_V_M2_MF4_MASK 25506 0U, // PseudoVSUXSEG8EI64_V_M4_M1 25507 0U, // PseudoVSUXSEG8EI64_V_M4_M1_MASK 25508 0U, // PseudoVSUXSEG8EI64_V_M4_MF2 25509 0U, // PseudoVSUXSEG8EI64_V_M4_MF2_MASK 25510 0U, // PseudoVSUXSEG8EI64_V_M8_M1 25511 0U, // PseudoVSUXSEG8EI64_V_M8_M1_MASK 25512 0U, // PseudoVSUXSEG8EI8_V_M1_M1 25513 0U, // PseudoVSUXSEG8EI8_V_M1_M1_MASK 25514 0U, // PseudoVSUXSEG8EI8_V_MF2_M1 25515 0U, // PseudoVSUXSEG8EI8_V_MF2_M1_MASK 25516 0U, // PseudoVSUXSEG8EI8_V_MF2_MF2 25517 0U, // PseudoVSUXSEG8EI8_V_MF2_MF2_MASK 25518 0U, // PseudoVSUXSEG8EI8_V_MF4_M1 25519 0U, // PseudoVSUXSEG8EI8_V_MF4_M1_MASK 25520 0U, // PseudoVSUXSEG8EI8_V_MF4_MF2 25521 0U, // PseudoVSUXSEG8EI8_V_MF4_MF2_MASK 25522 0U, // PseudoVSUXSEG8EI8_V_MF4_MF4 25523 0U, // PseudoVSUXSEG8EI8_V_MF4_MF4_MASK 25524 0U, // PseudoVSUXSEG8EI8_V_MF8_M1 25525 0U, // PseudoVSUXSEG8EI8_V_MF8_M1_MASK 25526 0U, // PseudoVSUXSEG8EI8_V_MF8_MF2 25527 0U, // PseudoVSUXSEG8EI8_V_MF8_MF2_MASK 25528 0U, // PseudoVSUXSEG8EI8_V_MF8_MF4 25529 0U, // PseudoVSUXSEG8EI8_V_MF8_MF4_MASK 25530 0U, // PseudoVSUXSEG8EI8_V_MF8_MF8 25531 0U, // PseudoVSUXSEG8EI8_V_MF8_MF8_MASK 25532 0U, // PseudoVWADDU_VV_M1 25533 0U, // PseudoVWADDU_VV_M1_MASK 25534 0U, // PseudoVWADDU_VV_M1_TU 25535 0U, // PseudoVWADDU_VV_M2 25536 0U, // PseudoVWADDU_VV_M2_MASK 25537 0U, // PseudoVWADDU_VV_M2_TU 25538 0U, // PseudoVWADDU_VV_M4 25539 0U, // PseudoVWADDU_VV_M4_MASK 25540 0U, // PseudoVWADDU_VV_M4_TU 25541 0U, // PseudoVWADDU_VV_MF2 25542 0U, // PseudoVWADDU_VV_MF2_MASK 25543 0U, // PseudoVWADDU_VV_MF2_TU 25544 0U, // PseudoVWADDU_VV_MF4 25545 0U, // PseudoVWADDU_VV_MF4_MASK 25546 0U, // PseudoVWADDU_VV_MF4_TU 25547 0U, // PseudoVWADDU_VV_MF8 25548 0U, // PseudoVWADDU_VV_MF8_MASK 25549 0U, // PseudoVWADDU_VV_MF8_TU 25550 0U, // PseudoVWADDU_VX_M1 25551 0U, // PseudoVWADDU_VX_M1_MASK 25552 0U, // PseudoVWADDU_VX_M1_TU 25553 0U, // PseudoVWADDU_VX_M2 25554 0U, // PseudoVWADDU_VX_M2_MASK 25555 0U, // PseudoVWADDU_VX_M2_TU 25556 0U, // PseudoVWADDU_VX_M4 25557 0U, // PseudoVWADDU_VX_M4_MASK 25558 0U, // PseudoVWADDU_VX_M4_TU 25559 0U, // PseudoVWADDU_VX_MF2 25560 0U, // PseudoVWADDU_VX_MF2_MASK 25561 0U, // PseudoVWADDU_VX_MF2_TU 25562 0U, // PseudoVWADDU_VX_MF4 25563 0U, // PseudoVWADDU_VX_MF4_MASK 25564 0U, // PseudoVWADDU_VX_MF4_TU 25565 0U, // PseudoVWADDU_VX_MF8 25566 0U, // PseudoVWADDU_VX_MF8_MASK 25567 0U, // PseudoVWADDU_VX_MF8_TU 25568 0U, // PseudoVWADDU_WV_M1 25569 0U, // PseudoVWADDU_WV_M1_MASK 25570 0U, // PseudoVWADDU_WV_M1_MASK_TIED 25571 0U, // PseudoVWADDU_WV_M1_TIED 25572 0U, // PseudoVWADDU_WV_M1_TU 25573 0U, // PseudoVWADDU_WV_M2 25574 0U, // PseudoVWADDU_WV_M2_MASK 25575 0U, // PseudoVWADDU_WV_M2_MASK_TIED 25576 0U, // PseudoVWADDU_WV_M2_TIED 25577 0U, // PseudoVWADDU_WV_M2_TU 25578 0U, // PseudoVWADDU_WV_M4 25579 0U, // PseudoVWADDU_WV_M4_MASK 25580 0U, // PseudoVWADDU_WV_M4_MASK_TIED 25581 0U, // PseudoVWADDU_WV_M4_TIED 25582 0U, // PseudoVWADDU_WV_M4_TU 25583 0U, // PseudoVWADDU_WV_MF2 25584 0U, // PseudoVWADDU_WV_MF2_MASK 25585 0U, // PseudoVWADDU_WV_MF2_MASK_TIED 25586 0U, // PseudoVWADDU_WV_MF2_TIED 25587 0U, // PseudoVWADDU_WV_MF2_TU 25588 0U, // PseudoVWADDU_WV_MF4 25589 0U, // PseudoVWADDU_WV_MF4_MASK 25590 0U, // PseudoVWADDU_WV_MF4_MASK_TIED 25591 0U, // PseudoVWADDU_WV_MF4_TIED 25592 0U, // PseudoVWADDU_WV_MF4_TU 25593 0U, // PseudoVWADDU_WV_MF8 25594 0U, // PseudoVWADDU_WV_MF8_MASK 25595 0U, // PseudoVWADDU_WV_MF8_MASK_TIED 25596 0U, // PseudoVWADDU_WV_MF8_TIED 25597 0U, // PseudoVWADDU_WV_MF8_TU 25598 0U, // PseudoVWADDU_WX_M1 25599 0U, // PseudoVWADDU_WX_M1_MASK 25600 0U, // PseudoVWADDU_WX_M1_TU 25601 0U, // PseudoVWADDU_WX_M2 25602 0U, // PseudoVWADDU_WX_M2_MASK 25603 0U, // PseudoVWADDU_WX_M2_TU 25604 0U, // PseudoVWADDU_WX_M4 25605 0U, // PseudoVWADDU_WX_M4_MASK 25606 0U, // PseudoVWADDU_WX_M4_TU 25607 0U, // PseudoVWADDU_WX_MF2 25608 0U, // PseudoVWADDU_WX_MF2_MASK 25609 0U, // PseudoVWADDU_WX_MF2_TU 25610 0U, // PseudoVWADDU_WX_MF4 25611 0U, // PseudoVWADDU_WX_MF4_MASK 25612 0U, // PseudoVWADDU_WX_MF4_TU 25613 0U, // PseudoVWADDU_WX_MF8 25614 0U, // PseudoVWADDU_WX_MF8_MASK 25615 0U, // PseudoVWADDU_WX_MF8_TU 25616 0U, // PseudoVWADD_VV_M1 25617 0U, // PseudoVWADD_VV_M1_MASK 25618 0U, // PseudoVWADD_VV_M1_TU 25619 0U, // PseudoVWADD_VV_M2 25620 0U, // PseudoVWADD_VV_M2_MASK 25621 0U, // PseudoVWADD_VV_M2_TU 25622 0U, // PseudoVWADD_VV_M4 25623 0U, // PseudoVWADD_VV_M4_MASK 25624 0U, // PseudoVWADD_VV_M4_TU 25625 0U, // PseudoVWADD_VV_MF2 25626 0U, // PseudoVWADD_VV_MF2_MASK 25627 0U, // PseudoVWADD_VV_MF2_TU 25628 0U, // PseudoVWADD_VV_MF4 25629 0U, // PseudoVWADD_VV_MF4_MASK 25630 0U, // PseudoVWADD_VV_MF4_TU 25631 0U, // PseudoVWADD_VV_MF8 25632 0U, // PseudoVWADD_VV_MF8_MASK 25633 0U, // PseudoVWADD_VV_MF8_TU 25634 0U, // PseudoVWADD_VX_M1 25635 0U, // PseudoVWADD_VX_M1_MASK 25636 0U, // PseudoVWADD_VX_M1_TU 25637 0U, // PseudoVWADD_VX_M2 25638 0U, // PseudoVWADD_VX_M2_MASK 25639 0U, // PseudoVWADD_VX_M2_TU 25640 0U, // PseudoVWADD_VX_M4 25641 0U, // PseudoVWADD_VX_M4_MASK 25642 0U, // PseudoVWADD_VX_M4_TU 25643 0U, // PseudoVWADD_VX_MF2 25644 0U, // PseudoVWADD_VX_MF2_MASK 25645 0U, // PseudoVWADD_VX_MF2_TU 25646 0U, // PseudoVWADD_VX_MF4 25647 0U, // PseudoVWADD_VX_MF4_MASK 25648 0U, // PseudoVWADD_VX_MF4_TU 25649 0U, // PseudoVWADD_VX_MF8 25650 0U, // PseudoVWADD_VX_MF8_MASK 25651 0U, // PseudoVWADD_VX_MF8_TU 25652 0U, // PseudoVWADD_WV_M1 25653 0U, // PseudoVWADD_WV_M1_MASK 25654 0U, // PseudoVWADD_WV_M1_MASK_TIED 25655 0U, // PseudoVWADD_WV_M1_TIED 25656 0U, // PseudoVWADD_WV_M1_TU 25657 0U, // PseudoVWADD_WV_M2 25658 0U, // PseudoVWADD_WV_M2_MASK 25659 0U, // PseudoVWADD_WV_M2_MASK_TIED 25660 0U, // PseudoVWADD_WV_M2_TIED 25661 0U, // PseudoVWADD_WV_M2_TU 25662 0U, // PseudoVWADD_WV_M4 25663 0U, // PseudoVWADD_WV_M4_MASK 25664 0U, // PseudoVWADD_WV_M4_MASK_TIED 25665 0U, // PseudoVWADD_WV_M4_TIED 25666 0U, // PseudoVWADD_WV_M4_TU 25667 0U, // PseudoVWADD_WV_MF2 25668 0U, // PseudoVWADD_WV_MF2_MASK 25669 0U, // PseudoVWADD_WV_MF2_MASK_TIED 25670 0U, // PseudoVWADD_WV_MF2_TIED 25671 0U, // PseudoVWADD_WV_MF2_TU 25672 0U, // PseudoVWADD_WV_MF4 25673 0U, // PseudoVWADD_WV_MF4_MASK 25674 0U, // PseudoVWADD_WV_MF4_MASK_TIED 25675 0U, // PseudoVWADD_WV_MF4_TIED 25676 0U, // PseudoVWADD_WV_MF4_TU 25677 0U, // PseudoVWADD_WV_MF8 25678 0U, // PseudoVWADD_WV_MF8_MASK 25679 0U, // PseudoVWADD_WV_MF8_MASK_TIED 25680 0U, // PseudoVWADD_WV_MF8_TIED 25681 0U, // PseudoVWADD_WV_MF8_TU 25682 0U, // PseudoVWADD_WX_M1 25683 0U, // PseudoVWADD_WX_M1_MASK 25684 0U, // PseudoVWADD_WX_M1_TU 25685 0U, // PseudoVWADD_WX_M2 25686 0U, // PseudoVWADD_WX_M2_MASK 25687 0U, // PseudoVWADD_WX_M2_TU 25688 0U, // PseudoVWADD_WX_M4 25689 0U, // PseudoVWADD_WX_M4_MASK 25690 0U, // PseudoVWADD_WX_M4_TU 25691 0U, // PseudoVWADD_WX_MF2 25692 0U, // PseudoVWADD_WX_MF2_MASK 25693 0U, // PseudoVWADD_WX_MF2_TU 25694 0U, // PseudoVWADD_WX_MF4 25695 0U, // PseudoVWADD_WX_MF4_MASK 25696 0U, // PseudoVWADD_WX_MF4_TU 25697 0U, // PseudoVWADD_WX_MF8 25698 0U, // PseudoVWADD_WX_MF8_MASK 25699 0U, // PseudoVWADD_WX_MF8_TU 25700 0U, // PseudoVWMACCSU_VV_M1 25701 0U, // PseudoVWMACCSU_VV_M1_MASK 25702 0U, // PseudoVWMACCSU_VV_M2 25703 0U, // PseudoVWMACCSU_VV_M2_MASK 25704 0U, // PseudoVWMACCSU_VV_M4 25705 0U, // PseudoVWMACCSU_VV_M4_MASK 25706 0U, // PseudoVWMACCSU_VV_MF2 25707 0U, // PseudoVWMACCSU_VV_MF2_MASK 25708 0U, // PseudoVWMACCSU_VV_MF4 25709 0U, // PseudoVWMACCSU_VV_MF4_MASK 25710 0U, // PseudoVWMACCSU_VV_MF8 25711 0U, // PseudoVWMACCSU_VV_MF8_MASK 25712 0U, // PseudoVWMACCSU_VX_M1 25713 0U, // PseudoVWMACCSU_VX_M1_MASK 25714 0U, // PseudoVWMACCSU_VX_M2 25715 0U, // PseudoVWMACCSU_VX_M2_MASK 25716 0U, // PseudoVWMACCSU_VX_M4 25717 0U, // PseudoVWMACCSU_VX_M4_MASK 25718 0U, // PseudoVWMACCSU_VX_MF2 25719 0U, // PseudoVWMACCSU_VX_MF2_MASK 25720 0U, // PseudoVWMACCSU_VX_MF4 25721 0U, // PseudoVWMACCSU_VX_MF4_MASK 25722 0U, // PseudoVWMACCSU_VX_MF8 25723 0U, // PseudoVWMACCSU_VX_MF8_MASK 25724 0U, // PseudoVWMACCUS_VX_M1 25725 0U, // PseudoVWMACCUS_VX_M1_MASK 25726 0U, // PseudoVWMACCUS_VX_M2 25727 0U, // PseudoVWMACCUS_VX_M2_MASK 25728 0U, // PseudoVWMACCUS_VX_M4 25729 0U, // PseudoVWMACCUS_VX_M4_MASK 25730 0U, // PseudoVWMACCUS_VX_MF2 25731 0U, // PseudoVWMACCUS_VX_MF2_MASK 25732 0U, // PseudoVWMACCUS_VX_MF4 25733 0U, // PseudoVWMACCUS_VX_MF4_MASK 25734 0U, // PseudoVWMACCUS_VX_MF8 25735 0U, // PseudoVWMACCUS_VX_MF8_MASK 25736 0U, // PseudoVWMACCU_VV_M1 25737 0U, // PseudoVWMACCU_VV_M1_MASK 25738 0U, // PseudoVWMACCU_VV_M2 25739 0U, // PseudoVWMACCU_VV_M2_MASK 25740 0U, // PseudoVWMACCU_VV_M4 25741 0U, // PseudoVWMACCU_VV_M4_MASK 25742 0U, // PseudoVWMACCU_VV_MF2 25743 0U, // PseudoVWMACCU_VV_MF2_MASK 25744 0U, // PseudoVWMACCU_VV_MF4 25745 0U, // PseudoVWMACCU_VV_MF4_MASK 25746 0U, // PseudoVWMACCU_VV_MF8 25747 0U, // PseudoVWMACCU_VV_MF8_MASK 25748 0U, // PseudoVWMACCU_VX_M1 25749 0U, // PseudoVWMACCU_VX_M1_MASK 25750 0U, // PseudoVWMACCU_VX_M2 25751 0U, // PseudoVWMACCU_VX_M2_MASK 25752 0U, // PseudoVWMACCU_VX_M4 25753 0U, // PseudoVWMACCU_VX_M4_MASK 25754 0U, // PseudoVWMACCU_VX_MF2 25755 0U, // PseudoVWMACCU_VX_MF2_MASK 25756 0U, // PseudoVWMACCU_VX_MF4 25757 0U, // PseudoVWMACCU_VX_MF4_MASK 25758 0U, // PseudoVWMACCU_VX_MF8 25759 0U, // PseudoVWMACCU_VX_MF8_MASK 25760 0U, // PseudoVWMACC_VV_M1 25761 0U, // PseudoVWMACC_VV_M1_MASK 25762 0U, // PseudoVWMACC_VV_M2 25763 0U, // PseudoVWMACC_VV_M2_MASK 25764 0U, // PseudoVWMACC_VV_M4 25765 0U, // PseudoVWMACC_VV_M4_MASK 25766 0U, // PseudoVWMACC_VV_MF2 25767 0U, // PseudoVWMACC_VV_MF2_MASK 25768 0U, // PseudoVWMACC_VV_MF4 25769 0U, // PseudoVWMACC_VV_MF4_MASK 25770 0U, // PseudoVWMACC_VV_MF8 25771 0U, // PseudoVWMACC_VV_MF8_MASK 25772 0U, // PseudoVWMACC_VX_M1 25773 0U, // PseudoVWMACC_VX_M1_MASK 25774 0U, // PseudoVWMACC_VX_M2 25775 0U, // PseudoVWMACC_VX_M2_MASK 25776 0U, // PseudoVWMACC_VX_M4 25777 0U, // PseudoVWMACC_VX_M4_MASK 25778 0U, // PseudoVWMACC_VX_MF2 25779 0U, // PseudoVWMACC_VX_MF2_MASK 25780 0U, // PseudoVWMACC_VX_MF4 25781 0U, // PseudoVWMACC_VX_MF4_MASK 25782 0U, // PseudoVWMACC_VX_MF8 25783 0U, // PseudoVWMACC_VX_MF8_MASK 25784 0U, // PseudoVWMULSU_VV_M1 25785 0U, // PseudoVWMULSU_VV_M1_MASK 25786 0U, // PseudoVWMULSU_VV_M1_TU 25787 0U, // PseudoVWMULSU_VV_M2 25788 0U, // PseudoVWMULSU_VV_M2_MASK 25789 0U, // PseudoVWMULSU_VV_M2_TU 25790 0U, // PseudoVWMULSU_VV_M4 25791 0U, // PseudoVWMULSU_VV_M4_MASK 25792 0U, // PseudoVWMULSU_VV_M4_TU 25793 0U, // PseudoVWMULSU_VV_MF2 25794 0U, // PseudoVWMULSU_VV_MF2_MASK 25795 0U, // PseudoVWMULSU_VV_MF2_TU 25796 0U, // PseudoVWMULSU_VV_MF4 25797 0U, // PseudoVWMULSU_VV_MF4_MASK 25798 0U, // PseudoVWMULSU_VV_MF4_TU 25799 0U, // PseudoVWMULSU_VV_MF8 25800 0U, // PseudoVWMULSU_VV_MF8_MASK 25801 0U, // PseudoVWMULSU_VV_MF8_TU 25802 0U, // PseudoVWMULSU_VX_M1 25803 0U, // PseudoVWMULSU_VX_M1_MASK 25804 0U, // PseudoVWMULSU_VX_M1_TU 25805 0U, // PseudoVWMULSU_VX_M2 25806 0U, // PseudoVWMULSU_VX_M2_MASK 25807 0U, // PseudoVWMULSU_VX_M2_TU 25808 0U, // PseudoVWMULSU_VX_M4 25809 0U, // PseudoVWMULSU_VX_M4_MASK 25810 0U, // PseudoVWMULSU_VX_M4_TU 25811 0U, // PseudoVWMULSU_VX_MF2 25812 0U, // PseudoVWMULSU_VX_MF2_MASK 25813 0U, // PseudoVWMULSU_VX_MF2_TU 25814 0U, // PseudoVWMULSU_VX_MF4 25815 0U, // PseudoVWMULSU_VX_MF4_MASK 25816 0U, // PseudoVWMULSU_VX_MF4_TU 25817 0U, // PseudoVWMULSU_VX_MF8 25818 0U, // PseudoVWMULSU_VX_MF8_MASK 25819 0U, // PseudoVWMULSU_VX_MF8_TU 25820 0U, // PseudoVWMULU_VV_M1 25821 0U, // PseudoVWMULU_VV_M1_MASK 25822 0U, // PseudoVWMULU_VV_M1_TU 25823 0U, // PseudoVWMULU_VV_M2 25824 0U, // PseudoVWMULU_VV_M2_MASK 25825 0U, // PseudoVWMULU_VV_M2_TU 25826 0U, // PseudoVWMULU_VV_M4 25827 0U, // PseudoVWMULU_VV_M4_MASK 25828 0U, // PseudoVWMULU_VV_M4_TU 25829 0U, // PseudoVWMULU_VV_MF2 25830 0U, // PseudoVWMULU_VV_MF2_MASK 25831 0U, // PseudoVWMULU_VV_MF2_TU 25832 0U, // PseudoVWMULU_VV_MF4 25833 0U, // PseudoVWMULU_VV_MF4_MASK 25834 0U, // PseudoVWMULU_VV_MF4_TU 25835 0U, // PseudoVWMULU_VV_MF8 25836 0U, // PseudoVWMULU_VV_MF8_MASK 25837 0U, // PseudoVWMULU_VV_MF8_TU 25838 0U, // PseudoVWMULU_VX_M1 25839 0U, // PseudoVWMULU_VX_M1_MASK 25840 0U, // PseudoVWMULU_VX_M1_TU 25841 0U, // PseudoVWMULU_VX_M2 25842 0U, // PseudoVWMULU_VX_M2_MASK 25843 0U, // PseudoVWMULU_VX_M2_TU 25844 0U, // PseudoVWMULU_VX_M4 25845 0U, // PseudoVWMULU_VX_M4_MASK 25846 0U, // PseudoVWMULU_VX_M4_TU 25847 0U, // PseudoVWMULU_VX_MF2 25848 0U, // PseudoVWMULU_VX_MF2_MASK 25849 0U, // PseudoVWMULU_VX_MF2_TU 25850 0U, // PseudoVWMULU_VX_MF4 25851 0U, // PseudoVWMULU_VX_MF4_MASK 25852 0U, // PseudoVWMULU_VX_MF4_TU 25853 0U, // PseudoVWMULU_VX_MF8 25854 0U, // PseudoVWMULU_VX_MF8_MASK 25855 0U, // PseudoVWMULU_VX_MF8_TU 25856 0U, // PseudoVWMUL_VV_M1 25857 0U, // PseudoVWMUL_VV_M1_MASK 25858 0U, // PseudoVWMUL_VV_M1_TU 25859 0U, // PseudoVWMUL_VV_M2 25860 0U, // PseudoVWMUL_VV_M2_MASK 25861 0U, // PseudoVWMUL_VV_M2_TU 25862 0U, // PseudoVWMUL_VV_M4 25863 0U, // PseudoVWMUL_VV_M4_MASK 25864 0U, // PseudoVWMUL_VV_M4_TU 25865 0U, // PseudoVWMUL_VV_MF2 25866 0U, // PseudoVWMUL_VV_MF2_MASK 25867 0U, // PseudoVWMUL_VV_MF2_TU 25868 0U, // PseudoVWMUL_VV_MF4 25869 0U, // PseudoVWMUL_VV_MF4_MASK 25870 0U, // PseudoVWMUL_VV_MF4_TU 25871 0U, // PseudoVWMUL_VV_MF8 25872 0U, // PseudoVWMUL_VV_MF8_MASK 25873 0U, // PseudoVWMUL_VV_MF8_TU 25874 0U, // PseudoVWMUL_VX_M1 25875 0U, // PseudoVWMUL_VX_M1_MASK 25876 0U, // PseudoVWMUL_VX_M1_TU 25877 0U, // PseudoVWMUL_VX_M2 25878 0U, // PseudoVWMUL_VX_M2_MASK 25879 0U, // PseudoVWMUL_VX_M2_TU 25880 0U, // PseudoVWMUL_VX_M4 25881 0U, // PseudoVWMUL_VX_M4_MASK 25882 0U, // PseudoVWMUL_VX_M4_TU 25883 0U, // PseudoVWMUL_VX_MF2 25884 0U, // PseudoVWMUL_VX_MF2_MASK 25885 0U, // PseudoVWMUL_VX_MF2_TU 25886 0U, // PseudoVWMUL_VX_MF4 25887 0U, // PseudoVWMUL_VX_MF4_MASK 25888 0U, // PseudoVWMUL_VX_MF4_TU 25889 0U, // PseudoVWMUL_VX_MF8 25890 0U, // PseudoVWMUL_VX_MF8_MASK 25891 0U, // PseudoVWMUL_VX_MF8_TU 25892 0U, // PseudoVWREDSUMU_VS_M1 25893 0U, // PseudoVWREDSUMU_VS_M1_MASK 25894 0U, // PseudoVWREDSUMU_VS_M2 25895 0U, // PseudoVWREDSUMU_VS_M2_MASK 25896 0U, // PseudoVWREDSUMU_VS_M4 25897 0U, // PseudoVWREDSUMU_VS_M4_MASK 25898 0U, // PseudoVWREDSUMU_VS_M8 25899 0U, // PseudoVWREDSUMU_VS_M8_MASK 25900 0U, // PseudoVWREDSUMU_VS_MF2 25901 0U, // PseudoVWREDSUMU_VS_MF2_MASK 25902 0U, // PseudoVWREDSUMU_VS_MF4 25903 0U, // PseudoVWREDSUMU_VS_MF4_MASK 25904 0U, // PseudoVWREDSUMU_VS_MF8 25905 0U, // PseudoVWREDSUMU_VS_MF8_MASK 25906 0U, // PseudoVWREDSUM_VS_M1 25907 0U, // PseudoVWREDSUM_VS_M1_MASK 25908 0U, // PseudoVWREDSUM_VS_M2 25909 0U, // PseudoVWREDSUM_VS_M2_MASK 25910 0U, // PseudoVWREDSUM_VS_M4 25911 0U, // PseudoVWREDSUM_VS_M4_MASK 25912 0U, // PseudoVWREDSUM_VS_M8 25913 0U, // PseudoVWREDSUM_VS_M8_MASK 25914 0U, // PseudoVWREDSUM_VS_MF2 25915 0U, // PseudoVWREDSUM_VS_MF2_MASK 25916 0U, // PseudoVWREDSUM_VS_MF4 25917 0U, // PseudoVWREDSUM_VS_MF4_MASK 25918 0U, // PseudoVWREDSUM_VS_MF8 25919 0U, // PseudoVWREDSUM_VS_MF8_MASK 25920 0U, // PseudoVWSUBU_VV_M1 25921 0U, // PseudoVWSUBU_VV_M1_MASK 25922 0U, // PseudoVWSUBU_VV_M1_TU 25923 0U, // PseudoVWSUBU_VV_M2 25924 0U, // PseudoVWSUBU_VV_M2_MASK 25925 0U, // PseudoVWSUBU_VV_M2_TU 25926 0U, // PseudoVWSUBU_VV_M4 25927 0U, // PseudoVWSUBU_VV_M4_MASK 25928 0U, // PseudoVWSUBU_VV_M4_TU 25929 0U, // PseudoVWSUBU_VV_MF2 25930 0U, // PseudoVWSUBU_VV_MF2_MASK 25931 0U, // PseudoVWSUBU_VV_MF2_TU 25932 0U, // PseudoVWSUBU_VV_MF4 25933 0U, // PseudoVWSUBU_VV_MF4_MASK 25934 0U, // PseudoVWSUBU_VV_MF4_TU 25935 0U, // PseudoVWSUBU_VV_MF8 25936 0U, // PseudoVWSUBU_VV_MF8_MASK 25937 0U, // PseudoVWSUBU_VV_MF8_TU 25938 0U, // PseudoVWSUBU_VX_M1 25939 0U, // PseudoVWSUBU_VX_M1_MASK 25940 0U, // PseudoVWSUBU_VX_M1_TU 25941 0U, // PseudoVWSUBU_VX_M2 25942 0U, // PseudoVWSUBU_VX_M2_MASK 25943 0U, // PseudoVWSUBU_VX_M2_TU 25944 0U, // PseudoVWSUBU_VX_M4 25945 0U, // PseudoVWSUBU_VX_M4_MASK 25946 0U, // PseudoVWSUBU_VX_M4_TU 25947 0U, // PseudoVWSUBU_VX_MF2 25948 0U, // PseudoVWSUBU_VX_MF2_MASK 25949 0U, // PseudoVWSUBU_VX_MF2_TU 25950 0U, // PseudoVWSUBU_VX_MF4 25951 0U, // PseudoVWSUBU_VX_MF4_MASK 25952 0U, // PseudoVWSUBU_VX_MF4_TU 25953 0U, // PseudoVWSUBU_VX_MF8 25954 0U, // PseudoVWSUBU_VX_MF8_MASK 25955 0U, // PseudoVWSUBU_VX_MF8_TU 25956 0U, // PseudoVWSUBU_WV_M1 25957 0U, // PseudoVWSUBU_WV_M1_MASK 25958 0U, // PseudoVWSUBU_WV_M1_MASK_TIED 25959 0U, // PseudoVWSUBU_WV_M1_TIED 25960 0U, // PseudoVWSUBU_WV_M1_TU 25961 0U, // PseudoVWSUBU_WV_M2 25962 0U, // PseudoVWSUBU_WV_M2_MASK 25963 0U, // PseudoVWSUBU_WV_M2_MASK_TIED 25964 0U, // PseudoVWSUBU_WV_M2_TIED 25965 0U, // PseudoVWSUBU_WV_M2_TU 25966 0U, // PseudoVWSUBU_WV_M4 25967 0U, // PseudoVWSUBU_WV_M4_MASK 25968 0U, // PseudoVWSUBU_WV_M4_MASK_TIED 25969 0U, // PseudoVWSUBU_WV_M4_TIED 25970 0U, // PseudoVWSUBU_WV_M4_TU 25971 0U, // PseudoVWSUBU_WV_MF2 25972 0U, // PseudoVWSUBU_WV_MF2_MASK 25973 0U, // PseudoVWSUBU_WV_MF2_MASK_TIED 25974 0U, // PseudoVWSUBU_WV_MF2_TIED 25975 0U, // PseudoVWSUBU_WV_MF2_TU 25976 0U, // PseudoVWSUBU_WV_MF4 25977 0U, // PseudoVWSUBU_WV_MF4_MASK 25978 0U, // PseudoVWSUBU_WV_MF4_MASK_TIED 25979 0U, // PseudoVWSUBU_WV_MF4_TIED 25980 0U, // PseudoVWSUBU_WV_MF4_TU 25981 0U, // PseudoVWSUBU_WV_MF8 25982 0U, // PseudoVWSUBU_WV_MF8_MASK 25983 0U, // PseudoVWSUBU_WV_MF8_MASK_TIED 25984 0U, // PseudoVWSUBU_WV_MF8_TIED 25985 0U, // PseudoVWSUBU_WV_MF8_TU 25986 0U, // PseudoVWSUBU_WX_M1 25987 0U, // PseudoVWSUBU_WX_M1_MASK 25988 0U, // PseudoVWSUBU_WX_M1_TU 25989 0U, // PseudoVWSUBU_WX_M2 25990 0U, // PseudoVWSUBU_WX_M2_MASK 25991 0U, // PseudoVWSUBU_WX_M2_TU 25992 0U, // PseudoVWSUBU_WX_M4 25993 0U, // PseudoVWSUBU_WX_M4_MASK 25994 0U, // PseudoVWSUBU_WX_M4_TU 25995 0U, // PseudoVWSUBU_WX_MF2 25996 0U, // PseudoVWSUBU_WX_MF2_MASK 25997 0U, // PseudoVWSUBU_WX_MF2_TU 25998 0U, // PseudoVWSUBU_WX_MF4 25999 0U, // PseudoVWSUBU_WX_MF4_MASK 26000 0U, // PseudoVWSUBU_WX_MF4_TU 26001 0U, // PseudoVWSUBU_WX_MF8 26002 0U, // PseudoVWSUBU_WX_MF8_MASK 26003 0U, // PseudoVWSUBU_WX_MF8_TU 26004 0U, // PseudoVWSUB_VV_M1 26005 0U, // PseudoVWSUB_VV_M1_MASK 26006 0U, // PseudoVWSUB_VV_M1_TU 26007 0U, // PseudoVWSUB_VV_M2 26008 0U, // PseudoVWSUB_VV_M2_MASK 26009 0U, // PseudoVWSUB_VV_M2_TU 26010 0U, // PseudoVWSUB_VV_M4 26011 0U, // PseudoVWSUB_VV_M4_MASK 26012 0U, // PseudoVWSUB_VV_M4_TU 26013 0U, // PseudoVWSUB_VV_MF2 26014 0U, // PseudoVWSUB_VV_MF2_MASK 26015 0U, // PseudoVWSUB_VV_MF2_TU 26016 0U, // PseudoVWSUB_VV_MF4 26017 0U, // PseudoVWSUB_VV_MF4_MASK 26018 0U, // PseudoVWSUB_VV_MF4_TU 26019 0U, // PseudoVWSUB_VV_MF8 26020 0U, // PseudoVWSUB_VV_MF8_MASK 26021 0U, // PseudoVWSUB_VV_MF8_TU 26022 0U, // PseudoVWSUB_VX_M1 26023 0U, // PseudoVWSUB_VX_M1_MASK 26024 0U, // PseudoVWSUB_VX_M1_TU 26025 0U, // PseudoVWSUB_VX_M2 26026 0U, // PseudoVWSUB_VX_M2_MASK 26027 0U, // PseudoVWSUB_VX_M2_TU 26028 0U, // PseudoVWSUB_VX_M4 26029 0U, // PseudoVWSUB_VX_M4_MASK 26030 0U, // PseudoVWSUB_VX_M4_TU 26031 0U, // PseudoVWSUB_VX_MF2 26032 0U, // PseudoVWSUB_VX_MF2_MASK 26033 0U, // PseudoVWSUB_VX_MF2_TU 26034 0U, // PseudoVWSUB_VX_MF4 26035 0U, // PseudoVWSUB_VX_MF4_MASK 26036 0U, // PseudoVWSUB_VX_MF4_TU 26037 0U, // PseudoVWSUB_VX_MF8 26038 0U, // PseudoVWSUB_VX_MF8_MASK 26039 0U, // PseudoVWSUB_VX_MF8_TU 26040 0U, // PseudoVWSUB_WV_M1 26041 0U, // PseudoVWSUB_WV_M1_MASK 26042 0U, // PseudoVWSUB_WV_M1_MASK_TIED 26043 0U, // PseudoVWSUB_WV_M1_TIED 26044 0U, // PseudoVWSUB_WV_M1_TU 26045 0U, // PseudoVWSUB_WV_M2 26046 0U, // PseudoVWSUB_WV_M2_MASK 26047 0U, // PseudoVWSUB_WV_M2_MASK_TIED 26048 0U, // PseudoVWSUB_WV_M2_TIED 26049 0U, // PseudoVWSUB_WV_M2_TU 26050 0U, // PseudoVWSUB_WV_M4 26051 0U, // PseudoVWSUB_WV_M4_MASK 26052 0U, // PseudoVWSUB_WV_M4_MASK_TIED 26053 0U, // PseudoVWSUB_WV_M4_TIED 26054 0U, // PseudoVWSUB_WV_M4_TU 26055 0U, // PseudoVWSUB_WV_MF2 26056 0U, // PseudoVWSUB_WV_MF2_MASK 26057 0U, // PseudoVWSUB_WV_MF2_MASK_TIED 26058 0U, // PseudoVWSUB_WV_MF2_TIED 26059 0U, // PseudoVWSUB_WV_MF2_TU 26060 0U, // PseudoVWSUB_WV_MF4 26061 0U, // PseudoVWSUB_WV_MF4_MASK 26062 0U, // PseudoVWSUB_WV_MF4_MASK_TIED 26063 0U, // PseudoVWSUB_WV_MF4_TIED 26064 0U, // PseudoVWSUB_WV_MF4_TU 26065 0U, // PseudoVWSUB_WV_MF8 26066 0U, // PseudoVWSUB_WV_MF8_MASK 26067 0U, // PseudoVWSUB_WV_MF8_MASK_TIED 26068 0U, // PseudoVWSUB_WV_MF8_TIED 26069 0U, // PseudoVWSUB_WV_MF8_TU 26070 0U, // PseudoVWSUB_WX_M1 26071 0U, // PseudoVWSUB_WX_M1_MASK 26072 0U, // PseudoVWSUB_WX_M1_TU 26073 0U, // PseudoVWSUB_WX_M2 26074 0U, // PseudoVWSUB_WX_M2_MASK 26075 0U, // PseudoVWSUB_WX_M2_TU 26076 0U, // PseudoVWSUB_WX_M4 26077 0U, // PseudoVWSUB_WX_M4_MASK 26078 0U, // PseudoVWSUB_WX_M4_TU 26079 0U, // PseudoVWSUB_WX_MF2 26080 0U, // PseudoVWSUB_WX_MF2_MASK 26081 0U, // PseudoVWSUB_WX_MF2_TU 26082 0U, // PseudoVWSUB_WX_MF4 26083 0U, // PseudoVWSUB_WX_MF4_MASK 26084 0U, // PseudoVWSUB_WX_MF4_TU 26085 0U, // PseudoVWSUB_WX_MF8 26086 0U, // PseudoVWSUB_WX_MF8_MASK 26087 0U, // PseudoVWSUB_WX_MF8_TU 26088 0U, // PseudoVXOR_VI_M1 26089 0U, // PseudoVXOR_VI_M1_MASK 26090 0U, // PseudoVXOR_VI_M1_TU 26091 0U, // PseudoVXOR_VI_M2 26092 0U, // PseudoVXOR_VI_M2_MASK 26093 0U, // PseudoVXOR_VI_M2_TU 26094 0U, // PseudoVXOR_VI_M4 26095 0U, // PseudoVXOR_VI_M4_MASK 26096 0U, // PseudoVXOR_VI_M4_TU 26097 0U, // PseudoVXOR_VI_M8 26098 0U, // PseudoVXOR_VI_M8_MASK 26099 0U, // PseudoVXOR_VI_M8_TU 26100 0U, // PseudoVXOR_VI_MF2 26101 0U, // PseudoVXOR_VI_MF2_MASK 26102 0U, // PseudoVXOR_VI_MF2_TU 26103 0U, // PseudoVXOR_VI_MF4 26104 0U, // PseudoVXOR_VI_MF4_MASK 26105 0U, // PseudoVXOR_VI_MF4_TU 26106 0U, // PseudoVXOR_VI_MF8 26107 0U, // PseudoVXOR_VI_MF8_MASK 26108 0U, // PseudoVXOR_VI_MF8_TU 26109 0U, // PseudoVXOR_VV_M1 26110 0U, // PseudoVXOR_VV_M1_MASK 26111 0U, // PseudoVXOR_VV_M1_TU 26112 0U, // PseudoVXOR_VV_M2 26113 0U, // PseudoVXOR_VV_M2_MASK 26114 0U, // PseudoVXOR_VV_M2_TU 26115 0U, // PseudoVXOR_VV_M4 26116 0U, // PseudoVXOR_VV_M4_MASK 26117 0U, // PseudoVXOR_VV_M4_TU 26118 0U, // PseudoVXOR_VV_M8 26119 0U, // PseudoVXOR_VV_M8_MASK 26120 0U, // PseudoVXOR_VV_M8_TU 26121 0U, // PseudoVXOR_VV_MF2 26122 0U, // PseudoVXOR_VV_MF2_MASK 26123 0U, // PseudoVXOR_VV_MF2_TU 26124 0U, // PseudoVXOR_VV_MF4 26125 0U, // PseudoVXOR_VV_MF4_MASK 26126 0U, // PseudoVXOR_VV_MF4_TU 26127 0U, // PseudoVXOR_VV_MF8 26128 0U, // PseudoVXOR_VV_MF8_MASK 26129 0U, // PseudoVXOR_VV_MF8_TU 26130 0U, // PseudoVXOR_VX_M1 26131 0U, // PseudoVXOR_VX_M1_MASK 26132 0U, // PseudoVXOR_VX_M1_TU 26133 0U, // PseudoVXOR_VX_M2 26134 0U, // PseudoVXOR_VX_M2_MASK 26135 0U, // PseudoVXOR_VX_M2_TU 26136 0U, // PseudoVXOR_VX_M4 26137 0U, // PseudoVXOR_VX_M4_MASK 26138 0U, // PseudoVXOR_VX_M4_TU 26139 0U, // PseudoVXOR_VX_M8 26140 0U, // PseudoVXOR_VX_M8_MASK 26141 0U, // PseudoVXOR_VX_M8_TU 26142 0U, // PseudoVXOR_VX_MF2 26143 0U, // PseudoVXOR_VX_MF2_MASK 26144 0U, // PseudoVXOR_VX_MF2_TU 26145 0U, // PseudoVXOR_VX_MF4 26146 0U, // PseudoVXOR_VX_MF4_MASK 26147 0U, // PseudoVXOR_VX_MF4_TU 26148 0U, // PseudoVXOR_VX_MF8 26149 0U, // PseudoVXOR_VX_MF8_MASK 26150 0U, // PseudoVXOR_VX_MF8_TU 26151 0U, // PseudoVZEXT_VF2_M1 26152 0U, // PseudoVZEXT_VF2_M1_MASK 26153 0U, // PseudoVZEXT_VF2_M1_TU 26154 0U, // PseudoVZEXT_VF2_M2 26155 0U, // PseudoVZEXT_VF2_M2_MASK 26156 0U, // PseudoVZEXT_VF2_M2_TU 26157 0U, // PseudoVZEXT_VF2_M4 26158 0U, // PseudoVZEXT_VF2_M4_MASK 26159 0U, // PseudoVZEXT_VF2_M4_TU 26160 0U, // PseudoVZEXT_VF2_M8 26161 0U, // PseudoVZEXT_VF2_M8_MASK 26162 0U, // PseudoVZEXT_VF2_M8_TU 26163 0U, // PseudoVZEXT_VF2_MF2 26164 0U, // PseudoVZEXT_VF2_MF2_MASK 26165 0U, // PseudoVZEXT_VF2_MF2_TU 26166 0U, // PseudoVZEXT_VF2_MF4 26167 0U, // PseudoVZEXT_VF2_MF4_MASK 26168 0U, // PseudoVZEXT_VF2_MF4_TU 26169 0U, // PseudoVZEXT_VF4_M1 26170 0U, // PseudoVZEXT_VF4_M1_MASK 26171 0U, // PseudoVZEXT_VF4_M1_TU 26172 0U, // PseudoVZEXT_VF4_M2 26173 0U, // PseudoVZEXT_VF4_M2_MASK 26174 0U, // PseudoVZEXT_VF4_M2_TU 26175 0U, // PseudoVZEXT_VF4_M4 26176 0U, // PseudoVZEXT_VF4_M4_MASK 26177 0U, // PseudoVZEXT_VF4_M4_TU 26178 0U, // PseudoVZEXT_VF4_M8 26179 0U, // PseudoVZEXT_VF4_M8_MASK 26180 0U, // PseudoVZEXT_VF4_M8_TU 26181 0U, // PseudoVZEXT_VF4_MF2 26182 0U, // PseudoVZEXT_VF4_MF2_MASK 26183 0U, // PseudoVZEXT_VF4_MF2_TU 26184 0U, // PseudoVZEXT_VF8_M1 26185 0U, // PseudoVZEXT_VF8_M1_MASK 26186 0U, // PseudoVZEXT_VF8_M1_TU 26187 0U, // PseudoVZEXT_VF8_M2 26188 0U, // PseudoVZEXT_VF8_M2_MASK 26189 0U, // PseudoVZEXT_VF8_M2_TU 26190 0U, // PseudoVZEXT_VF8_M4 26191 0U, // PseudoVZEXT_VF8_M4_MASK 26192 0U, // PseudoVZEXT_VF8_M4_TU 26193 0U, // PseudoVZEXT_VF8_M8 26194 0U, // PseudoVZEXT_VF8_M8_MASK 26195 0U, // PseudoVZEXT_VF8_M8_TU 26196 0U, // PseudoZEXT_H 26197 0U, // PseudoZEXT_W 26198 0U, // ReadCycleWide 26199 0U, // ReadFFLAGS 26200 0U, // ReadFRM 26201 0U, // Select_FPR16_Using_CC_GPR 26202 0U, // Select_FPR32_Using_CC_GPR 26203 0U, // Select_FPR64_Using_CC_GPR 26204 0U, // Select_GPR_Using_CC_GPR 26205 0U, // SplitF64Pseudo 26206 0U, // SwapFRMImm 26207 0U, // WriteFFLAGS 26208 0U, // WriteFRM 26209 0U, // WriteFRMImm 26210 0U, // ADD 26211 0U, // ADDI 26212 0U, // ADDIW 26213 0U, // ADDW 26214 0U, // ADD_UW 26215 0U, // AES32DSI 26216 0U, // AES32DSMI 26217 0U, // AES32ESI 26218 0U, // AES32ESMI 26219 0U, // AES64DS 26220 0U, // AES64DSM 26221 0U, // AES64ES 26222 0U, // AES64ESM 26223 0U, // AES64IM 26224 0U, // AES64KS1I 26225 0U, // AES64KS2 26226 0U, // AMOADD_D 26227 0U, // AMOADD_D_AQ 26228 0U, // AMOADD_D_AQ_RL 26229 0U, // AMOADD_D_RL 26230 0U, // AMOADD_W 26231 0U, // AMOADD_W_AQ 26232 0U, // AMOADD_W_AQ_RL 26233 0U, // AMOADD_W_RL 26234 0U, // AMOAND_D 26235 0U, // AMOAND_D_AQ 26236 0U, // AMOAND_D_AQ_RL 26237 0U, // AMOAND_D_RL 26238 0U, // AMOAND_W 26239 0U, // AMOAND_W_AQ 26240 0U, // AMOAND_W_AQ_RL 26241 0U, // AMOAND_W_RL 26242 0U, // AMOMAXU_D 26243 0U, // AMOMAXU_D_AQ 26244 0U, // AMOMAXU_D_AQ_RL 26245 0U, // AMOMAXU_D_RL 26246 0U, // AMOMAXU_W 26247 0U, // AMOMAXU_W_AQ 26248 0U, // AMOMAXU_W_AQ_RL 26249 0U, // AMOMAXU_W_RL 26250 0U, // AMOMAX_D 26251 0U, // AMOMAX_D_AQ 26252 0U, // AMOMAX_D_AQ_RL 26253 0U, // AMOMAX_D_RL 26254 0U, // AMOMAX_W 26255 0U, // AMOMAX_W_AQ 26256 0U, // AMOMAX_W_AQ_RL 26257 0U, // AMOMAX_W_RL 26258 0U, // AMOMINU_D 26259 0U, // AMOMINU_D_AQ 26260 0U, // AMOMINU_D_AQ_RL 26261 0U, // AMOMINU_D_RL 26262 0U, // AMOMINU_W 26263 0U, // AMOMINU_W_AQ 26264 0U, // AMOMINU_W_AQ_RL 26265 0U, // AMOMINU_W_RL 26266 0U, // AMOMIN_D 26267 0U, // AMOMIN_D_AQ 26268 0U, // AMOMIN_D_AQ_RL 26269 0U, // AMOMIN_D_RL 26270 0U, // AMOMIN_W 26271 0U, // AMOMIN_W_AQ 26272 0U, // AMOMIN_W_AQ_RL 26273 0U, // AMOMIN_W_RL 26274 0U, // AMOOR_D 26275 0U, // AMOOR_D_AQ 26276 0U, // AMOOR_D_AQ_RL 26277 0U, // AMOOR_D_RL 26278 0U, // AMOOR_W 26279 0U, // AMOOR_W_AQ 26280 0U, // AMOOR_W_AQ_RL 26281 0U, // AMOOR_W_RL 26282 0U, // AMOSWAP_D 26283 0U, // AMOSWAP_D_AQ 26284 0U, // AMOSWAP_D_AQ_RL 26285 0U, // AMOSWAP_D_RL 26286 0U, // AMOSWAP_W 26287 0U, // AMOSWAP_W_AQ 26288 0U, // AMOSWAP_W_AQ_RL 26289 0U, // AMOSWAP_W_RL 26290 0U, // AMOXOR_D 26291 0U, // AMOXOR_D_AQ 26292 0U, // AMOXOR_D_AQ_RL 26293 0U, // AMOXOR_D_RL 26294 0U, // AMOXOR_W 26295 0U, // AMOXOR_W_AQ 26296 0U, // AMOXOR_W_AQ_RL 26297 0U, // AMOXOR_W_RL 26298 0U, // AND 26299 0U, // ANDI 26300 0U, // ANDN 26301 0U, // AUIPC 26302 0U, // BCLR 26303 0U, // BCLRI 26304 0U, // BEQ 26305 0U, // BEXT 26306 0U, // BEXTI 26307 0U, // BGE 26308 0U, // BGEU 26309 0U, // BINV 26310 0U, // BINVI 26311 0U, // BLT 26312 0U, // BLTU 26313 0U, // BNE 26314 0U, // BREV8 26315 0U, // BSET 26316 0U, // BSETI 26317 0U, // CBO_CLEAN 26318 0U, // CBO_FLUSH 26319 0U, // CBO_INVAL 26320 0U, // CBO_ZERO 26321 0U, // CLMUL 26322 0U, // CLMULH 26323 0U, // CLMULR 26324 0U, // CLZ 26325 0U, // CLZW 26326 0U, // CPOP 26327 0U, // CPOPW 26328 0U, // CSRRC 26329 0U, // CSRRCI 26330 0U, // CSRRS 26331 0U, // CSRRSI 26332 0U, // CSRRW 26333 0U, // CSRRWI 26334 0U, // CTZ 26335 0U, // CTZW 26336 0U, // C_ADD 26337 0U, // C_ADDI 26338 0U, // C_ADDI16SP 26339 0U, // C_ADDI4SPN 26340 0U, // C_ADDIW 26341 0U, // C_ADDI_HINT_IMM_ZERO 26342 0U, // C_ADDI_HINT_X0 26343 0U, // C_ADDI_NOP 26344 0U, // C_ADDW 26345 0U, // C_ADD_HINT 26346 0U, // C_AND 26347 0U, // C_ANDI 26348 0U, // C_BEQZ 26349 0U, // C_BNEZ 26350 0U, // C_EBREAK 26351 0U, // C_FLD 26352 0U, // C_FLDSP 26353 0U, // C_FLW 26354 0U, // C_FLWSP 26355 0U, // C_FSD 26356 0U, // C_FSDSP 26357 0U, // C_FSW 26358 0U, // C_FSWSP 26359 0U, // C_J 26360 0U, // C_JAL 26361 0U, // C_JALR 26362 0U, // C_JR 26363 0U, // C_LD 26364 0U, // C_LDSP 26365 0U, // C_LI 26366 0U, // C_LI_HINT 26367 0U, // C_LUI 26368 0U, // C_LUI_HINT 26369 0U, // C_LW 26370 0U, // C_LWSP 26371 0U, // C_MV 26372 0U, // C_MV_HINT 26373 0U, // C_NOP 26374 0U, // C_NOP_HINT 26375 0U, // C_OR 26376 0U, // C_SD 26377 0U, // C_SDSP 26378 0U, // C_SLLI 26379 0U, // C_SLLI64_HINT 26380 0U, // C_SLLI_HINT 26381 0U, // C_SRAI 26382 0U, // C_SRAI64_HINT 26383 0U, // C_SRLI 26384 0U, // C_SRLI64_HINT 26385 0U, // C_SUB 26386 0U, // C_SUBW 26387 0U, // C_SW 26388 0U, // C_SWSP 26389 0U, // C_UNIMP 26390 0U, // C_XOR 26391 0U, // DIV 26392 0U, // DIVU 26393 0U, // DIVUW 26394 0U, // DIVW 26395 0U, // DRET 26396 0U, // EBREAK 26397 0U, // ECALL 26398 0U, // FADD_D 26399 0U, // FADD_D_IN32X 26400 0U, // FADD_D_INX 26401 0U, // FADD_H 26402 0U, // FADD_H_INX 26403 0U, // FADD_S 26404 0U, // FADD_S_INX 26405 0U, // FCLASS_D 26406 0U, // FCLASS_D_IN32X 26407 0U, // FCLASS_D_INX 26408 0U, // FCLASS_H 26409 0U, // FCLASS_H_INX 26410 0U, // FCLASS_S 26411 0U, // FCLASS_S_INX 26412 0U, // FCVT_D_H 26413 0U, // FCVT_D_H_INX 26414 0U, // FCVT_D_L 26415 0U, // FCVT_D_LU 26416 0U, // FCVT_D_LU_INX 26417 0U, // FCVT_D_L_INX 26418 0U, // FCVT_D_S 26419 0U, // FCVT_D_S_IN32X 26420 0U, // FCVT_D_S_INX 26421 0U, // FCVT_D_W 26422 0U, // FCVT_D_WU 26423 0U, // FCVT_D_WU_IN32X 26424 0U, // FCVT_D_WU_INX 26425 0U, // FCVT_D_W_IN32X 26426 0U, // FCVT_D_W_INX 26427 0U, // FCVT_H_D 26428 0U, // FCVT_H_D_INX 26429 0U, // FCVT_H_L 26430 0U, // FCVT_H_LU 26431 0U, // FCVT_H_LU_INX 26432 0U, // FCVT_H_L_INX 26433 0U, // FCVT_H_S 26434 0U, // FCVT_H_S_INX 26435 0U, // FCVT_H_W 26436 0U, // FCVT_H_WU 26437 0U, // FCVT_H_WU_INX 26438 0U, // FCVT_H_W_INX 26439 0U, // FCVT_LU_D 26440 0U, // FCVT_LU_D_INX 26441 0U, // FCVT_LU_H 26442 0U, // FCVT_LU_H_INX 26443 0U, // FCVT_LU_S 26444 0U, // FCVT_LU_S_INX 26445 0U, // FCVT_L_D 26446 0U, // FCVT_L_D_INX 26447 0U, // FCVT_L_H 26448 0U, // FCVT_L_H_INX 26449 0U, // FCVT_L_S 26450 0U, // FCVT_L_S_INX 26451 0U, // FCVT_S_D 26452 0U, // FCVT_S_D_IN32X 26453 0U, // FCVT_S_D_INX 26454 0U, // FCVT_S_H 26455 0U, // FCVT_S_H_INX 26456 0U, // FCVT_S_L 26457 0U, // FCVT_S_LU 26458 0U, // FCVT_S_LU_INX 26459 0U, // FCVT_S_L_INX 26460 0U, // FCVT_S_W 26461 0U, // FCVT_S_WU 26462 0U, // FCVT_S_WU_INX 26463 0U, // FCVT_S_W_INX 26464 0U, // FCVT_WU_D 26465 0U, // FCVT_WU_D_IN32X 26466 0U, // FCVT_WU_D_INX 26467 0U, // FCVT_WU_H 26468 0U, // FCVT_WU_H_INX 26469 0U, // FCVT_WU_S 26470 0U, // FCVT_WU_S_INX 26471 0U, // FCVT_W_D 26472 0U, // FCVT_W_D_IN32X 26473 0U, // FCVT_W_D_INX 26474 0U, // FCVT_W_H 26475 0U, // FCVT_W_H_INX 26476 0U, // FCVT_W_S 26477 0U, // FCVT_W_S_INX 26478 0U, // FDIV_D 26479 0U, // FDIV_D_IN32X 26480 0U, // FDIV_D_INX 26481 0U, // FDIV_H 26482 0U, // FDIV_H_INX 26483 0U, // FDIV_S 26484 0U, // FDIV_S_INX 26485 0U, // FENCE 26486 0U, // FENCE_I 26487 0U, // FENCE_TSO 26488 0U, // FEQ_D 26489 0U, // FEQ_D_IN32X 26490 0U, // FEQ_D_INX 26491 0U, // FEQ_H 26492 0U, // FEQ_H_INX 26493 0U, // FEQ_S 26494 0U, // FEQ_S_INX 26495 0U, // FLD 26496 0U, // FLE_D 26497 0U, // FLE_D_IN32X 26498 0U, // FLE_D_INX 26499 0U, // FLE_H 26500 0U, // FLE_H_INX 26501 0U, // FLE_S 26502 0U, // FLE_S_INX 26503 0U, // FLH 26504 0U, // FLT_D 26505 0U, // FLT_D_IN32X 26506 0U, // FLT_D_INX 26507 0U, // FLT_H 26508 0U, // FLT_H_INX 26509 0U, // FLT_S 26510 0U, // FLT_S_INX 26511 0U, // FLW 26512 2U, // FMADD_D 26513 2U, // FMADD_D_IN32X 26514 2U, // FMADD_D_INX 26515 2U, // FMADD_H 26516 2U, // FMADD_H_INX 26517 2U, // FMADD_S 26518 2U, // FMADD_S_INX 26519 0U, // FMAX_D 26520 0U, // FMAX_D_IN32X 26521 0U, // FMAX_D_INX 26522 0U, // FMAX_H 26523 0U, // FMAX_H_INX 26524 0U, // FMAX_S 26525 0U, // FMAX_S_INX 26526 0U, // FMIN_D 26527 0U, // FMIN_D_IN32X 26528 0U, // FMIN_D_INX 26529 0U, // FMIN_H 26530 0U, // FMIN_H_INX 26531 0U, // FMIN_S 26532 0U, // FMIN_S_INX 26533 2U, // FMSUB_D 26534 2U, // FMSUB_D_IN32X 26535 2U, // FMSUB_D_INX 26536 2U, // FMSUB_H 26537 2U, // FMSUB_H_INX 26538 2U, // FMSUB_S 26539 2U, // FMSUB_S_INX 26540 0U, // FMUL_D 26541 0U, // FMUL_D_IN32X 26542 0U, // FMUL_D_INX 26543 0U, // FMUL_H 26544 0U, // FMUL_H_INX 26545 0U, // FMUL_S 26546 0U, // FMUL_S_INX 26547 0U, // FMV_D_X 26548 0U, // FMV_H_X 26549 0U, // FMV_W_X 26550 0U, // FMV_X_D 26551 0U, // FMV_X_H 26552 0U, // FMV_X_W 26553 2U, // FNMADD_D 26554 2U, // FNMADD_D_IN32X 26555 2U, // FNMADD_D_INX 26556 2U, // FNMADD_H 26557 2U, // FNMADD_H_INX 26558 2U, // FNMADD_S 26559 2U, // FNMADD_S_INX 26560 2U, // FNMSUB_D 26561 2U, // FNMSUB_D_IN32X 26562 2U, // FNMSUB_D_INX 26563 2U, // FNMSUB_H 26564 2U, // FNMSUB_H_INX 26565 2U, // FNMSUB_S 26566 2U, // FNMSUB_S_INX 26567 0U, // FSD 26568 0U, // FSGNJN_D 26569 0U, // FSGNJN_D_IN32X 26570 0U, // FSGNJN_D_INX 26571 0U, // FSGNJN_H 26572 0U, // FSGNJN_H_INX 26573 0U, // FSGNJN_S 26574 0U, // FSGNJN_S_INX 26575 0U, // FSGNJX_D 26576 0U, // FSGNJX_D_IN32X 26577 0U, // FSGNJX_D_INX 26578 0U, // FSGNJX_H 26579 0U, // FSGNJX_H_INX 26580 0U, // FSGNJX_S 26581 0U, // FSGNJX_S_INX 26582 0U, // FSGNJ_D 26583 0U, // FSGNJ_D_IN32X 26584 0U, // FSGNJ_D_INX 26585 0U, // FSGNJ_H 26586 0U, // FSGNJ_H_INX 26587 0U, // FSGNJ_S 26588 0U, // FSGNJ_S_INX 26589 0U, // FSH 26590 0U, // FSQRT_D 26591 0U, // FSQRT_D_IN32X 26592 0U, // FSQRT_D_INX 26593 0U, // FSQRT_H 26594 0U, // FSQRT_H_INX 26595 0U, // FSQRT_S 26596 0U, // FSQRT_S_INX 26597 0U, // FSUB_D 26598 0U, // FSUB_D_IN32X 26599 0U, // FSUB_D_INX 26600 0U, // FSUB_H 26601 0U, // FSUB_H_INX 26602 0U, // FSUB_S 26603 0U, // FSUB_S_INX 26604 0U, // FSW 26605 0U, // HFENCE_GVMA 26606 0U, // HFENCE_VVMA 26607 0U, // HINVAL_GVMA 26608 0U, // HINVAL_VVMA 26609 0U, // HLVX_HU 26610 0U, // HLVX_WU 26611 0U, // HLV_B 26612 0U, // HLV_BU 26613 0U, // HLV_D 26614 0U, // HLV_H 26615 0U, // HLV_HU 26616 0U, // HLV_W 26617 0U, // HLV_WU 26618 0U, // HSV_B 26619 0U, // HSV_D 26620 0U, // HSV_H 26621 0U, // HSV_W 26622 6U, // InsnB 26623 10U, // InsnI 26624 1U, // InsnI_Mem 26625 0U, // InsnJ 26626 1U, // InsnR 26627 15U, // InsnR4 26628 1U, // InsnS 26629 0U, // InsnU 26630 0U, // JAL 26631 0U, // JALR 26632 0U, // LB 26633 0U, // LBU 26634 0U, // LD 26635 0U, // LH 26636 0U, // LHU 26637 0U, // LR_D 26638 0U, // LR_D_AQ 26639 0U, // LR_D_AQ_RL 26640 0U, // LR_D_RL 26641 0U, // LR_W 26642 0U, // LR_W_AQ 26643 0U, // LR_W_AQ_RL 26644 0U, // LR_W_RL 26645 0U, // LUI 26646 0U, // LW 26647 0U, // LWU 26648 0U, // MAX 26649 0U, // MAXU 26650 0U, // MIN 26651 0U, // MINU 26652 0U, // MRET 26653 0U, // MUL 26654 0U, // MULH 26655 0U, // MULHSU 26656 0U, // MULHU 26657 0U, // MULW 26658 0U, // OR 26659 0U, // ORC_B 26660 0U, // ORI 26661 0U, // ORN 26662 0U, // PACK 26663 0U, // PACKH 26664 0U, // PACKW 26665 0U, // PREFETCH_I 26666 0U, // PREFETCH_R 26667 0U, // PREFETCH_W 26668 0U, // REM 26669 0U, // REMU 26670 0U, // REMUW 26671 0U, // REMW 26672 0U, // REV8_RV32 26673 0U, // REV8_RV64 26674 0U, // ROL 26675 0U, // ROLW 26676 0U, // ROR 26677 0U, // RORI 26678 0U, // RORIW 26679 0U, // RORW 26680 0U, // SB 26681 0U, // SC_D 26682 0U, // SC_D_AQ 26683 0U, // SC_D_AQ_RL 26684 0U, // SC_D_RL 26685 0U, // SC_W 26686 0U, // SC_W_AQ 26687 0U, // SC_W_AQ_RL 26688 0U, // SC_W_RL 26689 0U, // SD 26690 0U, // SEXT_B 26691 0U, // SEXT_H 26692 0U, // SFENCE_INVAL_IR 26693 0U, // SFENCE_VMA 26694 0U, // SFENCE_W_INVAL 26695 0U, // SH 26696 0U, // SH1ADD 26697 0U, // SH1ADD_UW 26698 0U, // SH2ADD 26699 0U, // SH2ADD_UW 26700 0U, // SH3ADD 26701 0U, // SH3ADD_UW 26702 0U, // SHA256SIG0 26703 0U, // SHA256SIG1 26704 0U, // SHA256SUM0 26705 0U, // SHA256SUM1 26706 0U, // SHA512SIG0 26707 0U, // SHA512SIG0H 26708 0U, // SHA512SIG0L 26709 0U, // SHA512SIG1 26710 0U, // SHA512SIG1H 26711 0U, // SHA512SIG1L 26712 0U, // SHA512SUM0 26713 0U, // SHA512SUM0R 26714 0U, // SHA512SUM1 26715 0U, // SHA512SUM1R 26716 0U, // SINVAL_VMA 26717 0U, // SLL 26718 0U, // SLLI 26719 0U, // SLLIW 26720 0U, // SLLI_UW 26721 0U, // SLLW 26722 0U, // SLT 26723 0U, // SLTI 26724 0U, // SLTIU 26725 0U, // SLTU 26726 0U, // SM3P0 26727 0U, // SM3P1 26728 0U, // SM4ED 26729 0U, // SM4KS 26730 0U, // SRA 26731 0U, // SRAI 26732 0U, // SRAIW 26733 0U, // SRAW 26734 0U, // SRET 26735 0U, // SRL 26736 0U, // SRLI 26737 0U, // SRLIW 26738 0U, // SRLW 26739 0U, // SUB 26740 0U, // SUBW 26741 0U, // SW 26742 0U, // THVdotVMAQASU_VV 26743 0U, // THVdotVMAQASU_VX 26744 0U, // THVdotVMAQAUS_VX 26745 0U, // THVdotVMAQAU_VV 26746 0U, // THVdotVMAQAU_VX 26747 0U, // THVdotVMAQA_VV 26748 0U, // THVdotVMAQA_VX 26749 0U, // UNIMP 26750 0U, // UNZIP_RV32 26751 0U, // URET 26752 0U, // VAADDU_VV 26753 0U, // VAADDU_VX 26754 0U, // VAADD_VV 26755 0U, // VAADD_VX 26756 0U, // VADC_VIM 26757 0U, // VADC_VVM 26758 0U, // VADC_VXM 26759 0U, // VADD_VI 26760 0U, // VADD_VV 26761 0U, // VADD_VX 26762 0U, // VAND_VI 26763 0U, // VAND_VV 26764 0U, // VAND_VX 26765 0U, // VASUBU_VV 26766 0U, // VASUBU_VX 26767 0U, // VASUB_VV 26768 0U, // VASUB_VX 26769 0U, // VCOMPRESS_VM 26770 0U, // VCPOP_M 26771 0U, // VDIVU_VV 26772 0U, // VDIVU_VX 26773 0U, // VDIV_VV 26774 0U, // VDIV_VX 26775 0U, // VFADD_VF 26776 0U, // VFADD_VV 26777 0U, // VFCLASS_V 26778 0U, // VFCVT_F_XU_V 26779 0U, // VFCVT_F_X_V 26780 0U, // VFCVT_RTZ_XU_F_V 26781 0U, // VFCVT_RTZ_X_F_V 26782 0U, // VFCVT_XU_F_V 26783 0U, // VFCVT_X_F_V 26784 0U, // VFDIV_VF 26785 0U, // VFDIV_VV 26786 0U, // VFIRST_M 26787 0U, // VFMACC_VF 26788 0U, // VFMACC_VV 26789 0U, // VFMADD_VF 26790 0U, // VFMADD_VV 26791 0U, // VFMAX_VF 26792 0U, // VFMAX_VV 26793 0U, // VFMERGE_VFM 26794 0U, // VFMIN_VF 26795 0U, // VFMIN_VV 26796 0U, // VFMSAC_VF 26797 0U, // VFMSAC_VV 26798 0U, // VFMSUB_VF 26799 0U, // VFMSUB_VV 26800 0U, // VFMUL_VF 26801 0U, // VFMUL_VV 26802 0U, // VFMV_F_S 26803 0U, // VFMV_S_F 26804 0U, // VFMV_V_F 26805 0U, // VFNCVT_F_F_W 26806 0U, // VFNCVT_F_XU_W 26807 0U, // VFNCVT_F_X_W 26808 0U, // VFNCVT_ROD_F_F_W 26809 0U, // VFNCVT_RTZ_XU_F_W 26810 0U, // VFNCVT_RTZ_X_F_W 26811 0U, // VFNCVT_XU_F_W 26812 0U, // VFNCVT_X_F_W 26813 0U, // VFNMACC_VF 26814 0U, // VFNMACC_VV 26815 0U, // VFNMADD_VF 26816 0U, // VFNMADD_VV 26817 0U, // VFNMSAC_VF 26818 0U, // VFNMSAC_VV 26819 0U, // VFNMSUB_VF 26820 0U, // VFNMSUB_VV 26821 0U, // VFRDIV_VF 26822 0U, // VFREC7_V 26823 0U, // VFREDMAX_VS 26824 0U, // VFREDMIN_VS 26825 0U, // VFREDOSUM_VS 26826 0U, // VFREDUSUM_VS 26827 0U, // VFRSQRT7_V 26828 0U, // VFRSUB_VF 26829 0U, // VFSGNJN_VF 26830 0U, // VFSGNJN_VV 26831 0U, // VFSGNJX_VF 26832 0U, // VFSGNJX_VV 26833 0U, // VFSGNJ_VF 26834 0U, // VFSGNJ_VV 26835 0U, // VFSLIDE1DOWN_VF 26836 0U, // VFSLIDE1UP_VF 26837 0U, // VFSQRT_V 26838 0U, // VFSUB_VF 26839 0U, // VFSUB_VV 26840 0U, // VFWADD_VF 26841 0U, // VFWADD_VV 26842 0U, // VFWADD_WF 26843 0U, // VFWADD_WV 26844 0U, // VFWCVT_F_F_V 26845 0U, // VFWCVT_F_XU_V 26846 0U, // VFWCVT_F_X_V 26847 0U, // VFWCVT_RTZ_XU_F_V 26848 0U, // VFWCVT_RTZ_X_F_V 26849 0U, // VFWCVT_XU_F_V 26850 0U, // VFWCVT_X_F_V 26851 0U, // VFWMACC_VF 26852 0U, // VFWMACC_VV 26853 0U, // VFWMSAC_VF 26854 0U, // VFWMSAC_VV 26855 0U, // VFWMUL_VF 26856 0U, // VFWMUL_VV 26857 0U, // VFWNMACC_VF 26858 0U, // VFWNMACC_VV 26859 0U, // VFWNMSAC_VF 26860 0U, // VFWNMSAC_VV 26861 0U, // VFWREDOSUM_VS 26862 0U, // VFWREDUSUM_VS 26863 0U, // VFWSUB_VF 26864 0U, // VFWSUB_VV 26865 0U, // VFWSUB_WF 26866 0U, // VFWSUB_WV 26867 0U, // VID_V 26868 0U, // VIOTA_M 26869 0U, // VL1RE16_V 26870 0U, // VL1RE32_V 26871 0U, // VL1RE64_V 26872 0U, // VL1RE8_V 26873 0U, // VL2RE16_V 26874 0U, // VL2RE32_V 26875 0U, // VL2RE64_V 26876 0U, // VL2RE8_V 26877 0U, // VL4RE16_V 26878 0U, // VL4RE32_V 26879 0U, // VL4RE64_V 26880 0U, // VL4RE8_V 26881 0U, // VL8RE16_V 26882 0U, // VL8RE32_V 26883 0U, // VL8RE64_V 26884 0U, // VL8RE8_V 26885 0U, // VLE16FF_V 26886 0U, // VLE16_V 26887 0U, // VLE32FF_V 26888 0U, // VLE32_V 26889 0U, // VLE64FF_V 26890 0U, // VLE64_V 26891 0U, // VLE8FF_V 26892 0U, // VLE8_V 26893 0U, // VLM_V 26894 0U, // VLOXEI16_V 26895 0U, // VLOXEI32_V 26896 0U, // VLOXEI64_V 26897 0U, // VLOXEI8_V 26898 0U, // VLOXSEG2EI16_V 26899 0U, // VLOXSEG2EI32_V 26900 0U, // VLOXSEG2EI64_V 26901 0U, // VLOXSEG2EI8_V 26902 0U, // VLOXSEG3EI16_V 26903 0U, // VLOXSEG3EI32_V 26904 0U, // VLOXSEG3EI64_V 26905 0U, // VLOXSEG3EI8_V 26906 0U, // VLOXSEG4EI16_V 26907 0U, // VLOXSEG4EI32_V 26908 0U, // VLOXSEG4EI64_V 26909 0U, // VLOXSEG4EI8_V 26910 0U, // VLOXSEG5EI16_V 26911 0U, // VLOXSEG5EI32_V 26912 0U, // VLOXSEG5EI64_V 26913 0U, // VLOXSEG5EI8_V 26914 0U, // VLOXSEG6EI16_V 26915 0U, // VLOXSEG6EI32_V 26916 0U, // VLOXSEG6EI64_V 26917 0U, // VLOXSEG6EI8_V 26918 0U, // VLOXSEG7EI16_V 26919 0U, // VLOXSEG7EI32_V 26920 0U, // VLOXSEG7EI64_V 26921 0U, // VLOXSEG7EI8_V 26922 0U, // VLOXSEG8EI16_V 26923 0U, // VLOXSEG8EI32_V 26924 0U, // VLOXSEG8EI64_V 26925 0U, // VLOXSEG8EI8_V 26926 0U, // VLSE16_V 26927 0U, // VLSE32_V 26928 0U, // VLSE64_V 26929 0U, // VLSE8_V 26930 0U, // VLSEG2E16FF_V 26931 0U, // VLSEG2E16_V 26932 0U, // VLSEG2E32FF_V 26933 0U, // VLSEG2E32_V 26934 0U, // VLSEG2E64FF_V 26935 0U, // VLSEG2E64_V 26936 0U, // VLSEG2E8FF_V 26937 0U, // VLSEG2E8_V 26938 0U, // VLSEG3E16FF_V 26939 0U, // VLSEG3E16_V 26940 0U, // VLSEG3E32FF_V 26941 0U, // VLSEG3E32_V 26942 0U, // VLSEG3E64FF_V 26943 0U, // VLSEG3E64_V 26944 0U, // VLSEG3E8FF_V 26945 0U, // VLSEG3E8_V 26946 0U, // VLSEG4E16FF_V 26947 0U, // VLSEG4E16_V 26948 0U, // VLSEG4E32FF_V 26949 0U, // VLSEG4E32_V 26950 0U, // VLSEG4E64FF_V 26951 0U, // VLSEG4E64_V 26952 0U, // VLSEG4E8FF_V 26953 0U, // VLSEG4E8_V 26954 0U, // VLSEG5E16FF_V 26955 0U, // VLSEG5E16_V 26956 0U, // VLSEG5E32FF_V 26957 0U, // VLSEG5E32_V 26958 0U, // VLSEG5E64FF_V 26959 0U, // VLSEG5E64_V 26960 0U, // VLSEG5E8FF_V 26961 0U, // VLSEG5E8_V 26962 0U, // VLSEG6E16FF_V 26963 0U, // VLSEG6E16_V 26964 0U, // VLSEG6E32FF_V 26965 0U, // VLSEG6E32_V 26966 0U, // VLSEG6E64FF_V 26967 0U, // VLSEG6E64_V 26968 0U, // VLSEG6E8FF_V 26969 0U, // VLSEG6E8_V 26970 0U, // VLSEG7E16FF_V 26971 0U, // VLSEG7E16_V 26972 0U, // VLSEG7E32FF_V 26973 0U, // VLSEG7E32_V 26974 0U, // VLSEG7E64FF_V 26975 0U, // VLSEG7E64_V 26976 0U, // VLSEG7E8FF_V 26977 0U, // VLSEG7E8_V 26978 0U, // VLSEG8E16FF_V 26979 0U, // VLSEG8E16_V 26980 0U, // VLSEG8E32FF_V 26981 0U, // VLSEG8E32_V 26982 0U, // VLSEG8E64FF_V 26983 0U, // VLSEG8E64_V 26984 0U, // VLSEG8E8FF_V 26985 0U, // VLSEG8E8_V 26986 0U, // VLSSEG2E16_V 26987 0U, // VLSSEG2E32_V 26988 0U, // VLSSEG2E64_V 26989 0U, // VLSSEG2E8_V 26990 0U, // VLSSEG3E16_V 26991 0U, // VLSSEG3E32_V 26992 0U, // VLSSEG3E64_V 26993 0U, // VLSSEG3E8_V 26994 0U, // VLSSEG4E16_V 26995 0U, // VLSSEG4E32_V 26996 0U, // VLSSEG4E64_V 26997 0U, // VLSSEG4E8_V 26998 0U, // VLSSEG5E16_V 26999 0U, // VLSSEG5E32_V 27000 0U, // VLSSEG5E64_V 27001 0U, // VLSSEG5E8_V 27002 0U, // VLSSEG6E16_V 27003 0U, // VLSSEG6E32_V 27004 0U, // VLSSEG6E64_V 27005 0U, // VLSSEG6E8_V 27006 0U, // VLSSEG7E16_V 27007 0U, // VLSSEG7E32_V 27008 0U, // VLSSEG7E64_V 27009 0U, // VLSSEG7E8_V 27010 0U, // VLSSEG8E16_V 27011 0U, // VLSSEG8E32_V 27012 0U, // VLSSEG8E64_V 27013 0U, // VLSSEG8E8_V 27014 0U, // VLUXEI16_V 27015 0U, // VLUXEI32_V 27016 0U, // VLUXEI64_V 27017 0U, // VLUXEI8_V 27018 0U, // VLUXSEG2EI16_V 27019 0U, // VLUXSEG2EI32_V 27020 0U, // VLUXSEG2EI64_V 27021 0U, // VLUXSEG2EI8_V 27022 0U, // VLUXSEG3EI16_V 27023 0U, // VLUXSEG3EI32_V 27024 0U, // VLUXSEG3EI64_V 27025 0U, // VLUXSEG3EI8_V 27026 0U, // VLUXSEG4EI16_V 27027 0U, // VLUXSEG4EI32_V 27028 0U, // VLUXSEG4EI64_V 27029 0U, // VLUXSEG4EI8_V 27030 0U, // VLUXSEG5EI16_V 27031 0U, // VLUXSEG5EI32_V 27032 0U, // VLUXSEG5EI64_V 27033 0U, // VLUXSEG5EI8_V 27034 0U, // VLUXSEG6EI16_V 27035 0U, // VLUXSEG6EI32_V 27036 0U, // VLUXSEG6EI64_V 27037 0U, // VLUXSEG6EI8_V 27038 0U, // VLUXSEG7EI16_V 27039 0U, // VLUXSEG7EI32_V 27040 0U, // VLUXSEG7EI64_V 27041 0U, // VLUXSEG7EI8_V 27042 0U, // VLUXSEG8EI16_V 27043 0U, // VLUXSEG8EI32_V 27044 0U, // VLUXSEG8EI64_V 27045 0U, // VLUXSEG8EI8_V 27046 0U, // VMACC_VV 27047 0U, // VMACC_VX 27048 0U, // VMADC_VI 27049 0U, // VMADC_VIM 27050 0U, // VMADC_VV 27051 0U, // VMADC_VVM 27052 0U, // VMADC_VX 27053 0U, // VMADC_VXM 27054 0U, // VMADD_VV 27055 0U, // VMADD_VX 27056 0U, // VMANDN_MM 27057 0U, // VMAND_MM 27058 0U, // VMAXU_VV 27059 0U, // VMAXU_VX 27060 0U, // VMAX_VV 27061 0U, // VMAX_VX 27062 0U, // VMERGE_VIM 27063 0U, // VMERGE_VVM 27064 0U, // VMERGE_VXM 27065 0U, // VMFEQ_VF 27066 0U, // VMFEQ_VV 27067 0U, // VMFGE_VF 27068 0U, // VMFGT_VF 27069 0U, // VMFLE_VF 27070 0U, // VMFLE_VV 27071 0U, // VMFLT_VF 27072 0U, // VMFLT_VV 27073 0U, // VMFNE_VF 27074 0U, // VMFNE_VV 27075 0U, // VMINU_VV 27076 0U, // VMINU_VX 27077 0U, // VMIN_VV 27078 0U, // VMIN_VX 27079 0U, // VMNAND_MM 27080 0U, // VMNOR_MM 27081 0U, // VMORN_MM 27082 0U, // VMOR_MM 27083 0U, // VMSBC_VV 27084 0U, // VMSBC_VVM 27085 0U, // VMSBC_VX 27086 0U, // VMSBC_VXM 27087 0U, // VMSBF_M 27088 0U, // VMSEQ_VI 27089 0U, // VMSEQ_VV 27090 0U, // VMSEQ_VX 27091 0U, // VMSGTU_VI 27092 0U, // VMSGTU_VX 27093 0U, // VMSGT_VI 27094 0U, // VMSGT_VX 27095 0U, // VMSIF_M 27096 0U, // VMSLEU_VI 27097 0U, // VMSLEU_VV 27098 0U, // VMSLEU_VX 27099 0U, // VMSLE_VI 27100 0U, // VMSLE_VV 27101 0U, // VMSLE_VX 27102 0U, // VMSLTU_VV 27103 0U, // VMSLTU_VX 27104 0U, // VMSLT_VV 27105 0U, // VMSLT_VX 27106 0U, // VMSNE_VI 27107 0U, // VMSNE_VV 27108 0U, // VMSNE_VX 27109 0U, // VMSOF_M 27110 0U, // VMULHSU_VV 27111 0U, // VMULHSU_VX 27112 0U, // VMULHU_VV 27113 0U, // VMULHU_VX 27114 0U, // VMULH_VV 27115 0U, // VMULH_VX 27116 0U, // VMUL_VV 27117 0U, // VMUL_VX 27118 0U, // VMV1R_V 27119 0U, // VMV2R_V 27120 0U, // VMV4R_V 27121 0U, // VMV8R_V 27122 0U, // VMV_S_X 27123 0U, // VMV_V_I 27124 0U, // VMV_V_V 27125 0U, // VMV_V_X 27126 0U, // VMV_X_S 27127 0U, // VMXNOR_MM 27128 0U, // VMXOR_MM 27129 0U, // VNCLIPU_WI 27130 0U, // VNCLIPU_WV 27131 0U, // VNCLIPU_WX 27132 0U, // VNCLIP_WI 27133 0U, // VNCLIP_WV 27134 0U, // VNCLIP_WX 27135 0U, // VNMSAC_VV 27136 0U, // VNMSAC_VX 27137 0U, // VNMSUB_VV 27138 0U, // VNMSUB_VX 27139 0U, // VNSRA_WI 27140 0U, // VNSRA_WV 27141 0U, // VNSRA_WX 27142 0U, // VNSRL_WI 27143 0U, // VNSRL_WV 27144 0U, // VNSRL_WX 27145 0U, // VOR_VI 27146 0U, // VOR_VV 27147 0U, // VOR_VX 27148 0U, // VREDAND_VS 27149 0U, // VREDMAXU_VS 27150 0U, // VREDMAX_VS 27151 0U, // VREDMINU_VS 27152 0U, // VREDMIN_VS 27153 0U, // VREDOR_VS 27154 0U, // VREDSUM_VS 27155 0U, // VREDXOR_VS 27156 0U, // VREMU_VV 27157 0U, // VREMU_VX 27158 0U, // VREM_VV 27159 0U, // VREM_VX 27160 0U, // VRGATHEREI16_VV 27161 0U, // VRGATHER_VI 27162 0U, // VRGATHER_VV 27163 0U, // VRGATHER_VX 27164 0U, // VRSUB_VI 27165 0U, // VRSUB_VX 27166 0U, // VS1R_V 27167 0U, // VS2R_V 27168 0U, // VS4R_V 27169 0U, // VS8R_V 27170 0U, // VSADDU_VI 27171 0U, // VSADDU_VV 27172 0U, // VSADDU_VX 27173 0U, // VSADD_VI 27174 0U, // VSADD_VV 27175 0U, // VSADD_VX 27176 0U, // VSBC_VVM 27177 0U, // VSBC_VXM 27178 0U, // VSE16_V 27179 0U, // VSE32_V 27180 0U, // VSE64_V 27181 0U, // VSE8_V 27182 0U, // VSETIVLI 27183 0U, // VSETVL 27184 0U, // VSETVLI 27185 0U, // VSEXT_VF2 27186 0U, // VSEXT_VF4 27187 0U, // VSEXT_VF8 27188 0U, // VSLIDE1DOWN_VX 27189 0U, // VSLIDE1UP_VX 27190 0U, // VSLIDEDOWN_VI 27191 0U, // VSLIDEDOWN_VX 27192 0U, // VSLIDEUP_VI 27193 0U, // VSLIDEUP_VX 27194 0U, // VSLL_VI 27195 0U, // VSLL_VV 27196 0U, // VSLL_VX 27197 0U, // VSMUL_VV 27198 0U, // VSMUL_VX 27199 0U, // VSM_V 27200 0U, // VSOXEI16_V 27201 0U, // VSOXEI32_V 27202 0U, // VSOXEI64_V 27203 0U, // VSOXEI8_V 27204 0U, // VSOXSEG2EI16_V 27205 0U, // VSOXSEG2EI32_V 27206 0U, // VSOXSEG2EI64_V 27207 0U, // VSOXSEG2EI8_V 27208 0U, // VSOXSEG3EI16_V 27209 0U, // VSOXSEG3EI32_V 27210 0U, // VSOXSEG3EI64_V 27211 0U, // VSOXSEG3EI8_V 27212 0U, // VSOXSEG4EI16_V 27213 0U, // VSOXSEG4EI32_V 27214 0U, // VSOXSEG4EI64_V 27215 0U, // VSOXSEG4EI8_V 27216 0U, // VSOXSEG5EI16_V 27217 0U, // VSOXSEG5EI32_V 27218 0U, // VSOXSEG5EI64_V 27219 0U, // VSOXSEG5EI8_V 27220 0U, // VSOXSEG6EI16_V 27221 0U, // VSOXSEG6EI32_V 27222 0U, // VSOXSEG6EI64_V 27223 0U, // VSOXSEG6EI8_V 27224 0U, // VSOXSEG7EI16_V 27225 0U, // VSOXSEG7EI32_V 27226 0U, // VSOXSEG7EI64_V 27227 0U, // VSOXSEG7EI8_V 27228 0U, // VSOXSEG8EI16_V 27229 0U, // VSOXSEG8EI32_V 27230 0U, // VSOXSEG8EI64_V 27231 0U, // VSOXSEG8EI8_V 27232 0U, // VSRA_VI 27233 0U, // VSRA_VV 27234 0U, // VSRA_VX 27235 0U, // VSRL_VI 27236 0U, // VSRL_VV 27237 0U, // VSRL_VX 27238 0U, // VSSE16_V 27239 0U, // VSSE32_V 27240 0U, // VSSE64_V 27241 0U, // VSSE8_V 27242 0U, // VSSEG2E16_V 27243 0U, // VSSEG2E32_V 27244 0U, // VSSEG2E64_V 27245 0U, // VSSEG2E8_V 27246 0U, // VSSEG3E16_V 27247 0U, // VSSEG3E32_V 27248 0U, // VSSEG3E64_V 27249 0U, // VSSEG3E8_V 27250 0U, // VSSEG4E16_V 27251 0U, // VSSEG4E32_V 27252 0U, // VSSEG4E64_V 27253 0U, // VSSEG4E8_V 27254 0U, // VSSEG5E16_V 27255 0U, // VSSEG5E32_V 27256 0U, // VSSEG5E64_V 27257 0U, // VSSEG5E8_V 27258 0U, // VSSEG6E16_V 27259 0U, // VSSEG6E32_V 27260 0U, // VSSEG6E64_V 27261 0U, // VSSEG6E8_V 27262 0U, // VSSEG7E16_V 27263 0U, // VSSEG7E32_V 27264 0U, // VSSEG7E64_V 27265 0U, // VSSEG7E8_V 27266 0U, // VSSEG8E16_V 27267 0U, // VSSEG8E32_V 27268 0U, // VSSEG8E64_V 27269 0U, // VSSEG8E8_V 27270 0U, // VSSRA_VI 27271 0U, // VSSRA_VV 27272 0U, // VSSRA_VX 27273 0U, // VSSRL_VI 27274 0U, // VSSRL_VV 27275 0U, // VSSRL_VX 27276 0U, // VSSSEG2E16_V 27277 0U, // VSSSEG2E32_V 27278 0U, // VSSSEG2E64_V 27279 0U, // VSSSEG2E8_V 27280 0U, // VSSSEG3E16_V 27281 0U, // VSSSEG3E32_V 27282 0U, // VSSSEG3E64_V 27283 0U, // VSSSEG3E8_V 27284 0U, // VSSSEG4E16_V 27285 0U, // VSSSEG4E32_V 27286 0U, // VSSSEG4E64_V 27287 0U, // VSSSEG4E8_V 27288 0U, // VSSSEG5E16_V 27289 0U, // VSSSEG5E32_V 27290 0U, // VSSSEG5E64_V 27291 0U, // VSSSEG5E8_V 27292 0U, // VSSSEG6E16_V 27293 0U, // VSSSEG6E32_V 27294 0U, // VSSSEG6E64_V 27295 0U, // VSSSEG6E8_V 27296 0U, // VSSSEG7E16_V 27297 0U, // VSSSEG7E32_V 27298 0U, // VSSSEG7E64_V 27299 0U, // VSSSEG7E8_V 27300 0U, // VSSSEG8E16_V 27301 0U, // VSSSEG8E32_V 27302 0U, // VSSSEG8E64_V 27303 0U, // VSSSEG8E8_V 27304 0U, // VSSUBU_VV 27305 0U, // VSSUBU_VX 27306 0U, // VSSUB_VV 27307 0U, // VSSUB_VX 27308 0U, // VSUB_VV 27309 0U, // VSUB_VX 27310 0U, // VSUXEI16_V 27311 0U, // VSUXEI32_V 27312 0U, // VSUXEI64_V 27313 0U, // VSUXEI8_V 27314 0U, // VSUXSEG2EI16_V 27315 0U, // VSUXSEG2EI32_V 27316 0U, // VSUXSEG2EI64_V 27317 0U, // VSUXSEG2EI8_V 27318 0U, // VSUXSEG3EI16_V 27319 0U, // VSUXSEG3EI32_V 27320 0U, // VSUXSEG3EI64_V 27321 0U, // VSUXSEG3EI8_V 27322 0U, // VSUXSEG4EI16_V 27323 0U, // VSUXSEG4EI32_V 27324 0U, // VSUXSEG4EI64_V 27325 0U, // VSUXSEG4EI8_V 27326 0U, // VSUXSEG5EI16_V 27327 0U, // VSUXSEG5EI32_V 27328 0U, // VSUXSEG5EI64_V 27329 0U, // VSUXSEG5EI8_V 27330 0U, // VSUXSEG6EI16_V 27331 0U, // VSUXSEG6EI32_V 27332 0U, // VSUXSEG6EI64_V 27333 0U, // VSUXSEG6EI8_V 27334 0U, // VSUXSEG7EI16_V 27335 0U, // VSUXSEG7EI32_V 27336 0U, // VSUXSEG7EI64_V 27337 0U, // VSUXSEG7EI8_V 27338 0U, // VSUXSEG8EI16_V 27339 0U, // VSUXSEG8EI32_V 27340 0U, // VSUXSEG8EI64_V 27341 0U, // VSUXSEG8EI8_V 27342 0U, // VT_MASKC 27343 0U, // VT_MASKCN 27344 0U, // VWADDU_VV 27345 0U, // VWADDU_VX 27346 0U, // VWADDU_WV 27347 0U, // VWADDU_WX 27348 0U, // VWADD_VV 27349 0U, // VWADD_VX 27350 0U, // VWADD_WV 27351 0U, // VWADD_WX 27352 0U, // VWMACCSU_VV 27353 0U, // VWMACCSU_VX 27354 0U, // VWMACCUS_VX 27355 0U, // VWMACCU_VV 27356 0U, // VWMACCU_VX 27357 0U, // VWMACC_VV 27358 0U, // VWMACC_VX 27359 0U, // VWMULSU_VV 27360 0U, // VWMULSU_VX 27361 0U, // VWMULU_VV 27362 0U, // VWMULU_VX 27363 0U, // VWMUL_VV 27364 0U, // VWMUL_VX 27365 0U, // VWREDSUMU_VS 27366 0U, // VWREDSUM_VS 27367 0U, // VWSUBU_VV 27368 0U, // VWSUBU_VX 27369 0U, // VWSUBU_WV 27370 0U, // VWSUBU_WX 27371 0U, // VWSUB_VV 27372 0U, // VWSUB_VX 27373 0U, // VWSUB_WV 27374 0U, // VWSUB_WX 27375 0U, // VXOR_VI 27376 0U, // VXOR_VV 27377 0U, // VXOR_VX 27378 0U, // VZEXT_VF2 27379 0U, // VZEXT_VF4 27380 0U, // VZEXT_VF8 27381 0U, // WFI 27382 0U, // WRS_NTO 27383 0U, // WRS_STO 27384 0U, // XNOR 27385 0U, // XOR 27386 0U, // XORI 27387 0U, // XPERM4 27388 0U, // XPERM8 27389 0U, // ZEXT_H_RV32 27390 0U, // ZEXT_H_RV64 27391 0U, // ZIP_RV32 27392 }; 27393 27394 // Emit the opcode for the instruction. 27395 uint64_t Bits = 0; 27396 Bits |= (uint64_t)OpInfo0[MI->getOpcode()] << 0; 27397 Bits |= (uint64_t)OpInfo1[MI->getOpcode()] << 32; 27398 return {AsmStrs+(Bits & 16383)-1, Bits}; 27399 27400} 27401/// printInstruction - This method is automatically generated by tablegen 27402/// from the instruction set description. 27403LLVM_NO_PROFILE_INSTRUMENT_FUNCTION 27404void RISCVInstPrinter::printInstruction(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &O) { 27405 O << "\t"; 27406 27407 auto MnemonicInfo = getMnemonic(MI); 27408 27409 O << MnemonicInfo.first; 27410 27411 uint64_t Bits = MnemonicInfo.second; 27412 assert(Bits != 0 && "Cannot print this instruction."); 27413 27414 // Fragment 0 encoded into 3 bits for 6 unique commands. 27415 switch ((Bits >> 14) & 7) { 27416 default: llvm_unreachable("Invalid command number."); 27417 case 0: 27418 // DBG_VALUE, DBG_VALUE_LIST, DBG_INSTR_REF, DBG_PHI, DBG_LABEL, BUNDLE, ... 27419 return; 27420 break; 27421 case 1: 27422 // PseudoAddTPRel, PseudoCALL, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, ... 27423 printOperand(MI, 0, STI, O); 27424 break; 27425 case 2: 27426 // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... 27427 printOperand(MI, 1, STI, O); 27428 break; 27429 case 3: 27430 // CBO_CLEAN, CBO_FLUSH, CBO_INVAL, CBO_ZERO 27431 printZeroOffsetMemOp(MI, 0, STI, O); 27432 return; 27433 break; 27434 case 4: 27435 // C_J, C_JAL 27436 printBranchOperand(MI, Address, 0, STI, O); 27437 return; 27438 break; 27439 case 5: 27440 // FENCE 27441 printFenceArg(MI, 0, STI, O); 27442 O << ", "; 27443 printFenceArg(MI, 1, STI, O); 27444 return; 27445 break; 27446 } 27447 27448 27449 // Fragment 1 encoded into 3 bits for 5 unique commands. 27450 switch ((Bits >> 17) & 7) { 27451 default: llvm_unreachable("Invalid command number."); 27452 case 0: 27453 // PseudoAddTPRel, PseudoCALLReg, PseudoFLD, PseudoFLH, PseudoFLW, Pseudo... 27454 O << ", "; 27455 break; 27456 case 1: 27457 // PseudoCALL, PseudoTAIL, C_JALR, C_JR, C_NOP_HINT, C_SLLI64_HINT, C_SRA... 27458 return; 27459 break; 27460 case 2: 27461 // PREFETCH_I, PREFETCH_R, PREFETCH_W 27462 O << '('; 27463 printOperand(MI, 0, STI, O); 27464 O << ')'; 27465 return; 27466 break; 27467 case 3: 27468 // VID_V 27469 printVMaskReg(MI, 1, STI, O); 27470 return; 27471 break; 27472 case 4: 27473 // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE... 27474 O << ", ("; 27475 printOperand(MI, 1, STI, O); 27476 break; 27477 } 27478 27479 27480 // Fragment 2 encoded into 3 bits for 8 unique commands. 27481 switch ((Bits >> 20) & 7) { 27482 default: llvm_unreachable("Invalid command number."); 27483 case 0: 27484 // PseudoAddTPRel, PseudoCALLReg, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS... 27485 printOperand(MI, 1, STI, O); 27486 break; 27487 case 1: 27488 // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... 27489 printOperand(MI, 2, STI, O); 27490 break; 27491 case 2: 27492 // PseudoJump, InsnJ, InsnU 27493 printOperand(MI, 0, STI, O); 27494 break; 27495 case 3: 27496 // CSRRC, CSRRCI, CSRRS, CSRRSI, CSRRW, CSRRWI 27497 printCSRSystemRegister(MI, 1, STI, O); 27498 O << ", "; 27499 printOperand(MI, 2, STI, O); 27500 return; 27501 break; 27502 case 4: 27503 // C_BEQZ, C_BNEZ, JAL 27504 printBranchOperand(MI, Address, 1, STI, O); 27505 return; 27506 break; 27507 case 5: 27508 // HLVX_HU, HLVX_WU, HLV_B, HLV_BU, HLV_D, HLV_H, HLV_HU, HLV_W, HLV_WU, ... 27509 printZeroOffsetMemOp(MI, 1, STI, O); 27510 return; 27511 break; 27512 case 6: 27513 // VL1RE16_V, VL1RE32_V, VL1RE64_V, VL1RE8_V, VL2RE16_V, VL2RE32_V, VL2RE... 27514 O << ')'; 27515 break; 27516 case 7: 27517 // VLOXEI16_V, VLOXEI32_V, VLOXEI64_V, VLOXEI8_V, VLOXSEG2EI16_V, VLOXSEG... 27518 O << "), "; 27519 printOperand(MI, 2, STI, O); 27520 printVMaskReg(MI, 3, STI, O); 27521 return; 27522 break; 27523 } 27524 27525 27526 // Fragment 3 encoded into 2 bits for 4 unique commands. 27527 switch ((Bits >> 23) & 3) { 27528 default: llvm_unreachable("Invalid command number."); 27529 case 0: 27530 // PseudoAddTPRel, PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH,... 27531 O << ", "; 27532 break; 27533 case 1: 27534 // PseudoCALLReg, PseudoJump, PseudoLA, PseudoLA_TLS_GD, PseudoLA_TLS_IE,... 27535 return; 27536 break; 27537 case 2: 27538 // C_FLD, C_FLDSP, C_FLW, C_FLWSP, C_FSD, C_FSDSP, C_FSW, C_FSWSP, C_LD, ... 27539 O << '('; 27540 printOperand(MI, 1, STI, O); 27541 O << ')'; 27542 return; 27543 break; 27544 case 3: 27545 // VCPOP_M, VFCLASS_V, VFCVT_F_XU_V, VFCVT_F_X_V, VFCVT_RTZ_XU_F_V, VFCVT... 27546 printVMaskReg(MI, 2, STI, O); 27547 return; 27548 break; 27549 } 27550 27551 27552 // Fragment 4 encoded into 3 bits for 7 unique commands. 27553 switch ((Bits >> 25) & 7) { 27554 default: llvm_unreachable("Invalid command number."); 27555 case 0: 27556 // PseudoAddTPRel, PseudoVMSGEU_VI, PseudoVMSGEU_VX, PseudoVMSGEU_VX_M, P... 27557 printOperand(MI, 2, STI, O); 27558 break; 27559 case 1: 27560 // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... 27561 printOperand(MI, 0, STI, O); 27562 break; 27563 case 2: 27564 // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T, InsnR, InsnR4 27565 printOperand(MI, 3, STI, O); 27566 break; 27567 case 3: 27568 // AMOADD_D, AMOADD_D_AQ, AMOADD_D_AQ_RL, AMOADD_D_RL, AMOADD_W, AMOADD_W... 27569 printZeroOffsetMemOp(MI, 1, STI, O); 27570 return; 27571 break; 27572 case 4: 27573 // BEQ, BGE, BGEU, BLT, BLTU, BNE, InsnJ 27574 printBranchOperand(MI, Address, 2, STI, O); 27575 return; 27576 break; 27577 case 5: 27578 // FCVT_D_L, FCVT_D_LU, FCVT_D_LU_INX, FCVT_D_L_INX, FCVT_H_D, FCVT_H_D_I... 27579 printFRMArg(MI, 2, STI, O); 27580 return; 27581 break; 27582 case 6: 27583 // VSETIVLI, VSETVLI 27584 printVTypeI(MI, 2, STI, O); 27585 return; 27586 break; 27587 } 27588 27589 27590 // Fragment 5 encoded into 3 bits for 5 unique commands. 27591 switch ((Bits >> 28) & 7) { 27592 default: llvm_unreachable("Invalid command number."); 27593 case 0: 27594 // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FADD_D, FADD... 27595 O << ", "; 27596 break; 27597 case 1: 27598 // PseudoFLD, PseudoFLH, PseudoFLW, PseudoFSD, PseudoFSH, PseudoFSW, Pseu... 27599 return; 27600 break; 27601 case 2: 27602 // PseudoVMSGEU_VI, PseudoVMSGEU_VX_M, PseudoVMSGE_VI, PseudoVMSGE_VX_M, ... 27603 printVMaskReg(MI, 3, STI, O); 27604 return; 27605 break; 27606 case 3: 27607 // PseudoVMSGEU_VX_M_T, PseudoVMSGE_VX_M_T 27608 printVMaskReg(MI, 4, STI, O); 27609 O << ", "; 27610 printOperand(MI, 1, STI, O); 27611 return; 27612 break; 27613 case 4: 27614 // VADC_VIM, VADC_VVM, VADC_VXM, VFMERGE_VFM, VMADC_VIM, VMADC_VVM, VMADC... 27615 O << ", v0"; 27616 return; 27617 break; 27618 } 27619 27620 27621 // Fragment 6 encoded into 2 bits for 4 unique commands. 27622 switch ((Bits >> 31) & 3) { 27623 default: llvm_unreachable("Invalid command number."); 27624 case 0: 27625 // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, FMADD_D, FMA... 27626 printOperand(MI, 3, STI, O); 27627 break; 27628 case 1: 27629 // FADD_D, FADD_D_IN32X, FADD_D_INX, FADD_H, FADD_H_INX, FADD_S, FADD_S_I... 27630 printFRMArg(MI, 3, STI, O); 27631 return; 27632 break; 27633 case 2: 27634 // InsnI_Mem, InsnS 27635 printOperand(MI, 4, STI, O); 27636 O << '('; 27637 printOperand(MI, 3, STI, O); 27638 O << ')'; 27639 return; 27640 break; 27641 case 3: 27642 // InsnR, InsnR4 27643 printOperand(MI, 0, STI, O); 27644 O << ", "; 27645 printOperand(MI, 4, STI, O); 27646 O << ", "; 27647 printOperand(MI, 5, STI, O); 27648 break; 27649 } 27650 27651 27652 // Fragment 7 encoded into 1 bits for 2 unique commands. 27653 if ((Bits >> 33) & 1) { 27654 // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM... 27655 O << ", "; 27656 } else { 27657 // PseudoAddTPRel, AES32DSI, AES32DSMI, AES32ESI, AES32ESMI, InsnR, SM4ED... 27658 return; 27659 } 27660 27661 27662 // Fragment 8 encoded into 2 bits for 4 unique commands. 27663 switch ((Bits >> 34) & 3) { 27664 default: llvm_unreachable("Invalid command number."); 27665 case 0: 27666 // FMADD_D, FMADD_D_IN32X, FMADD_D_INX, FMADD_H, FMADD_H_INX, FMADD_S, FM... 27667 printFRMArg(MI, 4, STI, O); 27668 return; 27669 break; 27670 case 1: 27671 // InsnB 27672 printBranchOperand(MI, Address, 4, STI, O); 27673 return; 27674 break; 27675 case 2: 27676 // InsnI 27677 printOperand(MI, 4, STI, O); 27678 return; 27679 break; 27680 case 3: 27681 // InsnR4 27682 printOperand(MI, 6, STI, O); 27683 return; 27684 break; 27685 } 27686 27687} 27688 27689 27690/// getRegisterName - This method is automatically generated by tblgen 27691/// from the register set description. This returns the assembler name 27692/// for the specified register. 27693const char *RISCVInstPrinter:: 27694getRegisterName(MCRegister Reg, unsigned AltIdx) { 27695 unsigned RegNo = Reg.id(); 27696 assert(RegNo && RegNo < 457 && "Invalid register number!"); 27697 27698 27699#ifdef __GNUC__ 27700#pragma GCC diagnostic push 27701#pragma GCC diagnostic ignored "-Woverlength-strings" 27702#endif 27703 static const char AsmStrsABIRegAltName[] = { 27704 /* 0 */ "fs10\0" 27705 /* 5 */ "ft10\0" 27706 /* 10 */ "v10\0" 27707 /* 14 */ "v20\0" 27708 /* 18 */ "v30\0" 27709 /* 22 */ "fa0\0" 27710 /* 26 */ "fs0\0" 27711 /* 30 */ "ft0\0" 27712 /* 34 */ "v0\0" 27713 /* 37 */ "fs11\0" 27714 /* 42 */ "ft11\0" 27715 /* 47 */ "v11\0" 27716 /* 51 */ "v21\0" 27717 /* 55 */ "v31\0" 27718 /* 59 */ "fa1\0" 27719 /* 63 */ "fs1\0" 27720 /* 67 */ "ft1\0" 27721 /* 71 */ "v1\0" 27722 /* 74 */ "v12\0" 27723 /* 78 */ "v22\0" 27724 /* 82 */ "fa2\0" 27725 /* 86 */ "fs2\0" 27726 /* 90 */ "ft2\0" 27727 /* 94 */ "v2\0" 27728 /* 97 */ "v13\0" 27729 /* 101 */ "v23\0" 27730 /* 105 */ "fa3\0" 27731 /* 109 */ "fs3\0" 27732 /* 113 */ "ft3\0" 27733 /* 117 */ "v3\0" 27734 /* 120 */ "v14\0" 27735 /* 124 */ "v24\0" 27736 /* 128 */ "fa4\0" 27737 /* 132 */ "fs4\0" 27738 /* 136 */ "ft4\0" 27739 /* 140 */ "v4\0" 27740 /* 143 */ "v15\0" 27741 /* 147 */ "v25\0" 27742 /* 151 */ "fa5\0" 27743 /* 155 */ "fs5\0" 27744 /* 159 */ "ft5\0" 27745 /* 163 */ "v5\0" 27746 /* 166 */ "v16\0" 27747 /* 170 */ "v26\0" 27748 /* 174 */ "fa6\0" 27749 /* 178 */ "fs6\0" 27750 /* 182 */ "ft6\0" 27751 /* 186 */ "v6\0" 27752 /* 189 */ "v17\0" 27753 /* 193 */ "v27\0" 27754 /* 197 */ "fa7\0" 27755 /* 201 */ "fs7\0" 27756 /* 205 */ "ft7\0" 27757 /* 209 */ "v7\0" 27758 /* 212 */ "v18\0" 27759 /* 216 */ "v28\0" 27760 /* 220 */ "fs8\0" 27761 /* 224 */ "ft8\0" 27762 /* 228 */ "v8\0" 27763 /* 231 */ "v19\0" 27764 /* 235 */ "v29\0" 27765 /* 239 */ "fs9\0" 27766 /* 243 */ "ft9\0" 27767 /* 247 */ "v9\0" 27768 /* 250 */ "ra\0" 27769 /* 253 */ "vlenb\0" 27770 /* 259 */ "vtype\0" 27771 /* 265 */ "vl\0" 27772 /* 268 */ "vxrm\0" 27773 /* 273 */ "zero\0" 27774 /* 278 */ "gp\0" 27775 /* 281 */ "sp\0" 27776 /* 284 */ "tp\0" 27777 /* 287 */ "vxsat\0" 27778}; 27779#ifdef __GNUC__ 27780#pragma GCC diagnostic pop 27781#endif 27782 27783 static const uint16_t RegAsmOffsetABIRegAltName[] = { 27784 4, 4, 265, 253, 259, 268, 287, 34, 71, 94, 117, 140, 163, 186, 27785 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 212, 231, 14, 27786 51, 78, 101, 124, 147, 170, 193, 216, 235, 18, 55, 273, 250, 281, 27787 278, 284, 31, 68, 91, 27, 64, 23, 60, 83, 106, 129, 152, 175, 27788 198, 87, 110, 133, 156, 179, 202, 221, 240, 1, 38, 114, 137, 160, 27789 183, 30, 67, 90, 113, 136, 159, 182, 205, 26, 63, 22, 59, 82, 27790 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 201, 220, 239, 0, 27791 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 159, 182, 205, 26, 27792 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 109, 132, 155, 178, 27793 201, 220, 239, 0, 37, 224, 243, 5, 42, 30, 67, 90, 113, 136, 27794 159, 182, 205, 26, 63, 22, 59, 82, 105, 128, 151, 174, 197, 86, 27795 109, 132, 155, 178, 201, 220, 239, 0, 37, 224, 243, 5, 42, 273, 27796 281, 284, 68, 27, 23, 83, 129, 175, 87, 133, 179, 221, 1, 114, 27797 160, 34, 34, 34, 94, 140, 140, 186, 228, 228, 228, 10, 74, 74, 27798 120, 166, 166, 166, 212, 14, 14, 78, 124, 124, 124, 170, 216, 216, 27799 18, 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 27800 120, 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 27801 216, 235, 18, 34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 27802 78, 124, 170, 216, 34, 140, 228, 74, 166, 14, 124, 34, 71, 94, 27803 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 27804 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 235, 34, 27805 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 170, 34, 27806 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 27807 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 216, 27808 34, 94, 140, 186, 228, 10, 74, 120, 166, 212, 14, 78, 124, 34, 27809 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 27810 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 193, 34, 27811 71, 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 27812 143, 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 170, 34, 71, 27813 94, 117, 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 27814 166, 189, 212, 231, 14, 51, 78, 101, 124, 147, 34, 71, 94, 117, 27815 140, 163, 186, 209, 228, 247, 10, 47, 74, 97, 120, 143, 166, 189, 27816 212, 231, 14, 51, 78, 101, 124, 34, 27817 }; 27818 27819 27820#ifdef __GNUC__ 27821#pragma GCC diagnostic push 27822#pragma GCC diagnostic ignored "-Woverlength-strings" 27823#endif 27824 static const char AsmStrsNoRegAltName[] = { 27825 /* 0 */ "V3_V4_V5_V6_V7_V8_V9_V10\0" 27826 /* 25 */ "f10\0" 27827 /* 29 */ "v10\0" 27828 /* 33 */ "x10\0" 27829 /* 37 */ "V13_V14_V15_V16_V17_V18_V19_V20\0" 27830 /* 69 */ "f20\0" 27831 /* 73 */ "v20\0" 27832 /* 77 */ "x20\0" 27833 /* 81 */ "V23_V24_V25_V26_V27_V28_V29_V30\0" 27834 /* 113 */ "f30\0" 27835 /* 117 */ "v30\0" 27836 /* 121 */ "x30\0" 27837 /* 125 */ "f0\0" 27838 /* 128 */ "v0\0" 27839 /* 131 */ "x0\0" 27840 /* 134 */ "V4_V5_V6_V7_V8_V9_V10_V11\0" 27841 /* 160 */ "f11\0" 27842 /* 164 */ "v11\0" 27843 /* 168 */ "x11\0" 27844 /* 172 */ "V14_V15_V16_V17_V18_V19_V20_V21\0" 27845 /* 204 */ "f21\0" 27846 /* 208 */ "v21\0" 27847 /* 212 */ "x21\0" 27848 /* 216 */ "V24_V25_V26_V27_V28_V29_V30_V31\0" 27849 /* 248 */ "f31\0" 27850 /* 252 */ "v31\0" 27851 /* 256 */ "x31\0" 27852 /* 260 */ "V0_V1\0" 27853 /* 266 */ "f1\0" 27854 /* 269 */ "v1\0" 27855 /* 272 */ "x1\0" 27856 /* 275 */ "V5_V6_V7_V8_V9_V10_V11_V12\0" 27857 /* 302 */ "f12\0" 27858 /* 306 */ "v12\0" 27859 /* 310 */ "x12\0" 27860 /* 314 */ "V15_V16_V17_V18_V19_V20_V21_V22\0" 27861 /* 346 */ "f22\0" 27862 /* 350 */ "v22\0" 27863 /* 354 */ "x22\0" 27864 /* 358 */ "V4M2_V6M2_V8M2_V10M2\0" 27865 /* 379 */ "V14M2_V16M2_V18M2_V20M2\0" 27866 /* 403 */ "V24M2_V26M2_V28M2_V30M2\0" 27867 /* 427 */ "V6M2_V8M2_V10M2_V12M2\0" 27868 /* 449 */ "V16M2_V18M2_V20M2_V22M2\0" 27869 /* 473 */ "V0M2_V2M2\0" 27870 /* 483 */ "V8M2_V10M2_V12M2_V14M2\0" 27871 /* 506 */ "V18M2_V20M2_V22M2_V24M2\0" 27872 /* 530 */ "V0M2_V2M2_V4M2\0" 27873 /* 545 */ "V10M2_V12M2_V14M2_V16M2\0" 27874 /* 569 */ "V20M2_V22M2_V24M2_V26M2\0" 27875 /* 593 */ "V0M2_V2M2_V4M2_V6M2\0" 27876 /* 613 */ "V12M2_V14M2_V16M2_V18M2\0" 27877 /* 637 */ "V22M2_V24M2_V26M2_V28M2\0" 27878 /* 661 */ "V2M2_V4M2_V6M2_V8M2\0" 27879 /* 681 */ "V0_V1_V2\0" 27880 /* 690 */ "f2\0" 27881 /* 693 */ "v2\0" 27882 /* 696 */ "x2\0" 27883 /* 699 */ "V6_V7_V8_V9_V10_V11_V12_V13\0" 27884 /* 727 */ "f13\0" 27885 /* 731 */ "v13\0" 27886 /* 735 */ "x13\0" 27887 /* 739 */ "V16_V17_V18_V19_V20_V21_V22_V23\0" 27888 /* 771 */ "f23\0" 27889 /* 775 */ "v23\0" 27890 /* 779 */ "x23\0" 27891 /* 783 */ "V0_V1_V2_V3\0" 27892 /* 795 */ "f3\0" 27893 /* 798 */ "v3\0" 27894 /* 801 */ "x3\0" 27895 /* 804 */ "V7_V8_V9_V10_V11_V12_V13_V14\0" 27896 /* 833 */ "f14\0" 27897 /* 837 */ "v14\0" 27898 /* 841 */ "x14\0" 27899 /* 845 */ "V17_V18_V19_V20_V21_V22_V23_V24\0" 27900 /* 877 */ "f24\0" 27901 /* 881 */ "v24\0" 27902 /* 885 */ "x24\0" 27903 /* 889 */ "V16M4_V20M4\0" 27904 /* 901 */ "V8M4_V12M4\0" 27905 /* 912 */ "V20M4_V24M4\0" 27906 /* 924 */ "V0M4_V4M4\0" 27907 /* 934 */ "V12M4_V16M4\0" 27908 /* 946 */ "V24M4_V28M4\0" 27909 /* 958 */ "V4M4_V8M4\0" 27910 /* 968 */ "V0_V1_V2_V3_V4\0" 27911 /* 983 */ "f4\0" 27912 /* 986 */ "v4\0" 27913 /* 989 */ "x4\0" 27914 /* 992 */ "V8_V9_V10_V11_V12_V13_V14_V15\0" 27915 /* 1022 */ "f15\0" 27916 /* 1026 */ "v15\0" 27917 /* 1030 */ "x15\0" 27918 /* 1034 */ "V18_V19_V20_V21_V22_V23_V24_V25\0" 27919 /* 1066 */ "f25\0" 27920 /* 1070 */ "v25\0" 27921 /* 1074 */ "x25\0" 27922 /* 1078 */ "V0_V1_V2_V3_V4_V5\0" 27923 /* 1096 */ "f5\0" 27924 /* 1099 */ "v5\0" 27925 /* 1102 */ "x5\0" 27926 /* 1105 */ "V9_V10_V11_V12_V13_V14_V15_V16\0" 27927 /* 1136 */ "f16\0" 27928 /* 1140 */ "v16\0" 27929 /* 1144 */ "x16\0" 27930 /* 1148 */ "V19_V20_V21_V22_V23_V24_V25_V26\0" 27931 /* 1180 */ "f26\0" 27932 /* 1184 */ "v26\0" 27933 /* 1188 */ "x26\0" 27934 /* 1192 */ "V0_V1_V2_V3_V4_V5_V6\0" 27935 /* 1213 */ "f6\0" 27936 /* 1216 */ "v6\0" 27937 /* 1219 */ "x6\0" 27938 /* 1222 */ "V10_V11_V12_V13_V14_V15_V16_V17\0" 27939 /* 1254 */ "f17\0" 27940 /* 1258 */ "v17\0" 27941 /* 1262 */ "x17\0" 27942 /* 1266 */ "V20_V21_V22_V23_V24_V25_V26_V27\0" 27943 /* 1298 */ "f27\0" 27944 /* 1302 */ "v27\0" 27945 /* 1306 */ "x27\0" 27946 /* 1310 */ "V0_V1_V2_V3_V4_V5_V6_V7\0" 27947 /* 1334 */ "f7\0" 27948 /* 1337 */ "v7\0" 27949 /* 1340 */ "x7\0" 27950 /* 1343 */ "V11_V12_V13_V14_V15_V16_V17_V18\0" 27951 /* 1375 */ "f18\0" 27952 /* 1379 */ "v18\0" 27953 /* 1383 */ "x18\0" 27954 /* 1387 */ "V21_V22_V23_V24_V25_V26_V27_V28\0" 27955 /* 1419 */ "f28\0" 27956 /* 1423 */ "v28\0" 27957 /* 1427 */ "x28\0" 27958 /* 1431 */ "V1_V2_V3_V4_V5_V6_V7_V8\0" 27959 /* 1455 */ "f8\0" 27960 /* 1458 */ "v8\0" 27961 /* 1461 */ "x8\0" 27962 /* 1464 */ "V12_V13_V14_V15_V16_V17_V18_V19\0" 27963 /* 1496 */ "f19\0" 27964 /* 1500 */ "v19\0" 27965 /* 1504 */ "x19\0" 27966 /* 1508 */ "V22_V23_V24_V25_V26_V27_V28_V29\0" 27967 /* 1540 */ "f29\0" 27968 /* 1544 */ "v29\0" 27969 /* 1548 */ "x29\0" 27970 /* 1552 */ "V2_V3_V4_V5_V6_V7_V8_V9\0" 27971 /* 1576 */ "f9\0" 27972 /* 1579 */ "v9\0" 27973 /* 1582 */ "x9\0" 27974 /* 1585 */ "vlenb\0" 27975 /* 1591 */ "vtype\0" 27976 /* 1597 */ "vl\0" 27977 /* 1600 */ "frm\0" 27978 /* 1604 */ "vxrm\0" 27979 /* 1609 */ "fflags\0" 27980 /* 1616 */ "vxsat\0" 27981}; 27982#ifdef __GNUC__ 27983#pragma GCC diagnostic pop 27984#endif 27985 27986 static const uint16_t RegAsmOffsetNoRegAltName[] = { 27987 1609, 1600, 1597, 1585, 1591, 1604, 1616, 128, 269, 693, 798, 986, 1099, 1216, 27988 1337, 1458, 1579, 29, 164, 306, 731, 837, 1026, 1140, 1258, 1379, 1500, 73, 27989 208, 350, 775, 881, 1070, 1184, 1302, 1423, 1544, 117, 252, 131, 272, 696, 27990 801, 989, 1102, 1219, 1340, 1461, 1582, 33, 168, 310, 735, 841, 1030, 1144, 27991 1262, 1383, 1504, 77, 212, 354, 779, 885, 1074, 1188, 1306, 1427, 1548, 121, 27992 256, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 27993 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 771, 877, 1066, 1180, 27994 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 1096, 1213, 1334, 1455, 27995 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 1496, 69, 204, 346, 27996 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 125, 266, 690, 795, 983, 27997 1096, 1213, 1334, 1455, 1576, 25, 160, 302, 727, 833, 1022, 1136, 1254, 1375, 27998 1496, 69, 204, 346, 771, 877, 1066, 1180, 1298, 1419, 1540, 113, 248, 131, 27999 696, 989, 1219, 1461, 33, 310, 841, 1144, 1383, 77, 354, 885, 1188, 1427, 28000 121, 128, 128, 128, 693, 986, 986, 1216, 1458, 1458, 1458, 29, 306, 306, 28001 837, 1140, 1140, 1140, 1379, 73, 73, 350, 881, 881, 881, 1184, 1423, 1423, 28002 117, 684, 789, 977, 1090, 1207, 1328, 1449, 1570, 18, 152, 294, 719, 825, 28003 1014, 1128, 1246, 1367, 1488, 61, 196, 338, 763, 869, 1058, 1172, 1290, 1411, 28004 1532, 105, 240, 260, 535, 603, 671, 368, 437, 494, 557, 625, 391, 461, 28005 518, 581, 649, 415, 473, 958, 901, 934, 889, 912, 946, 924, 786, 974, 28006 1087, 1204, 1325, 1446, 1567, 15, 149, 290, 715, 821, 1010, 1124, 1242, 1363, 28007 1484, 57, 192, 334, 759, 865, 1054, 1168, 1286, 1407, 1528, 101, 236, 681, 28008 598, 666, 363, 432, 488, 551, 619, 385, 455, 512, 575, 643, 409, 530, 28009 971, 1084, 1201, 1322, 1443, 1564, 12, 146, 287, 711, 817, 1006, 1120, 1238, 28010 1359, 1480, 53, 188, 330, 755, 861, 1050, 1164, 1282, 1403, 1524, 97, 232, 28011 783, 661, 358, 427, 483, 545, 613, 379, 449, 506, 569, 637, 403, 593, 28012 1081, 1198, 1319, 1440, 1561, 9, 143, 284, 708, 813, 1002, 1116, 1234, 1355, 28013 1476, 49, 184, 326, 751, 857, 1046, 1160, 1278, 1399, 1520, 93, 228, 968, 28014 1195, 1316, 1437, 1558, 6, 140, 281, 705, 810, 998, 1112, 1230, 1351, 1472, 28015 45, 180, 322, 747, 853, 1042, 1156, 1274, 1395, 1516, 89, 224, 1078, 1313, 28016 1434, 1555, 3, 137, 278, 702, 807, 995, 1108, 1226, 1347, 1468, 41, 176, 28017 318, 743, 849, 1038, 1152, 1270, 1391, 1512, 85, 220, 1192, 1431, 1552, 0, 28018 134, 275, 699, 804, 992, 1105, 1222, 1343, 1464, 37, 172, 314, 739, 845, 28019 1034, 1148, 1266, 1387, 1508, 81, 216, 1310, 28020 }; 28021 28022 switch(AltIdx) { 28023 default: llvm_unreachable("Invalid register alt name index!"); 28024 case RISCV::ABIRegAltName: 28025 assert(*(AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]) && 28026 "Invalid alt name index for register!"); 28027 return AsmStrsABIRegAltName+RegAsmOffsetABIRegAltName[RegNo-1]; 28028 case RISCV::NoRegAltName: 28029 assert(*(AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]) && 28030 "Invalid alt name index for register!"); 28031 return AsmStrsNoRegAltName+RegAsmOffsetNoRegAltName[RegNo-1]; 28032 } 28033} 28034 28035#ifdef PRINT_ALIAS_INSTR 28036#undef PRINT_ALIAS_INSTR 28037 28038static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp, 28039 const MCSubtargetInfo &STI, 28040 unsigned PredicateIndex); 28041bool RISCVInstPrinter::printAliasInstr(const MCInst *MI, uint64_t Address, const MCSubtargetInfo &STI, raw_ostream &OS) { 28042 static const PatternsForOpcode OpToPatterns[] = { 28043 {RISCV::ADD, 0, 4 }, 28044 {RISCV::ADDI, 4, 3 }, 28045 {RISCV::ADDIW, 7, 1 }, 28046 {RISCV::ADD_UW, 8, 1 }, 28047 {RISCV::BEQ, 9, 1 }, 28048 {RISCV::BGE, 10, 2 }, 28049 {RISCV::BLT, 12, 2 }, 28050 {RISCV::BNE, 14, 1 }, 28051 {RISCV::CSRRC, 15, 1 }, 28052 {RISCV::CSRRCI, 16, 1 }, 28053 {RISCV::CSRRS, 17, 11 }, 28054 {RISCV::CSRRSI, 28, 1 }, 28055 {RISCV::CSRRW, 29, 7 }, 28056 {RISCV::CSRRWI, 36, 5 }, 28057 {RISCV::C_ADD_HINT, 41, 4 }, 28058 {RISCV::FADD_D, 45, 1 }, 28059 {RISCV::FADD_D_IN32X, 46, 1 }, 28060 {RISCV::FADD_D_INX, 47, 1 }, 28061 {RISCV::FADD_H, 48, 1 }, 28062 {RISCV::FADD_H_INX, 49, 1 }, 28063 {RISCV::FADD_S, 50, 1 }, 28064 {RISCV::FADD_S_INX, 51, 1 }, 28065 {RISCV::FCVT_D_L, 52, 1 }, 28066 {RISCV::FCVT_D_LU, 53, 1 }, 28067 {RISCV::FCVT_D_LU_INX, 54, 1 }, 28068 {RISCV::FCVT_D_L_INX, 55, 1 }, 28069 {RISCV::FCVT_H_D, 56, 1 }, 28070 {RISCV::FCVT_H_D_INX, 57, 1 }, 28071 {RISCV::FCVT_H_L, 58, 1 }, 28072 {RISCV::FCVT_H_LU, 59, 1 }, 28073 {RISCV::FCVT_H_LU_INX, 60, 1 }, 28074 {RISCV::FCVT_H_L_INX, 61, 1 }, 28075 {RISCV::FCVT_H_S, 62, 1 }, 28076 {RISCV::FCVT_H_S_INX, 63, 1 }, 28077 {RISCV::FCVT_H_W, 64, 1 }, 28078 {RISCV::FCVT_H_WU, 65, 1 }, 28079 {RISCV::FCVT_H_WU_INX, 66, 1 }, 28080 {RISCV::FCVT_H_W_INX, 67, 1 }, 28081 {RISCV::FCVT_LU_D, 68, 1 }, 28082 {RISCV::FCVT_LU_D_INX, 69, 1 }, 28083 {RISCV::FCVT_LU_H, 70, 1 }, 28084 {RISCV::FCVT_LU_H_INX, 71, 1 }, 28085 {RISCV::FCVT_LU_S, 72, 1 }, 28086 {RISCV::FCVT_LU_S_INX, 73, 1 }, 28087 {RISCV::FCVT_L_D, 74, 1 }, 28088 {RISCV::FCVT_L_D_INX, 75, 1 }, 28089 {RISCV::FCVT_L_H, 76, 1 }, 28090 {RISCV::FCVT_L_H_INX, 77, 1 }, 28091 {RISCV::FCVT_L_S, 78, 1 }, 28092 {RISCV::FCVT_L_S_INX, 79, 1 }, 28093 {RISCV::FCVT_S_D, 80, 1 }, 28094 {RISCV::FCVT_S_D_IN32X, 81, 1 }, 28095 {RISCV::FCVT_S_D_INX, 82, 1 }, 28096 {RISCV::FCVT_S_L, 83, 1 }, 28097 {RISCV::FCVT_S_LU, 84, 1 }, 28098 {RISCV::FCVT_S_LU_INX, 85, 1 }, 28099 {RISCV::FCVT_S_L_INX, 86, 1 }, 28100 {RISCV::FCVT_S_W, 87, 1 }, 28101 {RISCV::FCVT_S_WU, 88, 1 }, 28102 {RISCV::FCVT_S_WU_INX, 89, 1 }, 28103 {RISCV::FCVT_S_W_INX, 90, 1 }, 28104 {RISCV::FCVT_WU_D, 91, 1 }, 28105 {RISCV::FCVT_WU_D_IN32X, 92, 1 }, 28106 {RISCV::FCVT_WU_D_INX, 93, 1 }, 28107 {RISCV::FCVT_WU_H, 94, 1 }, 28108 {RISCV::FCVT_WU_H_INX, 95, 1 }, 28109 {RISCV::FCVT_WU_S, 96, 1 }, 28110 {RISCV::FCVT_WU_S_INX, 97, 1 }, 28111 {RISCV::FCVT_W_D, 98, 1 }, 28112 {RISCV::FCVT_W_D_IN32X, 99, 1 }, 28113 {RISCV::FCVT_W_D_INX, 100, 1 }, 28114 {RISCV::FCVT_W_H, 101, 1 }, 28115 {RISCV::FCVT_W_H_INX, 102, 1 }, 28116 {RISCV::FCVT_W_S, 103, 1 }, 28117 {RISCV::FCVT_W_S_INX, 104, 1 }, 28118 {RISCV::FDIV_D, 105, 1 }, 28119 {RISCV::FDIV_D_IN32X, 106, 1 }, 28120 {RISCV::FDIV_D_INX, 107, 1 }, 28121 {RISCV::FDIV_H, 108, 1 }, 28122 {RISCV::FDIV_H_INX, 109, 1 }, 28123 {RISCV::FDIV_S, 110, 1 }, 28124 {RISCV::FDIV_S_INX, 111, 1 }, 28125 {RISCV::FENCE, 112, 2 }, 28126 {RISCV::FMADD_D, 114, 1 }, 28127 {RISCV::FMADD_D_IN32X, 115, 1 }, 28128 {RISCV::FMADD_D_INX, 116, 1 }, 28129 {RISCV::FMADD_H, 117, 1 }, 28130 {RISCV::FMADD_H_INX, 118, 1 }, 28131 {RISCV::FMADD_S, 119, 1 }, 28132 {RISCV::FMADD_S_INX, 120, 1 }, 28133 {RISCV::FMSUB_D, 121, 1 }, 28134 {RISCV::FMSUB_D_IN32X, 122, 1 }, 28135 {RISCV::FMSUB_D_INX, 123, 1 }, 28136 {RISCV::FMSUB_H, 124, 1 }, 28137 {RISCV::FMSUB_H_INX, 125, 1 }, 28138 {RISCV::FMSUB_S, 126, 1 }, 28139 {RISCV::FMSUB_S_INX, 127, 1 }, 28140 {RISCV::FMUL_D, 128, 1 }, 28141 {RISCV::FMUL_D_IN32X, 129, 1 }, 28142 {RISCV::FMUL_D_INX, 130, 1 }, 28143 {RISCV::FMUL_H, 131, 1 }, 28144 {RISCV::FMUL_H_INX, 132, 1 }, 28145 {RISCV::FMUL_S, 133, 1 }, 28146 {RISCV::FMUL_S_INX, 134, 1 }, 28147 {RISCV::FNMADD_D, 135, 1 }, 28148 {RISCV::FNMADD_D_IN32X, 136, 1 }, 28149 {RISCV::FNMADD_D_INX, 137, 1 }, 28150 {RISCV::FNMADD_H, 138, 1 }, 28151 {RISCV::FNMADD_H_INX, 139, 1 }, 28152 {RISCV::FNMADD_S, 140, 1 }, 28153 {RISCV::FNMADD_S_INX, 141, 1 }, 28154 {RISCV::FNMSUB_D, 142, 1 }, 28155 {RISCV::FNMSUB_D_IN32X, 143, 1 }, 28156 {RISCV::FNMSUB_D_INX, 144, 1 }, 28157 {RISCV::FNMSUB_H, 145, 1 }, 28158 {RISCV::FNMSUB_H_INX, 146, 1 }, 28159 {RISCV::FNMSUB_S, 147, 1 }, 28160 {RISCV::FNMSUB_S_INX, 148, 1 }, 28161 {RISCV::FSGNJN_D, 149, 1 }, 28162 {RISCV::FSGNJN_D_IN32X, 150, 1 }, 28163 {RISCV::FSGNJN_D_INX, 151, 1 }, 28164 {RISCV::FSGNJN_H, 152, 1 }, 28165 {RISCV::FSGNJN_H_INX, 153, 1 }, 28166 {RISCV::FSGNJN_S, 154, 1 }, 28167 {RISCV::FSGNJN_S_INX, 155, 1 }, 28168 {RISCV::FSGNJX_D, 156, 1 }, 28169 {RISCV::FSGNJX_D_IN32X, 157, 1 }, 28170 {RISCV::FSGNJX_D_INX, 158, 1 }, 28171 {RISCV::FSGNJX_H, 159, 1 }, 28172 {RISCV::FSGNJX_H_INX, 160, 1 }, 28173 {RISCV::FSGNJX_S, 161, 1 }, 28174 {RISCV::FSGNJX_S_INX, 162, 1 }, 28175 {RISCV::FSGNJ_D, 163, 1 }, 28176 {RISCV::FSGNJ_H, 164, 1 }, 28177 {RISCV::FSGNJ_H_INX, 165, 1 }, 28178 {RISCV::FSGNJ_S, 166, 1 }, 28179 {RISCV::FSQRT_D, 167, 1 }, 28180 {RISCV::FSQRT_D_IN32X, 168, 1 }, 28181 {RISCV::FSQRT_D_INX, 169, 1 }, 28182 {RISCV::FSQRT_H, 170, 1 }, 28183 {RISCV::FSQRT_H_INX, 171, 1 }, 28184 {RISCV::FSQRT_S, 172, 1 }, 28185 {RISCV::FSQRT_S_INX, 173, 1 }, 28186 {RISCV::FSUB_D, 174, 1 }, 28187 {RISCV::FSUB_D_IN32X, 175, 1 }, 28188 {RISCV::FSUB_D_INX, 176, 1 }, 28189 {RISCV::FSUB_H, 177, 1 }, 28190 {RISCV::FSUB_H_INX, 178, 1 }, 28191 {RISCV::FSUB_S, 179, 1 }, 28192 {RISCV::FSUB_S_INX, 180, 1 }, 28193 {RISCV::HFENCE_GVMA, 181, 2 }, 28194 {RISCV::HFENCE_VVMA, 183, 2 }, 28195 {RISCV::JAL, 185, 2 }, 28196 {RISCV::JALR, 187, 6 }, 28197 {RISCV::SFENCE_VMA, 193, 2 }, 28198 {RISCV::SLT, 195, 2 }, 28199 {RISCV::SLTIU, 197, 1 }, 28200 {RISCV::SLTU, 198, 1 }, 28201 {RISCV::SUB, 199, 1 }, 28202 {RISCV::SUBW, 200, 1 }, 28203 {RISCV::VFSGNJN_VV, 201, 2 }, 28204 {RISCV::VFSGNJX_VV, 203, 2 }, 28205 {RISCV::VL1RE8_V, 205, 1 }, 28206 {RISCV::VL2RE8_V, 206, 1 }, 28207 {RISCV::VL4RE8_V, 207, 1 }, 28208 {RISCV::VL8RE8_V, 208, 1 }, 28209 {RISCV::VMAND_MM, 209, 1 }, 28210 {RISCV::VMNAND_MM, 210, 1 }, 28211 {RISCV::VMXNOR_MM, 211, 1 }, 28212 {RISCV::VMXOR_MM, 212, 1 }, 28213 {RISCV::VNSRL_WX, 213, 2 }, 28214 {RISCV::VRSUB_VX, 215, 2 }, 28215 {RISCV::VWADDU_VX, 217, 2 }, 28216 {RISCV::VWADD_VX, 219, 2 }, 28217 {RISCV::VXOR_VI, 221, 2 }, 28218 {RISCV::XORI, 223, 1 }, 28219 }; 28220 28221 static const AliasPattern Patterns[] = { 28222 // RISCV::ADD - 0 28223 {0, 0, 3, 4 }, 28224 {7, 4, 3, 4 }, 28225 {16, 8, 3, 4 }, 28226 {23, 12, 3, 4 }, 28227 // RISCV::ADDI - 4 28228 {31, 16, 3, 3 }, 28229 {35, 19, 3, 3 }, 28230 {45, 22, 3, 3 }, 28231 // RISCV::ADDIW - 7 28232 {55, 25, 3, 4 }, 28233 // RISCV::ADD_UW - 8 28234 {69, 29, 3, 5 }, 28235 // RISCV::BEQ - 9 28236 {83, 34, 3, 3 }, 28237 // RISCV::BGE - 10 28238 {97, 37, 3, 3 }, 28239 {111, 40, 3, 3 }, 28240 // RISCV::BLT - 12 28241 {125, 43, 3, 3 }, 28242 {139, 46, 3, 3 }, 28243 // RISCV::BNE - 14 28244 {153, 49, 3, 3 }, 28245 // RISCV::CSRRC - 15 28246 {167, 52, 3, 3 }, 28247 // RISCV::CSRRCI - 16 28248 {181, 55, 3, 2 }, 28249 // RISCV::CSRRS - 17 28250 {196, 57, 3, 4 }, 28251 {205, 61, 3, 4 }, 28252 {213, 65, 3, 4 }, 28253 {224, 69, 3, 3 }, 28254 {237, 72, 3, 3 }, 28255 {248, 75, 3, 3 }, 28256 {258, 78, 3, 4 }, 28257 {272, 82, 3, 4 }, 28258 {284, 86, 3, 4 }, 28259 {295, 90, 3, 3 }, 28260 {309, 93, 3, 3 }, 28261 // RISCV::CSRRSI - 28 28262 {323, 96, 3, 2 }, 28263 // RISCV::CSRRW - 29 28264 {338, 98, 3, 4 }, 28265 {347, 102, 3, 4 }, 28266 {355, 106, 3, 4 }, 28267 {366, 110, 3, 3 }, 28268 {380, 113, 3, 4 }, 28269 {393, 117, 3, 4 }, 28270 {405, 121, 3, 4 }, 28271 // RISCV::CSRRWI - 36 28272 {420, 125, 3, 3 }, 28273 {429, 128, 3, 3 }, 28274 {441, 131, 3, 2 }, 28275 {456, 133, 3, 3 }, 28276 {469, 136, 3, 3 }, 28277 // RISCV::C_ADD_HINT - 41 28278 {485, 139, 3, 6 }, 28279 {494, 145, 3, 6 }, 28280 {505, 151, 3, 6 }, 28281 {514, 157, 3, 6 }, 28282 // RISCV::FADD_D - 45 28283 {524, 163, 4, 5 }, 28284 // RISCV::FADD_D_IN32X - 46 28285 {524, 168, 4, 6 }, 28286 // RISCV::FADD_D_INX - 47 28287 {524, 174, 4, 6 }, 28288 // RISCV::FADD_H - 48 28289 {542, 180, 4, 5 }, 28290 // RISCV::FADD_H_INX - 49 28291 {542, 185, 4, 5 }, 28292 // RISCV::FADD_S - 50 28293 {560, 190, 4, 5 }, 28294 // RISCV::FADD_S_INX - 51 28295 {560, 195, 4, 5 }, 28296 // RISCV::FCVT_D_L - 52 28297 {578, 200, 3, 5 }, 28298 // RISCV::FCVT_D_LU - 53 28299 {594, 205, 3, 5 }, 28300 // RISCV::FCVT_D_LU_INX - 54 28301 {594, 210, 3, 5 }, 28302 // RISCV::FCVT_D_L_INX - 55 28303 {578, 215, 3, 5 }, 28304 // RISCV::FCVT_H_D - 56 28305 {611, 220, 3, 7 }, 28306 // RISCV::FCVT_H_D_INX - 57 28307 {611, 227, 3, 7 }, 28308 // RISCV::FCVT_H_L - 58 28309 {627, 234, 3, 5 }, 28310 // RISCV::FCVT_H_LU - 59 28311 {643, 239, 3, 5 }, 28312 // RISCV::FCVT_H_LU_INX - 60 28313 {643, 244, 3, 5 }, 28314 // RISCV::FCVT_H_L_INX - 61 28315 {627, 249, 3, 5 }, 28316 // RISCV::FCVT_H_S - 62 28317 {660, 254, 3, 6 }, 28318 // RISCV::FCVT_H_S_INX - 63 28319 {660, 260, 3, 6 }, 28320 // RISCV::FCVT_H_W - 64 28321 {676, 266, 3, 4 }, 28322 // RISCV::FCVT_H_WU - 65 28323 {692, 270, 3, 4 }, 28324 // RISCV::FCVT_H_WU_INX - 66 28325 {692, 274, 3, 4 }, 28326 // RISCV::FCVT_H_W_INX - 67 28327 {676, 278, 3, 4 }, 28328 // RISCV::FCVT_LU_D - 68 28329 {709, 282, 3, 5 }, 28330 // RISCV::FCVT_LU_D_INX - 69 28331 {709, 287, 3, 5 }, 28332 // RISCV::FCVT_LU_H - 70 28333 {726, 292, 3, 5 }, 28334 // RISCV::FCVT_LU_H_INX - 71 28335 {726, 297, 3, 5 }, 28336 // RISCV::FCVT_LU_S - 72 28337 {743, 302, 3, 5 }, 28338 // RISCV::FCVT_LU_S_INX - 73 28339 {743, 307, 3, 5 }, 28340 // RISCV::FCVT_L_D - 74 28341 {760, 312, 3, 5 }, 28342 // RISCV::FCVT_L_D_INX - 75 28343 {760, 317, 3, 5 }, 28344 // RISCV::FCVT_L_H - 76 28345 {776, 322, 3, 5 }, 28346 // RISCV::FCVT_L_H_INX - 77 28347 {776, 327, 3, 5 }, 28348 // RISCV::FCVT_L_S - 78 28349 {792, 332, 3, 5 }, 28350 // RISCV::FCVT_L_S_INX - 79 28351 {792, 337, 3, 5 }, 28352 // RISCV::FCVT_S_D - 80 28353 {808, 342, 3, 4 }, 28354 // RISCV::FCVT_S_D_IN32X - 81 28355 {808, 346, 3, 5 }, 28356 // RISCV::FCVT_S_D_INX - 82 28357 {808, 351, 3, 5 }, 28358 // RISCV::FCVT_S_L - 83 28359 {824, 356, 3, 5 }, 28360 // RISCV::FCVT_S_LU - 84 28361 {840, 361, 3, 5 }, 28362 // RISCV::FCVT_S_LU_INX - 85 28363 {840, 366, 3, 5 }, 28364 // RISCV::FCVT_S_L_INX - 86 28365 {824, 371, 3, 5 }, 28366 // RISCV::FCVT_S_W - 87 28367 {857, 376, 3, 4 }, 28368 // RISCV::FCVT_S_WU - 88 28369 {873, 380, 3, 4 }, 28370 // RISCV::FCVT_S_WU_INX - 89 28371 {873, 384, 3, 4 }, 28372 // RISCV::FCVT_S_W_INX - 90 28373 {857, 388, 3, 4 }, 28374 // RISCV::FCVT_WU_D - 91 28375 {890, 392, 3, 4 }, 28376 // RISCV::FCVT_WU_D_IN32X - 92 28377 {890, 396, 3, 5 }, 28378 // RISCV::FCVT_WU_D_INX - 93 28379 {890, 401, 3, 5 }, 28380 // RISCV::FCVT_WU_H - 94 28381 {907, 406, 3, 4 }, 28382 // RISCV::FCVT_WU_H_INX - 95 28383 {907, 410, 3, 4 }, 28384 // RISCV::FCVT_WU_S - 96 28385 {924, 414, 3, 4 }, 28386 // RISCV::FCVT_WU_S_INX - 97 28387 {924, 418, 3, 4 }, 28388 // RISCV::FCVT_W_D - 98 28389 {941, 422, 3, 4 }, 28390 // RISCV::FCVT_W_D_IN32X - 99 28391 {941, 426, 3, 5 }, 28392 // RISCV::FCVT_W_D_INX - 100 28393 {941, 431, 3, 5 }, 28394 // RISCV::FCVT_W_H - 101 28395 {957, 436, 3, 4 }, 28396 // RISCV::FCVT_W_H_INX - 102 28397 {957, 440, 3, 4 }, 28398 // RISCV::FCVT_W_S - 103 28399 {973, 444, 3, 4 }, 28400 // RISCV::FCVT_W_S_INX - 104 28401 {973, 448, 3, 4 }, 28402 // RISCV::FDIV_D - 105 28403 {989, 452, 4, 5 }, 28404 // RISCV::FDIV_D_IN32X - 106 28405 {989, 457, 4, 6 }, 28406 // RISCV::FDIV_D_INX - 107 28407 {989, 463, 4, 6 }, 28408 // RISCV::FDIV_H - 108 28409 {1007, 469, 4, 5 }, 28410 // RISCV::FDIV_H_INX - 109 28411 {1007, 474, 4, 5 }, 28412 // RISCV::FDIV_S - 110 28413 {1025, 479, 4, 5 }, 28414 // RISCV::FDIV_S_INX - 111 28415 {1025, 484, 4, 5 }, 28416 // RISCV::FENCE - 112 28417 {1043, 489, 2, 2 }, 28418 {1049, 491, 2, 3 }, 28419 // RISCV::FMADD_D - 114 28420 {1055, 494, 5, 6 }, 28421 // RISCV::FMADD_D_IN32X - 115 28422 {1055, 500, 5, 7 }, 28423 // RISCV::FMADD_D_INX - 116 28424 {1055, 507, 5, 7 }, 28425 // RISCV::FMADD_H - 117 28426 {1078, 514, 5, 6 }, 28427 // RISCV::FMADD_H_INX - 118 28428 {1078, 520, 5, 6 }, 28429 // RISCV::FMADD_S - 119 28430 {1101, 526, 5, 6 }, 28431 // RISCV::FMADD_S_INX - 120 28432 {1101, 532, 5, 6 }, 28433 // RISCV::FMSUB_D - 121 28434 {1124, 538, 5, 6 }, 28435 // RISCV::FMSUB_D_IN32X - 122 28436 {1124, 544, 5, 7 }, 28437 // RISCV::FMSUB_D_INX - 123 28438 {1124, 551, 5, 7 }, 28439 // RISCV::FMSUB_H - 124 28440 {1147, 558, 5, 6 }, 28441 // RISCV::FMSUB_H_INX - 125 28442 {1147, 564, 5, 6 }, 28443 // RISCV::FMSUB_S - 126 28444 {1170, 570, 5, 6 }, 28445 // RISCV::FMSUB_S_INX - 127 28446 {1170, 576, 5, 6 }, 28447 // RISCV::FMUL_D - 128 28448 {1193, 582, 4, 5 }, 28449 // RISCV::FMUL_D_IN32X - 129 28450 {1193, 587, 4, 6 }, 28451 // RISCV::FMUL_D_INX - 130 28452 {1193, 593, 4, 6 }, 28453 // RISCV::FMUL_H - 131 28454 {1211, 599, 4, 5 }, 28455 // RISCV::FMUL_H_INX - 132 28456 {1211, 604, 4, 5 }, 28457 // RISCV::FMUL_S - 133 28458 {1229, 609, 4, 5 }, 28459 // RISCV::FMUL_S_INX - 134 28460 {1229, 614, 4, 5 }, 28461 // RISCV::FNMADD_D - 135 28462 {1247, 619, 5, 6 }, 28463 // RISCV::FNMADD_D_IN32X - 136 28464 {1247, 625, 5, 7 }, 28465 // RISCV::FNMADD_D_INX - 137 28466 {1247, 632, 5, 7 }, 28467 // RISCV::FNMADD_H - 138 28468 {1271, 639, 5, 6 }, 28469 // RISCV::FNMADD_H_INX - 139 28470 {1271, 645, 5, 6 }, 28471 // RISCV::FNMADD_S - 140 28472 {1295, 651, 5, 6 }, 28473 // RISCV::FNMADD_S_INX - 141 28474 {1295, 657, 5, 6 }, 28475 // RISCV::FNMSUB_D - 142 28476 {1319, 663, 5, 6 }, 28477 // RISCV::FNMSUB_D_IN32X - 143 28478 {1319, 669, 5, 7 }, 28479 // RISCV::FNMSUB_D_INX - 144 28480 {1319, 676, 5, 7 }, 28481 // RISCV::FNMSUB_H - 145 28482 {1343, 683, 5, 6 }, 28483 // RISCV::FNMSUB_H_INX - 146 28484 {1343, 689, 5, 6 }, 28485 // RISCV::FNMSUB_S - 147 28486 {1367, 695, 5, 6 }, 28487 // RISCV::FNMSUB_S_INX - 148 28488 {1367, 701, 5, 6 }, 28489 // RISCV::FSGNJN_D - 149 28490 {1391, 707, 3, 4 }, 28491 // RISCV::FSGNJN_D_IN32X - 150 28492 {1391, 711, 3, 5 }, 28493 // RISCV::FSGNJN_D_INX - 151 28494 {1391, 716, 3, 5 }, 28495 // RISCV::FSGNJN_H - 152 28496 {1405, 721, 3, 4 }, 28497 // RISCV::FSGNJN_H_INX - 153 28498 {1405, 725, 3, 4 }, 28499 // RISCV::FSGNJN_S - 154 28500 {1419, 729, 3, 4 }, 28501 // RISCV::FSGNJN_S_INX - 155 28502 {1419, 733, 3, 4 }, 28503 // RISCV::FSGNJX_D - 156 28504 {1433, 737, 3, 4 }, 28505 // RISCV::FSGNJX_D_IN32X - 157 28506 {1433, 741, 3, 5 }, 28507 // RISCV::FSGNJX_D_INX - 158 28508 {1433, 746, 3, 5 }, 28509 // RISCV::FSGNJX_H - 159 28510 {1447, 751, 3, 4 }, 28511 // RISCV::FSGNJX_H_INX - 160 28512 {1447, 755, 3, 4 }, 28513 // RISCV::FSGNJX_S - 161 28514 {1461, 759, 3, 4 }, 28515 // RISCV::FSGNJX_S_INX - 162 28516 {1461, 763, 3, 4 }, 28517 // RISCV::FSGNJ_D - 163 28518 {1475, 767, 3, 4 }, 28519 // RISCV::FSGNJ_H - 164 28520 {1488, 771, 3, 4 }, 28521 // RISCV::FSGNJ_H_INX - 165 28522 {1488, 775, 3, 4 }, 28523 // RISCV::FSGNJ_S - 166 28524 {1501, 779, 3, 4 }, 28525 // RISCV::FSQRT_D - 167 28526 {1514, 783, 3, 4 }, 28527 // RISCV::FSQRT_D_IN32X - 168 28528 {1514, 787, 3, 5 }, 28529 // RISCV::FSQRT_D_INX - 169 28530 {1514, 792, 3, 5 }, 28531 // RISCV::FSQRT_H - 170 28532 {1529, 797, 3, 4 }, 28533 // RISCV::FSQRT_H_INX - 171 28534 {1529, 801, 3, 4 }, 28535 // RISCV::FSQRT_S - 172 28536 {1544, 805, 3, 4 }, 28537 // RISCV::FSQRT_S_INX - 173 28538 {1544, 809, 3, 4 }, 28539 // RISCV::FSUB_D - 174 28540 {1559, 813, 4, 5 }, 28541 // RISCV::FSUB_D_IN32X - 175 28542 {1559, 818, 4, 6 }, 28543 // RISCV::FSUB_D_INX - 176 28544 {1559, 824, 4, 6 }, 28545 // RISCV::FSUB_H - 177 28546 {1577, 830, 4, 5 }, 28547 // RISCV::FSUB_H_INX - 178 28548 {1577, 835, 4, 5 }, 28549 // RISCV::FSUB_S - 179 28550 {1595, 840, 4, 5 }, 28551 // RISCV::FSUB_S_INX - 180 28552 {1595, 845, 4, 5 }, 28553 // RISCV::HFENCE_GVMA - 181 28554 {1613, 850, 2, 2 }, 28555 {1625, 852, 2, 2 }, 28556 // RISCV::HFENCE_VVMA - 183 28557 {1640, 854, 2, 2 }, 28558 {1652, 856, 2, 2 }, 28559 // RISCV::JAL - 185 28560 {1667, 858, 2, 2 }, 28561 {1674, 860, 2, 2 }, 28562 // RISCV::JALR - 187 28563 {1683, 862, 3, 3 }, 28564 {1687, 865, 3, 3 }, 28565 {1693, 868, 3, 3 }, 28566 {1701, 871, 3, 3 }, 28567 {1713, 874, 3, 3 }, 28568 {1723, 877, 3, 3 }, 28569 // RISCV::SFENCE_VMA - 193 28570 {1735, 880, 2, 2 }, 28571 {1746, 882, 2, 2 }, 28572 // RISCV::SLT - 195 28573 {1760, 884, 3, 3 }, 28574 {1772, 887, 3, 3 }, 28575 // RISCV::SLTIU - 197 28576 {1784, 890, 3, 3 }, 28577 // RISCV::SLTU - 198 28578 {1796, 893, 3, 3 }, 28579 // RISCV::SUB - 199 28580 {1808, 896, 3, 3 }, 28581 // RISCV::SUBW - 200 28582 {1819, 899, 3, 4 }, 28583 // RISCV::VFSGNJN_VV - 201 28584 {1831, 903, 4, 6 }, 28585 {1850, 909, 4, 6 }, 28586 // RISCV::VFSGNJX_VV - 203 28587 {1865, 915, 4, 6 }, 28588 {1884, 921, 4, 6 }, 28589 // RISCV::VL1RE8_V - 205 28590 {1899, 927, 2, 4 }, 28591 // RISCV::VL2RE8_V - 206 28592 {1915, 931, 2, 4 }, 28593 // RISCV::VL4RE8_V - 207 28594 {1931, 935, 2, 4 }, 28595 // RISCV::VL8RE8_V - 208 28596 {1947, 939, 2, 4 }, 28597 // RISCV::VMAND_MM - 209 28598 {1963, 943, 3, 5 }, 28599 // RISCV::VMNAND_MM - 210 28600 {1977, 948, 3, 5 }, 28601 // RISCV::VMXNOR_MM - 211 28602 {1992, 953, 3, 5 }, 28603 // RISCV::VMXOR_MM - 212 28604 {2003, 958, 3, 5 }, 28605 // RISCV::VNSRL_WX - 213 28606 {2014, 963, 4, 6 }, 28607 {2037, 969, 4, 6 }, 28608 // RISCV::VRSUB_VX - 215 28609 {2056, 975, 4, 6 }, 28610 {2074, 981, 4, 6 }, 28611 // RISCV::VWADDU_VX - 217 28612 {2088, 987, 4, 6 }, 28613 {2112, 993, 4, 6 }, 28614 // RISCV::VWADD_VX - 219 28615 {2132, 999, 4, 6 }, 28616 {2155, 1005, 4, 6 }, 28617 // RISCV::VXOR_VI - 221 28618 {2174, 1011, 4, 6 }, 28619 {2192, 1017, 4, 6 }, 28620 // RISCV::XORI - 223 28621 {2206, 1023, 3, 3 }, 28622 }; 28623 28624 static const AliasPatternCond Conds[] = { 28625 // (ADD X0, X0, X2) - 0 28626 {AliasPatternCond::K_Reg, RISCV::X0}, 28627 {AliasPatternCond::K_Reg, RISCV::X0}, 28628 {AliasPatternCond::K_Reg, RISCV::X2}, 28629 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28630 // (ADD X0, X0, X3) - 4 28631 {AliasPatternCond::K_Reg, RISCV::X0}, 28632 {AliasPatternCond::K_Reg, RISCV::X0}, 28633 {AliasPatternCond::K_Reg, RISCV::X3}, 28634 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28635 // (ADD X0, X0, X4) - 8 28636 {AliasPatternCond::K_Reg, RISCV::X0}, 28637 {AliasPatternCond::K_Reg, RISCV::X0}, 28638 {AliasPatternCond::K_Reg, RISCV::X4}, 28639 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28640 // (ADD X0, X0, X5) - 12 28641 {AliasPatternCond::K_Reg, RISCV::X0}, 28642 {AliasPatternCond::K_Reg, RISCV::X0}, 28643 {AliasPatternCond::K_Reg, RISCV::X5}, 28644 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28645 // (ADDI X0, X0, 0) - 16 28646 {AliasPatternCond::K_Reg, RISCV::X0}, 28647 {AliasPatternCond::K_Reg, RISCV::X0}, 28648 {AliasPatternCond::K_Imm, uint32_t(0)}, 28649 // (ADDI GPR:$rd, X0, simm12:$imm) - 19 28650 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28651 {AliasPatternCond::K_Reg, RISCV::X0}, 28652 {AliasPatternCond::K_Custom, 1}, 28653 // (ADDI GPR:$rd, GPR:$rs, 0) - 22 28654 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28655 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28656 {AliasPatternCond::K_Imm, uint32_t(0)}, 28657 // (ADDIW GPR:$rd, GPR:$rs, 0) - 25 28658 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28659 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28660 {AliasPatternCond::K_Imm, uint32_t(0)}, 28661 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28662 // (ADD_UW GPR:$rd, GPR:$rs, X0) - 29 28663 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28664 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28665 {AliasPatternCond::K_Reg, RISCV::X0}, 28666 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZba}, 28667 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28668 // (BEQ GPR:$rs, X0, simm13_lsb0:$offset) - 34 28669 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28670 {AliasPatternCond::K_Reg, RISCV::X0}, 28671 {AliasPatternCond::K_Custom, 2}, 28672 // (BGE X0, GPR:$rs, simm13_lsb0:$offset) - 37 28673 {AliasPatternCond::K_Reg, RISCV::X0}, 28674 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28675 {AliasPatternCond::K_Custom, 2}, 28676 // (BGE GPR:$rs, X0, simm13_lsb0:$offset) - 40 28677 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28678 {AliasPatternCond::K_Reg, RISCV::X0}, 28679 {AliasPatternCond::K_Custom, 2}, 28680 // (BLT GPR:$rs, X0, simm13_lsb0:$offset) - 43 28681 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28682 {AliasPatternCond::K_Reg, RISCV::X0}, 28683 {AliasPatternCond::K_Custom, 2}, 28684 // (BLT X0, GPR:$rs, simm13_lsb0:$offset) - 46 28685 {AliasPatternCond::K_Reg, RISCV::X0}, 28686 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28687 {AliasPatternCond::K_Custom, 2}, 28688 // (BNE GPR:$rs, X0, simm13_lsb0:$offset) - 49 28689 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28690 {AliasPatternCond::K_Reg, RISCV::X0}, 28691 {AliasPatternCond::K_Custom, 2}, 28692 // (CSRRC X0, csr_sysreg:$csr, GPR:$rs) - 52 28693 {AliasPatternCond::K_Reg, RISCV::X0}, 28694 {AliasPatternCond::K_Ignore, 0}, 28695 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28696 // (CSRRCI X0, csr_sysreg:$csr, uimm5:$imm) - 55 28697 {AliasPatternCond::K_Reg, RISCV::X0}, 28698 {AliasPatternCond::K_Ignore, 0}, 28699 // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, X0) - 57 28700 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28701 {AliasPatternCond::K_Imm, uint32_t(3)}, 28702 {AliasPatternCond::K_Reg, RISCV::X0}, 28703 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28704 // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 61 28705 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28706 {AliasPatternCond::K_Imm, uint32_t(2)}, 28707 {AliasPatternCond::K_Reg, RISCV::X0}, 28708 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28709 // (CSRRS GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 65 28710 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28711 {AliasPatternCond::K_Imm, uint32_t(1)}, 28712 {AliasPatternCond::K_Reg, RISCV::X0}, 28713 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28714 // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, X0) - 69 28715 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28716 {AliasPatternCond::K_Imm, uint32_t(3074)}, 28717 {AliasPatternCond::K_Reg, RISCV::X0}, 28718 // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }, X0) - 72 28719 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28720 {AliasPatternCond::K_Imm, uint32_t(3072)}, 28721 {AliasPatternCond::K_Reg, RISCV::X0}, 28722 // (CSRRS GPR:$rd, { 1, 1, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, X0) - 75 28723 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28724 {AliasPatternCond::K_Imm, uint32_t(3073)}, 28725 {AliasPatternCond::K_Reg, RISCV::X0}, 28726 // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 1, 0 }, X0) - 78 28727 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28728 {AliasPatternCond::K_Imm, uint32_t(3202)}, 28729 {AliasPatternCond::K_Reg, RISCV::X0}, 28730 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 28731 // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 0 }, X0) - 82 28732 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28733 {AliasPatternCond::K_Imm, uint32_t(3200)}, 28734 {AliasPatternCond::K_Reg, RISCV::X0}, 28735 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 28736 // (CSRRS GPR:$rd, { 1, 1, 0, 0, 1, 0, 0, 0, 0, 0, 0, 1 }, X0) - 86 28737 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28738 {AliasPatternCond::K_Imm, uint32_t(3201)}, 28739 {AliasPatternCond::K_Reg, RISCV::X0}, 28740 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 28741 // (CSRRS GPR:$rd, csr_sysreg:$csr, X0) - 90 28742 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28743 {AliasPatternCond::K_Ignore, 0}, 28744 {AliasPatternCond::K_Reg, RISCV::X0}, 28745 // (CSRRS X0, csr_sysreg:$csr, GPR:$rs) - 93 28746 {AliasPatternCond::K_Reg, RISCV::X0}, 28747 {AliasPatternCond::K_Ignore, 0}, 28748 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28749 // (CSRRSI X0, csr_sysreg:$csr, uimm5:$imm) - 96 28750 {AliasPatternCond::K_Reg, RISCV::X0}, 28751 {AliasPatternCond::K_Ignore, 0}, 28752 // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 98 28753 {AliasPatternCond::K_Reg, RISCV::X0}, 28754 {AliasPatternCond::K_Imm, uint32_t(3)}, 28755 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28756 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28757 // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 102 28758 {AliasPatternCond::K_Reg, RISCV::X0}, 28759 {AliasPatternCond::K_Imm, uint32_t(2)}, 28760 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28761 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28762 // (CSRRW X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 106 28763 {AliasPatternCond::K_Reg, RISCV::X0}, 28764 {AliasPatternCond::K_Imm, uint32_t(1)}, 28765 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28766 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28767 // (CSRRW X0, csr_sysreg:$csr, GPR:$rs) - 110 28768 {AliasPatternCond::K_Reg, RISCV::X0}, 28769 {AliasPatternCond::K_Ignore, 0}, 28770 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28771 // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 1 }, GPR:$rs) - 113 28772 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28773 {AliasPatternCond::K_Imm, uint32_t(3)}, 28774 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28775 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28776 // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, GPR:$rs) - 117 28777 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28778 {AliasPatternCond::K_Imm, uint32_t(2)}, 28779 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28780 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28781 // (CSRRW GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, GPR:$rs) - 121 28782 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28783 {AliasPatternCond::K_Imm, uint32_t(1)}, 28784 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28785 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28786 // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 125 28787 {AliasPatternCond::K_Reg, RISCV::X0}, 28788 {AliasPatternCond::K_Imm, uint32_t(2)}, 28789 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28790 // (CSRRWI X0, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 128 28791 {AliasPatternCond::K_Reg, RISCV::X0}, 28792 {AliasPatternCond::K_Imm, uint32_t(1)}, 28793 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28794 // (CSRRWI X0, csr_sysreg:$csr, uimm5:$imm) - 131 28795 {AliasPatternCond::K_Reg, RISCV::X0}, 28796 {AliasPatternCond::K_Ignore, 0}, 28797 // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1, 0 }, uimm5:$imm) - 133 28798 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28799 {AliasPatternCond::K_Imm, uint32_t(2)}, 28800 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28801 // (CSRRWI GPR:$rd, { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 0, 1 }, uimm5:$imm) - 136 28802 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28803 {AliasPatternCond::K_Imm, uint32_t(1)}, 28804 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28805 // (C_ADD_HINT X0, X2) - 139 28806 {AliasPatternCond::K_Reg, RISCV::X0}, 28807 {AliasPatternCond::K_Ignore, 0}, 28808 {AliasPatternCond::K_Reg, RISCV::X2}, 28809 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, 28810 {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, 28811 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28812 // (C_ADD_HINT X0, X3) - 145 28813 {AliasPatternCond::K_Reg, RISCV::X0}, 28814 {AliasPatternCond::K_Ignore, 0}, 28815 {AliasPatternCond::K_Reg, RISCV::X3}, 28816 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, 28817 {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, 28818 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28819 // (C_ADD_HINT X0, X4) - 151 28820 {AliasPatternCond::K_Reg, RISCV::X0}, 28821 {AliasPatternCond::K_Ignore, 0}, 28822 {AliasPatternCond::K_Reg, RISCV::X4}, 28823 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, 28824 {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, 28825 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28826 // (C_ADD_HINT X0, X5) - 157 28827 {AliasPatternCond::K_Reg, RISCV::X0}, 28828 {AliasPatternCond::K_Ignore, 0}, 28829 {AliasPatternCond::K_Reg, RISCV::X5}, 28830 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtC}, 28831 {AliasPatternCond::K_NegFeature, RISCV::FeatureNoRVCHints}, 28832 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintntl}, 28833 // (FADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 163 28834 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28835 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28836 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28837 {AliasPatternCond::K_Imm, uint32_t(7)}, 28838 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 28839 // (FADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 168 28840 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 28841 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 28842 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 28843 {AliasPatternCond::K_Imm, uint32_t(7)}, 28844 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 28845 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 28846 // (FADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 174 28847 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28848 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28849 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28850 {AliasPatternCond::K_Imm, uint32_t(7)}, 28851 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 28852 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28853 // (FADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 180 28854 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28855 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28856 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28857 {AliasPatternCond::K_Imm, uint32_t(7)}, 28858 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 28859 // (FADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 185 28860 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28861 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28862 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28863 {AliasPatternCond::K_Imm, uint32_t(7)}, 28864 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 28865 // (FADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 190 28866 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 28867 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 28868 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 28869 {AliasPatternCond::K_Imm, uint32_t(7)}, 28870 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 28871 // (FADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 195 28872 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 28873 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 28874 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 28875 {AliasPatternCond::K_Imm, uint32_t(7)}, 28876 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 28877 // (FCVT_D_L FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 200 28878 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28879 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28880 {AliasPatternCond::K_Imm, uint32_t(7)}, 28881 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 28882 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28883 // (FCVT_D_LU FPR64:$rd, GPR:$rs1, { 1, 1, 1 }) - 205 28884 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28885 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28886 {AliasPatternCond::K_Imm, uint32_t(7)}, 28887 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 28888 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28889 // (FCVT_D_LU_INX FPR64INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 210 28890 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28891 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28892 {AliasPatternCond::K_Imm, uint32_t(7)}, 28893 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 28894 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28895 // (FCVT_D_L_INX FPR64INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 215 28896 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28897 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28898 {AliasPatternCond::K_Imm, uint32_t(7)}, 28899 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 28900 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28901 // (FCVT_H_D FPR16:$rd, FPR64:$rs1, { 1, 1, 1 }) - 220 28902 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28903 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28904 {AliasPatternCond::K_Imm, uint32_t(7)}, 28905 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfh}, 28906 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfhmin}, 28907 {AliasPatternCond::K_EndOrFeatures, 0}, 28908 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 28909 // (FCVT_H_D_INX FPR16INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 227 28910 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28911 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28912 {AliasPatternCond::K_Imm, uint32_t(7)}, 28913 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinx}, 28914 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinxmin}, 28915 {AliasPatternCond::K_EndOrFeatures, 0}, 28916 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 28917 // (FCVT_H_L FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 234 28918 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28919 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28920 {AliasPatternCond::K_Imm, uint32_t(7)}, 28921 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 28922 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28923 // (FCVT_H_LU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 239 28924 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28925 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28926 {AliasPatternCond::K_Imm, uint32_t(7)}, 28927 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 28928 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28929 // (FCVT_H_LU_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 244 28930 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28931 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28932 {AliasPatternCond::K_Imm, uint32_t(7)}, 28933 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 28934 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28935 // (FCVT_H_L_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 249 28936 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28937 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28938 {AliasPatternCond::K_Imm, uint32_t(7)}, 28939 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 28940 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28941 // (FCVT_H_S FPR16:$rd, FPR32:$rs1, { 1, 1, 1 }) - 254 28942 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28943 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 28944 {AliasPatternCond::K_Imm, uint32_t(7)}, 28945 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfh}, 28946 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZfhmin}, 28947 {AliasPatternCond::K_EndOrFeatures, 0}, 28948 // (FCVT_H_S_INX FPR16INX:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 260 28949 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28950 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 28951 {AliasPatternCond::K_Imm, uint32_t(7)}, 28952 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinx}, 28953 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZhinxmin}, 28954 {AliasPatternCond::K_EndOrFeatures, 0}, 28955 // (FCVT_H_W FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 266 28956 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28957 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28958 {AliasPatternCond::K_Imm, uint32_t(7)}, 28959 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 28960 // (FCVT_H_WU FPR16:$rd, GPR:$rs1, { 1, 1, 1 }) - 270 28961 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28962 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28963 {AliasPatternCond::K_Imm, uint32_t(7)}, 28964 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 28965 // (FCVT_H_WU_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 274 28966 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28967 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28968 {AliasPatternCond::K_Imm, uint32_t(7)}, 28969 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 28970 // (FCVT_H_W_INX FPR16INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 278 28971 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28972 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28973 {AliasPatternCond::K_Imm, uint32_t(7)}, 28974 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 28975 // (FCVT_LU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 282 28976 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28977 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 28978 {AliasPatternCond::K_Imm, uint32_t(7)}, 28979 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 28980 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28981 // (FCVT_LU_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 287 28982 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28983 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 28984 {AliasPatternCond::K_Imm, uint32_t(7)}, 28985 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 28986 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28987 // (FCVT_LU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 292 28988 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28989 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 28990 {AliasPatternCond::K_Imm, uint32_t(7)}, 28991 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 28992 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28993 // (FCVT_LU_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 297 28994 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 28995 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 28996 {AliasPatternCond::K_Imm, uint32_t(7)}, 28997 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 28998 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 28999 // (FCVT_LU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 302 29000 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29001 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29002 {AliasPatternCond::K_Imm, uint32_t(7)}, 29003 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29004 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29005 // (FCVT_LU_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 307 29006 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29007 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29008 {AliasPatternCond::K_Imm, uint32_t(7)}, 29009 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29010 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29011 // (FCVT_L_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 312 29012 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29013 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29014 {AliasPatternCond::K_Imm, uint32_t(7)}, 29015 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29016 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29017 // (FCVT_L_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 317 29018 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29019 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29020 {AliasPatternCond::K_Imm, uint32_t(7)}, 29021 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29022 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29023 // (FCVT_L_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 322 29024 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29025 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29026 {AliasPatternCond::K_Imm, uint32_t(7)}, 29027 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29028 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29029 // (FCVT_L_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 327 29030 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29031 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29032 {AliasPatternCond::K_Imm, uint32_t(7)}, 29033 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29034 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29035 // (FCVT_L_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 332 29036 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29037 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29038 {AliasPatternCond::K_Imm, uint32_t(7)}, 29039 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29040 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29041 // (FCVT_L_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 337 29042 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29043 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29044 {AliasPatternCond::K_Imm, uint32_t(7)}, 29045 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29046 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29047 // (FCVT_S_D FPR32:$rd, FPR64:$rs1, { 1, 1, 1 }) - 342 29048 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29049 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29050 {AliasPatternCond::K_Imm, uint32_t(7)}, 29051 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29052 // (FCVT_S_D_IN32X FPR32INX:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 346 29053 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29054 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29055 {AliasPatternCond::K_Imm, uint32_t(7)}, 29056 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29057 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29058 // (FCVT_S_D_INX FPR32INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 351 29059 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29060 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29061 {AliasPatternCond::K_Imm, uint32_t(7)}, 29062 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29063 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29064 // (FCVT_S_L FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 356 29065 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29066 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29067 {AliasPatternCond::K_Imm, uint32_t(7)}, 29068 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29069 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29070 // (FCVT_S_LU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 361 29071 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29072 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29073 {AliasPatternCond::K_Imm, uint32_t(7)}, 29074 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29075 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29076 // (FCVT_S_LU_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 366 29077 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29078 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29079 {AliasPatternCond::K_Imm, uint32_t(7)}, 29080 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29081 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29082 // (FCVT_S_L_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 371 29083 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29084 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29085 {AliasPatternCond::K_Imm, uint32_t(7)}, 29086 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29087 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29088 // (FCVT_S_W FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 376 29089 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29090 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29091 {AliasPatternCond::K_Imm, uint32_t(7)}, 29092 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29093 // (FCVT_S_WU FPR32:$rd, GPR:$rs1, { 1, 1, 1 }) - 380 29094 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29095 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29096 {AliasPatternCond::K_Imm, uint32_t(7)}, 29097 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29098 // (FCVT_S_WU_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 384 29099 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29100 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29101 {AliasPatternCond::K_Imm, uint32_t(7)}, 29102 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29103 // (FCVT_S_W_INX FPR32INX:$rd, GPR:$rs1, { 1, 1, 1 }) - 388 29104 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29105 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29106 {AliasPatternCond::K_Imm, uint32_t(7)}, 29107 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29108 // (FCVT_WU_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 392 29109 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29110 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29111 {AliasPatternCond::K_Imm, uint32_t(7)}, 29112 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29113 // (FCVT_WU_D_IN32X GPR:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 396 29114 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29115 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29116 {AliasPatternCond::K_Imm, uint32_t(7)}, 29117 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29118 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29119 // (FCVT_WU_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 401 29120 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29121 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29122 {AliasPatternCond::K_Imm, uint32_t(7)}, 29123 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29124 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29125 // (FCVT_WU_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 406 29126 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29127 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29128 {AliasPatternCond::K_Imm, uint32_t(7)}, 29129 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29130 // (FCVT_WU_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 410 29131 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29132 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29133 {AliasPatternCond::K_Imm, uint32_t(7)}, 29134 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29135 // (FCVT_WU_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 414 29136 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29137 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29138 {AliasPatternCond::K_Imm, uint32_t(7)}, 29139 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29140 // (FCVT_WU_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 418 29141 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29142 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29143 {AliasPatternCond::K_Imm, uint32_t(7)}, 29144 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29145 // (FCVT_W_D GPR:$rd, FPR64:$rs1, { 1, 1, 1 }) - 422 29146 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29147 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29148 {AliasPatternCond::K_Imm, uint32_t(7)}, 29149 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29150 // (FCVT_W_D_IN32X GPR:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 426 29151 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29152 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29153 {AliasPatternCond::K_Imm, uint32_t(7)}, 29154 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29155 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29156 // (FCVT_W_D_INX GPR:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 431 29157 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29158 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29159 {AliasPatternCond::K_Imm, uint32_t(7)}, 29160 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29161 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29162 // (FCVT_W_H GPR:$rd, FPR16:$rs1, { 1, 1, 1 }) - 436 29163 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29164 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29165 {AliasPatternCond::K_Imm, uint32_t(7)}, 29166 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29167 // (FCVT_W_H_INX GPR:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 440 29168 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29169 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29170 {AliasPatternCond::K_Imm, uint32_t(7)}, 29171 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29172 // (FCVT_W_S GPR:$rd, FPR32:$rs1, { 1, 1, 1 }) - 444 29173 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29174 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29175 {AliasPatternCond::K_Imm, uint32_t(7)}, 29176 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29177 // (FCVT_W_S_INX GPR:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 448 29178 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29179 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29180 {AliasPatternCond::K_Imm, uint32_t(7)}, 29181 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29182 // (FDIV_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 452 29183 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29184 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29185 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29186 {AliasPatternCond::K_Imm, uint32_t(7)}, 29187 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29188 // (FDIV_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 457 29189 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29190 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29191 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29192 {AliasPatternCond::K_Imm, uint32_t(7)}, 29193 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29194 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29195 // (FDIV_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 463 29196 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29197 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29198 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29199 {AliasPatternCond::K_Imm, uint32_t(7)}, 29200 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29201 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29202 // (FDIV_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 469 29203 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29204 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29205 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29206 {AliasPatternCond::K_Imm, uint32_t(7)}, 29207 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29208 // (FDIV_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 474 29209 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29210 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29211 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29212 {AliasPatternCond::K_Imm, uint32_t(7)}, 29213 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29214 // (FDIV_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 479 29215 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29216 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29217 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29218 {AliasPatternCond::K_Imm, uint32_t(7)}, 29219 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29220 // (FDIV_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 484 29221 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29222 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29223 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29224 {AliasPatternCond::K_Imm, uint32_t(7)}, 29225 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29226 // (FENCE 15, 15) - 489 29227 {AliasPatternCond::K_Imm, uint32_t(15)}, 29228 {AliasPatternCond::K_Imm, uint32_t(15)}, 29229 // (FENCE 1, 0) - 491 29230 {AliasPatternCond::K_Imm, uint32_t(1)}, 29231 {AliasPatternCond::K_Imm, uint32_t(0)}, 29232 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZihintpause}, 29233 // (FMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 494 29234 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29235 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29236 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29237 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29238 {AliasPatternCond::K_Imm, uint32_t(7)}, 29239 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29240 // (FMADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 500 29241 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29242 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29243 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29244 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29245 {AliasPatternCond::K_Imm, uint32_t(7)}, 29246 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29247 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29248 // (FMADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 507 29249 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29250 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29251 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29252 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29253 {AliasPatternCond::K_Imm, uint32_t(7)}, 29254 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29255 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29256 // (FMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 514 29257 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29258 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29259 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29260 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29261 {AliasPatternCond::K_Imm, uint32_t(7)}, 29262 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29263 // (FMADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 520 29264 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29265 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29266 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29267 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29268 {AliasPatternCond::K_Imm, uint32_t(7)}, 29269 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29270 // (FMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 526 29271 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29272 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29273 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29274 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29275 {AliasPatternCond::K_Imm, uint32_t(7)}, 29276 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29277 // (FMADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 532 29278 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29279 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29280 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29281 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29282 {AliasPatternCond::K_Imm, uint32_t(7)}, 29283 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29284 // (FMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 538 29285 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29286 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29287 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29288 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29289 {AliasPatternCond::K_Imm, uint32_t(7)}, 29290 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29291 // (FMSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 544 29292 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29293 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29294 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29295 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29296 {AliasPatternCond::K_Imm, uint32_t(7)}, 29297 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29298 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29299 // (FMSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 551 29300 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29301 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29302 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29303 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29304 {AliasPatternCond::K_Imm, uint32_t(7)}, 29305 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29306 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29307 // (FMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 558 29308 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29309 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29310 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29311 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29312 {AliasPatternCond::K_Imm, uint32_t(7)}, 29313 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29314 // (FMSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 564 29315 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29316 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29317 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29318 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29319 {AliasPatternCond::K_Imm, uint32_t(7)}, 29320 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29321 // (FMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 570 29322 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29323 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29324 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29325 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29326 {AliasPatternCond::K_Imm, uint32_t(7)}, 29327 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29328 // (FMSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 576 29329 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29330 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29331 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29332 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29333 {AliasPatternCond::K_Imm, uint32_t(7)}, 29334 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29335 // (FMUL_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 582 29336 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29337 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29338 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29339 {AliasPatternCond::K_Imm, uint32_t(7)}, 29340 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29341 // (FMUL_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 587 29342 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29343 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29344 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29345 {AliasPatternCond::K_Imm, uint32_t(7)}, 29346 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29347 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29348 // (FMUL_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 593 29349 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29350 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29351 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29352 {AliasPatternCond::K_Imm, uint32_t(7)}, 29353 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29354 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29355 // (FMUL_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 599 29356 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29357 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29358 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29359 {AliasPatternCond::K_Imm, uint32_t(7)}, 29360 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29361 // (FMUL_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 604 29362 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29363 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29364 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29365 {AliasPatternCond::K_Imm, uint32_t(7)}, 29366 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29367 // (FMUL_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 609 29368 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29369 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29370 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29371 {AliasPatternCond::K_Imm, uint32_t(7)}, 29372 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29373 // (FMUL_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 614 29374 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29375 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29376 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29377 {AliasPatternCond::K_Imm, uint32_t(7)}, 29378 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29379 // (FNMADD_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 619 29380 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29381 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29382 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29383 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29384 {AliasPatternCond::K_Imm, uint32_t(7)}, 29385 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29386 // (FNMADD_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 625 29387 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29388 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29389 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29390 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29391 {AliasPatternCond::K_Imm, uint32_t(7)}, 29392 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29393 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29394 // (FNMADD_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 632 29395 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29396 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29397 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29398 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29399 {AliasPatternCond::K_Imm, uint32_t(7)}, 29400 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29401 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29402 // (FNMADD_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 639 29403 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29404 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29405 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29406 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29407 {AliasPatternCond::K_Imm, uint32_t(7)}, 29408 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29409 // (FNMADD_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 645 29410 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29411 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29412 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29413 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29414 {AliasPatternCond::K_Imm, uint32_t(7)}, 29415 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29416 // (FNMADD_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 651 29417 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29418 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29419 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29420 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29421 {AliasPatternCond::K_Imm, uint32_t(7)}, 29422 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29423 // (FNMADD_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 657 29424 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29425 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29426 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29427 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29428 {AliasPatternCond::K_Imm, uint32_t(7)}, 29429 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29430 // (FNMSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, FPR64:$rs3, { 1, 1, 1 }) - 663 29431 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29432 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29433 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29434 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29435 {AliasPatternCond::K_Imm, uint32_t(7)}, 29436 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29437 // (FNMSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, FPR64IN32X:$rs3, { 1, 1, 1 }) - 669 29438 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29439 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29440 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29441 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29442 {AliasPatternCond::K_Imm, uint32_t(7)}, 29443 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29444 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29445 // (FNMSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, FPR64INX:$rs3, { 1, 1, 1 }) - 676 29446 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29447 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29448 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29449 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29450 {AliasPatternCond::K_Imm, uint32_t(7)}, 29451 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29452 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29453 // (FNMSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, FPR16:$rs3, { 1, 1, 1 }) - 683 29454 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29455 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29456 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29457 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29458 {AliasPatternCond::K_Imm, uint32_t(7)}, 29459 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29460 // (FNMSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, FPR16INX:$rs3, { 1, 1, 1 }) - 689 29461 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29462 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29463 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29464 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29465 {AliasPatternCond::K_Imm, uint32_t(7)}, 29466 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29467 // (FNMSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, FPR32:$rs3, { 1, 1, 1 }) - 695 29468 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29469 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29470 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29471 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29472 {AliasPatternCond::K_Imm, uint32_t(7)}, 29473 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29474 // (FNMSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, FPR32INX:$rs3, { 1, 1, 1 }) - 701 29475 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29476 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29477 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29478 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29479 {AliasPatternCond::K_Imm, uint32_t(7)}, 29480 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29481 // (FSGNJN_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 707 29482 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29483 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29484 {AliasPatternCond::K_TiedReg, 1}, 29485 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29486 // (FSGNJN_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 711 29487 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29488 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29489 {AliasPatternCond::K_TiedReg, 1}, 29490 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29491 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29492 // (FSGNJN_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 716 29493 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29494 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29495 {AliasPatternCond::K_TiedReg, 1}, 29496 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29497 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29498 // (FSGNJN_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 721 29499 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29500 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29501 {AliasPatternCond::K_TiedReg, 1}, 29502 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29503 // (FSGNJN_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 725 29504 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29505 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29506 {AliasPatternCond::K_TiedReg, 1}, 29507 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29508 // (FSGNJN_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 729 29509 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29510 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29511 {AliasPatternCond::K_TiedReg, 1}, 29512 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29513 // (FSGNJN_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 733 29514 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29515 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29516 {AliasPatternCond::K_TiedReg, 1}, 29517 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29518 // (FSGNJX_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 737 29519 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29520 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29521 {AliasPatternCond::K_TiedReg, 1}, 29522 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29523 // (FSGNJX_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs, FPR64IN32X:$rs) - 741 29524 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29525 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29526 {AliasPatternCond::K_TiedReg, 1}, 29527 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29528 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29529 // (FSGNJX_D_INX FPR64INX:$rd, FPR64INX:$rs, FPR64INX:$rs) - 746 29530 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29531 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29532 {AliasPatternCond::K_TiedReg, 1}, 29533 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29534 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29535 // (FSGNJX_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 751 29536 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29537 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29538 {AliasPatternCond::K_TiedReg, 1}, 29539 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29540 // (FSGNJX_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 755 29541 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29542 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29543 {AliasPatternCond::K_TiedReg, 1}, 29544 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29545 // (FSGNJX_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 759 29546 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29547 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29548 {AliasPatternCond::K_TiedReg, 1}, 29549 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29550 // (FSGNJX_S_INX FPR32INX:$rd, FPR32INX:$rs, FPR32INX:$rs) - 763 29551 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29552 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29553 {AliasPatternCond::K_TiedReg, 1}, 29554 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29555 // (FSGNJ_D FPR64:$rd, FPR64:$rs, FPR64:$rs) - 767 29556 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29557 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29558 {AliasPatternCond::K_TiedReg, 1}, 29559 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29560 // (FSGNJ_H FPR16:$rd, FPR16:$rs, FPR16:$rs) - 771 29561 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29562 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29563 {AliasPatternCond::K_TiedReg, 1}, 29564 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29565 // (FSGNJ_H_INX FPR16INX:$rd, FPR16INX:$rs, FPR16INX:$rs) - 775 29566 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29567 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29568 {AliasPatternCond::K_TiedReg, 1}, 29569 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29570 // (FSGNJ_S FPR32:$rd, FPR32:$rs, FPR32:$rs) - 779 29571 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29572 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29573 {AliasPatternCond::K_TiedReg, 1}, 29574 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29575 // (FSQRT_D FPR64:$rd, FPR64:$rs1, { 1, 1, 1 }) - 783 29576 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29577 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29578 {AliasPatternCond::K_Imm, uint32_t(7)}, 29579 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29580 // (FSQRT_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, { 1, 1, 1 }) - 787 29581 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29582 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29583 {AliasPatternCond::K_Imm, uint32_t(7)}, 29584 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29585 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29586 // (FSQRT_D_INX FPR64INX:$rd, FPR64INX:$rs1, { 1, 1, 1 }) - 792 29587 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29588 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29589 {AliasPatternCond::K_Imm, uint32_t(7)}, 29590 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29591 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29592 // (FSQRT_H FPR16:$rd, FPR16:$rs1, { 1, 1, 1 }) - 797 29593 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29594 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29595 {AliasPatternCond::K_Imm, uint32_t(7)}, 29596 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29597 // (FSQRT_H_INX FPR16INX:$rd, FPR16INX:$rs1, { 1, 1, 1 }) - 801 29598 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29599 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29600 {AliasPatternCond::K_Imm, uint32_t(7)}, 29601 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29602 // (FSQRT_S FPR32:$rd, FPR32:$rs1, { 1, 1, 1 }) - 805 29603 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29604 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29605 {AliasPatternCond::K_Imm, uint32_t(7)}, 29606 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29607 // (FSQRT_S_INX FPR32INX:$rd, FPR32INX:$rs1, { 1, 1, 1 }) - 809 29608 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29609 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29610 {AliasPatternCond::K_Imm, uint32_t(7)}, 29611 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29612 // (FSUB_D FPR64:$rd, FPR64:$rs1, FPR64:$rs2, { 1, 1, 1 }) - 813 29613 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29614 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29615 {AliasPatternCond::K_RegClass, RISCV::FPR64RegClassID}, 29616 {AliasPatternCond::K_Imm, uint32_t(7)}, 29617 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtD}, 29618 // (FSUB_D_IN32X FPR64IN32X:$rd, FPR64IN32X:$rs1, FPR64IN32X:$rs2, { 1, 1, 1 }) - 818 29619 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29620 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29621 {AliasPatternCond::K_RegClass, RISCV::GPRPF64RegClassID}, 29622 {AliasPatternCond::K_Imm, uint32_t(7)}, 29623 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29624 {AliasPatternCond::K_NegFeature, RISCV::Feature64Bit}, 29625 // (FSUB_D_INX FPR64INX:$rd, FPR64INX:$rs1, FPR64INX:$rs2, { 1, 1, 1 }) - 824 29626 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29627 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29628 {AliasPatternCond::K_RegClass, RISCV::GPRF64RegClassID}, 29629 {AliasPatternCond::K_Imm, uint32_t(7)}, 29630 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZdinx}, 29631 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29632 // (FSUB_H FPR16:$rd, FPR16:$rs1, FPR16:$rs2, { 1, 1, 1 }) - 830 29633 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29634 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29635 {AliasPatternCond::K_RegClass, RISCV::FPR16RegClassID}, 29636 {AliasPatternCond::K_Imm, uint32_t(7)}, 29637 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfh}, 29638 // (FSUB_H_INX FPR16INX:$rd, FPR16INX:$rs1, FPR16INX:$rs2, { 1, 1, 1 }) - 835 29639 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29640 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29641 {AliasPatternCond::K_RegClass, RISCV::GPRF16RegClassID}, 29642 {AliasPatternCond::K_Imm, uint32_t(7)}, 29643 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZhinx}, 29644 // (FSUB_S FPR32:$rd, FPR32:$rs1, FPR32:$rs2, { 1, 1, 1 }) - 840 29645 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29646 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29647 {AliasPatternCond::K_RegClass, RISCV::FPR32RegClassID}, 29648 {AliasPatternCond::K_Imm, uint32_t(7)}, 29649 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtF}, 29650 // (FSUB_S_INX FPR32INX:$rd, FPR32INX:$rs1, FPR32INX:$rs2, { 1, 1, 1 }) - 845 29651 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29652 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29653 {AliasPatternCond::K_RegClass, RISCV::GPRF32RegClassID}, 29654 {AliasPatternCond::K_Imm, uint32_t(7)}, 29655 {AliasPatternCond::K_Feature, RISCV::FeatureStdExtZfinx}, 29656 // (HFENCE_GVMA X0, X0) - 850 29657 {AliasPatternCond::K_Reg, RISCV::X0}, 29658 {AliasPatternCond::K_Reg, RISCV::X0}, 29659 // (HFENCE_GVMA GPR:$rs, X0) - 852 29660 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29661 {AliasPatternCond::K_Reg, RISCV::X0}, 29662 // (HFENCE_VVMA X0, X0) - 854 29663 {AliasPatternCond::K_Reg, RISCV::X0}, 29664 {AliasPatternCond::K_Reg, RISCV::X0}, 29665 // (HFENCE_VVMA GPR:$rs, X0) - 856 29666 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29667 {AliasPatternCond::K_Reg, RISCV::X0}, 29668 // (JAL X0, simm21_lsb0_jal:$offset) - 858 29669 {AliasPatternCond::K_Reg, RISCV::X0}, 29670 {AliasPatternCond::K_Custom, 3}, 29671 // (JAL X1, simm21_lsb0_jal:$offset) - 860 29672 {AliasPatternCond::K_Reg, RISCV::X1}, 29673 {AliasPatternCond::K_Custom, 3}, 29674 // (JALR X0, X1, 0) - 862 29675 {AliasPatternCond::K_Reg, RISCV::X0}, 29676 {AliasPatternCond::K_Reg, RISCV::X1}, 29677 {AliasPatternCond::K_Imm, uint32_t(0)}, 29678 // (JALR X0, GPR:$rs, 0) - 865 29679 {AliasPatternCond::K_Reg, RISCV::X0}, 29680 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29681 {AliasPatternCond::K_Imm, uint32_t(0)}, 29682 // (JALR X1, GPR:$rs, 0) - 868 29683 {AliasPatternCond::K_Reg, RISCV::X1}, 29684 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29685 {AliasPatternCond::K_Imm, uint32_t(0)}, 29686 // (JALR GPR:$rd, GPR:$rs, 0) - 871 29687 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29688 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29689 {AliasPatternCond::K_Imm, uint32_t(0)}, 29690 // (JALR X0, GPR:$rs, simm12:$offset) - 874 29691 {AliasPatternCond::K_Reg, RISCV::X0}, 29692 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29693 {AliasPatternCond::K_Custom, 1}, 29694 // (JALR X1, GPR:$rs, simm12:$offset) - 877 29695 {AliasPatternCond::K_Reg, RISCV::X1}, 29696 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29697 {AliasPatternCond::K_Custom, 1}, 29698 // (SFENCE_VMA X0, X0) - 880 29699 {AliasPatternCond::K_Reg, RISCV::X0}, 29700 {AliasPatternCond::K_Reg, RISCV::X0}, 29701 // (SFENCE_VMA GPR:$rs, X0) - 882 29702 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29703 {AliasPatternCond::K_Reg, RISCV::X0}, 29704 // (SLT GPR:$rd, GPR:$rs, X0) - 884 29705 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29706 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29707 {AliasPatternCond::K_Reg, RISCV::X0}, 29708 // (SLT GPR:$rd, X0, GPR:$rs) - 887 29709 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29710 {AliasPatternCond::K_Reg, RISCV::X0}, 29711 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29712 // (SLTIU GPR:$rd, GPR:$rs, 1) - 890 29713 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29714 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29715 {AliasPatternCond::K_Imm, uint32_t(1)}, 29716 // (SLTU GPR:$rd, X0, GPR:$rs) - 893 29717 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29718 {AliasPatternCond::K_Reg, RISCV::X0}, 29719 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29720 // (SUB GPR:$rd, X0, GPR:$rs) - 896 29721 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29722 {AliasPatternCond::K_Reg, RISCV::X0}, 29723 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29724 // (SUBW GPR:$rd, X0, GPR:$rs) - 899 29725 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29726 {AliasPatternCond::K_Reg, RISCV::X0}, 29727 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29728 {AliasPatternCond::K_Feature, RISCV::Feature64Bit}, 29729 // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 903 29730 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29731 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29732 {AliasPatternCond::K_TiedReg, 1}, 29733 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29734 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, 29735 {AliasPatternCond::K_EndOrFeatures, 0}, 29736 // (VFSGNJN_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 909 29737 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29738 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29739 {AliasPatternCond::K_TiedReg, 1}, 29740 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29741 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, 29742 {AliasPatternCond::K_EndOrFeatures, 0}, 29743 // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, VMaskOp:$vm) - 915 29744 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29745 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29746 {AliasPatternCond::K_TiedReg, 1}, 29747 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29748 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, 29749 {AliasPatternCond::K_EndOrFeatures, 0}, 29750 // (VFSGNJX_VV VR:$vd, VR:$vs, VR:$vs, zero_reg) - 921 29751 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29752 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29753 {AliasPatternCond::K_TiedReg, 1}, 29754 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29755 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32f}, 29756 {AliasPatternCond::K_EndOrFeatures, 0}, 29757 // (VL1RE8_V VR:$vd, GPR:$rs1) - 927 29758 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29759 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29760 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29761 {AliasPatternCond::K_EndOrFeatures, 0}, 29762 // (VL2RE8_V VRM2:$vd, GPR:$rs1) - 931 29763 {AliasPatternCond::K_RegClass, RISCV::VRM2RegClassID}, 29764 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29765 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29766 {AliasPatternCond::K_EndOrFeatures, 0}, 29767 // (VL4RE8_V VRM4:$vd, GPR:$rs1) - 935 29768 {AliasPatternCond::K_RegClass, RISCV::VRM4RegClassID}, 29769 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29770 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29771 {AliasPatternCond::K_EndOrFeatures, 0}, 29772 // (VL8RE8_V VRM8:$vd, GPR:$rs1) - 939 29773 {AliasPatternCond::K_RegClass, RISCV::VRM8RegClassID}, 29774 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29775 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29776 {AliasPatternCond::K_EndOrFeatures, 0}, 29777 // (VMAND_MM VR:$vd, VR:$vs, VR:$vs) - 943 29778 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29779 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29780 {AliasPatternCond::K_TiedReg, 1}, 29781 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29782 {AliasPatternCond::K_EndOrFeatures, 0}, 29783 // (VMNAND_MM VR:$vd, VR:$vs, VR:$vs) - 948 29784 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29785 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29786 {AliasPatternCond::K_TiedReg, 1}, 29787 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29788 {AliasPatternCond::K_EndOrFeatures, 0}, 29789 // (VMXNOR_MM VR:$vd, VR:$vd, VR:$vd) - 953 29790 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29791 {AliasPatternCond::K_TiedReg, 0}, 29792 {AliasPatternCond::K_TiedReg, 0}, 29793 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29794 {AliasPatternCond::K_EndOrFeatures, 0}, 29795 // (VMXOR_MM VR:$vd, VR:$vd, VR:$vd) - 958 29796 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29797 {AliasPatternCond::K_TiedReg, 0}, 29798 {AliasPatternCond::K_TiedReg, 0}, 29799 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29800 {AliasPatternCond::K_EndOrFeatures, 0}, 29801 // (VNSRL_WX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 963 29802 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29803 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29804 {AliasPatternCond::K_Reg, RISCV::X0}, 29805 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29806 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29807 {AliasPatternCond::K_EndOrFeatures, 0}, 29808 // (VNSRL_WX VR:$vd, VR:$vs, X0, zero_reg) - 969 29809 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29810 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29811 {AliasPatternCond::K_Reg, RISCV::X0}, 29812 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29813 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29814 {AliasPatternCond::K_EndOrFeatures, 0}, 29815 // (VRSUB_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 975 29816 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29817 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29818 {AliasPatternCond::K_Reg, RISCV::X0}, 29819 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29820 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29821 {AliasPatternCond::K_EndOrFeatures, 0}, 29822 // (VRSUB_VX VR:$vd, VR:$vs, X0, zero_reg) - 981 29823 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29824 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29825 {AliasPatternCond::K_Reg, RISCV::X0}, 29826 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29827 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29828 {AliasPatternCond::K_EndOrFeatures, 0}, 29829 // (VWADDU_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 987 29830 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29831 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29832 {AliasPatternCond::K_Reg, RISCV::X0}, 29833 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29834 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29835 {AliasPatternCond::K_EndOrFeatures, 0}, 29836 // (VWADDU_VX VR:$vd, VR:$vs, X0, zero_reg) - 993 29837 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29838 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29839 {AliasPatternCond::K_Reg, RISCV::X0}, 29840 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29841 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29842 {AliasPatternCond::K_EndOrFeatures, 0}, 29843 // (VWADD_VX VR:$vd, VR:$vs, X0, VMaskOp:$vm) - 999 29844 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29845 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29846 {AliasPatternCond::K_Reg, RISCV::X0}, 29847 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29848 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29849 {AliasPatternCond::K_EndOrFeatures, 0}, 29850 // (VWADD_VX VR:$vd, VR:$vs, X0, zero_reg) - 1005 29851 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29852 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29853 {AliasPatternCond::K_Reg, RISCV::X0}, 29854 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29855 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29856 {AliasPatternCond::K_EndOrFeatures, 0}, 29857 // (VXOR_VI VR:$vd, VR:$vs, -1, VMaskOp:$vm) - 1011 29858 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29859 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29860 {AliasPatternCond::K_Imm, uint32_t(-1)}, 29861 {AliasPatternCond::K_RegClass, RISCV::VMV0RegClassID}, 29862 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29863 {AliasPatternCond::K_EndOrFeatures, 0}, 29864 // (VXOR_VI VR:$vd, VR:$vs, -1, zero_reg) - 1017 29865 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29866 {AliasPatternCond::K_RegClass, RISCV::VRRegClassID}, 29867 {AliasPatternCond::K_Imm, uint32_t(-1)}, 29868 {AliasPatternCond::K_Reg, RISCV::NoRegister}, 29869 {AliasPatternCond::K_OrFeature, RISCV::FeatureStdExtZve32x}, 29870 {AliasPatternCond::K_EndOrFeatures, 0}, 29871 // (XORI GPR:$rd, GPR:$rs, -1) - 1023 29872 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29873 {AliasPatternCond::K_RegClass, RISCV::GPRRegClassID}, 29874 {AliasPatternCond::K_Imm, uint32_t(-1)}, 29875 }; 29876 29877 static const char AsmStrings[] = 29878 /* 0 */ "ntl.p1\0" 29879 /* 7 */ "ntl.pall\0" 29880 /* 16 */ "ntl.s1\0" 29881 /* 23 */ "ntl.all\0" 29882 /* 31 */ "nop\0" 29883 /* 35 */ "li $\x01, $\x03\0" 29884 /* 45 */ "mv $\x01, $\x02\0" 29885 /* 55 */ "sext.w $\x01, $\x02\0" 29886 /* 69 */ "zext.w $\x01, $\x02\0" 29887 /* 83 */ "beqz $\x01, $\xFF\x03\x01\0" 29888 /* 97 */ "blez $\x02, $\xFF\x03\x01\0" 29889 /* 111 */ "bgez $\x01, $\xFF\x03\x01\0" 29890 /* 125 */ "bltz $\x01, $\xFF\x03\x01\0" 29891 /* 139 */ "bgtz $\x02, $\xFF\x03\x01\0" 29892 /* 153 */ "bnez $\x01, $\xFF\x03\x01\0" 29893 /* 167 */ "csrc $\xFF\x02\x02, $\x03\0" 29894 /* 181 */ "csrci $\xFF\x02\x02, $\x03\0" 29895 /* 196 */ "frcsr $\x01\0" 29896 /* 205 */ "frrm $\x01\0" 29897 /* 213 */ "frflags $\x01\0" 29898 /* 224 */ "rdinstret $\x01\0" 29899 /* 237 */ "rdcycle $\x01\0" 29900 /* 248 */ "rdtime $\x01\0" 29901 /* 258 */ "rdinstreth $\x01\0" 29902 /* 272 */ "rdcycleh $\x01\0" 29903 /* 284 */ "rdtimeh $\x01\0" 29904 /* 295 */ "csrr $\x01, $\xFF\x02\x02\0" 29905 /* 309 */ "csrs $\xFF\x02\x02, $\x03\0" 29906 /* 323 */ "csrsi $\xFF\x02\x02, $\x03\0" 29907 /* 338 */ "fscsr $\x03\0" 29908 /* 347 */ "fsrm $\x03\0" 29909 /* 355 */ "fsflags $\x03\0" 29910 /* 366 */ "csrw $\xFF\x02\x02, $\x03\0" 29911 /* 380 */ "fscsr $\x01, $\x03\0" 29912 /* 393 */ "fsrm $\x01, $\x03\0" 29913 /* 405 */ "fsflags $\x01, $\x03\0" 29914 /* 420 */ "fsrmi $\x03\0" 29915 /* 429 */ "fsflagsi $\x03\0" 29916 /* 441 */ "csrwi $\xFF\x02\x02, $\x03\0" 29917 /* 456 */ "fsrmi $\x01, $\x03\0" 29918 /* 469 */ "fsflagsi $\x01, $\x03\0" 29919 /* 485 */ "c.ntl.p1\0" 29920 /* 494 */ "c.ntl.pall\0" 29921 /* 505 */ "c.ntl.s1\0" 29922 /* 514 */ "c.ntl.all\0" 29923 /* 524 */ "fadd.d $\x01, $\x02, $\x03\0" 29924 /* 542 */ "fadd.h $\x01, $\x02, $\x03\0" 29925 /* 560 */ "fadd.s $\x01, $\x02, $\x03\0" 29926 /* 578 */ "fcvt.d.l $\x01, $\x02\0" 29927 /* 594 */ "fcvt.d.lu $\x01, $\x02\0" 29928 /* 611 */ "fcvt.h.d $\x01, $\x02\0" 29929 /* 627 */ "fcvt.h.l $\x01, $\x02\0" 29930 /* 643 */ "fcvt.h.lu $\x01, $\x02\0" 29931 /* 660 */ "fcvt.h.s $\x01, $\x02\0" 29932 /* 676 */ "fcvt.h.w $\x01, $\x02\0" 29933 /* 692 */ "fcvt.h.wu $\x01, $\x02\0" 29934 /* 709 */ "fcvt.lu.d $\x01, $\x02\0" 29935 /* 726 */ "fcvt.lu.h $\x01, $\x02\0" 29936 /* 743 */ "fcvt.lu.s $\x01, $\x02\0" 29937 /* 760 */ "fcvt.l.d $\x01, $\x02\0" 29938 /* 776 */ "fcvt.l.h $\x01, $\x02\0" 29939 /* 792 */ "fcvt.l.s $\x01, $\x02\0" 29940 /* 808 */ "fcvt.s.d $\x01, $\x02\0" 29941 /* 824 */ "fcvt.s.l $\x01, $\x02\0" 29942 /* 840 */ "fcvt.s.lu $\x01, $\x02\0" 29943 /* 857 */ "fcvt.s.w $\x01, $\x02\0" 29944 /* 873 */ "fcvt.s.wu $\x01, $\x02\0" 29945 /* 890 */ "fcvt.wu.d $\x01, $\x02\0" 29946 /* 907 */ "fcvt.wu.h $\x01, $\x02\0" 29947 /* 924 */ "fcvt.wu.s $\x01, $\x02\0" 29948 /* 941 */ "fcvt.w.d $\x01, $\x02\0" 29949 /* 957 */ "fcvt.w.h $\x01, $\x02\0" 29950 /* 973 */ "fcvt.w.s $\x01, $\x02\0" 29951 /* 989 */ "fdiv.d $\x01, $\x02, $\x03\0" 29952 /* 1007 */ "fdiv.h $\x01, $\x02, $\x03\0" 29953 /* 1025 */ "fdiv.s $\x01, $\x02, $\x03\0" 29954 /* 1043 */ "fence\0" 29955 /* 1049 */ "pause\0" 29956 /* 1055 */ "fmadd.d $\x01, $\x02, $\x03, $\x04\0" 29957 /* 1078 */ "fmadd.h $\x01, $\x02, $\x03, $\x04\0" 29958 /* 1101 */ "fmadd.s $\x01, $\x02, $\x03, $\x04\0" 29959 /* 1124 */ "fmsub.d $\x01, $\x02, $\x03, $\x04\0" 29960 /* 1147 */ "fmsub.h $\x01, $\x02, $\x03, $\x04\0" 29961 /* 1170 */ "fmsub.s $\x01, $\x02, $\x03, $\x04\0" 29962 /* 1193 */ "fmul.d $\x01, $\x02, $\x03\0" 29963 /* 1211 */ "fmul.h $\x01, $\x02, $\x03\0" 29964 /* 1229 */ "fmul.s $\x01, $\x02, $\x03\0" 29965 /* 1247 */ "fnmadd.d $\x01, $\x02, $\x03, $\x04\0" 29966 /* 1271 */ "fnmadd.h $\x01, $\x02, $\x03, $\x04\0" 29967 /* 1295 */ "fnmadd.s $\x01, $\x02, $\x03, $\x04\0" 29968 /* 1319 */ "fnmsub.d $\x01, $\x02, $\x03, $\x04\0" 29969 /* 1343 */ "fnmsub.h $\x01, $\x02, $\x03, $\x04\0" 29970 /* 1367 */ "fnmsub.s $\x01, $\x02, $\x03, $\x04\0" 29971 /* 1391 */ "fneg.d $\x01, $\x02\0" 29972 /* 1405 */ "fneg.h $\x01, $\x02\0" 29973 /* 1419 */ "fneg.s $\x01, $\x02\0" 29974 /* 1433 */ "fabs.d $\x01, $\x02\0" 29975 /* 1447 */ "fabs.h $\x01, $\x02\0" 29976 /* 1461 */ "fabs.s $\x01, $\x02\0" 29977 /* 1475 */ "fmv.d $\x01, $\x02\0" 29978 /* 1488 */ "fmv.h $\x01, $\x02\0" 29979 /* 1501 */ "fmv.s $\x01, $\x02\0" 29980 /* 1514 */ "fsqrt.d $\x01, $\x02\0" 29981 /* 1529 */ "fsqrt.h $\x01, $\x02\0" 29982 /* 1544 */ "fsqrt.s $\x01, $\x02\0" 29983 /* 1559 */ "fsub.d $\x01, $\x02, $\x03\0" 29984 /* 1577 */ "fsub.h $\x01, $\x02, $\x03\0" 29985 /* 1595 */ "fsub.s $\x01, $\x02, $\x03\0" 29986 /* 1613 */ "hfence.gvma\0" 29987 /* 1625 */ "hfence.gvma $\x01\0" 29988 /* 1640 */ "hfence.vvma\0" 29989 /* 1652 */ "hfence.vvma $\x01\0" 29990 /* 1667 */ "j $\xFF\x02\x01\0" 29991 /* 1674 */ "jal $\xFF\x02\x01\0" 29992 /* 1683 */ "ret\0" 29993 /* 1687 */ "jr $\x02\0" 29994 /* 1693 */ "jalr $\x02\0" 29995 /* 1701 */ "jalr $\x01, $\x02\0" 29996 /* 1713 */ "jr $\x03($\x02)\0" 29997 /* 1723 */ "jalr $\x03($\x02)\0" 29998 /* 1735 */ "sfence.vma\0" 29999 /* 1746 */ "sfence.vma $\x01\0" 30000 /* 1760 */ "sltz $\x01, $\x02\0" 30001 /* 1772 */ "sgtz $\x01, $\x03\0" 30002 /* 1784 */ "seqz $\x01, $\x02\0" 30003 /* 1796 */ "snez $\x01, $\x03\0" 30004 /* 1808 */ "neg $\x01, $\x03\0" 30005 /* 1819 */ "negw $\x01, $\x03\0" 30006 /* 1831 */ "vfneg.v $\x01, $\x02$\xFF\x04\x03\0" 30007 /* 1850 */ "vfneg.v $\x01, $\x02\0" 30008 /* 1865 */ "vfabs.v $\x01, $\x02$\xFF\x04\x03\0" 30009 /* 1884 */ "vfabs.v $\x01, $\x02\0" 30010 /* 1899 */ "vl1r.v $\x01, ($\x02)\0" 30011 /* 1915 */ "vl2r.v $\x01, ($\x02)\0" 30012 /* 1931 */ "vl4r.v $\x01, ($\x02)\0" 30013 /* 1947 */ "vl8r.v $\x01, ($\x02)\0" 30014 /* 1963 */ "vmmv.m $\x01, $\x02\0" 30015 /* 1977 */ "vmnot.m $\x01, $\x02\0" 30016 /* 1992 */ "vmset.m $\x01\0" 30017 /* 2003 */ "vmclr.m $\x01\0" 30018 /* 2014 */ "vncvt.x.x.w $\x01, $\x02$\xFF\x04\x03\0" 30019 /* 2037 */ "vncvt.x.x.w $\x01, $\x02\0" 30020 /* 2056 */ "vneg.v $\x01, $\x02$\xFF\x04\x03\0" 30021 /* 2074 */ "vneg.v $\x01, $\x02\0" 30022 /* 2088 */ "vwcvtu.x.x.v $\x01, $\x02$\xFF\x04\x03\0" 30023 /* 2112 */ "vwcvtu.x.x.v $\x01, $\x02\0" 30024 /* 2132 */ "vwcvt.x.x.v $\x01, $\x02$\xFF\x04\x03\0" 30025 /* 2155 */ "vwcvt.x.x.v $\x01, $\x02\0" 30026 /* 2174 */ "vnot.v $\x01, $\x02$\xFF\x04\x03\0" 30027 /* 2192 */ "vnot.v $\x01, $\x02\0" 30028 /* 2206 */ "not $\x01, $\x02\0" 30029 ; 30030 30031#ifndef NDEBUG 30032 static struct SortCheck { 30033 SortCheck(ArrayRef<PatternsForOpcode> OpToPatterns) { 30034 assert(std::is_sorted( 30035 OpToPatterns.begin(), OpToPatterns.end(), 30036 [](const PatternsForOpcode &L, const PatternsForOpcode &R) { 30037 return L.Opcode < R.Opcode; 30038 }) && 30039 "tablegen failed to sort opcode patterns"); 30040 } 30041 } sortCheckVar(OpToPatterns); 30042#endif 30043 30044 AliasMatchingData M { 30045 ArrayRef(OpToPatterns), 30046 ArrayRef(Patterns), 30047 ArrayRef(Conds), 30048 StringRef(AsmStrings, std::size(AsmStrings)), 30049 &RISCVInstPrinterValidateMCOperand, 30050 }; 30051 const char *AsmString = matchAliasPatterns(MI, &STI, M); 30052 if (!AsmString) return false; 30053 30054 unsigned I = 0; 30055 while (AsmString[I] != ' ' && AsmString[I] != '\t' && 30056 AsmString[I] != '$' && AsmString[I] != '\0') 30057 ++I; 30058 OS << '\t' << StringRef(AsmString, I); 30059 if (AsmString[I] != '\0') { 30060 if (AsmString[I] == ' ' || AsmString[I] == '\t') { 30061 OS << '\t'; 30062 ++I; 30063 } 30064 do { 30065 if (AsmString[I] == '$') { 30066 ++I; 30067 if (AsmString[I] == (char)0xff) { 30068 ++I; 30069 int OpIdx = AsmString[I++] - 1; 30070 int PrintMethodIdx = AsmString[I++] - 1; 30071 printCustomAliasOperand(MI, Address, OpIdx, PrintMethodIdx, STI, OS); 30072 } else 30073 printOperand(MI, unsigned(AsmString[I++]) - 1, STI, OS); 30074 } else { 30075 OS << AsmString[I++]; 30076 } 30077 } while (AsmString[I] != '\0'); 30078 } 30079 30080 return true; 30081} 30082 30083void RISCVInstPrinter::printCustomAliasOperand( 30084 const MCInst *MI, uint64_t Address, unsigned OpIdx, 30085 unsigned PrintMethodIdx, 30086 const MCSubtargetInfo &STI, 30087 raw_ostream &OS) { 30088 switch (PrintMethodIdx) { 30089 default: 30090 llvm_unreachable("Unknown PrintMethod kind"); 30091 break; 30092 case 0: 30093 printBranchOperand(MI, Address, OpIdx, STI, OS); 30094 break; 30095 case 1: 30096 printCSRSystemRegister(MI, OpIdx, STI, OS); 30097 break; 30098 case 2: 30099 printVMaskReg(MI, OpIdx, STI, OS); 30100 break; 30101 } 30102} 30103 30104static bool RISCVInstPrinterValidateMCOperand(const MCOperand &MCOp, 30105 const MCSubtargetInfo &STI, 30106 unsigned PredicateIndex) { 30107 switch (PredicateIndex) { 30108 default: 30109 llvm_unreachable("Unknown MCOperandPredicate kind"); 30110 break; 30111 case 1: { 30112 30113 int64_t Imm; 30114 if (MCOp.evaluateAsConstantImm(Imm)) 30115 return isInt<12>(Imm); 30116 return MCOp.isBareSymbolRef(); 30117 30118 } 30119 case 2: { 30120 30121 int64_t Imm; 30122 if (MCOp.evaluateAsConstantImm(Imm)) 30123 return isShiftedInt<12, 1>(Imm); 30124 return MCOp.isBareSymbolRef(); 30125 30126 } 30127 case 3: { 30128 30129 int64_t Imm; 30130 if (MCOp.evaluateAsConstantImm(Imm)) 30131 return isShiftedInt<20, 1>(Imm); 30132 return MCOp.isBareSymbolRef(); 30133 30134 } 30135 } 30136} 30137 30138#endif // PRINT_ALIAS_INSTR 30139