1 /* SPDX-License-Identifier: GPL-2.0-only */ 2 3 #include <southbridge/intel/common/gpio.h> 4 5 static const struct pch_gpio_set1 pch_gpio_set1_mode = { 6 .gpio0 = GPIO_MODE_GPIO, 7 .gpio1 = GPIO_MODE_GPIO, 8 .gpio2 = GPIO_MODE_NATIVE, 9 .gpio3 = GPIO_MODE_NATIVE, 10 .gpio4 = GPIO_MODE_NATIVE, 11 .gpio5 = GPIO_MODE_NATIVE, 12 .gpio6 = GPIO_MODE_GPIO, 13 .gpio7 = GPIO_MODE_GPIO, 14 .gpio8 = GPIO_MODE_NATIVE, 15 .gpio9 = GPIO_MODE_NATIVE, 16 .gpio10 = GPIO_MODE_NATIVE, 17 .gpio11 = GPIO_MODE_NATIVE, 18 .gpio12 = GPIO_MODE_NATIVE, 19 .gpio13 = GPIO_MODE_GPIO, 20 .gpio14 = GPIO_MODE_NATIVE, 21 .gpio15 = GPIO_MODE_GPIO, 22 .gpio16 = GPIO_MODE_NATIVE, 23 .gpio17 = GPIO_MODE_GPIO, 24 .gpio18 = GPIO_MODE_NATIVE, 25 .gpio19 = GPIO_MODE_NATIVE, 26 .gpio20 = GPIO_MODE_NATIVE, 27 .gpio21 = GPIO_MODE_NATIVE, 28 .gpio22 = GPIO_MODE_NATIVE, 29 .gpio23 = GPIO_MODE_NATIVE, 30 .gpio24 = GPIO_MODE_GPIO, 31 .gpio25 = GPIO_MODE_NATIVE, 32 .gpio26 = GPIO_MODE_NATIVE, 33 .gpio27 = GPIO_MODE_GPIO, 34 .gpio28 = GPIO_MODE_GPIO, 35 .gpio29 = GPIO_MODE_NATIVE, 36 .gpio30 = GPIO_MODE_NATIVE, 37 .gpio31 = GPIO_MODE_GPIO, 38 }; 39 40 static const struct pch_gpio_set1 pch_gpio_set1_direction = { 41 .gpio0 = GPIO_DIR_INPUT, 42 .gpio1 = GPIO_DIR_INPUT, 43 .gpio6 = GPIO_DIR_INPUT, 44 .gpio7 = GPIO_DIR_INPUT, 45 .gpio13 = GPIO_DIR_INPUT, 46 .gpio15 = GPIO_DIR_OUTPUT, 47 .gpio17 = GPIO_DIR_INPUT, 48 .gpio24 = GPIO_DIR_OUTPUT, 49 .gpio27 = GPIO_DIR_INPUT, 50 .gpio28 = GPIO_DIR_OUTPUT, 51 .gpio31 = GPIO_DIR_INPUT, 52 }; 53 54 static const struct pch_gpio_set1 pch_gpio_set1_level = { 55 .gpio15 = GPIO_LEVEL_LOW, 56 .gpio24 = GPIO_LEVEL_LOW, 57 .gpio28 = GPIO_LEVEL_LOW, 58 }; 59 60 static const struct pch_gpio_set1 pch_gpio_set1_reset = { 61 .gpio8 = GPIO_RESET_RSMRST, 62 }; 63 64 static const struct pch_gpio_set1 pch_gpio_set1_invert = { 65 .gpio13 = GPIO_INVERT, 66 }; 67 68 static const struct pch_gpio_set1 pch_gpio_set1_blink = { 69 }; 70 71 static const struct pch_gpio_set2 pch_gpio_set2_mode = { 72 .gpio32 = GPIO_MODE_GPIO, 73 .gpio33 = GPIO_MODE_GPIO, 74 .gpio34 = GPIO_MODE_GPIO, 75 .gpio35 = GPIO_MODE_GPIO, 76 .gpio36 = GPIO_MODE_NATIVE, 77 .gpio37 = GPIO_MODE_NATIVE, 78 .gpio38 = GPIO_MODE_NATIVE, 79 .gpio39 = GPIO_MODE_NATIVE, 80 .gpio40 = GPIO_MODE_NATIVE, 81 .gpio41 = GPIO_MODE_NATIVE, 82 .gpio42 = GPIO_MODE_NATIVE, 83 .gpio43 = GPIO_MODE_NATIVE, 84 .gpio44 = GPIO_MODE_NATIVE, 85 .gpio45 = GPIO_MODE_GPIO, 86 .gpio46 = GPIO_MODE_NATIVE, 87 .gpio47 = GPIO_MODE_NATIVE, 88 .gpio48 = GPIO_MODE_NATIVE, 89 .gpio49 = GPIO_MODE_NATIVE, 90 .gpio50 = GPIO_MODE_GPIO, 91 .gpio51 = GPIO_MODE_GPIO, 92 .gpio52 = GPIO_MODE_GPIO, 93 .gpio53 = GPIO_MODE_GPIO, 94 .gpio54 = GPIO_MODE_GPIO, 95 .gpio55 = GPIO_MODE_GPIO, 96 .gpio56 = GPIO_MODE_NATIVE, 97 .gpio57 = GPIO_MODE_GPIO, 98 .gpio58 = GPIO_MODE_NATIVE, 99 .gpio59 = GPIO_MODE_NATIVE, 100 .gpio60 = GPIO_MODE_NATIVE, 101 .gpio61 = GPIO_MODE_NATIVE, 102 .gpio62 = GPIO_MODE_NATIVE, 103 .gpio63 = GPIO_MODE_NATIVE, 104 }; 105 106 static const struct pch_gpio_set2 pch_gpio_set2_direction = { 107 .gpio32 = GPIO_DIR_OUTPUT, 108 .gpio33 = GPIO_DIR_OUTPUT, 109 .gpio34 = GPIO_DIR_INPUT, 110 .gpio35 = GPIO_DIR_OUTPUT, 111 .gpio45 = GPIO_DIR_OUTPUT, 112 .gpio50 = GPIO_DIR_INPUT, 113 .gpio51 = GPIO_DIR_OUTPUT, 114 .gpio52 = GPIO_DIR_INPUT, 115 .gpio53 = GPIO_DIR_OUTPUT, 116 .gpio54 = GPIO_DIR_INPUT, 117 .gpio55 = GPIO_DIR_OUTPUT, 118 .gpio57 = GPIO_DIR_INPUT, 119 }; 120 121 static const struct pch_gpio_set2 pch_gpio_set2_level = { 122 .gpio32 = GPIO_LEVEL_HIGH, 123 .gpio33 = GPIO_LEVEL_HIGH, 124 .gpio35 = GPIO_LEVEL_LOW, 125 .gpio45 = GPIO_LEVEL_HIGH, 126 .gpio51 = GPIO_LEVEL_HIGH, 127 .gpio53 = GPIO_LEVEL_HIGH, 128 .gpio55 = GPIO_LEVEL_HIGH, 129 }; 130 131 static const struct pch_gpio_set2 pch_gpio_set2_reset = { 132 }; 133 134 static const struct pch_gpio_set3 pch_gpio_set3_mode = { 135 .gpio64 = GPIO_MODE_NATIVE, 136 .gpio65 = GPIO_MODE_NATIVE, 137 .gpio66 = GPIO_MODE_NATIVE, 138 .gpio67 = GPIO_MODE_NATIVE, 139 .gpio68 = GPIO_MODE_GPIO, 140 .gpio69 = GPIO_MODE_GPIO, 141 .gpio70 = GPIO_MODE_NATIVE, 142 .gpio71 = GPIO_MODE_NATIVE, 143 .gpio72 = GPIO_MODE_GPIO, 144 .gpio73 = GPIO_MODE_NATIVE, 145 .gpio74 = GPIO_MODE_NATIVE, 146 .gpio75 = GPIO_MODE_NATIVE, 147 }; 148 149 static const struct pch_gpio_set3 pch_gpio_set3_direction = { 150 .gpio68 = GPIO_DIR_INPUT, 151 .gpio69 = GPIO_DIR_INPUT, 152 .gpio72 = GPIO_DIR_INPUT, 153 }; 154 155 static const struct pch_gpio_set3 pch_gpio_set3_level = { 156 }; 157 158 static const struct pch_gpio_set3 pch_gpio_set3_reset = { 159 }; 160 161 const struct pch_gpio_map mainboard_gpio_map = { 162 .set1 = { 163 .mode = &pch_gpio_set1_mode, 164 .direction = &pch_gpio_set1_direction, 165 .level = &pch_gpio_set1_level, 166 .blink = &pch_gpio_set1_blink, 167 .invert = &pch_gpio_set1_invert, 168 .reset = &pch_gpio_set1_reset, 169 }, 170 .set2 = { 171 .mode = &pch_gpio_set2_mode, 172 .direction = &pch_gpio_set2_direction, 173 .level = &pch_gpio_set2_level, 174 .reset = &pch_gpio_set2_reset, 175 }, 176 .set3 = { 177 .mode = &pch_gpio_set3_mode, 178 .direction = &pch_gpio_set3_direction, 179 .level = &pch_gpio_set3_level, 180 .reset = &pch_gpio_set3_reset, 181 }, 182 }; 183