1 /* SPDX-License-Identifier: GPL-2.0-or-later */
2
3 #include <bootblock_common.h>
4 #include <device/pci_ops.h>
5 #include <southbridge/intel/i82801gx/i82801gx.h>
6 #include <northbridge/intel/x4x/x4x.h>
7 #include <superio/ite/it8718f/it8718f.h>
8 #include <superio/ite/common/ite.h>
9
10 #define SERIAL_DEV PNP_DEV(0x2e, IT8718F_SP1)
11 #define GPIO_DEV PNP_DEV(0x2e, IT8718F_GPIO)
12 #define EC_DEV PNP_DEV(0x2e, IT8718F_EC)
13
14 /* Early mainboard specific GPIO setup.
15 * We should use standard gpio.h eventually
16 */
17
bootblock_mainboard_early_init(void)18 void bootblock_mainboard_early_init(void)
19 {
20 /* Set default GPIOs on superio */
21 ite_reg_write(GPIO_DEV, 0x25, 0x00);
22 ite_reg_write(GPIO_DEV, 0x26, 0xc7);
23 ite_reg_write(GPIO_DEV, 0x27, 0x80);
24 ite_reg_write(GPIO_DEV, 0x28, 0x41);
25 ite_reg_write(GPIO_DEV, 0x29, 0x0a);
26 ite_reg_write(GPIO_DEV, 0x2c, 0x01);
27 ite_reg_write(GPIO_DEV, 0x62, 0x08);
28 ite_reg_write(GPIO_DEV, 0x72, 0x00);
29 ite_reg_write(GPIO_DEV, 0x73, 0x00);
30 ite_reg_write(GPIO_DEV, 0xb8, 0x00);
31 ite_reg_write(GPIO_DEV, 0xbb, 0x40);
32 ite_reg_write(GPIO_DEV, 0xc0, 0x00);
33 ite_reg_write(GPIO_DEV, 0xc1, 0xc7);
34 ite_reg_write(GPIO_DEV, 0xc2, 0x80);
35 ite_reg_write(GPIO_DEV, 0xc3, 0x01);
36 ite_reg_write(GPIO_DEV, 0xc4, 0x0a);
37 ite_reg_write(GPIO_DEV, 0xc8, 0x00);
38 ite_reg_write(GPIO_DEV, 0xc9, 0x04);
39 ite_reg_write(GPIO_DEV, 0xcb, 0x00);
40 ite_reg_write(GPIO_DEV, 0xcc, 0x02);
41 ite_reg_write(GPIO_DEV, 0xf0, 0x10);
42 ite_reg_write(GPIO_DEV, 0xf1, 0x40);
43 ite_reg_write(GPIO_DEV, 0xf6, 0x26);
44 ite_reg_write(GPIO_DEV, 0xfc, 0x52);
45
46 ite_reg_write(EC_DEV, 0xf0, 0x80);
47 ite_reg_write(EC_DEV, 0xf1, 0x00);
48 ite_reg_write(EC_DEV, 0xf2, 0x0a);
49 ite_reg_write(EC_DEV, 0xf3, 0x80);
50 ite_reg_write(EC_DEV, 0x70, 0x00); // Don't use IRQ9
51 ite_reg_write(EC_DEV, 0x30, 0x01); // Enable
52
53 ite_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);
54
55 /* Disable SIO reboot */
56 ite_reg_write(GPIO_DEV, 0xEF, 0x7E);
57
58 /* IRQ routing */
59 RCBA32(D31IP) = 0x00002210;
60 RCBA32(D30IP) = 0x00002100;
61 RCBA32(D29IP) = 0x10004321;
62 RCBA32(D28IP) = 0x00214321;
63 RCBA32(D27IP) = 0x00000001;
64 RCBA32(D31IR) = 0x00410032;
65 RCBA32(D29IR) = 0x32100237;
66 RCBA32(D27IR) = 0x00000000;
67 }
68
mb_get_spd_map(u8 spd_map[4])69 void mb_get_spd_map(u8 spd_map[4])
70 {
71 spd_map[0] = 0x50;
72 spd_map[2] = 0x52;
73 }
74