1;RUN: llc < %s -march=r600 -mcpu=cayman 2;REQUIRES: asserts 3 4define void @main(<4 x float> inreg, <4 x float> inreg) #0 { 5main_body: 6 %2 = extractelement <4 x float> %0, i32 0 7 %3 = extractelement <4 x float> %0, i32 1 8 %4 = extractelement <4 x float> %0, i32 2 9 %5 = extractelement <4 x float> %0, i32 3 10 %6 = insertelement <4 x float> undef, float %2, i32 0 11 %7 = insertelement <4 x float> %6, float %3, i32 1 12 %8 = insertelement <4 x float> %7, float %4, i32 2 13 %9 = insertelement <4 x float> %8, float %5, i32 3 14 %10 = call <4 x float> @llvm.AMDGPU.cube(<4 x float> %9) 15 %11 = extractelement <4 x float> %10, i32 0 16 %12 = extractelement <4 x float> %10, i32 1 17 %13 = extractelement <4 x float> %10, i32 2 18 %14 = extractelement <4 x float> %10, i32 3 19 %15 = call float @fabs(float %13) 20 %16 = fdiv float 1.000000e+00, %15 21 %17 = fmul float %11, %16 22 %18 = fadd float %17, 1.500000e+00 23 %19 = fmul float %12, %16 24 %20 = fadd float %19, 1.500000e+00 25 %21 = insertelement <4 x float> undef, float %20, i32 0 26 %22 = insertelement <4 x float> %21, float %18, i32 1 27 %23 = insertelement <4 x float> %22, float %14, i32 2 28 %24 = insertelement <4 x float> %23, float %5, i32 3 29 %25 = extractelement <4 x float> %24, i32 0 30 %26 = extractelement <4 x float> %24, i32 1 31 %27 = extractelement <4 x float> %24, i32 2 32 %28 = extractelement <4 x float> %24, i32 3 33 %29 = insertelement <4 x float> undef, float %25, i32 0 34 %30 = insertelement <4 x float> %29, float %26, i32 1 35 %31 = insertelement <4 x float> %30, float %27, i32 2 36 %32 = insertelement <4 x float> %31, float %28, i32 3 37 %33 = call <4 x float> @llvm.AMDGPU.tex(<4 x float> %32, i32 16, i32 0, i32 13) 38 %34 = extractelement <4 x float> %33, i32 0 39 %35 = insertelement <4 x float> undef, float %34, i32 0 40 %36 = insertelement <4 x float> %35, float %34, i32 1 41 %37 = insertelement <4 x float> %36, float %34, i32 2 42 %38 = insertelement <4 x float> %37, float 1.000000e+00, i32 3 43 call void @llvm.R600.store.swizzle(<4 x float> %38, i32 0, i32 0) 44 ret void 45} 46 47; Function Attrs: readnone 48declare <4 x float> @llvm.AMDGPU.cube(<4 x float>) #1 49 50; Function Attrs: readnone 51declare float @fabs(float) #1 52 53; Function Attrs: readnone 54declare <4 x float> @llvm.AMDGPU.tex(<4 x float>, i32, i32, i32) #1 55 56declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32) 57 58attributes #0 = { "ShaderType"="0" } 59attributes #1 = { readnone } 60