| /external/swiftshader/third_party/LLVM/lib/Target/ARM/ |
| D | ARMISelLowering.h | 162 VTBL2, // 2-register shuffle with mask enumerator
|
| D | ARMExpandPseudoInsts.cpp | 1273 case ARM::VTBL2Pseudo: ExpandVTBL(MBBI, ARM::VTBL2, false, 2); return true; in ExpandMI()
|
| D | ARMISelDAGToDAG.cpp | 3152 case ARMISD::VTBL2: { in Select()
|
| D | ARMISelLowering.cpp | 912 case ARMISD::VTBL2: return "ARMISD::VTBL2"; in getTargetNodeName()
4322 return DAG.getNode(ARMISD::VTBL2, DL, MVT::v8i8, V1, V2, in LowerVECTOR_SHUFFLEv8i8()
|
| D | ARMInstrNEON.td | 4854 def VTBL2
|
| /external/arm-neon-tests/ |
| D | ref-rvct-neon.txt | 7559 VTBL2 output:
7560 VTBL2:0:result_int8x8 [] = { fffffff6, fffffff3, fffffff3, fffffff3, 0, 0, fffffff3, fffffff3, }
7561 VTBL2:1:result_int16x4 [] = { 3333, 3333, 3333, 3333, }
7562 VTBL2:2:result_int32x2 [] = { 33333333, 33333333, }
7563 VTBL2:3:result_int64x1 [] = { 3333333333333333, }
7564 VTBL2:4:result_uint8x8 [] = { f6, f5, f5, f5, 0, 0, f5, f5, }
7565 VTBL2:5:result_uint16x4 [] = { 3333, 3333, 3333, 3333, }
7566 VTBL2:6:result_uint32x2 [] = { 33333333, 33333333, }
7567 VTBL2:7:result_uint64x1 [] = { 3333333333333333, }
7568 VTBL2:8:result_poly8x8 [] = { f6, f5, f5, f5, 0, 0, f5, f5, }
[all …]
|
| D | ref-rvct-neon-nofp16.txt | 7037 VTBL2 output:
7038 VTBL2:0:result_int8x8 [] = { fffffff6, fffffff3, fffffff3, fffffff3, 0, 0, fffffff3, fffffff3, }
7039 VTBL2:1:result_int16x4 [] = { 3333, 3333, 3333, 3333, }
7040 VTBL2:2:result_int32x2 [] = { 33333333, 33333333, }
7041 VTBL2:3:result_int64x1 [] = { 3333333333333333, }
7042 VTBL2:4:result_uint8x8 [] = { f6, f5, f5, f5, 0, 0, f5, f5, }
7043 VTBL2:5:result_uint16x4 [] = { 3333, 3333, 3333, 3333, }
7044 VTBL2:6:result_uint32x2 [] = { 33333333, 33333333, }
7045 VTBL2:7:result_uint64x1 [] = { 3333333333333333, }
7046 VTBL2:8:result_poly8x8 [] = { f6, f5, f5, f5, 0, 0, f5, f5, }
[all …]
|
| D | ref-rvct-all.txt | 7559 VTBL2 output:
7560 VTBL2:0:result_int8x8 [] = { fffffff6, fffffff3, fffffff3, fffffff3, 0, 0, fffffff3, fffffff3, }
7561 VTBL2:1:result_int16x4 [] = { 3333, 3333, 3333, 3333, }
7562 VTBL2:2:result_int32x2 [] = { 33333333, 33333333, }
7563 VTBL2:3:result_int64x1 [] = { 3333333333333333, }
7564 VTBL2:4:result_uint8x8 [] = { f6, f5, f5, f5, 0, 0, f5, f5, }
7565 VTBL2:5:result_uint16x4 [] = { 3333, 3333, 3333, 3333, }
7566 VTBL2:6:result_uint32x2 [] = { 33333333, 33333333, }
7567 VTBL2:7:result_uint64x1 [] = { 3333333333333333, }
7568 VTBL2:8:result_poly8x8 [] = { f6, f5, f5, f5, 0, 0, f5, f5, }
[all …]
|
| D | expected_input4gcc-nofp16.txt | 6808 VTBL2 output:
|
| D | expected_input4gcc.txt | 7330 VTBL2 output:
|
| /external/llvm/lib/Target/ARM/ |
| D | ARMISelLowering.h | 160 VTBL2, // 2-register shuffle with mask enumerator
|
| D | ARMISelDAGToDAG.cpp | 3671 SelectVTBL(N, false, 2, ARM::VTBL2); in Select()
3702 case ARMISD::VTBL2: { in Select()
3713 ReplaceNode(N, CurDAG->getMachineNode(ARM::VTBL2, dl, VT, Ops)); in Select()
|
| D | ARMISelLowering.cpp | 1215 case ARMISD::VTBL2: return "ARMISD::VTBL2"; in getTargetNodeName()
6194 return DAG.getNode(ARMISD::VTBL2, DL, MVT::v8i8, V1, V2, in LowerVECTOR_SHUFFLEv8i8()
|
| D | ARMInstrNEON.td | 6448 def VTBL2
|
| /external/clang/include/clang/Basic/ |
| D | arm_neon.td | 730 def VTBL2 : WInst<"vtbl2", "d2t", "UccPc">;
|
| /external/llvm/lib/Target/ARM/Disassembler/ |
| D | ARMDisassembler.cpp | 3217 case ARM::VTBL2: in DecodeTBLInstruction()
|