1## This file is used by NFC NXP NCI HAL(external/libnfc-nci/halimpl/pn54x) 2## and NFC Service Java Native Interface Extensions (packages/apps/Nfc/nci/jni/extns/pn54x) 3 4############################################################################### 5# Application options 6# Logging Levels 7# NXPLOG_DEFAULT_LOGLEVEL 0x01 8# ANDROID_LOG_DEBUG 0x03 9# ANDROID_LOG_WARN 0x02 10# ANDROID_LOG_ERROR 0x01 11# ANDROID_LOG_SILENT 0x00 12# 13NXPLOG_EXTNS_LOGLEVEL=0x01 14NXPLOG_NCIHAL_LOGLEVEL=0x01 15NXPLOG_NCIX_LOGLEVEL=0x01 16NXPLOG_NCIR_LOGLEVEL=0x01 17NXPLOG_FWDNLD_LOGLEVEL=0x01 18NXPLOG_TML_LOGLEVEL=0x01 19 20############################################################################### 21# Nfc Device Node name 22NXP_NFC_DEV_NODE="/dev/pn54x" 23 24############################################################################### 25# Extension for Mifare reader enable 26# 0x00 - Disabled 27# 0x01 - Enabled 28MIFARE_READER_ENABLE=0x01 29 30############################################################################### 31# File location for Firmware 32#FW_STORAGE="/vendor/firmware/libpn548_fw.so" 33 34############################################################################### 35# System clock source selection configuration 36# CLK_SRC_XTAL - 0x01 37# CLK_SRC_PLL - 0x02 38NXP_SYS_CLK_SRC_SEL=0x01 39 40############################################################################### 41# System clock frequency selection configuration for PLL 42# CLK_FREQ_13MHZ - 0x01 43# CLK_FREQ_19_2MHZ - 0x02 44# CLK_FREQ_24MHZ - 0x03 45# CLK_FREQ_26MHZ - 0x04 46# CLK_FREQ_38_4MHZ - 0x05 47# CLK_FREQ_52MHZ - 0x06 48NXP_SYS_CLK_FREQ_SEL=0x02 49 50############################################################################### 51# The timeout value to be used for clock request acknowledgment 52# min value = 0x01 to max = 0x1A 53NXP_SYS_CLOCK_TO_CFG=0x1A 54 55############################################################################### 56# NXP TVDD configurations settings 57# Allow NFCC to configure External TVDD, There are currently three 58#configurations (1, 2 and 3) are supported, out of them only one can be 59#supported. 60NXP_EXT_TVDD_CFG=0x03 61 62############################################################################### 63# NXP proprietary settings 64NXP_ACT_PROP_EXTN={2F, 02, 00} 65 66############################################################################### 67# NFC forum profile settings 68NXP_NFC_PROFILE_EXTN={20, 02, 05, 01, A0, 44, 01, 00} 69 70############################################################################### 71# Standby enable settings 72# 0x00 - Disabled 73# 0x01 - Enabled 74NXP_CORE_STANDBY={2F, 00, 01, 01} 75 76# *** ALMSL(NO BOOSTER) FW VERSION = 10.01.17 *** 77############################################################################### 78# NXP RF configuration ALM/PLM settings 79# This section needs to be updated with the correct values based on the platform 80# New Features were added since FW10.1.13 81# A0, 0D, 06, 70, 44, A3, 90, 03, 00, RF_CLIF_CFG_BR_212_T_RXA CLIF_ANA_RX_REG 82# A0, 0D, 06, 74, 44, A3, 90, 03, 00 RF_CLIF_CFG_BR_424_T_RXA CLIF_ANA_RX_REG 83# A0, 0D, 06, 8E, 44, 12, 90, 03, 00, RF_CLIF_CFG_BR_212_T_RXF CLIF_ANA_RX_REG 84# A0, 0D, 06, 94, 44, 12, 90, 03, 00, RF_CLIF_CFG_BR_424_T_RXF CLIF_ANA_RX_REG 85# A0, 0D, 03, 24, 41, 40, RF_CLIF_CFG_TECHNO_T_TXA_P CLIF_ANA_TX_CLK_CONTROL_REG 86# A0, 0D, 06, 24, 42, 00, 02, FF, FF, RF_CLIF_CFG_TECHNO_T_TXA_P CLIF_ANA_TX_AMPLITUDE_REG 87# A0, 0D, 03, 28, 41, 40, RF_CLIF_CFG_TECHNO_T_TXB CLIF_ANA_TX_CLK_CONTROL_REG 88# A0, 0D, 06, 28, 42, 00, 02, FF, FF, RF_CLIF_CFG_TECHNO_T_TXB CLIF_ANA_TX_AMPLITUDE_REG 89# A0, 0D, 03, 8A, 41, 40, RF_CLIF_CFG_BR_212_T_TXF_P CLIF_ANA_TX_CLK_CONTROL_REG 90# A0, 0D, 03, 90, 41, 40, RF_CLIF_CFG_BR_424_T_TXF_P CLIF_ANA_TX_CLK_CONTROL_REG 91 92# legacy RF parameters. 93# A0, 0D, 03, 06, 37, 08, RF_CLIF_CFG_TARGET CLIF_TX_CONTROL_REG 94# A0, 0D, 06, 32, 42, F8, 20, FF, FF, RF_CLIF_CFG_BR_106_I_TXA CLIF_ANA_TX_AMPLITUDE_REG 95# A0, 0D, 06, 06, 42, 00, 03, F2, F4, RF_CLIF_CFG_TARGET CLIF_ANA_TX_AMPLITUDE_REG 96# A0, 0D, 06, 32, 4A, 33, 07, 00, 1C, RF_CLIF_CFG_BR_106_I_TXA CLIF_ANA_TX_SHAPE_CONTROL_REG 97# A0, 1D, 11, 55, ... CLK_MAN_Power ON 98# A0, 1E, 11, 1D, ... CLK_MAN_Power OFF 99# A0, 0D, 04, 06, 03, 00, 71, RF_CLIF_CFG_TARGET CLIF_TRANSCEIVE_CONTROL_REG 100# A0, 0D, 03, 00, 40, 05 RF_CLIF_CFG_BOOT CLIF_ANA_NFCLD_REG 101# A0, 0D, 06, 9A, 42, 00, 00, FF, FF, RF_CLIF_CFG_GTM_FELICA CLIF_ANA_TX_AMPLITUDE_REG 102############################################################################################################## 103############################################################################################################## 104# Please be noticed that below registers has to be set as same value !!!!! 105# x value should be set to 0x0 106# y value should be set as same value. 107# A0, 0D, 06, 06, 42, 00, 0x, Fy, F3, 108# A0, 0D, 06, 24, 42, 00, 0x, Fy, F3, 109# A0, 0D, 06, 98, 42, 00, 0x, Fy, F3, 110# A0, 0D, 06, 9A, 42, 00, 0x, Fy, F3, 111############################################################################################################## 112############################################################################################################## 113 114NXP_RF_CONF_BLK_1={ 20, 02, AF, 12, 115 A0, 0D, 06, 04, 35, F4, 02, FF, 03, 116 A0, 0D, 03, 06, 37, 08, 117 A0, 0D, 06, 34, 2D, 24, 37, 0C, 00, 118 A0, 0D, 04, 34, 44, 22, 00, 119 A0, 0D, 06, 32, 42, F8, 20, FF, FF, 120 A0, 0D, 06, 06, 42, 00, 00, F1, F1, 121 A0, 0D, 06, 24, 42, 00, 00, F1, F1, 122 A0, 0D, 06, 98, 42, 00, 00, F1, F1, 123 A0, 0D, 06, 9A, 42, 00, 00, F1, F1, 124 A0, 0D, 06, 32, 4A, 33, 07, 00, 1C, 125 A0, 1D, 11, 54, 33, 14, 17, 00, AA, 85, 00, 80, 55, 2A, 04, 00, 63, 00, 00, 00, 126 A0, 1E, 11, 1C, 13, 14, 14, 00, 6F, 97, 00, 00, 00, 10, 04, 00, 63, 02, 00, 00, 127 A0, 0D, 06, 06, 03, 00, 71, 00, 20, 128 A0, 0D, 03, 00, 40, 05, 129 A0, 0D, 06, 56, 2D, 05, 9F, 0C, 00, 130 A0, 0D, 04, 56, 44, 22, 00, 131 A0, 0D, 06, 54, 42, 88, 30, FF, FF, 132 A0, 0D, 06, 44, 42, 88, 20, FF, FF 133} 134 135 136# Core configuration extensions 137# It includes 138# A002 - Clock Request 139# 0x00 - Disabled 140# 0x01 - Enabled 141# A003 - Clock Selection 142# Please refer to User Manual 143# A004 - Clock Time Out 144# Defined in ms 145# A00E - Load Modulation Mode 146# 0x00 - PLM 147# 0x01 - ALM 148# A012 - SWP interface 2 configuration 149# 0x00 - SWP 150# 0x02 - DWP 151# Please refer to User Manual 152# A040-A043 - Ultra Low Power Tag Detector 153# Please refer to Application Note of ULPTD 154# A05E - Jewel Reader 155# Please refer to User Manual 156# A0CD - SWP S1 line behavior 157# Defined S1 High time out during Activation sequence 158# A0EC - SWP1 interface 159# 0x00 - Disabled 160# 0x01 - Enabled 161# A0ED - SWP2 interface 162# 0x00 - Disabled 163# 0x01 - Enabled 164NXP_CORE_CONF_EXTN={20, 02, 4D, 12, 165 A0, 02, 01, 01, 166 A0, 03, 01, 08, 167 A0, 04, 01, 0A, 168 A0, 06, 01, 01, 169 A0, 80, 02, B0, 04, 170 A0, 11, 04, 14, B8, 0B, 14, 171 A0, 5E, 01, 01, 172 A0, CD, 01, 0F, 173 A0, EC, 01, 00, 174 A0, ED, 01, 00, 175 A0, CB, 01, 0F, 176 A0, CE, 01, 7F, 177 A0, 40, 01, 01, 178 A0, 41, 01, 03, 179 A0, 42, 01, 19, 180 A0, 43, 01, 03, 181 A0, F2, 01, 00, 182 A0, 68, 01, 01 183} 184 185NXP_EXT_TVDD_CFG_3={20, 02, 0B, 02, 186 A0, 0E, 03, 52, 64, 0A, 187 A0, 66, 01, 01 188} 189 190############################################################################### 191# To enable i2c fragmentation set i2c fragmentation enable 0x01 to disable set to 0x00 192NXP_I2C_FRAGMENTATION_ENABLED=0x00 193 194############################################################################### 195# Core configuration settings 196NXP_CORE_CONF={ 20, 02, 2B, 0D, 197 28, 01, 00, 198 21, 01, 00, 199 30, 01, 08, 200 31, 01, 03, 201 33, 04, 01, 02, 03, 04, 202 54, 01, 06, 203 50, 01, 00, 204 5B, 01, 00, 205 60, 01, 0E, 206 80, 01, 01, 207 81, 01, 01, 208 82, 01, 0E, 209 18, 01, 01 210} 211 212############################################################################### 213# Mifare Classic Key settings 214#NXP_CORE_MFCKEY_SETTING={20, 02, 25,04, A0, 51, 06, A0, A1, A2, A3, A4, A5, 215# A0, 52, 06, D3, F7, D3, F7, D3, F7, 216# A0, 53, 06, FF, FF, FF, FF, FF, FF, 217# A0, 54, 06, 00, 00, 00, 00, 00, 00} 218 219############################################################################### 220# Default SE Options 221# No secure element 0x00 222# eSE 0x01 223# UICC 0x02 224NXP_DEFAULT_SE=0x03 225 226############################################################################### 227#Enable SWP full power mode when phone is power off 228NXP_SWP_FULL_PWR_ON=0x00 229 230############################################################################### 231#### Select the CHIP #### 232#PN547C2 0x01 233#PN65T 0x02 234#PN548AD 0x03 235#PN66T 0x04 236NXP_NFC_CHIP=0x03 237 238############################################################################### 239# CE when Screen state is locked 240# Disable 0x00 241# Enable 0x01 242NXP_CE_ROUTE_STRICT_DISABLE=0x01 243 244NXP_DEFAULT_NFCEE_TIMEOUT=0x06 245 246############################################################################### 247#Timeout in secs 248NXP_SWP_RD_START_TIMEOUT=0x0A 249 250############################################################################### 251#Timeout in secs 252NXP_SWP_RD_TAG_OP_TIMEOUT=0x01 253 254############################################################################### 255#Set the default AID route Location : 256#This settings will be used when application does not set this parameter 257# host 0x00 258# eSE 0x01 259# UICC 0x02 260DEFAULT_AID_ROUTE=0x00 261 262############################################################################### 263#Set the Mifare Desfire route Location : 264#This settings will be used when application does not set this parameter 265# host 0x00 266# eSE 0x01 267# UICC 0x02 268DEFAULT_DESFIRE_ROUTE=0x02 269 270############################################################################### 271#Set the Mifare CLT route Location : 272#This settings will be used when application does not set this parameter 273# host 0x00 274# eSE 0x01 275# UICC 0x02 276DEFAULT_MIFARE_CLT_ROUTE=0x02 277 278############################################################################### 279# AID Matching platform options 280# AID_MATCHING_L 0x01 281# AID_MATCHING_K 0x02 282AID_MATCHING_PLATFORM=0x01 283 284