/external/capstone/suite/MC/ARM/ |
D | neon-shift-encoding.s.cs | 18 0x30,0x00,0xc9,0xf3 = vshr.u8 d16, d16, #7 19 0x30,0x00,0xd1,0xf3 = vshr.u16 d16, d16, #15 20 0x30,0x00,0xe1,0xf3 = vshr.u32 d16, d16, #31 21 0xb0,0x00,0xc1,0xf3 = vshr.u64 d16, d16, #63 22 0x70,0x00,0xc9,0xf3 = vshr.u8 q8, q8, #7 23 0x70,0x00,0xd1,0xf3 = vshr.u16 q8, q8, #15 24 0x70,0x00,0xe1,0xf3 = vshr.u32 q8, q8, #31 25 0xf0,0x00,0xc1,0xf3 = vshr.u64 q8, q8, #63 26 0x30,0x00,0xc9,0xf2 = vshr.s8 d16, d16, #7 27 0x30,0x00,0xd1,0xf2 = vshr.s16 d16, d16, #15 [all …]
|
D | neont2-shift-encoding.s.cs | 18 0xc8,0xff,0x30,0x00 = vshr.u8 d16, d16, #8 19 0xd0,0xff,0x30,0x00 = vshr.u16 d16, d16, #16 20 0xe0,0xff,0x30,0x00 = vshr.u32 d16, d16, #32 21 0xc0,0xff,0xb0,0x00 = vshr.u64 d16, d16, #64 22 0xc8,0xff,0x70,0x00 = vshr.u8 q8, q8, #8 23 0xd0,0xff,0x70,0x00 = vshr.u16 q8, q8, #16 24 0xe0,0xff,0x70,0x00 = vshr.u32 q8, q8, #32 25 0xc0,0xff,0xf0,0x00 = vshr.u64 q8, q8, #64 26 0xc8,0xef,0x30,0x00 = vshr.s8 d16, d16, #8 27 0xd0,0xef,0x30,0x00 = vshr.s16 d16, d16, #16 [all …]
|
/external/llvm/test/MC/ARM/ |
D | neon-shift-encoding.s | 39 vshr.u8 d16, d16, #7 40 vshr.u16 d16, d16, #15 41 vshr.u32 d16, d16, #31 42 vshr.u64 d16, d16, #63 43 vshr.u8 q8, q8, #7 44 vshr.u16 q8, q8, #15 45 vshr.u32 q8, q8, #31 46 vshr.u64 q8, q8, #63 47 vshr.s8 d16, d16, #7 48 vshr.s16 d16, d16, #15 [all …]
|
D | neont2-shift-encoding.s | 37 @ CHECK: vshr.u8 d16, d16, #8 @ encoding: [0xc8,0xff,0x30,0x00] 38 vshr.u8 d16, d16, #8 39 @ CHECK: vshr.u16 d16, d16, #16 @ encoding: [0xd0,0xff,0x30,0x00] 40 vshr.u16 d16, d16, #16 41 @ CHECK: vshr.u32 d16, d16, #32 @ encoding: [0xe0,0xff,0x30,0x00] 42 vshr.u32 d16, d16, #32 43 @ CHECK: vshr.u64 d16, d16, #64 @ encoding: [0xc0,0xff,0xb0,0x00] 44 vshr.u64 d16, d16, #64 45 @ CHECK: vshr.u8 q8, q8, #8 @ encoding: [0xc8,0xff,0x70,0x00] 46 vshr.u8 q8, q8, #8 [all …]
|
/external/swiftshader/third_party/LLVM/test/MC/ARM/ |
D | neont2-shift-encoding.s | 37 @ CHECK: vshr.u8 d16, d16, #8 @ encoding: [0xc8,0xff,0x30,0x00] 38 vshr.u8 d16, d16, #8 39 @ CHECK: vshr.u16 d16, d16, #16 @ encoding: [0xd0,0xff,0x30,0x00] 40 vshr.u16 d16, d16, #16 41 @ CHECK: vshr.u32 d16, d16, #32 @ encoding: [0xe0,0xff,0x30,0x00] 42 vshr.u32 d16, d16, #32 43 @ CHECK: vshr.u64 d16, d16, #64 @ encoding: [0xc0,0xff,0xb0,0x00] 44 vshr.u64 d16, d16, #64 45 @ CHECK: vshr.u8 q8, q8, #8 @ encoding: [0xc8,0xff,0x70,0x00] 46 vshr.u8 q8, q8, #8 [all …]
|
D | neon-shift-encoding.s | 36 @ CHECK: vshr.u8 d16, d16, #7 @ encoding: [0x30,0x00,0xc9,0xf3] 37 vshr.u8 d16, d16, #7 38 @ CHECK: vshr.u16 d16, d16, #15 @ encoding: [0x30,0x00,0xd1,0xf3] 39 vshr.u16 d16, d16, #15 40 @ CHECK: vshr.u32 d16, d16, #31 @ encoding: [0x30,0x00,0xe1,0xf3] 41 vshr.u32 d16, d16, #31 42 @ CHECK: vshr.u64 d16, d16, #63 @ encoding: [0xb0,0x00,0xc1,0xf3] 43 vshr.u64 d16, d16, #63 44 @ CHECK: vshr.u8 q8, q8, #7 @ encoding: [0x70,0x00,0xc9,0xf3] 45 vshr.u8 q8, q8, #7 [all …]
|
/external/libhevc/common/arm/ |
D | ihevc_intra_pred_luma_vert.s | 200 @vshr.s16 q0, q0, #1 201 @vshr.s16 q14, q14, #1 233 vshr.s64 d24, d24, #8 236 vshr.s64 d25, d25, #8 243 vshr.s64 d24, d24, #8 246 vshr.s64 d25, d25, #8 268 vshr.s64 d24, d24, #8 271 vshr.s64 d25, d25, #8 281 vshr.s64 d24, d24, #8 284 vshr.s64 d25, d25, #8 [all …]
|
D | ihevc_intra_pred_luma_dc.s | 137 vshr.s64 d8, d8, #32 206 vshr.u16 d15, d14, #2 @final dst[0]'s value in d15[0] 482 vshr.s64 d3, d3, #40 @row 0 shift (prol) (first value to be ignored) 487 vshr.s64 d3, d3, #8 @row 1 shift (prol) 495 vshr.s64 d3, d3, #8 @row 2 shift (prol)
|
D | ihevc_intra_pred_chroma_horz.s | 214 @vshr.s16 q12,q12,#1 228 @vshr.s16 q12,q12,#1 295 vshr.s16 q12,q12,#1 336 vshr.s16 q12,q12,#1
|
D | ihevc_intra_pred_luma_horz.s | 207 vshr.s16 q12,q12,#1 221 vshr.s16 q12,q12,#1 285 vshr.s16 q12,q12,#1 326 vshr.s16 q12,q12,#1
|
/external/swiftshader/third_party/subzero/tests_lit/assembler/arm32/ |
D | vec-sh-imm.ll | 1 ; Show that we know how to translate vshl and vshr with immediate shift amounts. 34 ; ASM-NEXT: vshr.s32 {{.*}}, #31 38 ; IASM-NOT: vshr 50 ; ASM-NEXT: vshr.s16 {{.*}}, #15 54 ; IASM-NOT: vshr 66 ; ASM-NEXT: vshr.s8 {{.*}}, #7 70 ; IASM-NOT: vshr
|
D | select-vec.ll | 32 ; ASM-NEXT: vshr.s32 [[M:.*]], {{.*}}, #31 38 ; IASM-NOT: vshr 53 ; ASM-NEXT: vshr.s32 [[M:.*]], {{.*}}, #31 59 ; IASM-NOT: vshr 74 ; ASM-NEXT: vshr.s16 [[M:.*]], {{.*}}, #15 80 ; IASM-NOT: vshr 96 ; ASM-NEXT: vshr.s8 [[M:.*]], {{.*}}, #7 102 ; IASM-NOT: vshr
|
/external/boringssl/src/crypto/curve25519/asm/ |
D | x25519-asm-arm.S | 47 vshr.u64 q1,q0,#7 48 vshr.u64 q0,q0,#8 82 vshr.u64 q3,q2,#7 83 vshr.u64 q2,q2,#6 99 vshr.u64 q5,q5,#26 100 vshr.u64 q6,q6,#3 101 vshr.u64 q7,q7,#29 102 vshr.u64 q8,q8,#6 103 vshr.u64 q10,q10,#25 104 vshr.u64 q11,q11,#3 [all …]
|
/external/boringssl/src/crypto/poly1305/ |
D | poly1305_arm_asm.S | 240 # asm 1: vshr.u64 >mask=reg128#7,<mask=reg128#7,#6 241 # asm 2: vshr.u64 >mask=q6,<mask=q6,#6 242 vshr.u64 q6,q6,#6 245 # asm 1: vshr.u64 >u4=reg128#8,<u4=reg128#8,#7 246 # asm 2: vshr.u64 >u4=q7,<u4=q7,#7 247 vshr.u64 q7,q7,#7 690 # asm 1: vshr.u64 >v4=reg128#4,<d23=reg128#2,#40 691 # asm 2: vshr.u64 >v4=q3,<d23=q1,#40 692 vshr.u64 q3,q1,#40 939 # asm 1: vshr.u64 >t1=reg128#4,<r0=reg128#8,#26 [all …]
|
/external/swiftshader/third_party/LLVM/test/CodeGen/ARM/ |
D | vshift.ll | 181 ;CHECK: vshr.u8 189 ;CHECK: vshr.u16 197 ;CHECK: vshr.u32 205 ;CHECK: vshr.u64 253 ;CHECK: vshr.u8 261 ;CHECK: vshr.u16 269 ;CHECK: vshr.u32 277 ;CHECK: vshr.u64 332 ;CHECK: vshr.s8 340 ;CHECK: vshr.s16 [all …]
|
D | vshl.ll | 218 ;CHECK: vshr.s8 226 ;CHECK: vshr.s16 234 ;CHECK: vshr.s32 242 ;CHECK: vshr.s64 250 ;CHECK: vshr.u8 258 ;CHECK: vshr.u16 266 ;CHECK: vshr.u32 274 ;CHECK: vshr.u64 282 ;CHECK: vshr.s8 290 ;CHECK: vshr.s16 [all …]
|
D | fcopysign.ll | 50 ; SOFT: vshr.u64 [[REG4]], [[REG4]], #32 65 ; SOFT: vshr.u64 [[REG7]], [[REG7]], #32
|
/external/llvm/test/CodeGen/ARM/ |
D | vshift.ll | 181 ;CHECK: vshr.u8 189 ;CHECK: vshr.u16 197 ;CHECK: vshr.u32 205 ;CHECK: vshr.u64 253 ;CHECK: vshr.u8 261 ;CHECK: vshr.u16 269 ;CHECK: vshr.u32 277 ;CHECK: vshr.u64 332 ;CHECK: vshr.s8 340 ;CHECK: vshr.s16 [all …]
|
D | vshrn.ll | 32 ; CHECK: vshr.s16 42 ; CHECK: vshr.u32 52 ; CHECK: vshr.u64
|
D | vshl.ll | 218 ;CHECK: vshr.s8 226 ;CHECK: vshr.s16 234 ;CHECK: vshr.s32 242 ;CHECK: vshr.s64 250 ;CHECK: vshr.u8 258 ;CHECK: vshr.u16 266 ;CHECK: vshr.u32 274 ;CHECK: vshr.u64 282 ;CHECK: vshr.s8 290 ;CHECK: vshr.s16 [all …]
|
/external/boringssl/linux-arm/crypto/fipsmodule/ |
D | bsaes-armv7.S | 1647 vshr.s64 q6, q8, #63 1653 vshr.s64 q7, q9, #63 1659 vshr.s64 q6, q10, #63 1666 vshr.s64 q7, q11, #63 1674 vshr.s64 q6, q12, #63 1682 vshr.s64 q7, q13, #63 1690 vshr.s64 q6, q14, #63 1698 vshr.s64 q7, q15, #63 1750 vshr.s64 q7, q8, #63 1756 vshr.s64 q6, q9, #63 [all …]
|
/external/boringssl/ios-arm/crypto/fipsmodule/ |
D | bsaes-armv7.S | 1658 vshr.s64 q6, q8, #63 1664 vshr.s64 q7, q9, #63 1670 vshr.s64 q6, q10, #63 1677 vshr.s64 q7, q11, #63 1685 vshr.s64 q6, q12, #63 1693 vshr.s64 q7, q13, #63 1701 vshr.s64 q6, q14, #63 1709 vshr.s64 q7, q15, #63 1761 vshr.s64 q7, q8, #63 1767 vshr.s64 q6, q9, #63 [all …]
|
/external/libavc/common/arm/ |
D | ih264_iquant_itrans_recon_a9.s | 172 vshr.s16 d8, d1, #1 @q0>>1 173 vshr.s16 d9, d3, #1 @q1>>1 197 vshr.s16 d18, d11, #1 @q0>>1 198 vshr.s16 d19, d13, #1 @q1>>1 346 vshr.s16 d8, d1, #1 @q0>>1 347 vshr.s16 d9, d3, #1 @q1>>1 372 vshr.s16 d18, d11, #1 @q0>>1 373 vshr.s16 d19, d13, #1 @q1>>1 607 vshr.s16 q10, q2, #0x1 @ 634 vshr.s16 q6, q3, #0x1 @ [all …]
|
/external/boringssl/ios-arm/crypto/chacha/ |
D | chacha-armv4.S | 898 vshr.u32 q1,q12,#20 900 vshr.u32 q5,q13,#20 902 vshr.u32 q9,q14,#20 922 vshr.u32 q3,q12,#24 924 vshr.u32 q7,q13,#24 926 vshr.u32 q11,q14,#24 946 vshr.u32 q1,q12,#25 948 vshr.u32 q5,q13,#25 950 vshr.u32 q9,q14,#25 1006 vshr.u32 q1,q12,#20 [all …]
|
/external/boringssl/linux-arm/crypto/chacha/ |
D | chacha-armv4.S | 895 vshr.u32 q1,q12,#20 897 vshr.u32 q5,q13,#20 899 vshr.u32 q9,q14,#20 919 vshr.u32 q3,q12,#24 921 vshr.u32 q7,q13,#24 923 vshr.u32 q11,q14,#24 943 vshr.u32 q1,q12,#25 945 vshr.u32 q5,q13,#25 947 vshr.u32 q9,q14,#25 1003 vshr.u32 q1,q12,#20 [all …]
|