Searched refs:MIPSInst_RS (Results 1 – 3 of 3) sorted by relevance
82 (s32)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()91 (s64)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()105 regs->regs[MIPSInst_RS(ir)] | in mipsr6_emul()109 if (MIPSInst_RS(ir)) in mipsr6_emul()118 if (MIPSInst_RS(ir)) in mipsr6_emul()132 (s32)((u32)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()141 (s32)((u32)regs->regs[MIPSInst_RS(ir)] - in mipsr6_emul()145 if (config_enabled(CONFIG_32BIT) || MIPSInst_RS(ir)) in mipsr6_emul()154 if (config_enabled(CONFIG_32BIT) || MIPSInst_RS(ir)) in mipsr6_emul()168 (u64)regs->regs[MIPSInst_RS(ir)] + in mipsr6_emul()[all …]
29 #define MIPSInst_RS(x) ((MIPSInst(x) & 0x03e00000) >> I_RS_SFT) macro
1063 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1081 dva = (u64 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1098 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1115 wva = (u32 __user *) (xcp->regs[MIPSInst_RS(ir)] + in cop1Emulate()1132 switch (MIPSInst_RS(ir)) { in cop1Emulate()1205 switch (MIPSInst_RS(ir)) { in cop1Emulate()1361 if (!(MIPSInst_RS(ir) & 0x10)) in cop1Emulate()1389 xcp->regs[MIPSInst_RS(ir)]; in cop1Emulate()