Home
last modified time | relevance | path

Searched refs:PLD_BASE (Results 1 – 6 of 6) sorted by relevance

/arch/m32r/include/asm/mappi3/
Dmappi3_pld.h19 #define PLD_BASE (0x1c000000 /* + NONCACHE_OFFSET */) macro
24 #define PLD_BASE (0x1c000000 + NONCACHE_OFFSET) macro
31 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
32 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
33 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
34 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
35 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
36 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
39 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
40 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
[all …]
/arch/m32r/include/asm/mappi2/
Dmappi2_pld.h19 #define PLD_BASE (0x10c00000 /* + NONCACHE_OFFSET */) macro
24 #define PLD_BASE (0x10c00000 + NONCACHE_OFFSET) macro
31 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
32 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
33 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
34 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
35 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
36 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
39 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
40 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
[all …]
/arch/m32r/include/asm/m32104ut/
Dm32104ut_pld.h28 #define PLD_BASE (PLD_PLAT_BASE /* + NONCACHE_OFFSET */) macro
33 #define PLD_BASE (PLD_PLAT_BASE + NONCACHE_OFFSET) macro
40 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
41 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
42 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
43 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
46 #define PLD_MMCCR __reg16(PLD_BASE + 0x4000)
47 #define PLD_MMCMOD __reg16(PLD_BASE + 0x4002)
48 #define PLD_MMCSTS __reg16(PLD_BASE + 0x4006)
49 #define PLD_MMCBAUR __reg16(PLD_BASE + 0x400a)
[all …]
/arch/m32r/include/asm/opsput/
Dopsput_pld.h22 #define PLD_BASE (PLD_PLAT_BASE /* + NONCACHE_OFFSET */) macro
27 #define PLD_BASE (PLD_PLAT_BASE + NONCACHE_OFFSET) macro
34 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
35 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
36 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
37 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
38 #define PLD_CFVENCR __reg16(PLD_BASE + 0x0008)
39 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
40 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
41 #define PLD_IDERSTCR __reg16(PLD_BASE + 0x0010)
[all …]
/arch/m32r/include/asm/m32700ut/
Dm32700ut_pld.h26 #define PLD_BASE (PLD_PLAT_BASE /* + NONCACHE_OFFSET */) macro
31 #define PLD_BASE (PLD_PLAT_BASE + NONCACHE_OFFSET) macro
38 #define PLD_CFRSTCR __reg16(PLD_BASE + 0x0000)
39 #define PLD_CFSTS __reg16(PLD_BASE + 0x0002)
40 #define PLD_CFIMASK __reg16(PLD_BASE + 0x0004)
41 #define PLD_CFBUFCR __reg16(PLD_BASE + 0x0006)
42 #define PLD_CFVENCR __reg16(PLD_BASE + 0x0008)
43 #define PLD_CFCR0 __reg16(PLD_BASE + 0x000a)
44 #define PLD_CFCR1 __reg16(PLD_BASE + 0x000c)
45 #define PLD_IDERSTCR __reg16(PLD_BASE + 0x0010)
[all …]
/arch/m32r/boot/compressed/
Dm32r_sio.c34 #undef PLD_BASE
36 #define PLD_BASE 0x1cc00000 macro
38 #define PLD_BASE 0xa4c00000 macro