Home
last modified time | relevance | path

Searched refs:TMU0 (Results 1 – 16 of 16) sorted by relevance

/arch/sh/kernel/cpu/sh4/
Dsetup-sh4-202.c92 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator
97 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
107 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7750.c192 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
200 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
213 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c38 TMU0, TMU1, TMU2, enumerator
74 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
106 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/arch/sh/kernel/cpu/sh3/
Dsetup-sh7705.c31 TMU0, TMU1, TMU2, enumerator
49 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
58 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c29 TMU0, TMU1, TMU2, enumerator
51 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
60 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c33 TMU0, TMU1, TMU2, enumerator
38 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
70 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7720.c229 TMU0, TMU1, TMU2, RTC, enumerator
244 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
273 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c270 TMU0, TMU1, TMU2, enumerator
304 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
329 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
350 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c330 TMU0, TMU1, TMU2, enumerator
368 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
394 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
415 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7763.c245 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
261 INTC_VECT(WDT, 0x560), INTC_VECT(TMU0, 0x580),
302 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
320 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
Dsetup-sh7780.c308 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
322 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
355 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
368 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
Dsetup-shx3.c175 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
202 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
274 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
297 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7722.c545 TMU0, TMU1, TMU2, enumerator
580 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
607 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
628 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7785.c385 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
402 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
442 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
470 { 0xffd40000, 0, 32, 8, /* INT2PRI0 */ { TMU0, TMU1,
Dsetup-sh7770.c348 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
371 INTC_VECT(TMU0, 0x400), INTC_VECT(TMU1, 0x420),
419 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
441 { 0xffe00000, 0, 32, 8, /* INT2PRI0 */ { GPIO, TMU0, 0, HAC } },
Dsetup-sh7757.c798 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
852 INTC_VECT(TMU0, 0x580), INTC_VECT(TMU1, 0x5a0),
951 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1066 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },