Home
last modified time | relevance | path

Searched refs:TMU2 (Results 1 – 17 of 17) sorted by relevance

/arch/sh/kernel/cpu/sh4/
Dsetup-sh4-202.c92 HUDI, TMU0, TMU1, TMU2, RTC, SCIF, WDT, enumerator
98 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
107 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7750.c192 TMU3, TMU4, TMU0, TMU1, TMU2, RTC, SCI1, SCIF, WDT, REF, enumerator
201 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
213 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7760.c38 TMU0, TMU1, TMU2, enumerator
75 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
106 { 0xffd00004, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
/arch/sh/kernel/cpu/sh3/
Dsetup-sh7705.c31 TMU0, TMU1, TMU2, enumerator
50 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
58 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh770x.c33 TMU0, TMU1, TMU2, enumerator
39 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2, 0x460),
70 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7710.c29 TMU0, TMU1, TMU2, enumerator
52 INTC_VECT(TMU2, 0x440),
60 { 0xfffffee2, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
Dsetup-sh7720.c229 TMU0, TMU1, TMU2, RTC, enumerator
245 INTC_VECT(TMU2, 0x440), INTC_VECT(RTC, 0x480),
273 { 0xA414FEE2UL, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, RTC } },
/arch/sh/kernel/cpu/sh4a/
Dsetup-sh7366.c270 TMU0, TMU1, TMU2, enumerator
305 INTC_VECT(TMU2, 0x440),
329 { 0, TMU2, TMU1, TMU0, VEU2, 0, 0, LCDC } },
350 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7343.c330 TMU0, TMU1, TMU2, enumerator
369 INTC_VECT(TMU2, 0x440),
394 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
415 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2 } },
Dsetup-sh7763.c245 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
262 INTC_VECT(TMU1, 0x5a0), INTC_VECT(TMU2, 0x5c0),
302 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
321 TMU2, TMU2_TICPI } },
Dsetup-sh7780.c308 RTC, WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
323 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
355 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
369 TMU2, TMU2_TICPI } },
Dsetup-shx3.c175 TMU0, TMU1, TMU2, TMU3, TMU4, TMU5, enumerator
203 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU3, 0x460),
274 0, TMU5, TMU4, TMU3, TMU2, TMU1, TMU0, 0, },
297 TMU3, TMU2, TMU1, TMU0 } },
Dsetup-sh7722.c545 TMU0, TMU1, TMU2, enumerator
581 INTC_VECT(TMU2, 0x440), INTC_VECT(IRDA, 0x480),
607 { 0, TMU2, TMU1, TMU0, JPU, 0, 0, LCDC } },
628 { 0xa4080000, 0, 16, 4, /* IPRA */ { TMU0, TMU1, TMU2, IRDA } },
Dsetup-sh7785.c385 WDT, TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
403 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
442 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
471 TMU2, TMU2_TICPI } },
Dsetup-sh7770.c348 TMU0, TMU1, TMU2, TMU2_TICPI, enumerator
372 INTC_VECT(TMU2, 0x440), INTC_VECT(TMU2_TICPI, 0x460),
419 INTC_GROUP(TMU, TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5,
456 { TMU1, TMU2, TMU2_TICPI, TMU3 } },
Dsetup-sh7786.c490 TMU2, TMU3, enumerator
530 INTC_VECT(TMU2, 0x7a0), INTC_VECT(TMU3, 0x7c0),
603 TMU2, TMU3, 0, }, INTC_SMP_BALANCING(INT2DISTCR1) },
640 { 0xfe410820, 0, 32, 8, /* INT2PRI8 */ { SCIF1, TMU2, TMU3, 0 } },
Dsetup-sh7757.c798 TMU0, TMU1, TMU2, TMU2_TICPI, TMU3, TMU4, TMU5, enumerator
853 INTC_VECT(TMU2, 0x5c0), INTC_VECT(TMU2_TICPI, 0x5e0),
951 INTC_GROUP(TMU012, TMU0, TMU1, TMU2, TMU2_TICPI),
1066 { INT2PRI0, 0, 32, 8, { TMU0, TMU1, TMU2, TMU2_TICPI } },