1 // SPDX-License-Identifier: GPL-2.0
2 /*
3 * PCIe RC driver for Synopsys DesignWare Core
4 *
5 * Copyright (C) 2015-2016 Synopsys, Inc. (www.synopsys.com)
6 *
7 * Authors: Joao Pinto <Joao.Pinto@synopsys.com>
8 */
9 #include <linux/clk.h>
10 #include <linux/delay.h>
11 #include <linux/gpio.h>
12 #include <linux/interrupt.h>
13 #include <linux/kernel.h>
14 #include <linux/init.h>
15 #include <linux/of_device.h>
16 #include <linux/pci.h>
17 #include <linux/platform_device.h>
18 #include <linux/resource.h>
19 #include <linux/types.h>
20 #include <linux/regmap.h>
21
22 #include "pcie-designware.h"
23
24 struct dw_plat_pcie {
25 struct dw_pcie *pci;
26 struct regmap *regmap;
27 enum dw_pcie_device_mode mode;
28 };
29
30 struct dw_plat_pcie_of_data {
31 enum dw_pcie_device_mode mode;
32 };
33
34 static const struct of_device_id dw_plat_pcie_of_match[];
35
36 static const struct dw_pcie_host_ops dw_plat_pcie_host_ops = {
37 };
38
dw_plat_pcie_ep_init(struct dw_pcie_ep * ep)39 static void dw_plat_pcie_ep_init(struct dw_pcie_ep *ep)
40 {
41 struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
42 enum pci_barno bar;
43
44 for (bar = 0; bar < PCI_STD_NUM_BARS; bar++)
45 dw_pcie_ep_reset_bar(pci, bar);
46 }
47
dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep * ep,u8 func_no,enum pci_epc_irq_type type,u16 interrupt_num)48 static int dw_plat_pcie_ep_raise_irq(struct dw_pcie_ep *ep, u8 func_no,
49 enum pci_epc_irq_type type,
50 u16 interrupt_num)
51 {
52 struct dw_pcie *pci = to_dw_pcie_from_ep(ep);
53
54 switch (type) {
55 case PCI_EPC_IRQ_LEGACY:
56 return dw_pcie_ep_raise_legacy_irq(ep, func_no);
57 case PCI_EPC_IRQ_MSI:
58 return dw_pcie_ep_raise_msi_irq(ep, func_no, interrupt_num);
59 case PCI_EPC_IRQ_MSIX:
60 return dw_pcie_ep_raise_msix_irq(ep, func_no, interrupt_num);
61 default:
62 dev_err(pci->dev, "UNKNOWN IRQ type\n");
63 }
64
65 return 0;
66 }
67
68 static const struct pci_epc_features dw_plat_pcie_epc_features = {
69 .linkup_notifier = false,
70 .msi_capable = true,
71 .msix_capable = true,
72 };
73
74 static const struct pci_epc_features*
dw_plat_pcie_get_features(struct dw_pcie_ep * ep)75 dw_plat_pcie_get_features(struct dw_pcie_ep *ep)
76 {
77 return &dw_plat_pcie_epc_features;
78 }
79
80 static const struct dw_pcie_ep_ops pcie_ep_ops = {
81 .ep_init = dw_plat_pcie_ep_init,
82 .raise_irq = dw_plat_pcie_ep_raise_irq,
83 .get_features = dw_plat_pcie_get_features,
84 };
85
dw_plat_add_pcie_port(struct dw_plat_pcie * dw_plat_pcie,struct platform_device * pdev)86 static int dw_plat_add_pcie_port(struct dw_plat_pcie *dw_plat_pcie,
87 struct platform_device *pdev)
88 {
89 struct dw_pcie *pci = dw_plat_pcie->pci;
90 struct pcie_port *pp = &pci->pp;
91 struct device *dev = &pdev->dev;
92 int ret;
93
94 pp->irq = platform_get_irq(pdev, 1);
95 if (pp->irq < 0)
96 return pp->irq;
97
98 pp->num_vectors = MAX_MSI_IRQS;
99 pp->ops = &dw_plat_pcie_host_ops;
100
101 ret = dw_pcie_host_init(pp);
102 if (ret) {
103 dev_err(dev, "Failed to initialize host\n");
104 return ret;
105 }
106
107 return 0;
108 }
109
dw_plat_pcie_probe(struct platform_device * pdev)110 static int dw_plat_pcie_probe(struct platform_device *pdev)
111 {
112 struct device *dev = &pdev->dev;
113 struct dw_plat_pcie *dw_plat_pcie;
114 struct dw_pcie *pci;
115 int ret;
116 const struct of_device_id *match;
117 const struct dw_plat_pcie_of_data *data;
118 enum dw_pcie_device_mode mode;
119
120 match = of_match_device(dw_plat_pcie_of_match, dev);
121 if (!match)
122 return -EINVAL;
123
124 data = (struct dw_plat_pcie_of_data *)match->data;
125 mode = (enum dw_pcie_device_mode)data->mode;
126
127 dw_plat_pcie = devm_kzalloc(dev, sizeof(*dw_plat_pcie), GFP_KERNEL);
128 if (!dw_plat_pcie)
129 return -ENOMEM;
130
131 pci = devm_kzalloc(dev, sizeof(*pci), GFP_KERNEL);
132 if (!pci)
133 return -ENOMEM;
134
135 pci->dev = dev;
136
137 dw_plat_pcie->pci = pci;
138 dw_plat_pcie->mode = mode;
139
140 platform_set_drvdata(pdev, dw_plat_pcie);
141
142 switch (dw_plat_pcie->mode) {
143 case DW_PCIE_RC_TYPE:
144 if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_HOST))
145 return -ENODEV;
146
147 ret = dw_plat_add_pcie_port(dw_plat_pcie, pdev);
148 if (ret < 0)
149 return ret;
150 break;
151 case DW_PCIE_EP_TYPE:
152 if (!IS_ENABLED(CONFIG_PCIE_DW_PLAT_EP))
153 return -ENODEV;
154
155 pci->ep.ops = &pcie_ep_ops;
156 return dw_pcie_ep_init(&pci->ep);
157 default:
158 dev_err(dev, "INVALID device type %d\n", dw_plat_pcie->mode);
159 }
160
161 return 0;
162 }
163
164 static const struct dw_plat_pcie_of_data dw_plat_pcie_rc_of_data = {
165 .mode = DW_PCIE_RC_TYPE,
166 };
167
168 static const struct dw_plat_pcie_of_data dw_plat_pcie_ep_of_data = {
169 .mode = DW_PCIE_EP_TYPE,
170 };
171
172 static const struct of_device_id dw_plat_pcie_of_match[] = {
173 {
174 .compatible = "snps,dw-pcie",
175 .data = &dw_plat_pcie_rc_of_data,
176 },
177 {
178 .compatible = "snps,dw-pcie-ep",
179 .data = &dw_plat_pcie_ep_of_data,
180 },
181 {},
182 };
183
184 static struct platform_driver dw_plat_pcie_driver = {
185 .driver = {
186 .name = "dw-pcie",
187 .of_match_table = dw_plat_pcie_of_match,
188 .suppress_bind_attrs = true,
189 },
190 .probe = dw_plat_pcie_probe,
191 };
192 builtin_platform_driver(dw_plat_pcie_driver);
193