1 /* SPDX-License-Identifier: GPL-2.0 */
2 /* Copyright (c) 2021 Rockchip Electronics Co., Ltd. */
3
4 #ifndef _RKISP_CAPTURE_V3X_H
5 #define _RKISP_CAPTURE_V3X_H
6
7 /* memory align for mpp */
8 #define RK_MPP_ALIGN 4096
9 //#define RKISP_STREAM_BP_EN 1
10
11 #if IS_ENABLED(CONFIG_VIDEO_ROCKCHIP_ISP_VERSION_V30)
12 int rkisp_register_stream_v30(struct rkisp_device *dev);
13 void rkisp_unregister_stream_v30(struct rkisp_device *dev);
14 void rkisp_mi_v30_isr(u32 mis_val, struct rkisp_device *dev);
15 void rkisp_mipi_v30_isr(u32 phy, u32 packet, u32 overflow, u32 state, struct rkisp_device *dev);
16 #else
rkisp_register_stream_v30(struct rkisp_device * dev)17 static inline int rkisp_register_stream_v30(struct rkisp_device *dev) { return -EINVAL; }
rkisp_unregister_stream_v30(struct rkisp_device * dev)18 static inline void rkisp_unregister_stream_v30(struct rkisp_device *dev) {}
rkisp_mi_v30_isr(u32 mis_val,struct rkisp_device * dev)19 static inline void rkisp_mi_v30_isr(u32 mis_val, struct rkisp_device *dev) {}
rkisp_mipi_v30_isr(u32 phy,u32 packet,u32 overflow,u32 state,struct rkisp_device * dev)20 static inline void rkisp_mipi_v30_isr(u32 phy, u32 packet, u32 overflow, u32 state, struct rkisp_device *dev) {}
21 #endif
22
23 #endif
24