• Home
  • Line#
  • Scopes#
  • Navigate#
  • Raw
  • Download
1 /*
2  * Copyright (c) 2021-2023 HPMicro
3  *
4  * SPDX-License-Identifier: BSD-3-Clause
5  *
6  */
7 
8 
9 #ifndef HPM_PGPR_H
10 #define HPM_PGPR_H
11 
12 typedef struct {
13     __RW uint32_t PMIC_GPR00;                  /* 0x0: Generic control */
14     __RW uint32_t PMIC_GPR01;                  /* 0x4: Generic control */
15     __RW uint32_t PMIC_GPR02;                  /* 0x8: Generic control */
16     __RW uint32_t PMIC_GPR03;                  /* 0xC: Generic control */
17     __RW uint32_t PMIC_GPR04;                  /* 0x10: Generic control */
18     __RW uint32_t PMIC_GPR05;                  /* 0x14: Generic control */
19     __RW uint32_t PMIC_GPR06;                  /* 0x18: Generic control */
20     __RW uint32_t PMIC_GPR07;                  /* 0x1C: Generic control */
21     __RW uint32_t PMIC_GPR08;                  /* 0x20: Generic control */
22     __RW uint32_t PMIC_GPR09;                  /* 0x24: Generic control */
23     __RW uint32_t PMIC_GPR10;                  /* 0x28: Generic control */
24     __RW uint32_t PMIC_GPR11;                  /* 0x2C: Generic control */
25     __RW uint32_t PMIC_GPR12;                  /* 0x30: Generic control */
26     __RW uint32_t PMIC_GPR13;                  /* 0x34: Generic control */
27     __RW uint32_t PMIC_GPR14;                  /* 0x38: Generic control */
28     __RW uint32_t PMIC_GPR15;                  /* 0x3C: Generic control */
29 } PGPR_Type;
30 
31 
32 /* Bitfield definition for register: PMIC_GPR00 */
33 /*
34  * GPR (RW)
35  *
36  * Generic control
37  */
38 #define PGPR_PMIC_GPR00_GPR_MASK (0xFFFFFFFFUL)
39 #define PGPR_PMIC_GPR00_GPR_SHIFT (0U)
40 #define PGPR_PMIC_GPR00_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR00_GPR_SHIFT) & PGPR_PMIC_GPR00_GPR_MASK)
41 #define PGPR_PMIC_GPR00_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR00_GPR_MASK) >> PGPR_PMIC_GPR00_GPR_SHIFT)
42 
43 /* Bitfield definition for register: PMIC_GPR01 */
44 /*
45  * GPR (RW)
46  *
47  * Generic control
48  */
49 #define PGPR_PMIC_GPR01_GPR_MASK (0xFFFFFFFFUL)
50 #define PGPR_PMIC_GPR01_GPR_SHIFT (0U)
51 #define PGPR_PMIC_GPR01_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR01_GPR_SHIFT) & PGPR_PMIC_GPR01_GPR_MASK)
52 #define PGPR_PMIC_GPR01_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR01_GPR_MASK) >> PGPR_PMIC_GPR01_GPR_SHIFT)
53 
54 /* Bitfield definition for register: PMIC_GPR02 */
55 /*
56  * GPR (RW)
57  *
58  * Generic control
59  */
60 #define PGPR_PMIC_GPR02_GPR_MASK (0xFFFFFFFFUL)
61 #define PGPR_PMIC_GPR02_GPR_SHIFT (0U)
62 #define PGPR_PMIC_GPR02_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR02_GPR_SHIFT) & PGPR_PMIC_GPR02_GPR_MASK)
63 #define PGPR_PMIC_GPR02_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR02_GPR_MASK) >> PGPR_PMIC_GPR02_GPR_SHIFT)
64 
65 /* Bitfield definition for register: PMIC_GPR03 */
66 /*
67  * GPR (RW)
68  *
69  * Generic control
70  */
71 #define PGPR_PMIC_GPR03_GPR_MASK (0xFFFFFFFFUL)
72 #define PGPR_PMIC_GPR03_GPR_SHIFT (0U)
73 #define PGPR_PMIC_GPR03_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR03_GPR_SHIFT) & PGPR_PMIC_GPR03_GPR_MASK)
74 #define PGPR_PMIC_GPR03_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR03_GPR_MASK) >> PGPR_PMIC_GPR03_GPR_SHIFT)
75 
76 /* Bitfield definition for register: PMIC_GPR04 */
77 /*
78  * GPR (RW)
79  *
80  * Generic control
81  */
82 #define PGPR_PMIC_GPR04_GPR_MASK (0xFFFFFFFFUL)
83 #define PGPR_PMIC_GPR04_GPR_SHIFT (0U)
84 #define PGPR_PMIC_GPR04_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR04_GPR_SHIFT) & PGPR_PMIC_GPR04_GPR_MASK)
85 #define PGPR_PMIC_GPR04_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR04_GPR_MASK) >> PGPR_PMIC_GPR04_GPR_SHIFT)
86 
87 /* Bitfield definition for register: PMIC_GPR05 */
88 /*
89  * GPR (RW)
90  *
91  * Generic control
92  */
93 #define PGPR_PMIC_GPR05_GPR_MASK (0xFFFFFFFFUL)
94 #define PGPR_PMIC_GPR05_GPR_SHIFT (0U)
95 #define PGPR_PMIC_GPR05_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR05_GPR_SHIFT) & PGPR_PMIC_GPR05_GPR_MASK)
96 #define PGPR_PMIC_GPR05_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR05_GPR_MASK) >> PGPR_PMIC_GPR05_GPR_SHIFT)
97 
98 /* Bitfield definition for register: PMIC_GPR06 */
99 /*
100  * GPR (RW)
101  *
102  * Generic control
103  */
104 #define PGPR_PMIC_GPR06_GPR_MASK (0xFFFFFFFFUL)
105 #define PGPR_PMIC_GPR06_GPR_SHIFT (0U)
106 #define PGPR_PMIC_GPR06_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR06_GPR_SHIFT) & PGPR_PMIC_GPR06_GPR_MASK)
107 #define PGPR_PMIC_GPR06_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR06_GPR_MASK) >> PGPR_PMIC_GPR06_GPR_SHIFT)
108 
109 /* Bitfield definition for register: PMIC_GPR07 */
110 /*
111  * GPR (RW)
112  *
113  * Generic control
114  */
115 #define PGPR_PMIC_GPR07_GPR_MASK (0xFFFFFFFFUL)
116 #define PGPR_PMIC_GPR07_GPR_SHIFT (0U)
117 #define PGPR_PMIC_GPR07_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR07_GPR_SHIFT) & PGPR_PMIC_GPR07_GPR_MASK)
118 #define PGPR_PMIC_GPR07_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR07_GPR_MASK) >> PGPR_PMIC_GPR07_GPR_SHIFT)
119 
120 /* Bitfield definition for register: PMIC_GPR08 */
121 /*
122  * GPR (RW)
123  *
124  * Generic control
125  */
126 #define PGPR_PMIC_GPR08_GPR_MASK (0xFFFFFFFFUL)
127 #define PGPR_PMIC_GPR08_GPR_SHIFT (0U)
128 #define PGPR_PMIC_GPR08_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR08_GPR_SHIFT) & PGPR_PMIC_GPR08_GPR_MASK)
129 #define PGPR_PMIC_GPR08_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR08_GPR_MASK) >> PGPR_PMIC_GPR08_GPR_SHIFT)
130 
131 /* Bitfield definition for register: PMIC_GPR09 */
132 /*
133  * GPR (RW)
134  *
135  * Generic control
136  */
137 #define PGPR_PMIC_GPR09_GPR_MASK (0xFFFFFFFFUL)
138 #define PGPR_PMIC_GPR09_GPR_SHIFT (0U)
139 #define PGPR_PMIC_GPR09_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR09_GPR_SHIFT) & PGPR_PMIC_GPR09_GPR_MASK)
140 #define PGPR_PMIC_GPR09_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR09_GPR_MASK) >> PGPR_PMIC_GPR09_GPR_SHIFT)
141 
142 /* Bitfield definition for register: PMIC_GPR10 */
143 /*
144  * GPR (RW)
145  *
146  * Generic control
147  */
148 #define PGPR_PMIC_GPR10_GPR_MASK (0xFFFFFFFFUL)
149 #define PGPR_PMIC_GPR10_GPR_SHIFT (0U)
150 #define PGPR_PMIC_GPR10_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR10_GPR_SHIFT) & PGPR_PMIC_GPR10_GPR_MASK)
151 #define PGPR_PMIC_GPR10_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR10_GPR_MASK) >> PGPR_PMIC_GPR10_GPR_SHIFT)
152 
153 /* Bitfield definition for register: PMIC_GPR11 */
154 /*
155  * GPR (RW)
156  *
157  * Generic control
158  */
159 #define PGPR_PMIC_GPR11_GPR_MASK (0xFFFFFFFFUL)
160 #define PGPR_PMIC_GPR11_GPR_SHIFT (0U)
161 #define PGPR_PMIC_GPR11_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR11_GPR_SHIFT) & PGPR_PMIC_GPR11_GPR_MASK)
162 #define PGPR_PMIC_GPR11_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR11_GPR_MASK) >> PGPR_PMIC_GPR11_GPR_SHIFT)
163 
164 /* Bitfield definition for register: PMIC_GPR12 */
165 /*
166  * GPR (RW)
167  *
168  * Generic control
169  */
170 #define PGPR_PMIC_GPR12_GPR_MASK (0xFFFFFFFFUL)
171 #define PGPR_PMIC_GPR12_GPR_SHIFT (0U)
172 #define PGPR_PMIC_GPR12_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR12_GPR_SHIFT) & PGPR_PMIC_GPR12_GPR_MASK)
173 #define PGPR_PMIC_GPR12_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR12_GPR_MASK) >> PGPR_PMIC_GPR12_GPR_SHIFT)
174 
175 /* Bitfield definition for register: PMIC_GPR13 */
176 /*
177  * GPR (RW)
178  *
179  * Generic control
180  */
181 #define PGPR_PMIC_GPR13_GPR_MASK (0xFFFFFFFFUL)
182 #define PGPR_PMIC_GPR13_GPR_SHIFT (0U)
183 #define PGPR_PMIC_GPR13_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR13_GPR_SHIFT) & PGPR_PMIC_GPR13_GPR_MASK)
184 #define PGPR_PMIC_GPR13_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR13_GPR_MASK) >> PGPR_PMIC_GPR13_GPR_SHIFT)
185 
186 /* Bitfield definition for register: PMIC_GPR14 */
187 /*
188  * GPR (RW)
189  *
190  * Generic control
191  */
192 #define PGPR_PMIC_GPR14_GPR_MASK (0xFFFFFFFFUL)
193 #define PGPR_PMIC_GPR14_GPR_SHIFT (0U)
194 #define PGPR_PMIC_GPR14_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR14_GPR_SHIFT) & PGPR_PMIC_GPR14_GPR_MASK)
195 #define PGPR_PMIC_GPR14_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR14_GPR_MASK) >> PGPR_PMIC_GPR14_GPR_SHIFT)
196 
197 /* Bitfield definition for register: PMIC_GPR15 */
198 /*
199  * GPR (RW)
200  *
201  * Generic control
202  */
203 #define PGPR_PMIC_GPR15_GPR_MASK (0xFFFFFFFFUL)
204 #define PGPR_PMIC_GPR15_GPR_SHIFT (0U)
205 #define PGPR_PMIC_GPR15_GPR_SET(x) (((uint32_t)(x) << PGPR_PMIC_GPR15_GPR_SHIFT) & PGPR_PMIC_GPR15_GPR_MASK)
206 #define PGPR_PMIC_GPR15_GPR_GET(x) (((uint32_t)(x) & PGPR_PMIC_GPR15_GPR_MASK) >> PGPR_PMIC_GPR15_GPR_SHIFT)
207 
208 
209 
210 
211 #endif /* HPM_PGPR_H */
212