Home
last modified time | relevance | path

Searched refs:and1 (Results 1 – 25 of 137) sorted by relevance

123456

/external/llvm/test/Transforms/InstSimplify/
Dselect.ll6 %and1 = and i32 %x, -2
7 %and1.x = select i1 %cmp, i32 %and1, i32 %x
8 ret i32 %and1.x
16 %and1 = and i32 %x, -2
17 %and1.x = select i1 %cmp, i32 %x, i32 %and1
18 ret i32 %and1.x
26 %and1 = and i32 %x, -2
27 %and1.x = select i1 %cmp, i32 %and1, i32 %x
28 ret i32 %and1.x
127 %and1 = and i32 %x, -9
[all …]
/external/llvm/test/Transforms/InstCombine/
Dassume2.ll19 %and1 = and i32 %a, 7
20 ret i32 %and1
35 %and1 = and i32 %a, 7
36 ret i32 %and1
50 %and1 = and i32 %a, 7
51 ret i32 %and1
66 %and1 = and i32 %a, 7
67 ret i32 %and1
81 %and1 = and i32 %a, 7
82 ret i32 %and1
[all …]
Dlogical-select.ll103 %and1 = and <2 x i64> %bc1, %sia
107 %or = or <2 x i64> %and1, %and2
125 %and1 = and <2 x i64> %bc1, %sia
129 %or = or <2 x i64> %and2, %and1
147 %and1 = and <2 x i64> %bc1, %sia
151 %or = or <2 x i64> %and1, %and2
169 %and1 = and <2 x i64> %bc1, %sia
173 %or = or <2 x i64> %and2, %and1
191 %and1 = and <2 x i64> %sia, %bc1
195 %or = or <2 x i64> %and1, %and2
[all …]
Dassume.ll61 %and1 = and i1 %a, %b
62 %and = and i1 %and1, %c
93 %and1 = and i32 %a, 3
103 ret i32 %and1
117 %and1 = and i32 %a, 3
118 ret i32 %and1
124 %and1 = and i32 %a, 3
139 ret i32 %and1
145 %and1 = and i32 %b, 3
159 ret i32 %and1
/external/llvm-project/llvm/test/Transforms/InstCombine/
Dassume2.ll18 %and1 = and i32 %a, 7
19 ret i32 %and1
33 %and1 = and i32 %a, 7
34 ret i32 %and1
47 %and1 = and i32 %a, 7
48 ret i32 %and1
62 %and1 = and i32 %a, 7
63 ret i32 %and1
75 %and1 = and i32 %a, 7
76 ret i32 %and1
[all …]
Dmasked-merge-or.ll29 %and1 = and i32 %neg, %y
30 %ret = or i32 %and, %and1
44 %and1 = and <2 x i32> %neg, %y
45 %ret = or <2 x i32> %and, %and1
59 %and1 = and <3 x i32> %neg, %y
60 %ret = or <3 x i32> %and, %and1
76 %and1 = and i32 %y, -65281
77 %ret = or i32 %and, %and1
89 %and1 = and <2 x i32> %y, <i32 -65281, i32 -65281>
90 %ret = or <2 x i32> %and, %and1
[all …]
Dmasked-merge-add.ll29 %and1 = and i32 %neg, %y
30 %ret = add i32 %and, %and1
44 %and1 = and <2 x i32> %neg, %y
45 %ret = add <2 x i32> %and, %and1
59 %and1 = and <3 x i32> %neg, %y
60 %ret = add <3 x i32> %and, %and1
76 %and1 = and i32 %y, -65281
77 %ret = add i32 %and, %and1
89 %and1 = and <2 x i32> %y, <i32 -65281, i32 -65281>
90 %ret = add <2 x i32> %and, %and1
[all …]
Dmasked-merge-xor.ll29 %and1 = and i32 %neg, %y
30 %ret = xor i32 %and, %and1
44 %and1 = and <2 x i32> %neg, %y
45 %ret = xor <2 x i32> %and, %and1
59 %and1 = and <3 x i32> %neg, %y
60 %ret = xor <3 x i32> %and, %and1
76 %and1 = and i32 %y, -65281
77 %ret = xor i32 %and, %and1
89 %and1 = and <2 x i32> %y, <i32 -65281, i32 -65281>
90 %ret = xor <2 x i32> %and, %and1
[all …]
Dout-of-bounds-indexes.ll13 %and1 = and i32 %a, 3
14 %B = lshr i32 %and1, -2147483648
17 ret i32 %and1
26 %and1 = and i128 %a, 3
27 %B = lshr i128 %and1, -1
30 ret i128 %and1
Dlogical-select.ll180 %and1 = and <2 x i64> %bc1, %sia
184 %or = or <2 x i64> %and1, %and2
202 %and1 = and <2 x i64> %bc1, %sia
206 %or = or <2 x i64> %and2, %and1
224 %and1 = and <2 x i64> %bc1, %sia
228 %or = or <2 x i64> %and1, %and2
246 %and1 = and <2 x i64> %bc1, %sia
250 %or = or <2 x i64> %and2, %and1
268 %and1 = and <2 x i64> %sia, %bc1
272 %or = or <2 x i64> %and1, %and2
[all …]
/external/llvm-project/llvm/test/CodeGen/AArch64/
Daarch64-bit-gen.ll15 %and1 = and <1 x i8> %neg, %A
16 %or = or <1 x i8> %and, %and1
29 %and1 = and <1 x i16> %neg, %A
30 %or = or <1 x i16> %and, %and1
43 %and1 = and <1 x i32> %neg, %A
44 %or = or <1 x i32> %and, %and1
57 %and1 = and <1 x i64> %neg, %A
58 %or = or <1 x i64> %and, %and1
69 %and1 = and <2 x i32> %neg, %A
70 %or = or <2 x i32> %and, %and1
[all …]
Daarch64-bif-gen.ll15 %and1 = and <1 x i8> %C, %A
16 %or = or <1 x i8> %and, %and1
29 %and1 = and <1 x i16> %C, %A
30 %or = or <1 x i16> %and, %and1
43 %and1 = and <1 x i32> %C, %A
44 %or = or <1 x i32> %and, %and1
57 %and1 = and <1 x i64> %C, %A
58 %or = or <1 x i64> %and, %and1
69 %and1 = and <2 x i32> %C, %A
70 %or = or <2 x i32> %and, %and1
[all …]
/external/llvm/test/CodeGen/SystemZ/
Dvec-or-02.ll14 %and1 = and <16 x i8> %val1, %val3
16 %ret = or <16 x i8> %and1, %and2
29 %and1 = and <16 x i8> %val1, %not
31 %ret = or <16 x i8> %and1, %and2
42 %and1 = and <8 x i16> %val1, %val3
44 %ret = or <8 x i16> %and1, %and2
55 %and1 = and <8 x i16> %val1, %not
57 %ret = or <8 x i16> %and1, %and2
67 %and1 = and <4 x i32> %val1, %val3
69 %ret = or <4 x i32> %and1, %and2
[all …]
/external/llvm-project/llvm/test/CodeGen/SystemZ/
Dvec-or-02.ll14 %and1 = and <16 x i8> %val1, %val3
16 %ret = or <16 x i8> %and1, %and2
29 %and1 = and <16 x i8> %val1, %not
31 %ret = or <16 x i8> %and1, %and2
42 %and1 = and <8 x i16> %val1, %val3
44 %ret = or <8 x i16> %and1, %and2
55 %and1 = and <8 x i16> %val1, %not
57 %ret = or <8 x i16> %and1, %and2
67 %and1 = and <4 x i32> %val1, %val3
69 %ret = or <4 x i32> %and1, %and2
[all …]
/external/llvm-project/llvm/test/CodeGen/PowerPC/
Dvec-select.ll12 %and1.i = and <4 x i32> %c, %b
13 %or.i = or <4 x i32> %and1.i, %and.i
25 %and1.i = and <8 x i16> %c, %b
26 %or.i = or <8 x i16> %and.i, %and1.i
38 %and1.i = and <16 x i8> %c, %b
39 %or.i = or <16 x i8> %and.i, %and1.i
51 %and1.i = and <2 x i64> %c, %b
52 %or.i = or <2 x i64> %and.i, %and1.i
69 %and1.i = and <4 x i1> %c, %b
70 %or.i = or <4 x i1> %and.i, %and1.i
Dxxeval-and-nand.ll22 %and1 = and <16 x i8> %and, %C
23 ret <16 x i8> %and1
33 %and1 = and <8 x i16> %and, %C
34 ret <8 x i16> %and1
44 %and1 = and <4 x i32> %and, %C
45 ret <4 x i32> %and1
55 %and1 = and <2 x i64> %and, %C
56 ret <2 x i64> %and1
67 %and1 = and <4 x i32> %neg, %A
68 ret <4 x i32> %and1
[all …]
/external/llvm/test/CodeGen/AArch64/
Darm64-bitfield-extract.ll83 %and1 = and i64 %shr, 16777215
84 %or = or i64 %and, %and1
99 %and1 = and i32 %shr, 7
100 %or = or i32 %and, %and1
118 %and1 = and i32 %shr, 7
119 %or = or i32 %and, %and1
139 %and1 = and i32 %shr, 7
140 %or = or i32 %and, %and1
161 %and1 = and i64 %shr, 7
162 %or = or i64 %and, %and1
[all …]
Dbitfield-insert.ll252 %and1 = and i32 %shr, 7
253 %or = or i32 %and, %and1
270 %and1 = and i32 %shr, 15
271 %or = or i32 %and, %and1
288 %and1 = and i32 %shr, 7
289 %or = or i32 %and, %and1
307 %and1 = and i32 %shr, 15
308 %or = or i32 %and, %and1
325 %and1 = and i32 %b, 65520 ; 0x0000fff0
326 %or = or i32 %and1, %and
[all …]
/external/oboe/samples/RhythmGame/third_party/glm/detail/
Dfunc_integer_simd.inl19 __m128i const and1 = _mm_and_si128(set0, set1); local
20 __m128i const sft1 = _mm_slli_epi32(and1, Shift);
42 __m128i const and1 = _mm_and_si128(sft0, set1); local
43 __m128i const add0 = _mm_add_epi32(and0, and1);
/external/llvm/test/CodeGen/X86/
Dcombine-or.ll85 %and1 = and <4 x i32> %a, <i32 -1, i32 -1, i32 0, i32 0>
87 %or = or <4 x i32> %and1, %and2
97 %and1 = and <2 x i64> %a, <i64 -1, i64 0>
99 %or = or <2 x i64> %and1, %and2
109 %and1 = and <4 x i32> %a, <i32 0, i32 0, i32 -1, i32 -1>
111 %or = or <4 x i32> %and1, %and2
121 %and1 = and <2 x i64> %a, <i64 0, i64 -1>
123 %or = or <2 x i64> %and1, %and2
133 %and1 = and <4 x i32> %a, <i32 -1, i32 0, i32 0, i32 0>
135 %or = or <4 x i32> %and1, %and2
[all …]
/external/llvm-project/llvm/test/CodeGen/AMDGPU/
Dbfi_int.ll81 %and1 = and i64 %not.a, %mask
82 %bitselect = or i64 %and0, %and1
119 %and1 = and i64 %y, %or0
120 %or1 = or i64 %and0, %and1
132 %and1 = and i64 %not.a, %mask
133 %bitselect = or i64 %and0, %and1
176 %and1 = and i64 %y, %or0
177 %or1 = or i64 %and0, %and1
/external/llvm-project/llvm/test/CodeGen/RISCV/
Drv32Zbp.ll35 %and1 = lshr i32 %a, 1
36 %shr = and i32 %and1, 1431655765
76 %and1 = lshr i64 %a, 1
77 %shr = and i64 %and1, 6148914691236517205
109 %and1 = lshr i32 %a, 2
110 %shr = and i32 %and1, 858993459
150 %and1 = lshr i64 %a, 2
151 %shr = and i64 %and1, 3689348814741910323
191 %and1 = shl i32 %a, 1
192 %shl1 = and i32 %and1, -1431655766
[all …]
/external/llvm-project/llvm/test/Analysis/BranchProbabilityInfo/
Dhoist.ll20 %and1 = and i64 %arg2, 1152921504606846976
21 %tobool2.not = icmp eq i64 %and1, 0
49 %and1 = and i64 %arg2, %const
50 %tobool2.not = icmp eq i64 %and1, 0
/external/llvm/test/CodeGen/PowerPC/
Dbperm.ll118 %and1 = shl i32 %x, 16
119 %shl = and i32 %and1, 16711680
231 %and1 = and i64 %shr, 15
232 %or = or i64 %and, %and1
245 %and1 = and i64 %shr, 15
247 %or = or i64 %and1, %and2
263 %and1 = and i64 %shr, 15
265 %or = or i64 %and1, %and2
/external/llvm-project/llvm/test/CodeGen/X86/
Dcombine-or.ll101 %and1 = and <4 x i32> %a, <i32 -1, i32 -1, i32 0, i32 0>
103 %or = or <4 x i32> %and1, %and2
113 %and1 = and <2 x i64> %a, <i64 -1, i64 0>
115 %or = or <2 x i64> %and1, %and2
125 %and1 = and <4 x i32> %a, <i32 0, i32 0, i32 -1, i32 -1>
127 %or = or <4 x i32> %and1, %and2
137 %and1 = and <2 x i64> %a, <i64 0, i64 -1>
139 %or = or <2 x i64> %and1, %and2
149 %and1 = and <4 x i32> %a, <i32 -1, i32 0, i32 0, i32 0>
151 %or = or <4 x i32> %and1, %and2
[all …]

123456