| /arch/arm/mm/ |
| D | cache-fa.S | 26 #define CACHE_DLINESIZE 16 macro
95 add r0, r0, #CACHE_DLINESIZE
128 bic r0, r0, #CACHE_DLINESIZE - 1
131 add r0, r0, #CACHE_DLINESIZE
152 add r0, r0, #CACHE_DLINESIZE
172 tst r0, #CACHE_DLINESIZE - 1
173 bic r0, r0, #CACHE_DLINESIZE - 1
175 tst r1, #CACHE_DLINESIZE - 1
176 bic r1, r1, #CACHE_DLINESIZE - 1
179 add r0, r0, #CACHE_DLINESIZE
[all …]
|
| D | cache-v4wb.S | 19 #define CACHE_DLINESIZE 32 macro
120 add r0, r0, #CACHE_DLINESIZE
164 bic r0, r0, #CACHE_DLINESIZE - 1
167 add r0, r0, #CACHE_DLINESIZE
188 tst r0, #CACHE_DLINESIZE - 1
189 bic r0, r0, #CACHE_DLINESIZE - 1
191 tst r1, #CACHE_DLINESIZE - 1
194 add r0, r0, #CACHE_DLINESIZE
209 bic r0, r0, #CACHE_DLINESIZE - 1
211 add r0, r0, #CACHE_DLINESIZE
|
| D | proc-mohawk.S | 42 #define CACHE_DLINESIZE 32 macro
153 add r0, r0, #CACHE_DLINESIZE
156 add r0, r0, #CACHE_DLINESIZE
189 bic r0, r0, #CACHE_DLINESIZE - 1
192 add r0, r0, #CACHE_DLINESIZE
210 add r0, r0, #CACHE_DLINESIZE
232 tst r0, #CACHE_DLINESIZE - 1
234 tst r1, #CACHE_DLINESIZE - 1
236 bic r0, r0, #CACHE_DLINESIZE - 1
238 add r0, r0, #CACHE_DLINESIZE
[all …]
|
| D | cache-v4wt.S | 22 #define CACHE_DLINESIZE 32 macro
94 add r0, r0, #CACHE_DLINESIZE
123 bic r0, r0, #CACHE_DLINESIZE - 1
125 add r0, r0, #CACHE_DLINESIZE
157 bic r0, r0, #CACHE_DLINESIZE - 1
159 add r0, r0, #CACHE_DLINESIZE
|
| D | proc-arm946.S | 27 #define CACHE_DLINESIZE 32 /* fixed */ macro
29 #define CACHE_DENTRIES (CACHE_DSIZE / CACHE_DSEGMENTS / CACHE_DLINESIZE)
143 add r0, r0, #CACHE_DLINESIZE
146 add r0, r0, #CACHE_DLINESIZE
150 add r0, r0, #CACHE_DLINESIZE
153 add r0, r0, #CACHE_DLINESIZE
186 bic r0, r0, #CACHE_DLINESIZE - 1
189 add r0, r0, #CACHE_DLINESIZE
208 add r0, r0, #CACHE_DLINESIZE
230 tst r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1022.S | 41 #define CACHE_DLINESIZE 32 macro
179 add r0, r0, #CACHE_DLINESIZE
215 bic r0, r0, #CACHE_DLINESIZE - 1
223 add r0, r0, #CACHE_DLINESIZE
243 add r0, r0, #CACHE_DLINESIZE
266 tst r0, #CACHE_DLINESIZE - 1
267 bic r0, r0, #CACHE_DLINESIZE - 1
269 tst r1, #CACHE_DLINESIZE - 1
272 add r0, r0, #CACHE_DLINESIZE
292 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1026.S | 41 #define CACHE_DLINESIZE 32 macro
174 add r0, r0, #CACHE_DLINESIZE
209 bic r0, r0, #CACHE_DLINESIZE - 1
217 add r0, r0, #CACHE_DLINESIZE
237 add r0, r0, #CACHE_DLINESIZE
260 tst r0, #CACHE_DLINESIZE - 1
261 bic r0, r0, #CACHE_DLINESIZE - 1
263 tst r1, #CACHE_DLINESIZE - 1
266 add r0, r0, #CACHE_DLINESIZE
286 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm922.S | 42 #define CACHE_DLINESIZE 32 macro
177 add r0, r0, #CACHE_DLINESIZE
208 bic r0, r0, #CACHE_DLINESIZE - 1
211 add r0, r0, #CACHE_DLINESIZE
229 add r0, r0, #CACHE_DLINESIZE
251 tst r0, #CACHE_DLINESIZE - 1
252 bic r0, r0, #CACHE_DLINESIZE - 1
254 tst r1, #CACHE_DLINESIZE - 1
257 add r0, r0, #CACHE_DLINESIZE
274 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm926.S | 51 #define CACHE_DLINESIZE 32 macro
175 add r0, r0, #CACHE_DLINESIZE
178 add r0, r0, #CACHE_DLINESIZE
182 add r0, r0, #CACHE_DLINESIZE
185 add r0, r0, #CACHE_DLINESIZE
217 bic r0, r0, #CACHE_DLINESIZE - 1
220 add r0, r0, #CACHE_DLINESIZE
238 add r0, r0, #CACHE_DLINESIZE
261 tst r0, #CACHE_DLINESIZE - 1
263 tst r1, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm925.S | 65 #define CACHE_DLINESIZE 16 macro
212 add r0, r0, #CACHE_DLINESIZE
215 add r0, r0, #CACHE_DLINESIZE
219 add r0, r0, #CACHE_DLINESIZE
222 add r0, r0, #CACHE_DLINESIZE
254 bic r0, r0, #CACHE_DLINESIZE - 1
257 add r0, r0, #CACHE_DLINESIZE
275 add r0, r0, #CACHE_DLINESIZE
298 tst r0, #CACHE_DLINESIZE - 1
300 tst r1, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1020e.S | 52 #define CACHE_DLINESIZE 32 macro
191 add r0, r0, #CACHE_DLINESIZE
226 bic r0, r0, #CACHE_DLINESIZE - 1
234 add r0, r0, #CACHE_DLINESIZE
254 add r0, r0, #CACHE_DLINESIZE
277 tst r0, #CACHE_DLINESIZE - 1
278 bic r0, r0, #CACHE_DLINESIZE - 1
280 tst r1, #CACHE_DLINESIZE - 1
283 add r0, r0, #CACHE_DLINESIZE
303 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-feroceon.S | 45 #define CACHE_DLINESIZE 32 macro
192 add r0, r0, #CACHE_DLINESIZE
195 add r0, r0, #CACHE_DLINESIZE
228 bic r0, r0, #CACHE_DLINESIZE - 1
231 add r0, r0, #CACHE_DLINESIZE
250 add r0, r0, #CACHE_DLINESIZE
261 add r1, r0, #PAGE_SZ - CACHE_DLINESIZE @ top addr is inclusive
287 tst r0, #CACHE_DLINESIZE - 1
288 bic r0, r0, #CACHE_DLINESIZE - 1
290 tst r1, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm1020.S | 52 #define CACHE_DLINESIZE 32 macro
194 add r0, r0, #CACHE_DLINESIZE
230 bic r0, r0, #CACHE_DLINESIZE - 1
240 add r0, r0, #CACHE_DLINESIZE
261 add r0, r0, #CACHE_DLINESIZE
284 tst r0, #CACHE_DLINESIZE - 1
285 bic r0, r0, #CACHE_DLINESIZE - 1
289 tst r1, #CACHE_DLINESIZE - 1
294 add r0, r0, #CACHE_DLINESIZE
314 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-arm920.S | 41 #define CACHE_DLINESIZE 32 macro
175 add r0, r0, #CACHE_DLINESIZE
206 bic r0, r0, #CACHE_DLINESIZE - 1
209 add r0, r0, #CACHE_DLINESIZE
227 add r0, r0, #CACHE_DLINESIZE
249 tst r0, #CACHE_DLINESIZE - 1
250 bic r0, r0, #CACHE_DLINESIZE - 1
252 tst r1, #CACHE_DLINESIZE - 1
255 add r0, r0, #CACHE_DLINESIZE
272 bic r0, r0, #CACHE_DLINESIZE - 1
[all …]
|
| D | proc-fa526.S | 28 #define CACHE_DLINESIZE 16 macro
90 add r0, r0, #CACHE_DLINESIZE
91 subs r1, r1, #CACHE_DLINESIZE
|
| D | proc-arm940.S | 21 #define CACHE_DLINESIZE 16 macro
|