Home
last modified time | relevance | path

Searched refs:pcie_port (Results 1 – 22 of 22) sorted by relevance

/drivers/pci/host/
Dpcie-designware.h25 struct pcie_port { struct
57 u32 (*readl_rc)(struct pcie_port *pp, u32 reg); argument
58 void (*writel_rc)(struct pcie_port *pp, u32 reg, u32 val);
59 int (*rd_own_conf)(struct pcie_port *pp, int where, int size, u32 *val);
60 int (*wr_own_conf)(struct pcie_port *pp, int where, int size, u32 val);
61 int (*rd_other_conf)(struct pcie_port *pp, struct pci_bus *bus,
63 int (*wr_other_conf)(struct pcie_port *pp, struct pci_bus *bus,
65 int (*link_up)(struct pcie_port *pp);
66 void (*host_init)(struct pcie_port *pp);
67 void (*msi_set_irq)(struct pcie_port *pp, int irq);
[all …]
Dpci-keystone.h20 struct pcie_port pp; /* pp.dbi_base is DT 0th res */
43 phys_addr_t ks_dw_pcie_get_msi_addr(struct pcie_port *pp);
52 int ks_dw_pcie_wr_other_conf(struct pcie_port *pp, struct pci_bus *bus,
54 int ks_dw_pcie_rd_other_conf(struct pcie_port *pp, struct pci_bus *bus,
57 int ks_dw_pcie_link_up(struct pcie_port *pp);
59 void ks_dw_pcie_msi_set_irq(struct pcie_port *pp, int irq);
60 void ks_dw_pcie_msi_clear_irq(struct pcie_port *pp, int irq);
61 void ks_dw_pcie_v3_65_scan_bus(struct pcie_port *pp);
62 int ks_dw_pcie_msi_host_init(struct pcie_port *pp,
Dpci-keystone-dw.c84 phys_addr_t ks_dw_pcie_get_msi_addr(struct pcie_port *pp) in ks_dw_pcie_get_msi_addr()
103 struct pcie_port *pp = &ks_pcie->pp; in ks_dw_pcie_handle_msi_irq()
130 struct pcie_port *pp; in ks_dw_pcie_msi_irq_ack()
133 pp = (struct pcie_port *) msi_desc_to_pci_sysdata(msi); in ks_dw_pcie_msi_irq_ack()
143 void ks_dw_pcie_msi_set_irq(struct pcie_port *pp, int irq) in ks_dw_pcie_msi_set_irq()
153 void ks_dw_pcie_msi_clear_irq(struct pcie_port *pp, int irq) in ks_dw_pcie_msi_clear_irq()
167 struct pcie_port *pp; in ks_dw_pcie_msi_irq_mask()
171 pp = (struct pcie_port *) msi_desc_to_pci_sysdata(msi); in ks_dw_pcie_msi_irq_mask()
188 struct pcie_port *pp; in ks_dw_pcie_msi_irq_unmask()
192 pp = (struct pcie_port *) msi_desc_to_pci_sysdata(msi); in ks_dw_pcie_msi_irq_unmask()
[all …]
Dpcie-designware.c144 u32 dw_pcie_readl_rc(struct pcie_port *pp, u32 reg) in dw_pcie_readl_rc()
152 void dw_pcie_writel_rc(struct pcie_port *pp, u32 reg, u32 val) in dw_pcie_writel_rc()
160 static u32 dw_pcie_readl_unroll(struct pcie_port *pp, u32 index, u32 reg) in dw_pcie_readl_unroll()
167 static void dw_pcie_writel_unroll(struct pcie_port *pp, u32 index, u32 reg, in dw_pcie_writel_unroll()
175 static int dw_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, in dw_pcie_rd_own_conf()
184 static int dw_pcie_wr_own_conf(struct pcie_port *pp, int where, int size, in dw_pcie_wr_own_conf()
193 static void dw_pcie_prog_outbound_atu(struct pcie_port *pp, int index, in dw_pcie_prog_outbound_atu()
258 irqreturn_t dw_handle_msi_irq(struct pcie_port *pp) in dw_handle_msi_irq()
285 void dw_pcie_msi_init(struct pcie_port *pp) in dw_pcie_msi_init()
299 static void dw_pcie_msi_clear_irq(struct pcie_port *pp, int irq) in dw_pcie_msi_clear_irq()
[all …]
Dpci-layerscape.c48 struct pcie_port pp; /* pp.dbi_base is DT regs */
89 static int ls1021_pcie_link_up(struct pcie_port *pp) in ls1021_pcie_link_up()
106 static void ls1021_pcie_host_init(struct pcie_port *pp) in ls1021_pcie_host_init()
132 static int ls_pcie_link_up(struct pcie_port *pp) in ls_pcie_link_up()
147 static void ls_pcie_host_init(struct pcie_port *pp) in ls_pcie_host_init()
158 static int ls_pcie_msi_host_init(struct pcie_port *pp, in ls_pcie_msi_host_init()
218 struct pcie_port *pp = &pcie->pp; in ls_add_pcie_port()
236 struct pcie_port *pp; in ls_pcie_probe()
Dpci-imx6.c42 struct pcie_port pp; /* pp.dbi_base is DT 0th resource */
100 struct pcie_port *pp = &imx6_pcie->pp; in pcie_phy_poll_ack()
121 struct pcie_port *pp = &imx6_pcie->pp; in pcie_phy_wait_ack()
144 struct pcie_port *pp = &imx6_pcie->pp; in pcie_phy_read()
171 struct pcie_port *pp = &imx6_pcie->pp; in pcie_phy_write()
250 struct pcie_port *pp = &imx6_pcie->pp; in imx6_pcie_assert_core_reset()
306 struct pcie_port *pp = &imx6_pcie->pp; in imx6_pcie_enable_ref_clk()
343 struct pcie_port *pp = &imx6_pcie->pp; in imx6_pcie_deassert_core_reset()
443 struct pcie_port *pp = &imx6_pcie->pp; in imx6_pcie_wait_for_link()
458 struct pcie_port *pp = &imx6_pcie->pp; in imx6_pcie_wait_for_speed_change()
[all …]
Dpcie-hisi.c40 struct pcie_port pp; /* pp.dbi_base is DT rc_dbi */
47 static int hisi_pcie_cfg_read(struct pcie_port *pp, int where, int size, in hisi_pcie_cfg_read()
71 static int hisi_pcie_cfg_write(struct pcie_port *pp, int where, int size, in hisi_pcie_cfg_write()
108 struct pcie_port *pp = &hisi_pcie->pp; in hisi_pcie_link_up_hip06()
116 static int hisi_pcie_link_up(struct pcie_port *pp) in hisi_pcie_link_up()
132 struct pcie_port *pp = &hisi_pcie->pp; in hisi_add_pcie_port()
162 struct pcie_port *pp; in hisi_pcie_probe()
Dpcie-designware-plat.c28 struct pcie_port pp; /* pp.dbi_base is DT 0th resource */
33 struct pcie_port *pp = arg; in dw_plat_pcie_msi_irq_handler()
38 static void dw_plat_pcie_host_init(struct pcie_port *pp) in dw_plat_pcie_host_init()
51 static int dw_plat_add_pcie_port(struct pcie_port *pp, in dw_plat_add_pcie_port()
91 struct pcie_port *pp; in dw_plat_pcie_probe()
Dpcie-spear13xx.c28 struct pcie_port pp; /* DT dbi is pp.dbi_base */
77 struct pcie_port *pp = &spear13xx_pcie->pp; in spear13xx_pcie_establish_link()
138 struct pcie_port *pp = &spear13xx_pcie->pp; in spear13xx_pcie_irq_handler()
155 struct pcie_port *pp = &spear13xx_pcie->pp; in spear13xx_pcie_enable_interrupts()
166 static int spear13xx_pcie_link_up(struct pcie_port *pp) in spear13xx_pcie_link_up()
177 static void spear13xx_pcie_host_init(struct pcie_port *pp) in spear13xx_pcie_host_init()
193 struct pcie_port *pp = &spear13xx_pcie->pp; in spear13xx_add_pcie_port()
226 struct pcie_port *pp; in spear13xx_pcie_probe()
Dpcie-armada8k.c32 struct pcie_port pp; /* pp.dbi_base is DT ctrl */
72 static int armada8k_pcie_link_up(struct pcie_port *pp) in armada8k_pcie_link_up()
88 struct pcie_port *pp = &pcie->pp; in armada8k_pcie_establish_link()
137 static void armada8k_pcie_host_init(struct pcie_port *pp) in armada8k_pcie_host_init()
148 struct pcie_port *pp = &pcie->pp; in armada8k_pcie_irq_handler()
170 struct pcie_port *pp = &pcie->pp; in armada8k_add_pcie_port()
202 struct pcie_port *pp; in armada8k_pcie_probe()
Dpcie-artpec6.c30 struct pcie_port pp; /* pp.dbi_base is DT dbi */
83 struct pcie_port *pp = &artpec6_pcie->pp; in artpec6_pcie_establish_link()
170 struct pcie_port *pp = &artpec6_pcie->pp; in artpec6_pcie_enable_interrupts()
176 static void artpec6_pcie_host_init(struct pcie_port *pp) in artpec6_pcie_host_init()
191 struct pcie_port *pp = &artpec6_pcie->pp; in artpec6_pcie_msi_handler()
199 struct pcie_port *pp = &artpec6_pcie->pp; in artpec6_add_pcie_port()
236 struct pcie_port *pp; in artpec6_pcie_probe()
Dpci-exynos.c32 struct pcie_port pp;
300 struct pcie_port *pp = &exynos_pcie->pp; in exynos_pcie_assert_reset()
310 struct pcie_port *pp = &exynos_pcie->pp; in exynos_pcie_establish_link()
379 struct pcie_port *pp = &exynos_pcie->pp; in exynos_pcie_msi_irq_handler()
386 struct pcie_port *pp = &exynos_pcie->pp; in exynos_pcie_msi_init()
405 static u32 exynos_pcie_readl_rc(struct pcie_port *pp, u32 reg) in exynos_pcie_readl_rc()
416 static void exynos_pcie_writel_rc(struct pcie_port *pp, u32 reg, u32 val) in exynos_pcie_writel_rc()
425 static int exynos_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, in exynos_pcie_rd_own_conf()
437 static int exynos_pcie_wr_own_conf(struct pcie_port *pp, int where, int size, in exynos_pcie_wr_own_conf()
449 static int exynos_pcie_link_up(struct pcie_port *pp) in exynos_pcie_link_up()
[all …]
Dpci-dra7xx.c67 struct pcie_port pp;
86 static int dra7xx_pcie_link_up(struct pcie_port *pp) in dra7xx_pcie_link_up()
96 struct pcie_port *pp = &dra7xx->pp; in dra7xx_pcie_establish_link()
130 static void dra7xx_pcie_host_init(struct pcie_port *pp) in dra7xx_pcie_host_init()
165 static int dra7xx_pcie_init_irq_domain(struct pcie_port *pp) in dra7xx_pcie_init_irq_domain()
189 struct pcie_port *pp = &dra7xx->pp; in dra7xx_pcie_msi_irq_handler()
270 struct pcie_port *pp = &dra7xx->pp; in dra7xx_add_pcie_port()
319 struct pcie_port *pp; in dra7xx_pcie_probe()
437 struct pcie_port *pp = &dra7xx->pp; in dra7xx_pcie_suspend()
451 struct pcie_port *pp = &dra7xx->pp; in dra7xx_pcie_resume()
Dpci-keystone.c91 struct pcie_port *pp = &ks_pcie->pp; in ks_pcie_establish_link()
118 struct pcie_port *pp = &ks_pcie->pp; in ks_pcie_msi_irq_handler()
146 struct pcie_port *pp = &ks_pcie->pp; in ks_pcie_legacy_irq_handler()
266 static void __init ks_pcie_host_init(struct pcie_port *pp) in ks_pcie_host_init()
317 struct pcie_port *pp = &ks_pcie->pp; in ks_add_pcie_port()
384 struct pcie_port *pp; in ks_pcie_probe()
Dpcie-qcom.c89 struct pcie_port pp; /* pp.dbi_base is DT dbi */
114 struct pcie_port *pp = arg; in qcom_pcie_msi_irq_handler()
424 static int qcom_pcie_link_up(struct pcie_port *pp) in qcom_pcie_link_up()
432 static void qcom_pcie_host_init(struct pcie_port *pp) in qcom_pcie_host_init()
466 static int qcom_pcie_rd_own_conf(struct pcie_port *pp, int where, int size, in qcom_pcie_rd_own_conf()
503 struct pcie_port *pp; in qcom_pcie_probe()
/drivers/net/ethernet/cavium/liquidio/
Dcn66xx_device.c96 r64 = lio_pci_readq(oct, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); in lio_cn6xxx_setup_pcie_mps()
98 lio_pci_writeq(oct, r64, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); in lio_cn6xxx_setup_pcie_mps()
119 r64 = octeon_read_csr64(oct, CN6XXX_SLI_S2M_PORTX_CTL(oct->pcie_port)); in lio_cn6xxx_setup_pcie_mrrs()
121 octeon_write_csr64(oct, CN6XXX_SLI_S2M_PORTX_CTL(oct->pcie_port), r64); in lio_cn6xxx_setup_pcie_mrrs()
124 r64 = lio_pci_readq(oct, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); in lio_cn6xxx_setup_pcie_mrrs()
126 lio_pci_writeq(oct, r64, CN6XXX_DPI_SLI_PRTX_CFG(oct->pcie_port)); in lio_cn6xxx_setup_pcie_mrrs()
174 (oct->pcie_port * 0x5555555555555555ULL)); in lio_cn6xxx_setup_global_input_regs()
207 (oct->pcie_port * 0x5555555555555555ULL)); in lio_cn6xxx_setup_global_output_regs()
432 bar1 = lio_pci_readq(oct, CN6XXX_BAR1_REG(idx, oct->pcie_port)); in lio_cn6xxx_bar1_idx_setup()
434 CN6XXX_BAR1_REG(idx, oct->pcie_port)); in lio_cn6xxx_bar1_idx_setup()
[all …]
Dcn23xx_pf_device.c91 "CN23XX_DPI_SLI_PRTX_CFG", oct->pcie_port, in cn23xx_dump_pf_initialized_regs()
92 CN23XX_DPI_SLI_PRTX_CFG(oct->pcie_port), in cn23xx_dump_pf_initialized_regs()
93 lio_pci_readq(oct, CN23XX_DPI_SLI_PRTX_CFG(oct->pcie_port))); in cn23xx_dump_pf_initialized_regs()
97 "CN23XX_SLI_S2M_PORTX_CTL", oct->pcie_port, in cn23xx_dump_pf_initialized_regs()
98 CVM_CAST64(CN23XX_SLI_S2M_PORTX_CTL(oct->pcie_port)), in cn23xx_dump_pf_initialized_regs()
100 oct, CN23XX_SLI_S2M_PORTX_CTL(oct->pcie_port)))); in cn23xx_dump_pf_initialized_regs()
313 u16 mac_no = oct->pcie_port; in cn23xx_setup_global_mac_regs()
422 reg_val = oct->pcie_port << CN23XX_PKT_INPUT_CTL_MAC_NUM_POS; in cn23xx_pf_setup_global_input_regs()
898 oct, CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); in cn23xx_bar1_idx_setup()
901 CN23XX_PEM_BAR1_INDEX_REG(oct->pcie_port, idx)); in cn23xx_bar1_idx_setup()
[all …]
Docteon_nic.c71 rdp->pcie_port = oct->pcie_port; in octeon_alloc_soft_command_resp()
Dlio_ethtool.c1813 reg = CN23XX_SLI_PKT_MAC_RINFO64(oct->pcie_port, oct->pf_num); in cn23xx_read_csr_reg()
1816 reg, oct->pcie_port, oct->pf_num, in cn23xx_read_csr_reg()
1820 reg = CN23XX_SLI_MAC_PF_INT_ENB64(oct->pcie_port, oct->pf_num); in cn23xx_read_csr_reg()
1823 reg, oct->pcie_port, oct->pf_num, in cn23xx_read_csr_reg()
1827 reg = CN23XX_SLI_MAC_PF_INT_SUM64(oct->pcie_port, oct->pf_num); in cn23xx_read_csr_reg()
1830 reg, oct->pcie_port, oct->pf_num, in cn23xx_read_csr_reg()
1839 reg = 0x27300 + oct->pcie_port * CN23XX_MAC_INT_OFFSET + in cn23xx_read_csr_reg()
1843 oct->pcie_port, oct->pf_num, (u64)octeon_read_csr64(oct, reg)); in cn23xx_read_csr_reg()
1846 reg = 0x27200 + oct->pcie_port * CN23XX_MAC_INT_OFFSET + in cn23xx_read_csr_reg()
1850 reg, oct->pcie_port, oct->pf_num, in cn23xx_read_csr_reg()
[all …]
Drequest_manager.c641 rdp->pcie_port = oct->pcie_port; in octeon_prepare_soft_command()
678 rdp->pcie_port = oct->pcie_port; in octeon_prepare_soft_command()
Dliquidio_common.h539 u64 pcie_port:3; member
543 u64 pcie_port:3;
Docteon_device.h374 u16 pcie_port; member